CN102147568A - 光刻图案化方法及双重图案化方法 - Google Patents
光刻图案化方法及双重图案化方法 Download PDFInfo
- Publication number
- CN102147568A CN102147568A CN2010102466900A CN201010246690A CN102147568A CN 102147568 A CN102147568 A CN 102147568A CN 2010102466900 A CN2010102466900 A CN 2010102466900A CN 201010246690 A CN201010246690 A CN 201010246690A CN 102147568 A CN102147568 A CN 102147568A
- Authority
- CN
- China
- Prior art keywords
- resistance agent
- agent pattern
- eurymeric
- blocking layer
- feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明揭示一种光刻图案化方法及双重图案化方法,所述光刻图案化方法包括:在一基底上形成一第一阻剂图案,其中第一阻剂图案内包括多个开口。在基底上且位于第一阻剂图案的开口内形成一第二阻剂图案,其中第二阻剂图案内包括至少一开口位于基底上。去除第一阻剂图案,以露出位于第一阻剂图案下方的基底。本发明可改善制造产能及产品品质,并降低制造成本。
Description
技术领域
本发明涉及一种半导体技术,特别涉及一种光刻图案化及一种双重图案化的方法。
背景技术
半导体技术不断朝向缩小特征尺寸(feature size)的方向发展,举例来说,特征尺寸向下降至65纳米或45纳米或以下。用以形成上述小特征尺寸的阻剂(resist)图案层通常具有高深宽比(aspect ratio),而要维持所需的关键尺寸(critical dimension,CD)相当困难,特别是对于具有高深宽比的阻剂层来说。现已提出了双重图案化工艺以形成具有较小尺寸的各种特征部件。然而,公知双重图案化工艺需要多重蚀刻工艺而具有高制造成本及低产能的缺点。
发明内容
为克服现有技术中的缺陷,本发明一实施例揭示一种光刻图案化方法,包括:在一基底上形成一第一阻剂图案,第一阻剂图案内具有多个开口位于基底上;对第一阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;以及在基底上且位于烘烤过的阻剂图案的多个开口内形成一第二阻剂层,其中烘烤过的阻剂图案不溶于第二阻剂层。
本发明另一实施例揭示一种光刻图案化方法,包括:在一基底上形成一第一阻剂图案,第一阻剂图案内具有多个开口位于基底上;对第一阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;在基底上且位于烘烤过的阻剂图案的多个开口内形成一第二阻剂层;对第二阻剂层进行曝光,以形成至少一个曝光的特征部件及至少一个未曝光的特征部件;以及通过去除烘烤过的阻剂图案及曝光的特征部件,以形成一第二阻剂图案。
本发明一实施例揭示一种双重图案化方法,包括:在一基底上形成一第一正型阻剂图案,第一正型阻剂图案由具有多个开口的一第一正型阻剂层所构成,且第一正型阻剂层包括热酸产生剂、交链剂或高助溶剂;对第一正型阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;在基底上且位于烘烤过的阻剂图案的多个开口内形成一第二正型阻剂层;对第二正型阻剂层进行曝光,以在基底上形成多个曝光的阻剂特征部件以及多个未曝光的阻剂特征部件;以及通过提供一溶剂来去除烘烤过的阻剂图案及曝光的阻剂特征部件并留下未曝光的阻剂特征部件,以形成一第二正型阻剂图案。
本发明可改善制造产能及产品品质,并降低制造成本。
附图说明
图1至图9示出根据一实施例的在各个制造步骤期间的半导体装置剖面示意图。
图10示出根据一实施例的光刻图案化方法流程图。
其中,附图标记说明如下:
100~半导体装置;
110~基底;
112~材料层;
114~掩模层;
116~抗反射层;
118~第一阻剂图案/正型阻剂图案;
118’~烘烤过的阻剂图案;
120~第二阻剂层;
120’~未曝光的阻剂特征部件;
121~开口;
200~方法;
202、204、206、208、210、212、214、216、218~步骤;
P~间距。
具体实施方式
可以了解的是本说明书以下的公开内容提供许多不同的实施例或范例,以实施本发明的不同特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例,以求简化发明的说明。当然,这些特定的范例并非用以限定本发明。例如,若是本说明书以下的公开内容叙述了将一第一特征形成于一第一特征之上或上方,即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例,也包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间,而使上述第一特征与上述第二特征可能未直接接触的实施例。另外,本说明书中可在各个范例中使用重复的标号及/或符号。其用意是为了达到简化及清晰的目的,而并不是用以限定所述各个实施例及/或各个结构配置彼此之间关系。
请参照图1及图10,在一实施例中,进行方法200的起始步骤202,在一基底110上形成一或多个基材(underlying material)层(也称作底材层)。基底110可由以下材料所构成:硅或其他适当的元素半导体(elementary semiconductor),例如钻石或锗;适当的化合物半导体(compound semiconductor),例如碳化硅、砷化铟或磷化铟;或适当的合金半导体,例如碳锗化硅、磷砷化镓或是磷铟化镓。另外,在其他实施例中,基底110包括非半导体材料,例如用于薄膜晶体管液晶显示(thin-film-transistor liquid crystal display,TFT-LCD)装置或熔融石英(fused quartz)或用于光掩模(photomask/mask)的氟化钙。再者,在其他实施例中,基底110可包括各种不同的掺杂区、介电特征部件及多层内连线(interconnect)。在一实施例中,基底110包括各种掺杂特征部件,其用于各种不同的微电子构件,例如互补式金属氧化物半导体晶体管(complementary metal-oxide-semiconductor filed-effect transistor,CMOSFET)、图像传感器、存储单元及/或电容元件。在另一实施例中,基底110包括导电材料特征部件及介电材料特征部件的配置,用以分别耦接或隔离各种不同的微电子构件。在另一实施例中,基底110包括形成于其上的一或多个材料层。
在一些实施例中,基材层可为单一材料层或不同的多层材料层。在图1至图9中所示的实施例中,一材料层112形成于基底110上。在至少一实施例中,材料层112为介电材料,例如氧化硅及/或低介电常数(low-k)材料层。在其他实施例中,材料层112包括硅、多晶硅、介电材料、导电材料或其组合。在一些实施例中,材料层112的厚度在100埃至9000埃的范围。举例来说,在至少一实施例中,材料层112的厚度在至的范围。在一实施例中,材料层112作为内层介电(interlayer dielectric,ILD)层或金属层间介电(inter-metal dielectric,IMD)层。用于ILD层或IMD层的介电材料包括氧化硅及介电常数小于4的低介电常数材料。适合的低介电常数材料包括氟硅玻璃(fluorinated silica glass,FSG)、掺杂碳的氧化硅、黑钻石(Black)(加州圣塔克拉拉的应用材料公司)、干凝胶(Xerogel)、空气胶(Aerogel)、非晶质氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、苯环丁烯(bis-benzocyclobutenes,BCB)、SiLK(密西根州密德兰的陶氏化学公司)、聚酰亚胺(polyimide)及/或其他适合的多孔性高分子材料。介电材料可利用旋转涂布(spin-on coating)法、化学气相沉积(chemical vapor deposition,CVD)或其他适当的工艺进行制做,但不局限于此。
在至少一实施例中,一掩模层114可形成于材料层112上。在本实施例中,掩模层114包括氮化硅、氮氧化硅、或其他适当的材料层,其通过适当的工艺而形成,例如CVD沉积工艺。在一些实施例中,掩模层114的厚度在至的范围,并用作后续进行蚀刻工艺期间图案化材料层112及/或基底110的硬式掩模层。
另外,在至少一实施例中,一抗反射层(anti-reflective coating,ARC)层116形成于掩模层114上,以降低光刻曝光工艺期间的反射,其也称作顶部抗反射层(top ARC,TARC)或底部抗反射层(bottom ARC,BARC)。在一范例中,抗反射层116的厚度在至的范围。在其他实施例中,当掩模层114可同时作为掩模层及抗反射层时,可省去抗反射层116。在各个不同实施例中,提供的材料层的不同组合或是其次集合(subset)可用于各种不同应用中的基材层。
请参照图1及图10,进行方法200的步骤204,在抗反射层116上形成一第一阻剂图案118。在一实施例中,第一阻剂图案118为正型阻剂图案且通过对第一正型阻剂层进行曝光及显影而形成。在另一实施例中,第一阻剂图案118为负型阻剂图案且通过对第一负型阻剂层进行曝光及显影而形成。第一阻剂图案118较佳为正型阻剂图案。正型阻剂的特性在于显影溶液将会去除曝光区域。在一实施例中,正型阻剂图案118包括化学放大型(chemical amplifier,CA)阻剂。CA阻剂包括光酸产生剂(photoacid generator,PAG),其可在光刻曝光工艺期间被分解而形成酸。而催化反应的进行可产生更多的酸。
在一制造范例中,第一正型阻剂层形成于一半导体装置100上,且接着通过第一光刻工艺进行图案化而形成第一阻剂图案118,如图1所示。第一阻剂图案118的特性在于进行硬式烘烤(hard baking)工艺之后,其不溶于另一阻剂材料中且可溶于一显影溶剂。在一实施例中,第一阻剂图案118的阻剂材料还包括热酸产生剂(thermal-acid generator),其可在后续烘烤工艺期间产生更多的酸。在另一实施例中,第一阻剂图案118的阻剂材料还包括交链剂(cross-linker),其可在后续烘烤工艺期间引发交链反应。在另一实施例中,第一阻剂图案118的阻剂材料包括一些添加剂,例如界面活性剂(surfactant)或高助溶剂(high-dissolution agent),其可在后续烘烤工艺期间抑制在另一阻剂材料中被溶解且可促进在显影液中或显影工艺中的溶解。
第一阻剂图案118包括多个正型阻剂特征部件及由正型阻剂特征部件所定义出的多个开口,使位于开口内的基材层不被覆盖。
第一光刻工艺使用了一光刻***及一第一光掩模。第一阻剂图案118的开口根据第一光掩模中既定的集成电路图案而形成。在一实施例中,正型光阻特征部件包括一间距P,其定义为第一阻剂图案118的一个特征部件至相邻的特征部件的距离。在一些实施例中,间距P在50纳米(nm)至200纳米的范围。在一实施例中,间距P约为100nm。第一阻剂图案118的厚度在至的范围,但不局限于此。在各个不同实施例中,第一阻剂图案118的厚度在至的范围或在至的范围。在一些实施例中,用于形成第一阻剂图案118的第一光刻工艺包括:阻剂涂布、曝光、后曝烤(post-exposure baking)及显影。另外,根据其他实施例,第一光刻工艺另包括:软烤(soft baking)、光掩模对准(mask aligning)及/或硬烤(hard baking)。举例来说,在至少一实施例中,所进行的曝光工艺是将半导体装置100经由第一光掩模而暴露于一光束下。
请参照图2及图10,进行方法200的步骤206,在形成第二阻剂层120之前对第一阻剂图案118进行后曝烤(或阻剂烘烤)工艺。此烘烤工艺用以硬化第一阻剂图案118,且防止其因后续形成第二阻剂图案所进行的光刻工艺而发生变形。在一实施例中,烘烤工艺包括热固化(thermal curing)。在其他实施例中,固化工艺包括一或多个紫外光(UV)固化、离子注入轰击及电子束处理。在进行烘烤工艺之后,第一阻剂图案118转成一烘烤过的阻剂图案118’。在一实施例中,烘烤时间在20秒至200秒的范围。烘烤温度需能使烘烤过的阻剂图案118’溶于显影剂中,同时不溶于第二阻剂层中。在一实施例中,烘烤温度约在100℃至250℃的范围。在另一实施例中,烘烤温度约在150℃至250℃的范围。
请参照图3及图10,进行方法200的步骤208,在半导体装置100上形成一第二阻剂层120。在一实施例中,第二阻剂层120为正型阻剂层。在另一实施例中,第二阻剂层120为负型阻剂层。在至少一实施例中,第二阻剂层120为正型阻剂层。在一范例中,第二阻剂层120形成于基底110上方的基材层上且位于由烘烤过的阻剂图案118’所定义出的开口内。第二阻剂层120涂布于半导体装置100上,使第二阻剂层120的上表面低于烘烤过的阻剂图案118’的上表面,且烘烤过的阻剂图案118’未被第二阻剂层120所覆盖。在一实施例中,调整待涂布的第二阻剂至足够高的表面张力,使第二阻剂层的上表面不会形成于烘烤过的阻剂图案118’的上表面。在另一实施例中,调整旋转涂布的速度至足够高的速度,使烘烤过的阻剂图案118’的上表面不被第二阻剂层120所覆盖。
请参照图4及图10,进行方法200的步骤210及212,以一第二光刻工艺来图案化第二阻剂层120。在第二光刻工艺中,使用具有一第二预定义图案的第二掩模及一光刻***来对第二阻剂层120进行曝光。通过第二曝光工艺而形成多个曝光的阻剂特征部件及未曝光的阻剂特征部件(未示出)。若第二阻剂层120为正型阻剂层,接着通过后续显影工艺来去除曝光的阻剂特征部件。在一实施例中,显影工艺不会去除烘烤过的阻剂图案118’。
图4示出显影步骤之后留下的第二阻剂层120部分,其为抗反射层116上方未曝光的阻剂特征部件120’及烘烤过的阻剂图案118’。在另一实施例中,烘烤过的阻剂图案118’通过显影工艺而被除去,仅留下位于抗反射层116上方的未曝光的阻剂特征部件120’(如图5所示)。
在一范例中,未曝光的阻剂特征部件具有周期性配置且间距约在50nm至200nm的范围。在一实施例中,每一曝光的阻剂特征部件放置于水平地围绕烘烤过的阻剂图案118’的一个特征部件。在一些实施例中,第二光刻工艺还包括后曝烤工艺、显影及硬烤工艺,其中在对第二阻剂层120进行曝光及显影之后,局部的抗反射层116未被覆盖。
请参照图5及图10,进行方法200的步骤214,若烘烤过的阻剂图案118’未于显影工艺其间除去,则进行去除烘烤过的阻剂图案118’。在一实施例中,可选择适合的溶剂,使烘烤过的阻剂图案118’溶解于溶剂中,而未曝光的阻剂特征部件120’则不溶于溶剂中。因此,通过上述溶剂可去除烘烤过的阻剂图案118’而留下未曝光的阻剂特征部件120’。在一范例中,将一有机溶剂用于半导体装置100,以选择性去除烘烤过的阻剂图案118’。在另一范例中,烘烤过的阻剂图案118’实质上通过步骤212所进行的显影工艺而除去。在此范例中,可不用进行步骤214,而是在进行步骤212时去除烘烤过的阻剂图案118’。因此烘烤过的阻剂图案118’的去除以及第二正型阻剂层的图案化是在单一步骤中完成。在去除烘烤过的阻剂图案118’之后,多个开口121形成于未曝光的阻剂特征部件120’内,如图5所示。开口121由第一光掩模及第二光掩模所共同定义出,且通过上述各个不同工艺而形成。未曝光的阻剂特征部件120’的配置与烘烤过的阻剂图案118’有关而构成双重图案化结构。在一实施例中,未曝光的阻剂特征部件120’内所形成的开口121的配置所划分出的间距为第一正型或负型阻剂图案的一半。开口121所定义出的间距减半,因而缩小了最小特征尺寸。因此开口121可在不同应用中用以形成各种接触孔洞或沟槽。
请参照图6及图10,进行方法200的步骤216,蚀刻基材层。位于开口121内的掩模层114未被未曝光的阻剂特征部件120’覆盖,并于蚀刻工艺中被除去,以将第二阻剂层120所定义出的开口121转移至掩模层114。所选择的蚀刻工艺需使掩模层114的蚀刻率高于第二阻剂层120的蚀刻率。因此,开口121内的掩模层114在蚀刻工艺期间被除去。在一范例中,在此步骤中所进行的蚀刻工艺期间去除开口121内的抗反射层116。在另一范例中,开口121内的抗反射层116通过去除烘烤过的阻剂图案118’的溶剂而在进行步骤214时被除去。
请参照图7及图10,进行方法200的步骤218,其中在蚀刻位于由第二阻剂层120所定义出的开口121内的基材层之后,去除未曝光的阻剂特征部件120’。在一实施例中,步骤218进行公知湿式剥除或等离子体灰化,以去除未曝光的阻剂特征部件120’。举例来说,在一实施例中,进行氧等离子体灰化,以去除未曝光的阻剂特征部件120’。另外,在至少一实施例中,可通过相同的等离子体灰化工艺,以同时去除抗反射层116及未曝光的阻剂特征部件120’。
在至少一实施例中,利用图案化的掩模层114作为硬式掩模来蚀刻材料层112,以将定义于掩模层114的开口转移至材料层112,如图8所示。材料层112因图案化而形成多个沟槽或接触孔洞。在一些实施例中,蚀刻工艺包括干蚀刻、湿蚀刻、或是湿蚀刻及干蚀刻的组合。在此步骤中掩模层114作为硬式掩模,因此其抗蚀刻性高于材料层112的抗蚀刻性。在一些实施例中,干蚀刻采用适合的蚀刻气体,例如HBr、Cl2、SF6、O2、Ar及/或He。掩模层114可能在蚀刻工艺期间会有局部耗损。之后去除剩下的掩模层114,如图9所示。
图1至图10所述的方法是根据本说明书各种型态而提供一种双重图案化工艺。此方法实施双重曝光及对基材层或基底实施单一蚀刻工艺,因而降低制造成本,并且使CD变量最小化。在不同实施例及/或应用中可呈现其他优点。举例来说,可排除现行双重图案化工艺中叠对误差(overlay error)造成IC特征部件(例如,接触孔洞或金属线)的尺寸改变的问题。在另一范例中,由于只采单一蚀刻工艺来蚀刻基材层,因此可降低制造成本。相较于公知双重图案化及双重蚀刻方法而言,可改善制造产能及产品品质。在另一范例中,由于可选择具有较高抗蚀刻性的掩模层114,因此方法200能够蚀刻较厚的膜层。
以上说明了光刻图案化方法200的各种不同的实施例。其他实施例包括在不脱离本发明的精神和范围内所作出的润饰、更动、新增与延展。在一实施例中,例如,通过第一正型及第二正型阻剂图案定义出多个接触孔洞且形成于材料层112内。另外,在其他实施例中,通过第一正型及第二正型阻剂图案定义出多个沟槽且形成于材料层112内。在另一实施例中,不使用底部抗反射层116及/或掩模层114。在另一范例中,正型及负型阻剂图案直接形成于基底110上。
在一些实施例中,用于对第一及第二阻剂层进行曝光的光束为紫外光或超紫外光(extreme ultraviolet,EUV),例如取自氟化氪(KrF)准分子激光的248nm光束、取自氟化氩(ArF)准分子激光的193nm光束。在其他实施例中,光刻工艺采用其他曝光模式或技术,例如同轴(on-axis)、偏轴(off-axis)、四耦极(quadripole)或双偶极(dipole)曝光技术。另外,可利用其他适合的方法进行或取代曝光工艺,例如无光掩模(maskless)光刻、电子束写入、离子束写入及分子模板(molecular imprint)技术。在另一范例中,用于方法200中的第一及第二光掩模可采用其他光掩模技术。举例来说,第一图案(或第二光掩模图案)可形成于一相移光掩模(phase shift mask,PSM)内,其在某些情形下所印出的图像优于二元(binary)光掩模。
在一实施例中,正型阻剂图案包括化学放大型(CA)阻剂。在另一实施例中,负型阻剂层包括对酸为惰性的负型阻剂。又一实施例中,负型阻剂层包括环化合成橡胶树脂(cyclized synthetic rubber resin)、双丙烯迭氮化物(bis-acrylazide)、芳香烃溶剂(aromatic solvent)。在另一实施例中,正型阻剂另包括作为光活性化合物(photoactive compound,PAC)的酚醛树脂(novolac resin)、双氮基酉昆(diazonaphthoquinone,DNQ)及作为溶剂的丙二醇甲醚(propylene glycol methyl ether,PGME)(或丙二醇单甲基醚(propylene glycol monomethyl ether acetate,PGMEA)或乳酸乙酯(ethyl lactate))。在另一范例中,负型阻剂包括含硅材料,使负型阻剂的抗蚀刻性大于正型阻剂的抗蚀刻性。
如之前的一实施例所述,步骤214所进行的去除第一正型阻剂可结合于步骤212。举例来说,用第二阻剂层显影的显影溶液可调整或设计成同时去除第一正型阻剂图案。
在一范例中,可对第一阻剂图案118额外的涂布,以保护及强化正型阻剂特征部件。举例来说,在一实施例中,在第一阻剂图案118上涂布高分子材料。又一范例中,BARC材料可用于第一阻剂图案118的涂布,其中涂布的BARC层的厚度在至的范围。
本发明提供一种光刻图案化方法。此方法包括在一基底上形成一第一阻剂图案,而第一阻剂图案内具有多个开口位于基底上;对第一阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;以及在基底上且位于烘烤过的阻剂图案的多个开口内形成一第二阻剂层,其中烘烤过的阻剂图案不溶于第二阻剂层。
在一实施例中,第一阻剂图案包括正型阻剂材料且第二阻剂层包括正型阻剂材料。在至少一实施例中,第二阻剂图案相同于第一阻剂图案。在其他实施例中,第二正型阻剂材料不同于第一正型阻剂材料。在一些实施例中,在一蚀刻工艺中第一阻剂图案的蚀刻率高于第二阻剂图案的蚀刻率,且第一阻剂图案的去除包括进行一蚀刻工艺,以相对于第二阻剂图案而选择性去除第一阻剂图案。在一些实施例中,第一阻剂图案的去除包括以溶剂溶解第一阻剂图案,且包括施加一溶剂,其可溶解第一阻剂图案而不可溶解第二阻剂图案。在一些实施例中,此方法还包括在去除第一阻剂图案之后,蚀刻第二阻剂图案的开口内的基底。在一些实施例中,基底蚀刻包括蚀刻基底,以在基底内形成多个接触孔洞与多个沟槽的其中至少一种。
本说明书也提供另一实施例的双重图案化方法。此方法包括在一基底上形成一第一正型阻剂图案,第一正型阻剂图案由具有多个开口的第一正型阻剂层所构成,且第一正型阻剂层包括热酸产生剂、交链剂或高助溶剂;对第一正型阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;在基底上且位于烘烤过的阻剂图案的多个开口内形成一第二正型阻剂层;对第二正型阻剂层进行曝光,以在基底上形成多个曝光的阻剂特征部件以及多个未曝光的阻剂特征部件;以及通过提供一显影溶剂来去除烘烤过的阻剂图案及曝光的阻剂特征部件并留下未曝光的阻剂特征部件,以形成第二阻剂图案。
在此方法中,通过显影溶剂来去除烘烤过的阻剂图案及曝光的阻剂特征部件。在一些实施例中,形成第二阻剂层包括进行旋转涂布工艺,其包括调整旋转速度,使负型阻剂层薄于第一阻剂图案。在至少一实施例中,旋转涂布工艺包括涂布一负型阻剂层,并调整其表面张力,使第二阻剂层薄于第一阻剂图案。
在各种不同实施例中,基底包括一半导体材料层,其还包括一介电材料层形成于半导体材料层上。在一些实施例中,此方法还包括经由负型阻剂图案所定义出的多个开口来蚀刻基底。
以上概略说明了本发明多个实施例的特征,使所属技术领域中的普通技术人员对于后续本发明的详细说明可更为容易理解。任何所属技术领域中的普通技术人员应了解到本说明书可轻易作为其它结构或工艺的变更或设计基础,以进行相同于本发明实施例的目的及/或获得相同的优点。任何所属技术领域中的普通技术人员也可理解与上述等同的结构或工艺并未脱离本发明的精神和保护范围内,且可在不脱离本发明的精神和范围内,当可作更动、替代与润饰。
Claims (12)
1.一种光刻图案化方法,包括:
在一基底上形成一第一阻剂图案,该第一阻剂图案内具有多个开口位于该基底上;
对该第一阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;以及
在该基底上且位于该烘烤过的阻剂图案的多个开口内形成一第二阻剂层,其中该烘烤过的阻剂图案不溶于该第二阻剂层。
2.如权利要求1所述的光刻图案化方法,其中该第一阻剂图案由具有热酸产生剂、交链剂、界面活性剂或高助溶剂的一第一正型阻剂层所构成。
3.如权利要求1所述的光刻图案化方法,还包括:
对该第二阻剂层进行曝光,以在该第二阻剂层内定义出至少一开口;以及
施加一化学剂,以去除该烘烤过的阻剂图案。
4.如权利要求1所述的光刻图案化方法,还包括:
对该第二阻剂层进行曝光,以在该基底上定义出多个曝光及未曝光的特征部件;以及
施加一化学剂,以去除该烘烤过的阻剂图案及所述多个曝光的特征部件,而在该基底上留下所述多个未曝光的特征部件。
5.如权利要求1所述的光刻图案化方法,还包括:
对该第二阻剂层进行曝光,以在该基底上定义出多个曝光及未曝光的特征部件;
施加一显影溶剂,以去除所述多个曝光的特征部件,而在该基底上留下所述多个未曝光的特征部件;以及
实施一蚀刻工艺,以相对于所述多个未曝光的特征部件选择性去除该烘烤过的阻剂图案。
6.一种光刻图案化方法,包括:
在一基底上形成一第一阻剂图案,该第一阻剂图案内具有多个开口位于该基底上;
对该第一阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;
在该基底上且位于该烘烤过的阻剂图案的多个开口内形成一第二阻剂层;
对该第二阻剂层进行曝光,以形成至少一个曝光的特征部件及至少一个未曝光的特征部件;以及
通过去除该烘烤过的阻剂图案及该曝光的特征部件,以形成一第二阻剂图案。
7.如权利要求6所述的光刻图案化方法,其中该第一阻剂图案由具有热酸产生剂、交链剂或高助溶剂的一第一正型阻剂层所构成。
8.如权利要求6所述的光刻图案化方法,其中该烘烤过的阻剂图案不溶于该第二阻剂层,而溶于一显影溶剂。
9.如权利要求6所述的光刻图案化方法,其中通过一显影溶剂去除该烘烤过的阻剂图案及该曝光的特征部件。
10.一种双重图案化方法,包括:
在一基底上形成一第一正型阻剂图案,该第一正型阻剂图案由具有多个开口的一第一正型阻剂层所构成,且该第一正型阻剂层包括热酸产生剂、交链剂或高助溶剂;
对该第一正型阻剂图案进行烘烤,以形成一烘烤过的阻剂图案;
在该基底上且位于该烘烤过的阻剂图案的多个开口内形成一第二正型阻剂层;
对该第二正型阻剂层进行曝光,以在该基底上形成多个曝光的阻剂特征部件以及多个未曝光的阻剂特征部件;以及
通过提供一溶剂来去除该烘烤过的阻剂图案及所述多个曝光的阻剂特征部件并留下所述多个未曝光的阻剂特征部件,以形成一第二正型阻剂图案。
11.如权利要求10所述的双重图案化方法,其中形成该第二正型阻剂层包括实施一旋转涂布工艺,且其中该旋转涂布工艺包括调整旋转速度,使该第二正型阻剂层薄于该第一正型阻剂层,以及
包括调整该第二正型阻剂层的表面张力,使该第二正型阻剂层薄于该第一正型阻剂层。
12.如权利要求10所述的双重图案化方法,其中该溶剂为显影溶剂。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/702,737 | 2010-02-09 | ||
US12/702,737 US8741552B2 (en) | 2009-02-11 | 2010-02-09 | Double patterning strategy for contact hole and trench in photolithography |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102147568A true CN102147568A (zh) | 2011-08-10 |
Family
ID=44454077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102466900A Pending CN102147568A (zh) | 2010-02-09 | 2010-08-04 | 光刻图案化方法及双重图案化方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102147568A (zh) |
TW (1) | TWI515768B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103474337A (zh) * | 2013-09-22 | 2013-12-25 | 上海华力微电子有限公司 | 制作高均匀度栅极线条的方法 |
CN105118780A (zh) * | 2015-07-30 | 2015-12-02 | 中国电子科技集团公司第五十五研究所 | 一种降低GaN HEMT器件欧姆接触电阻的方法 |
CN105556657A (zh) * | 2013-09-13 | 2016-05-04 | 高通股份有限公司 | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
CN1717626A (zh) * | 2002-11-27 | 2006-01-04 | Az电子材料(日本)株式会社 | 使用超高耐热性正型感光组合物的图案形成方法 |
CN1853140A (zh) * | 2003-09-18 | 2006-10-25 | 东京应化工业株式会社 | 正型抗蚀剂组合物和形成抗蚀图案的方法 |
CN1977217A (zh) * | 2004-06-28 | 2007-06-06 | 佳能株式会社 | 光敏树脂组合物、使用光敏树脂组合物的喷墨头以及喷墨头的制造方法 |
CN101042536A (zh) * | 2006-03-20 | 2007-09-26 | 中芯国际集成电路制造(上海)有限公司 | 缩小光刻胶接触孔图案的临界尺寸的方法 |
CN101137938A (zh) * | 2004-11-25 | 2008-03-05 | 皇家飞利浦电子股份有限公司 | 光刻方法 |
CN101145515A (zh) * | 2006-09-12 | 2008-03-19 | 海力士半导体有限公司 | 形成半导体器件的精细图案的方法 |
CN101218540A (zh) * | 2005-07-14 | 2008-07-09 | 三井化学株式会社 | 正型感光性树脂组合物以及图案形成方法 |
CN101533218A (zh) * | 2008-03-12 | 2009-09-16 | 台湾积体电路制造股份有限公司 | 微影图形成形方法 |
-
2010
- 2010-08-04 CN CN2010102466900A patent/CN102147568A/zh active Pending
- 2010-08-09 TW TW099126439A patent/TWI515768B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
CN1717626A (zh) * | 2002-11-27 | 2006-01-04 | Az电子材料(日本)株式会社 | 使用超高耐热性正型感光组合物的图案形成方法 |
CN1853140A (zh) * | 2003-09-18 | 2006-10-25 | 东京应化工业株式会社 | 正型抗蚀剂组合物和形成抗蚀图案的方法 |
CN1977217A (zh) * | 2004-06-28 | 2007-06-06 | 佳能株式会社 | 光敏树脂组合物、使用光敏树脂组合物的喷墨头以及喷墨头的制造方法 |
CN101137938A (zh) * | 2004-11-25 | 2008-03-05 | 皇家飞利浦电子股份有限公司 | 光刻方法 |
CN101218540A (zh) * | 2005-07-14 | 2008-07-09 | 三井化学株式会社 | 正型感光性树脂组合物以及图案形成方法 |
CN101042536A (zh) * | 2006-03-20 | 2007-09-26 | 中芯国际集成电路制造(上海)有限公司 | 缩小光刻胶接触孔图案的临界尺寸的方法 |
CN101145515A (zh) * | 2006-09-12 | 2008-03-19 | 海力士半导体有限公司 | 形成半导体器件的精细图案的方法 |
CN101533218A (zh) * | 2008-03-12 | 2009-09-16 | 台湾积体电路制造股份有限公司 | 微影图形成形方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105556657A (zh) * | 2013-09-13 | 2016-05-04 | 高通股份有限公司 | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 |
CN105556657B (zh) * | 2013-09-13 | 2018-11-20 | 高通股份有限公司 | 用于半导体器件的后段制成制造的反向自对准双图案化工艺 |
CN103474337A (zh) * | 2013-09-22 | 2013-12-25 | 上海华力微电子有限公司 | 制作高均匀度栅极线条的方法 |
CN103474337B (zh) * | 2013-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 制作栅极线条的方法 |
CN105118780A (zh) * | 2015-07-30 | 2015-12-02 | 中国电子科技集团公司第五十五研究所 | 一种降低GaN HEMT器件欧姆接触电阻的方法 |
CN105118780B (zh) * | 2015-07-30 | 2018-08-14 | 中国电子科技集团公司第五十五研究所 | 一种降低GaN HEMT器件欧姆接触电阻的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201128683A (en) | 2011-08-16 |
TWI515768B (zh) | 2016-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8450052B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US8222151B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US9323155B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
US8940643B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
TWI387998B (zh) | 微影方法 | |
US7935477B2 (en) | Double patterning strategy for contact hole and trench | |
US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
US20070269749A1 (en) | Methods to reduce the minimum pitch in a pattern | |
US8313889B2 (en) | Double patterning method using metallic compound mask layer | |
US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
KR101764945B1 (ko) | 리소그래픽 도포에서 감방사선성 재료 라인을 슬림화하는 방법 | |
JP2004153125A (ja) | 加工用マスクの形成方法及び半導体装置の製造方法 | |
CN110416068A (zh) | 半导体装置的形成方法 | |
CN102147568A (zh) | 光刻图案化方法及双重图案化方法 | |
US20050255411A1 (en) | Multiple exposure and shrink to achieve reduced dimensions | |
KR20070087728A (ko) | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 | |
KR20070122011A (ko) | 반도체 소자의 제조 방법 | |
JP2005150271A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110810 |