KR20080022394A - 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법 - Google Patents

멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20080022394A
KR20080022394A KR1020060085759A KR20060085759A KR20080022394A KR 20080022394 A KR20080022394 A KR 20080022394A KR 1020060085759 A KR1020060085759 A KR 1020060085759A KR 20060085759 A KR20060085759 A KR 20060085759A KR 20080022394 A KR20080022394 A KR 20080022394A
Authority
KR
South Korea
Prior art keywords
program
flash memory
level cell
memory device
threshold voltage
Prior art date
Application number
KR1020060085759A
Other languages
English (en)
Other versions
KR100905867B1 (ko
Inventor
심근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060085759A priority Critical patent/KR100905867B1/ko
Publication of KR20080022394A publication Critical patent/KR20080022394A/ko
Application granted granted Critical
Publication of KR100905867B1 publication Critical patent/KR100905867B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 프로그램 방법에 관한 것으로, 문턱전압 각각에 대응되는 데이터의 순서를 바꾸고 프로그램 동작을 워드라인 방향으로 수행함으로써 메모리 셀 간의 간섭현상을 감소시킬 수 있고, 이에 의해 멀티 레벨 셀의 문턱전압 분포 마진을 확보할 수 있으며, 데이터의 처리량을 증가시킬 수 있는 프로그램 방법이 개시되어 있다.
플래쉬 메모리, 워드라인, 프로그램 방법, 멀테 레벨 셀, LSB, MSB

Description

멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법{Program method of a flash memory device having multi-level cell}
도 1은 종래의 플래쉬 메모리 소자의 프로그램 방법을 나타낸 도면이다.
도 2 내지 도 3은 본 발명에 따른 플래쉬 메모리 소자의 메모리 셀 어레이를 나타낸 도면이다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 프로그램 방법을 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 메모리 셀 어레이 101, 102 : 메모리 셀 스트링
110 : 페이지 버퍼부 BLe, BLo : 비트라인
WL0~WLn : 워드라인 F0~Fn : 메모리 셀
본 발명은 플래쉬 메모리의 프로그램 방법에 관한 것으로 특히, 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법에 관한 것이다.
반도체 메모리 소자는 전원공급 중단 시에 데이터의 보존 유무에 따라 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory) 소자로 구분된다. 이 중 비휘발성 메모리 소자는 전원의 공급이 중단되더라도 데이터를 지속적으로 유지시킬 수 있는 메모리로서, 최근에는 플래시 메모리가 각광받고 있다. 플래시 메모리 소자는 노아(NOR)형과 낸드(NAND)형으로 구분되는데, 노아 플래쉬 메모리는 메모리 셀들이 각각 독립적으로 비트라인과 워드라인에 연결되는 구조를 가지므로 랜덤 억세스(random access) 시간 특성이 우수하고, 낸드 플래쉬 메모리는 복수개의 메모리 셀들이 직렬로 연결되어 셀 스트링당 한 개의 콘택(cantact)막을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따라서, 최근에는 플래쉬 메모리 소자의 고집적화에 따라 낸드 플래쉬 메모리가 각광받고 있다.
기존의 단일 비트 메모리 셀을 싱글 레벨 셀(single-level cell; SLC) 이라 한다면, 최근에는 멀티 레벨 셀(multi-level cell; MLC)에 대한 연구가 활발히 진행중에 있다. 이러한 멀티 레벨 셀은 소자의 집적도를 증대시키기 위해 하나의 메모리 셀에 복수개의 데이터를 저장하는 방식으로 구동된다.
멀티 레벨 셀은 일반적으로 두 개 이상의 문턱전압을 가진다. 그리고, 이에 대응되는 두 개 이상의 데이터 저장 상태를 가진다. 최근의 멀티 레벨 셀은 통상 네 개의 데이터 저장 상태로 '11', '10', '00', '01'를 가진다. 상기 네 개의 데이터 상태는 문턱전압 분포로 정의된다. 즉, 멀티 레벨 셀의 문턱전압이 상기 정의된 네 가지의 문턱전압 전압분포들 중 어느 하나에 해당되면 그와 대응되는 2비트의 데이터가 메모리 셀에 저장된다. 멀티 레벨 설의 프로그램 동작을 상세히 설명하면 다음과 같다.
멀티 레벨 셀의 프로그램 동작은 F-N 터널링(fowler nordheim tunneling) 현상을 이용하여 선택된 메모리 셀들에 프로그램된다. 상기 선택된 셀들의 게이트들에 소정의 프로그램 전압이 각각 인가되도록 하고 상기 선택된 셀들의 채널들로는 접지전압(Vss) 또는 소정의 전압이 인가되도록 한다. 따라서, 프로그램되는 셀의 플로팅 게이트와 채널 사이에는 높은 전계가 형성된다. 상기 전계에 채널의 전자들이 선택된 셀의 플로팅 게이트에 축적됨으로써 프로그램이 이루어진다.
도 1은 종래의 플래쉬 메모리 소자의 프로그램 방법을 나타낸 도면이다. 멀티 레벨 셀 어레이는 적어도 2비트의 데이터 비트를 저장한다. 데이터 비트들은 상위 데이터 비트와 하위 데이터 비트로 구분된다. 이때, 상위 데이터 비트는 MSB, 하위 비트는 LSB로 정의된다. 상기 설명에서 네 개의 데이터 저장 상태인 '11', '10', '00', '01' 중 '10'을 예로 들면, '1'은 상위 데이터 비트에 해당하는 MSB이고, '0'은 하위 데이터 비트에 해당하는 LSB이다.
따라서, '11'에서 LSB 프로그램되면 '10'이 된다. MSB 프로그램 동작은 LSB 프로그램 결과를 감지하고 그 결과에 따라 MSB 프로그램하게 된다. 만약, LSB로 '1'이 감지되었으면 데이터 저장 상태는 '11' 상태이고 여기에서 MSB 프로그램 동작하면 '01'이 된다. 또한, LSB로 '0'이 감지되었으면 데이터 저장 상태는 '10'이기 때문에 MSB 프로그램 동작하면 '00'이 된다.
하지만, 멀티 레벨 셀의 경우 싱글 레벨 셀보다 다수의 문턱전압 분포를 가 지기 때문에 각각의 문턱전압 분포상태의 충분한 독출 마진(read margin)을 두어야 한다. 문턱전압을 바꾸게 하는 요소들 중 인접한 셀 간의 간섭(interference) 현상은 낸드 플래쉬 메모리에서 대부분 존재하게 되는데, 소자의 집적도가 점차 커짐에 따라 간섭에 의한 문턱전압 변화가 증가 되어 소자의 특성이 저하될 수 있다.
따라서, 본 발명은 문턱전압 각각에 대응되는 데이터의 순서를 바꾸고, 프로그램 동작을 워드라인 방향으로 수행하여 메모리 셀들 간의 간섭을 감소시키는 데 있다.
본 발명은 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법에 관한 것으로, 복수의 메모리 셀들이 직렬로 접속되고, 직렬로 접속된 메모리 셀들이 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터를 통해 드레인 및 소스를 서로 공유하여 하나의 스트링을 구성하며, 상기 복수의 스트링들을 하나의 메모리 셀 어레이로 하고, 두 개의 메모리 셀 어레이로 구성되는 멀티 레벨 셀을 포함하는 플래쉬 메모리 소자의 프로그램 방법에 있어서, 상위 및 하위 데이터 비트들은 네 개의 프로그램 구간들로 나누어 메모리 셀에 프로그램 동작을 수행하는 단계, 프로그램 동작은 워드라인 방향으로 수행하는 단계, 프로그램 검증 및 독출 동작은 페이지 단위로 수행하는 단계를 포함하는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로 그램 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2 내지 도 3은 본 발명에 따른 플래쉬 메모리 소자의 메모리 셀 어레이를 나타낸 도면이다.
도 2를 참조하면, 메모리 셀 어레이(100)는 복수의 셀 스트링들(101)을 포함한다. 셀 스트링(101)은 드레인 선택소자(DST), 복수의 메모리 셀들(F0~Fn) 및 소스 선택소자(SST)를 포함하고, 이들은 비트라인(101)에 접속되어 있다. 셀 스트링(101)은 복수개로 구성되고, 각각의 셀 스트링을 구성하는 소자들은 복수의 워드라인들(WL0~WLn)과 접속된다. 또한, 복수의 비트라인들(BLe, BLo)은 복수의 페이지 버퍼들(미도시)을 포함하는 페이지 버퍼부(110)와 접속된다.
도 3을 참조하면, 도 2의 메모리 셀 어레이가 복수개 사용된 멀티 레벨 셀을 개략적으로 도시되어 있다. F0 내지 Fn 각각은 메모리 셀을 나타낸다. 프로그램 동작은 비트라인(BLe, BLo) 방향(A 방향)이 아닌 워드라인(WL0, WL1, ...WLn) 방향(B 방향)으로 수행한다. 즉, 프로그램할 때에는 복수의 워드라인들(WL0~WLn) 중 어느 하나의 워드라인이 선택되어 프로그램 되도록 한다. 프로그램 동작시에는 프로그램 되는 셀의 주변 셀들이 간섭(A, B, C)을 받게 된다. 하지만, 워드라인 방향(B 방향)으로 프로그램을 수행하면 적어도 이웃하는 스트링의 셀과의 간섭(B)은 방지할 수 있게 된다. 이는 인접한 셀들이 공통으로 워드라인을 공유하기 때문에 프로그램 전압이 워드라인에 인가되어도 이웃하는 셀들은 모두 같은 전압을 인가받게 되므로 x축 방향(B)의 셀들은 상호 간섭을 전혀 받지않게 된다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 프로그램 방법을 나타낸 도면이다. 2비트의 데이터 저장 상태를 '11', '01', '10', '00'으로 하고, 이들 각각을 순차적으로 문턱전압 분포에 정의한다. 즉, 가장 낮은 문턱전압 분포의 데이터 저장 상태를 '11'로 하고, 다음에는 '01', '10' 및 '00'를 순서대로 정의한다. 그러면, LSB 프로그램될 때는 '11'에서 '10'으로 되고, MSB 프로그램 되면 '11'에서 '01'로 바뀌거나 또는 '10'에서 '00'로 바뀌게 된다. 상기 동작으로 프로그램을 수행하게 되면 도 3에서 y방향(A) 및 대각선 방향(C)의 셀 간 간섭은 감소하게 된다.
또한, 프로그램 동작은 워드라인 방향으로 실시하고, 프로그램 검증(verify) 및 독출(read) 동작은 페이지 버퍼(page buffer) 단위로 실시하도록 한다. 이는 크로스 토크(cross talk)에 의한 독출 오동작을 방지하기 위해서이다. 크로스 토크는 원하는 금속배선에 신호(전압)를 인가했을 때 인접하는 다른 금속배선이 영향을 받아 전압이 흔들림으로써 오동작이 발생하는 현상이다. 따라서, 간섭 형상을 감소시키기 위해 프로그램은 워드라인 방향으로 실시하면서 크로스 토크를 막기 위해서 검증이나 리드는 페이지 단위로 실시한다. 이를 위해 각각의 비트라인마다 페이지 버퍼가 필요하다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면 프로그램 동작을 바꾸어 줌으로써 메모리 셀 간의 간섭현상을 감소시킬 수 있고, 이에 의해 멀티 레벨 셀의 문턱전압 분포 마진을 확보할 수 있으며, 프로그램 동작의 속도가 향상되어 데이터의 처리량을 증가시킬 수 있다.

Claims (6)

  1. 복수의 메모리 셀들이 직렬로 접속되고, 직렬로 접속된 메모리 셀들이 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터를 통해 드레인 및 소스를 서로 공유하여 하나의 스트링을 구성하며, 상기 복수의 스트링들을 하나의 메모리 셀 어레이로 하고, 두 개의 메모리 셀 어레이로 구성되는 멀티 레벨 셀을 포함하는 플래쉬 메모리 소자의 프로그램 방법에 있어서,
    워드라인 방향으로 상기 프로그램 동작을 수행하는 단계; 및
    프로그램 검증 및 독출 동작은 페이지 방향으로 수행하는 단계를 포함하는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
  2. 제 1 내지 제 4 문턱전압 구간들에 상위 및 하위 데이터 비트들이 정의되는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법에 있어서,
    상기 각각의 문턱전압 구간에 2비트 데이터 저장 상태는 순차적으로 '11', '01', '10', '00'로 정의되어 LSB 및 MSB 프로그램되는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
  3. 제 2 항에 있어서,
    상기 제 1 내지 제 4 문턱전압 구간들은 상기 문턱전압이 낮은 순서대로 정의되는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
  4. 제 2 항에 있어서,
    상기 LSB 프로그램은 상기 데이터 저장상태가 '11'에서 '10'로 바뀌는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
  5. 제 2 항에 있어서,
    상기 MSB 프로그램은 상기 LSB 프로그램 상태에 따라 상기 데이터 저장상태가 '11'에서 '01'로 바뀌는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
  6. 제 2 항에 있어서,
    상기 MSB 프로그램은 상기 LSB 프로그램 상태에 따라 상기 데이터 저장상태가 '10'에서 '00'으로 바뀌는 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법.
KR1020060085759A 2006-09-06 2006-09-06 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법 KR100905867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085759A KR100905867B1 (ko) 2006-09-06 2006-09-06 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085759A KR100905867B1 (ko) 2006-09-06 2006-09-06 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20080022394A true KR20080022394A (ko) 2008-03-11
KR100905867B1 KR100905867B1 (ko) 2009-07-03

Family

ID=39396359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085759A KR100905867B1 (ko) 2006-09-06 2006-09-06 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100905867B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331144B2 (en) 2008-12-08 2012-12-11 Samsung Electronics Co., Ltd. Non-volatile memory device and program method thereof
US8644066B2 (en) 2008-11-18 2014-02-04 Samsung Electronics Co., Ltd. Multi-level non-volatile memory device, system and method with state-converted data
US8902651B2 (en) 2011-10-13 2014-12-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method of nonvolatile memory device and memory system including nonvolatile memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102234592B1 (ko) 2014-07-29 2021-04-05 삼성전자주식회사 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205788B1 (ko) * 1996-10-09 1999-07-01 윤종용 불휘발성 반도체 메모리 장치
KR100390960B1 (ko) * 2001-06-29 2003-07-12 주식회사 하이닉스반도체 플래쉬 메모리 셀의 프로그램 방법
KR100672117B1 (ko) * 2005-02-28 2007-01-19 주식회사 하이닉스반도체 플래시 메모리 소자의 순간 과전류를 줄이는 프로그램 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644066B2 (en) 2008-11-18 2014-02-04 Samsung Electronics Co., Ltd. Multi-level non-volatile memory device, system and method with state-converted data
US8331144B2 (en) 2008-12-08 2012-12-11 Samsung Electronics Co., Ltd. Non-volatile memory device and program method thereof
US8902651B2 (en) 2011-10-13 2014-12-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method of nonvolatile memory device and memory system including nonvolatile memory device
US9412456B2 (en) 2011-10-13 2016-08-09 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method of nonvolatile memory device and memory system including nonvolatile memory device

Also Published As

Publication number Publication date
KR100905867B1 (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
KR100769776B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법
KR100771883B1 (ko) 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR100771882B1 (ko) 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
JP5259481B2 (ja) 不揮発性半導体記憶装置
JP4907925B2 (ja) 不揮発性半導体記憶装置
JP5111882B2 (ja) 不揮発性半導体記憶装置
JP2005235260A (ja) Ｎａｎｄ型フラッシュメモリ
JP4534211B2 (ja) 信頼性が改善された多値セルメモリデバイス
US8164950B2 (en) Reduction of punch-through disturb during programming of a memory device
US8050103B2 (en) Method of programming nonvolatile memory device
US20100149870A1 (en) Non-volatile semiconductor memory, and the method thereof
KR100953065B1 (ko) 불휘발성 메모리 소자
US7768833B2 (en) Method of programming non-volatile memory device
KR100905867B1 (ko) 멀티 레벨 셀을 갖는 플래쉬 메모리 소자의 프로그램 방법
US8773901B2 (en) Nonvolatile memory device preventing shift in threshold voltage of erase cell and program method thereof
KR20110001102A (ko) 불휘발성 메모리 소자의 프로그램 동작 방법
CN114694721A (zh) 具有动态编程验证电平的存储器装置
US7359239B2 (en) Non-volatile memory device having uniform programming speed
KR20110001701A (ko) 낸드형 플래시 메모리소자의 프로그램 방법
KR100890045B1 (ko) 멀티 레벨 셀 플래시 메모리소자의 프로그램 방법
KR100905868B1 (ko) 플래시 메모리 소자의 동작 방법
KR20110001570A (ko) 플래시 메모리 소자의 프로그램 방법
KR100854871B1 (ko) 비휘발성 메모리 소자 및 이를 이용한 프로그램 방법
KR20110032795A (ko) 불휘발성 메모리 소자의 동작방법
KR20100013947A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee