KR20070078348A - 수소장벽막을 갖는 반도체 소자 및 그의 제조방법 - Google Patents
수소장벽막을 갖는 반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20070078348A KR20070078348A KR1020060008589A KR20060008589A KR20070078348A KR 20070078348 A KR20070078348 A KR 20070078348A KR 1020060008589 A KR1020060008589 A KR 1020060008589A KR 20060008589 A KR20060008589 A KR 20060008589A KR 20070078348 A KR20070078348 A KR 20070078348A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- hydrogen barrier
- film
- lower insulating
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
- H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
- H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/11—End pieces or tapping pieces for wires, supported by the wire and for facilitating electrical connection to some other wire, terminal or conductive member
- H01R11/22—End pieces terminating in a spring clip
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
수소장벽막을 갖는 반도체 소자의 제조방법이 제공된다. 상기 제조방법은 금속배선을 갖는 기판을 준비하고, 상기 기판 상에 상기 금속배선을 덮는 하부 절연막을 고밀도 플라즈마 CVD 공정에 의해 형성하는 것을 구비한다. 상기 하부 절연막 상에 인-시투 방식을 사용하여 수소장벽막(hydrogen barrier layer)을 형성한다. 상기 수소장벽막 상에 상부 절연막을 형성한다. 수소장벽막을 갖는 반도체 소자 또한 제공된다.
Description
도 1은 본 발명의 실시예들에 사용되는 고밀도 플라즈마 CVD 장비를 보여주는 개략도(schematic view)이다.
도 2는 본 발명의 실시예들을 설명하기 위한 공정 순서도(process flow chart)이다.
도 3은 본 발명의 실시예들을 설명하기 위한 단면도이다.
본 발명은 반도체소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는 수소장벽막을 갖는 반도체 소자 및 그의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에 있어서 반도체기판 상에 반도체 소자를 형성하는 반도체 제조 전공정(fabrication process)을 진행한다. 상기 반도체 소자 제조 전공정의 마지막 단계인 보호막 공정은 반도체 소자를 외부의 습기나 물리적 충격으로부터 보호하기 위하여 형성한다.
종래 기술에 따른 보호막 형성 공정은 반도체 소자에 필요한 도전체, 예컨 대, 게이트 전극, 비트라인 및 금속배선 등을 형성한 후, 절연막을 형성한다. 상기 절연막은 이른바 보호막(passivation layer)으로써, 실리콘 산화막으로 이루어지는 하부 보호막 및 실리콘 질화막으로 이루어지는 상부 보호막을 포함할 수 있다. 상기 하부 보호막은 고밀도 플라즈마 CVD 공정에 의하여 형성될 수 있으며, 이때, 상기 하부 보호막 내에는 수소 원자들이 함유될 수 있다. 한편, 상기 보호막을 형성한 후 열공정이 수행될 수 있는데, 이때, 상기 하부 보호막 내에 함유되어 있는 수소 원자들이 활성화될 수 있다. 상기 활성화된 수소 원자들은 상기 하부 보호막 내에 버블 결함(bubble defect)을 일으킬 수 있다. 또한, 상기 활성화된 수소 원자들이 가스 형태로 상기 하부 보호막으로부터 빠져나가면서, 상기 하부 보호막 상에 형성된 상기 상부 보호막을 들어올리는 현상을 발생시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 절연막 내에 존재하는 수소 원자들에 기인한 버블 결함 등을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 수소장벽막을 갖는 반도체 소자의 제조방법이 제공된다. 상기 제조방법은 금속배선을 갖는 기판을 준비하고, 상기 기판 상에 상기 금속배선을 덮는 하부 절연막을 고밀도 플라즈마 CVD 공정에 의해 형성하는 것을 포함한다. 상기 하부 절연막 상에 인-시투 방식을 사용하여 수소장벽막(hydrogen barrier layer)을 형성한다. 상기 수소장벽막 상 에 상부 절연막을 형성한다.
상기 하부 절연막을 형성하는 것은 공정 챔버 외부에 설치된 유도코일 및 상기 기판에 각각 플라즈마 전력 및 바이어스 전력을 인가하는 것을 포함할 수 있다.
상기 수소장벽막을 형성하는 것은 공정 챔버 내로 실리콘 소스가스 및 산소가스를 포함하는 공정가스를 공급하고, 상기 공정가스가 공급되는 동안 상기 공정 챔버 외부에 설치된 유도코일에 플라즈마 전력을 인가하는 것을 포함할 수 있다.
상기 수소장벽막을 형성하는 것은 공정 챔버 내로 산소가스를 포함하는 공정가스를 공급하고, 상기 공정가스가 공급되는 동안 상기 공정 챔버 외부에 설치된 유도코일에 플라즈마 전력을 인가하는 것을 포함할 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면 수소장벽막을 갖는 반도체 소자가 제공된다. 상기 반도체 소자는 금속배선을 갖는 기판을 구비한다. 상기 기판 상에 상기 금속배선을 덮고 수소 원자를 함유하는 하부 절연막이 배치된다. 상기 하부 절연막 상에 상기 하부 절연막보다 수소 원자를 덜 함유하는 수소장벽막(hydrogen barrier layer)이 배치된다. 상기 수소장벽막 상에 상부 절연막이 배치된다.
상기 하부 절연막은 고밀도 플라즈마 산화막일 수 있다.
상기 수소장벽막은 플라즈마 강화 산화막 또는 표면 산화막일 수 있다.
상기 상부 절연막은 고밀도 플라즈마 질화막일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 사용되는 고밀도 플라즈마 CVD 장비를 도시한 개략도이다.
도 1을 참조하면, 도움(dome) 형태의 공정 챔버(1) 내에 척(3)이 설치된다. 상기 공정 챔버(1)는 유도코일(induction coil; 5)에 의해 둘러싸여진다. 상기 척(3) 및 상기 유도코일(5)은 각각 바이어스 전원(bias power source; 7) 및 플라즈마 전원(plasma power source; 9)에 접속된다.
도 2는 본 발명의 실시예들을 설명하기 위한 공정 순서도이고, 도 3은 단면도이다.
도 1 내지 도 3을 참조하면, 반도체기판(100) 상에 층간절연막(105)을 형성한다. 상기 층간절연막(105)을 형성하기 전에, 상기 반도체기판(100) 상에 게이트 전극 및/또는 비트라인과 같은 도전성 패턴이 형성될 수 있다. 상기 층간절연막(105) 상에 금속배선(110)을 형성한다.
상기 금속배선(110)을 갖는 기판을 도 1에 보여진 상기 척(3) 상에 로딩시킨다(도 2의 단계 10). 이어서, 상기 공정 챔버(1) 내의 공기를 진공펌프(도시하지 않음)를 사용하여 배출시키어 상기 공정 챔버(1) 내의 공간을 진공상태로 만든다. 상기 플라즈마 전원(9) 및 상기 바이어스 전원(7)을 턴온시키어 상기 유도코일(5) 및 상기 척(3)에 각각 플라즈마 전력 및 바이어스 전력을 인가한다(도 2의 단계 20). 또한, 상기 공정 챔버(1) 내부로 실리콘 소스 가스(silicon source gas), 산소 가스 및 물리적 식각 가스를 포함하는 제1 공정 가스를 주입시키어 상기 척(3)의 상부에 고밀도 플라즈마를 생성시킨다(도 2의 단계 25). 그 결과, 상기 척(3) 상의 상기 반도체 기판 상에 하부 절연막(115)이 형성된다(도 2의 단계 15). 상기 실리콘 소스 가스 및 상기 물리적 식각 가스는 각각 사일레인(SiH4) 가스 및 아르곤(Ar) 가스일 수 있으며, 그 결과 형성되는 상기 하부 절연막(115)은 고밀도 플라즈마 산화막일 수 있다. 상기 하부 절연막(115)은 패시베이션막(passivation layer)의 역할을 할 수 있다. 한편, 상기 하부 절연막(115) 내에는 수소 원자들이 Si-H 형태, 즉, 실리콘 원자들과 결합된 형태로 존재할 수 있다.
상기 하부 절연막(115) 상에 인-시투(in-situ) 방식을 사용하여 수소장벽막(hydrogen barrier layer; 120)을 형성한다(도 2의 단계 30). 즉, 상기 수소장벽막(120)은 상기 하부 보호막(115)을 형성한 후, 진공 브레이크 없이 형성 공정이 수행된다. 상기 수소장벽막(120)의 형성은 상기 공정 챔버(1) 외부에 설치된 상기 유도코일(5)에 플라즈마 전력을 인가하는 것을 포함한다(도 2의 단계 35). 또한, 상기 공정 챔버(1) 내부로 제2 공정 가스를 주입시키어 상기 척(3)의 상부에 고밀도 플라즈마를 생성시킨다(도 2의 단계 40). 상기 제2 공정 가스는 상기 하부 절연막(115)을 형성할 때에 주입되는 상기 제1 공정 가스와 동일할 수 있다. 예컨대, 상기 제2 공정 가스는 실리콘 소스 가스, 산소 가스 및 물리적 식각 가스를 포함할 수 있으며, 상기 실리콘 소스 가스 및 상기 물리적 식각 가스는 각각 사일레인(SiH4) 가스 및 아르곤(Ar) 가스일 수 있다. 그러나, 상기 수소장벽막(120)을 형성할 때에는 상기 플라즈마 전력만이 인가되기 때문에 상기 수소장벽막(120)은 상기 하부 절연막(115)과는 다른 특성을 갖는 플라즈마 강화(plasma enhanced) 산화막으로 형성될 수 있다. 다시 말해서, 상기 수소장벽막(120)은 상기 하부 절연막(115)과는 달리 Si-H 형태로 존재하는 수소 원자들이 상대적으로 적게 함유되어 있을 수 있다.
다른 실시예에 따르면, 상기 제2 공정 가스가 상술한 실시예와는 달리 상기 하부 절연막(115)을 형성할 때에 주입되는 제1 공정 가스와 다를 수 있다. 예컨대, 상기 제2 공정 가스는 산소 가스를 포함할 수 있다. 다시 말해서, 실리콘 소스 가스가 공급되지 않을 수 있다. 결과적으로, 상기 수소장벽막(120)은 상기 하부 절연막(115)의 표면을 추가적으로 산화시키어 형성되는 표면 산화막일 수 있다. 즉, 상기 공정 챔버(1) 내로 공급되는 산소 가스는 상기 하부 절연막(115) 내에 존재하는 실리콘 원자와 결합하여 배리어막 역할을 하는 표면 산화막을 형성시킬 수 있다. 이때, 상기 공정 가스가 공급되는 동안 상기 공정 챔버(1) 외부에 설치된 상기 유도코일(5)에 플라즈마 전력을 인가한다.
상기 수소장벽막(120) 상에 상부 절연막(125)을 형성한다(도 2의 단계 45). 상기 상부 절연막(125)은 상기 하부 절연막(115)과 마찬가지로 패시베이션막의 역할을 할 수 있다. 상기 상부 절연막(125)의 형성은 상기 공정 챔버(1) 외부에 설치된 상기 유도코일(5) 및 상기 척(3)에 플라즈마 전력 및 바이어스 전력을 각각 인 가하는 것을 포함한다(도 2의 단계 50). 또한, 상기 공정 챔버(1) 내부로 제3 공정 가스를 주입시키어 상기 척(3)의 상부에 고밀도 플라즈마를 생성시킨다(도 2의 단계 55). 상기 제3 공정 가스는 실리콘 소스 가스(silicon source gas), 질소 소스 가스를 포함할 수 있다. 상기 실리콘 소스 가스 및 상기 질소 소스 가스는 각각 사일레인(SiH4) 가스 및 암모니아(NH3) 가스일 수 있으며, 그 결과, 상기 상부 절연막(125)은 고밀도 플라즈마 질화막으로 형성될 수 있다.
본 발명에 의하면, 상기 상부 절연막(125)을 형성하기 전에, 상기 하부 절연막(115) 상에 수소장벽막(120)을 형성한다. 따라서, 상기 상부 보호막(125)을 갖는 기판에 수행되는 후속 열공정 동안, 상기 하부 절연막(115) 내에 존재하는 수소 원자들에 기인한 버블 결함(bubble defect) 및 상기 상부 절연막(125)이 들리는 현상 등을 방지할 수 있게 된다.
도 3을 다시 참조하여 본 발명의 실시예에 따른 반도체 소자를 설명하기로 한다.
도 3을 참조하면, 반도체기판(100)이 제공된다. 상기 반도체기판(100) 상에 층간절연막(105)이 배치된다. 상기 층간절연막(105) 상에 금속배선(110)이 배치된다. 상기 금속배선(110)은 텅스텐 또는 알루미늄과 같은 금속 물질로 이루어질 수 있다. 상기 금속배선(110) 상에 하부 절연막(115)이 배치된다. 상기 하부 절연막(115)은 실리콘 산화막으로 이루어질 수 있으며, 상기 하부 절연막(115) 내에 수소 원자를 함유할 수 있다. 상기 하부 절연막(115)은 더욱 상세하게는 고밀도 플라즈마 산화막으로 이루어질 수 있다. 상기 하부 절연막(115) 상에 수소장벽막(120)이 배치된다. 상기 수소장벽막(120)은 상기 하부 절연막(115)보다 수소 원자들을 덜 함유하는 플라즈마 강화 산화막 또는 표면 산화막일 수 있다. 상기 수소장벽막(120) 상에 상부 절연막(125)이 배치된다. 상기 상부 절연막(125)은 고밀도 플라즈마 질화막일 수 있다.
상기와 같이 이루어진 본 발명에 의하면, 하부 절연막 및 상부 절연막 사이에 수소장벽막을 개재시킴으로써, 상기 하부 절연막 내에 존재하는 수소 원자들에 기인한 버블 결함 및 상기 상부 절연막이 들리는 현상 등을 방지할 수 있는 반도체 소자를 제조할 수 있다.
Claims (8)
- 금속배선을 갖는 기판을 준비하고,상기 기판 상에 상기 금속배선을 덮는 하부 절연막을 고밀도 플라즈마 CVD 공정에 의해 형성하고,상기 하부 절연막 상에 인-시투 방식을 사용하여 수소장벽막(hydrogen barrier layer)을 형성하고,상기 수소장벽막 상에 상부 절연막을 형성하는 것을 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 하부 절연막을 형성하는 것은 공정 챔버 외부에 설치된 유도코일 및 상기 기판에 각각 플라즈마 전력 및 바이어스 전력을 인가하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 수소장벽막을 형성하는 것은 공정 챔버 내로 실리콘 소스가스 및 산소가스를 포함하는 공정가스를 공급하고, 상기 공정가스가 공급되는 동안 상기 공정 챔버 외부에 설치된 유도코일에 플라즈마 전력을 인가하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 수소장벽막을 형성하는 것은 공정 챔버 내로 산소가스를 포함하는 공정가스를 공급하고, 상기 공정가스가 공급되는 동안 상기 공정 챔버 외부에 설치된 유도코일에 플라즈마 전력을 인가하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 금속배선을 갖는 기판;상기 기판 상에 상기 금속배선을 덮도록 배치되고 수소 원자를 함유하는 하부 절연막;상기 하부 절연막 상에 배치되고 상기 하부 절연막보다 수소 원자를 덜 함유하는 수소장벽막(hydrogen barrier layer); 및상기 수소장벽막 상에 배치된 상부 절연막을 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 하부 절연막은 고밀도 플라즈마 산화막인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 수소장벽막은 플라즈마 강화 산화막 또는 표면 산화막인 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서,상기 상부 절연막은 고밀도 플라즈마 질화막인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008589A KR20070078348A (ko) | 2006-01-26 | 2006-01-26 | 수소장벽막을 갖는 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008589A KR20070078348A (ko) | 2006-01-26 | 2006-01-26 | 수소장벽막을 갖는 반도체 소자 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070078348A true KR20070078348A (ko) | 2007-07-31 |
Family
ID=38502702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008589A KR20070078348A (ko) | 2006-01-26 | 2006-01-26 | 수소장벽막을 갖는 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070078348A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020242833A1 (en) * | 2019-05-24 | 2020-12-03 | Applied Materials, Inc. | Metal based hydrogen barrier |
| US12020982B2 (en) | 2022-01-28 | 2024-06-25 | Applied Materials, Inc. | Metal based hydrogen barrier |
-
2006
- 2006-01-26 KR KR1020060008589A patent/KR20070078348A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020242833A1 (en) * | 2019-05-24 | 2020-12-03 | Applied Materials, Inc. | Metal based hydrogen barrier |
| US12020982B2 (en) | 2022-01-28 | 2024-06-25 | Applied Materials, Inc. | Metal based hydrogen barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1872395A2 (en) | A method of manufacturing a semiconductor device | |
| US20100330811A1 (en) | Method for forming via holes | |
| US20060186549A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0964037A (ja) | 半導体装置の製造方法 | |
| US7462568B2 (en) | Method for forming interlayer dielectric film in semiconductor device | |
| US7879733B2 (en) | Method for manufacturing semiconductor device free from layer-lifting between insulating layers | |
| US20070161258A1 (en) | Method of fabricating a semiconductor device having a hydrogen source layer | |
| US6955998B2 (en) | Method for forming low dielectric layer of semiconductor device | |
| US5943599A (en) | Method of fabricating a passivation layer for integrated circuits | |
| KR20070078348A (ko) | 수소장벽막을 갖는 반도체 소자 및 그의 제조방법 | |
| KR100361209B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US8334204B2 (en) | Semiconductor device and manufacturing method therefor | |
| KR100257749B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| US6472336B1 (en) | Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material | |
| KR20090077315A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100489531B1 (ko) | 캐패시터의 제조 방법 | |
| KR100565758B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100808585B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005167120A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100762243B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
| KR100401504B1 (ko) | 반도체장치의 패시베이션층 형성방법 | |
| US6740603B2 (en) | Control of Vmin transient voltage drift by maintaining a temperature less than or equal to 350° C. after the protective overcoat level | |
| KR100756863B1 (ko) | 반도체 소자 제조방법 | |
| KR100780681B1 (ko) | 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |