KR20070069054A - 전기 광학 장치, 그 제조 방법, 및 전자기기 - Google Patents

전기 광학 장치, 그 제조 방법, 및 전자기기 Download PDF

Info

Publication number
KR20070069054A
KR20070069054A KR1020060133770A KR20060133770A KR20070069054A KR 20070069054 A KR20070069054 A KR 20070069054A KR 1020060133770 A KR1020060133770 A KR 1020060133770A KR 20060133770 A KR20060133770 A KR 20060133770A KR 20070069054 A KR20070069054 A KR 20070069054A
Authority
KR
South Korea
Prior art keywords
amorphous
substrate
film
thin film
film transistor
Prior art date
Application number
KR1020060133770A
Other languages
English (en)
Inventor
미노루 모리와키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070069054A publication Critical patent/KR20070069054A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(과제) 액정 등의 전기 광학 장치에 있어서, 내광성이 우수하고 고품질의 표시를 가능하게 한다.
(해결 수단) 액정 장치는, TFT 어레이 기판 (10) 상에, 서로 교차하여 연장되는 데이터선 (6a) 및 주사선 (3a) 과, TFT 어레이 기판 (10) 상에서 평면에서 보았을 때 데이터선 (6a) 및 주사선 (3a) 에 대응하여 규정되는 화소마다 배치된 화소 전극 (9a) 과, 화소 전극 (9a) 에 전기적으로 접속된 TFT (30) 를 구비한다. 또한, TFT 어레이 기판 (10) 상에서 평면에서 보았을 때 TFT (30) 의 채널 영역 (1a') 에 대향하는 영역을 포함하는 영역에 배치되고, 또한 TFT (30) 의 반도체막과 상이한 층에 배치되어 있으며, 어모퍼스 WSi 막 (320) 을 포함하여 이루어지는 용량선 (300) 을 구비한다.
용량선, 어모퍼스 WSi 막

Description

전기 광학 장치, 그 제조 방법, 및 전자기기 {ELECTRO-OPTIC DEVICE, METHOD FOR MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
도 1 은 제 1 실시형태와 관련되는 액정 장치의 전체 구성을 나타내는 평면도.
도 2 는 도 1 의 H-H' 선 단면도.
도 3 은 제 1 실시형태와 관련되는 액정 장치의 화소에 있어서의 각종 소자 등의 등가 회로도.
도 4 는 제 1 실시형태와 관련되는 액정 장치의 서로 인접하는 복수의 화소군의 평면도.
도 5 는 도 4 의 A-A' 선 단면도.
도 6 은 제 1 실시형태와 관련되는 액정 장치를 제조하는 일련의 제조 공정을 나타내는 공정 단면도 (단면도 1).
도 7 은 제 1 실시형태와 관련되는 액정 장치를 제조하는 일련의 제조 공정을 나타내는 공정 단면도 (단면도 2).
도 8 은 제 1 실시형태와 관련되는 액정 장치를 제조하는 일련의 제조 공정을 나타내는 공정 단면도 (단면도 3).
도 9 는 제 1 실시형태와 관련되는 액정 장치를 제조하는 일련의 제조 공정 을 나타내는 공정 단면도 (단면도 4).
도 10 은 전기 광학 장치를 적용한 전자기기의 일례인 프로젝터의 구성을 나타내는 평면도.
부호의 설명
1a'…채널 영역, 2…절연막,
3a…주사선, 6a…데이터선,
9a…화소 전극, 7…샘플링 회로,
10…TFT 어레이 기판, 10a…화상 표시 영역,
11…하지 차광막, 12…하지 절연막,
16…배향막, 20…대향 기판,
21…대향 전극, 23…차광막,
22…배향막, 30…TFT,
41…제 1 층간 절연막, 42…제 2 층간 절연막,
43…제 3 층간 절연막, 50…액정층,
52…시일재, 53…프레임 차광막,
70…축적 용량, 83, 85, 92…컨택트홀,
101…데이터선 구동 회로, 102…외부 회로 접속 단자,
104…주사선 구동 회로, 106…상하 도통 단자,
107…상하 도통재, 300…용량선,
310…알루미늄막, 320…어모퍼스 WSi 막
본 발명은, 예를 들어 액정 장치 등의 전기 광학 장치 및 그 제조 방법, 그리고 그 전기 광학 장치를 구비한, 예를 들어 액정 프로젝터 등의 전자기기의 기술 분야에 관한 것이다.
이러일 양태의 전기 광학 장치는, 기판 상에, 화소 전극과 그 화소 전극의 선택적인 구동을 행하기 위한 주사선, 데이터선, 및 화소 스위칭용 소자로서의 TFT (Thin Film Transistor) 를 구비하여 액티브 매트릭스 구동할 수 있도록 구성된다. 또, 고콘트라스트화 등을 목적으로 하여, TFT 와 화소 전극의 사이에 축적 용량이 형성되는 경우가 있다. 이상의 구성 요소는 기판 상에 고밀도로 형성되어, 화소 개구율의 향상이나 장치의 소형화가 도모된다 (예를 들어, 특허 문헌 1 참조).
이와 같이, 전기 광학 장치에는 더욱 표시의 고품질화나 소형화·고정세화가 요구되고 있고, 상기 이외에도 여러가지 대책이 강구되고 있다. 예를 들어, TFT 의 반도체층에 광이 입사하면, 광리크 전류가 발생하여, 표시 품질이 저하되어 버리므로, 전기 광학 장치의 내광성을 높이기 위해서 그 반도체층의 주위에 차광층이 형성된다. 특히, 최근, 화상의 선명함을 높이기 위해서 광의 강도가 증대되고 있고, 이것에 대응하여 차광 성능이 더욱 향상되는 것이 요망된다. 또, 축적 용량은 가능한 한 용량이 큰 것이 바람직하지만, 그 반면에, 화소 개구율을 희 생하지 않도록 설계하는 것이 바람직하다.
[특허 문헌 1] 일본 공개특허공보 2002-156652호
발명의 개시
그러나, 상기 기술한 것에 의하면, 고기능화 또는 고성능화에 수반하여, 기판 상에 있어서의 적층 구조가, 기본적으로 복잡 고도화되고 있다. 이것은 또한, 제조 방법의 복잡 고도화, 제조 수율의 저하 등을 초래하고 있다. 반대로, 기판 상에 있어서의 적층 구조나 제조 프로세스를 단순화하려고 하면, 차광 성능의 저하 등에 의한 표시 품위의 저하를 초래할 수도 있다는 기술적 문제점이 있다.
본 발명은, 예를 들어 상기 기술한 문제점을 감안하여 이루어진 것으로서, 내광성이 우수하고, 고품질의 표시가 가능한 전기 광학 장치 및 그 제조 방법, 그리고 그러한 전기 광학 장치를 구비하여 이루어지는 전자기기를 제공하는 것을 과제로 한다.
과제를 해결하기 위한 수단
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해서, 기판 상에, 서로 교차하여 연장되는 데이터선 및 주사선과, 상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 배치된 화소 전극과, 상기 화소 전극에 전기적으로 접속된 박막 트랜지스터와, 상기 기판 상에서 평면적으로 보았을 때 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 또한 상기 박막 트랜지스터의 반도체막과 상이한 층에 배치되어 있으며, 어모퍼스막을 포함하여 이루어지는 적어도 하나의 어모퍼스 배선을 구비한다.
본 발명의 전기 광학 장치에 의하면, 그 동작시에는, 박막 트랜지스터가, 주사선에 선택되는 화소 위치의 화소 전극에 대해서 데이터선으로부터 데이터 신호를 인가함으로써, 액티브 매트릭스 구동이 가능하다. 이 때, 화소 전극에 전기적으로 접속된 예를 들어 축적 용량에 의해, 화소 전극에 있어서의 전위 유지 특성이 향상되고, 표시의 고콘트라스트화가 가능해진다.
본 발명에서는 특히, 어모퍼스막을 포함하여 이루어지는 적어도 하나의 어모퍼스 배선은, 기판 상에서 평면적으로 보았을 때 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 박막 트랜지스터의 반도체막과 상이한 층에 배치되어 있다. 어모퍼스막으로는, 예를 들어 어모퍼스 WSi (텅스텐 실리콘) 막을 사용할 수 있다. 어모퍼스막은, 예를 들어 WSi 폴리사이드막 등의 결정화된 또는 고체의 차광성 도전막에 비해, 차광 성능이 높다. 이 때문에, 어모퍼스 배선에 의해, 입사광 또는 복귀광에 대해서 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다. 즉, 어모퍼스 배선을 박막 트랜지스터의 반도체막의 상층측에 배치함으로써, 상층측에서의 입사광에 대해서 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다. 한편, 어모퍼스 배선을 박막 트랜지스터의 반도체막의 하층측에 배치함으로써, 기판에 있어서의 이면 반사나, 복판식의 프로젝터 등에서 다른 전기 광학 장치로부터 발생되어 합성 광학계를 빠져나오는 광 등의, 하층측에서의 복귀광에 대해서 박막 트랜지스터의 채널 영역을 확실하 게 차광할 수 있다. 또한, 어모퍼스 배선을 박막 트랜지스터의 반도체막의 상층측 및 하층측의 양방에 배치해도 된다. 이 경우에는, 상층측에서의 입사광 및 하층측에서의 복귀광의 양방에 대해서, 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있어, 보다 더욱 차광성을 높일 수 있다. 그 결과, 상기 기술한 바와 같이 동작시에, 박막 트랜지스터에 있어서의 광리크 전류는 저감되고, 화상 표시에 있어서의 플리커나 화소 편차의 발생을 억제 또는 방지할 수 있어, 고품위의 화상 표시가 가능해진다.
또한, 만일, 예를 들어 WSi 폴리사이드막 등이 결정된 차광성 도전막을 형성한다고 하면, 불순물 도프된 폴리실리콘을 퇴적시킨 후 (즉, DPLY 증착 (deposition) 후) 에 WSi 를 스퍼터하고, 폴리실리콘과 WSi 가 적층된 적층 구조를 갖는 적층막 (즉, DPLY/WSi 의 적층막) 으로 한 후, 합금화를 위해서 예를 들어 500℃ 이상의 열처리를 행할 필요가 있다. 이 열처리에 의해, WSi 폴리사이드 막에는, 합금화에 의한 응력이 가해짐으로써, 배선의 휨이나 크랙이 발생해 버려, 배선으로서 기능하는 것이 곤란해진다. 그러나 본 발명에 의하면, 어모퍼스막을 형성하기 위해서는, 예를 들어 500℃ 이상의 고온으로 가열하는 열처리를 행할 필요가 없으므로 (즉, 어모퍼스막을 어모퍼스 상태로 유지하기 위해서는, 어모퍼스막을 500℃ 보다 낮은 온도로 해 둘 필요가 있음), 어모퍼스 배선에는 휨이나 크랙이 거의 또는 전혀 발생하지 않는다. 따라서, 어모퍼스 배선은, 어모퍼스막만으로 형성하고, 그것만으로, 즉 단독으로 배선으로서 기능할 수 있다. 따라서, 예를 들어 어모퍼스 배선을 축적 용량의 상측 전극 또는 용량선으로서 기능시킴으 로써, 적층 구조를 복잡화하지 않고, 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다. 또, 어모퍼스 배선에는 휨이나 크랙이 거의 또는 전혀 발생하지 않기 때문에, 수율도 향상시킬 수 있고, 장치 자체의 신뢰성이 높아진다.
또한, 어모퍼스 배선은, 단독으로 배선으로서 기능할 수 있으므로, 저저항화를 위해서, 예를 들어 층간 절연막을 사이에 두고 상이한 층에 배치되는 도전막과 컨택트홀을 통하여 전기적으로 접속함으로써 이중 배선 등의 용장(冗長) 배선 구조를 형성할 필요가 없다. 따라서, 적층 구조를 단순화할 수 있어, 미세화를 도모할 수 있다. 또한, 어모퍼스 배선이 더욱 저저항화가 필요한 경우에는, 어모퍼스 배선의 폭이나 두께를 크게 해도 되고, 어모퍼스 배선을 용장 배선 구조로 해도 된다. 또는, 어모퍼스 배선을, 어모퍼스막과 어모퍼스막보다 저저항인, 예를 들어 알루미늄막 등의 금속막과의 적층 구조를 갖는 2 층막 또는 다층막으로 해도 된다.
이상 설명한 바와 같이, 본 발명의 전기 광학 장치에 의하면, 적층 구조의 복잡화를 초래하지 않고, 박막 트랜지스터에 있어서의 광리크 전류를 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다.
본 발명의 전기 광학 장치의 일 양태에서는, 상기 어모퍼스막의 OD (Optical Density) 값은, 4 보다 크다.
이 양태에 의하면, 어모퍼스막의 OD 값은 4 보다 큰, 즉, 어모퍼스막의 광투과율은 0.01% 보다 작다. 따라서, 어모퍼스 배선에 의해, 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다. 또한, 결정화된 차광성 도전막인, 예를 들어 WSi 폴리사이드막의 OD 값은, 약 1.2 정도 (즉, 광투과율은 약 6.31% 정도) 이다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 기판 상에, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 박막 트랜지스터보다 상층측에 배치되어 있고, 하측 전극, 유전체막 및 상측 전극이 하층측으로부터 순서대로 적층되어 이루어지는 축적 용량과, 상기 어모퍼스 배선으로 구성되어 상기 상측 전극에 전기적으로 접속된 용량선을 구비한다.
이 양태에 의하면, 어모퍼스 배선은, 용량선으로서 기능하므로, 적층 구조의 복잡화를 초래하지 않고, 박막 트랜지스터에 있어서의 광리크 전류를 저감시킬 수 있다. 또한, 용량선이 상측 전극과 일체적으로 형성되는 경우에는, 어모퍼스 배선은, 용량선 및 상측 전극을 구성하게 된다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 주사선은, 상기 어모퍼스 배선으로 구성되고, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 반도체막보다 상층측에 배치되어 있어, 상기 박막 트랜지스터의 게이트에 전기적으로 접속된다.
이 양태에 의하면, 어모퍼스 배선은, 주사선으로서 기능하므로, 적층 구조의 복잡화를 초래하지 않고, 박막 트랜지스터에 있어서의 광리크 전류를 저감시킬 수 있다. 또한, 주사선이 박막 트랜지스터의 게이트를 포함하여, 즉, 박막 트랜지스터의 게이트와 일체적으로 형성되는 경우에는, 어모퍼스 배선은, 주사선, 및 박 막 트랜지스터의 게이트를 구성하게 된다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 데이터선은, 상기 어모퍼스 배선으로 구성되고, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 박막 트랜지스터의 상층측에 배치되어 있어, 상기 박막 트랜지스터의 소스에 전기적으로 접속된다.
이 양태에 의하면, 어모퍼스 배선은, 데이터선으로서 기능하므로, 적층 구조의 복잡화를 초래하지 않고, 박막 트랜지스터에 있어서의 광리크 전류를 저감시킬 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 기판 상에, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 박막 트랜지스터보다 하층측에 배치되어 있으며, 상기 어모퍼스 배선으로 구성됨과 함께 상기 화소마다의 개구 영역을 규정하는 하측 차광막을 구비한다.
이 양태에 의하면, 어모퍼스 배선은, 하측 차광막으로서 기능하고, 화소부의 개구 영역을 규정함과 함께, 하층측으로부터의 복귀광에 대해서 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다.
본 발명의 전기 광학 장치의 다른 양태에서는, 상기 어모퍼스 배선은, 상기 기판 상에서 상기 박막 트랜지스터보다 상층측에 배치된다.
이 양태에 의하면, 박막 트랜지스터에 대해서, 어닐 처리 또는 어닐링 처리등의 열처리를 실시함으로써, 박막 트랜지스터의 특성을 향상시키는 것을 가능하게 하면서, 용이하게 하여, 어모퍼스 배선을 어모퍼스 상태로 유지할 수 있게 된다. 즉, 어모퍼스 배선을 열처리에 노출시키지 않고 완료시키는 것을 용이하게 할 수 있다.
본 발명의 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 기판 상에, 서로 교차하여 연장되는 데이터선 및 주사선과, 상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 배치된 화소 전극과, 상기 화소 전극에 전기적으로 접속된 박막 트랜지스터와, 상기 박막 트랜지스터보다 상층측에 배치된 어모퍼스 배선을 구비한 전기 광학 장치를 제조하는 전기 광학 장치의 제조 방법으로서, 상기 기판 상에 상기 주사선을 형성하는 공정과, 상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선의 교차에 대응하는 영역에, 상기 박막 트랜지스터를 형성하는 공정과, 상기 어모퍼스 배선을, 상기 기판 상에서 평면적으로 보았을 때 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 또한 상기 박막 트랜지스터보다 상층측에, 어모퍼스막을 포함하여 이루어지도록 형성하는 공정과, 상기 기판 상에 상기 데이터선을 형성하는 공정과, 상기 화소 전극을 상기 화소마다 형성하는 공정을 포함한다.
본 발명의 전기 광학 장치의 제조 방법에 의하면, 상기 기술한 본 발명의 전기 광학 장치를 제조할 수 있다. 본 발명에서는 특히, 어모퍼스 배선을, 어모퍼스막을 포함하여 이루어지도록 형성하므로, 박막 트랜지스터에 있어서의 광리크 전류를 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다. 또한, 어닐 처리 또는 어닐링 처리 등의 열처리에 의해, 박막 트랜지스터의 특성을 향상시키면서, 그 위에 어모퍼스 배선을 용이하게 형성할 수 있게 된다. 즉, 어모퍼스 배선을, 열처리에 노출시키지 않고 완료시킬 수 있어, 어모퍼스 상태로 유지할 수 있게 된다.
본 발명의 전기 광학 장치의 제조 방법의 일 양태에서는, 상기 데이터선 및 주사선, 상기 박막 트랜지스터, 및 상기 화소 전극 중 적어도 하나를 500℃ 이상으로 가열하는 적어도 하나의 열처리 공정을 포함하고, 상기 적어도 하나의 열처리 공정은, 상기 어모퍼스 배선을 형성하는 공정 전에 행해진다.
이 양태에 의하면, 500℃ 이상으로 가열하는 열처리는, 어모퍼스 배선을 형성하는 공정 전, 즉 어모퍼스막을 막 형성하기 전에 종료되어 있다. 즉, 어모퍼스막을 막 형성한 후에는, 어모퍼스 배선을 500℃ 이상으로 가열하는 열처리는 행해지지 않는다. 따라서, 어모퍼스 배선을 어모퍼스 상태에 유지할 수 있게 된다. 즉, 어모퍼스막이 결정화되어 버리는 것을 억제 또는 방지할 수 있다. 따라서, 결정화에 의한 막의 휨이나 크랙의 발생을 억제 또는 방지하여, 제품의 수율도 향상시킬 수 있다.
본 발명의 전기 광학 장치의 제조 방법의 다른 양태에서는, 상기 어모퍼스 배선에 서로 인접하여 상층측에 저온 플라즈마 CVD (Chemical Vapor Deposition) 법에 의해 층간 절연막을 형성하는 공정을 포함한다.
이 양태에 의하면, 예를 들어 500℃ 미만의 저온 하에서 행해지는, 플라즈마 CVD (PECVD：Plasma Enhanced CVD) 법, 고밀도 플라즈마 CVD (HDPCVD ： High Density Plasma CVD) 법 등의 저온 플라즈마 CVD 법에 따라 예를 들어 TEOS (테트 라 오르토 실리케이트) 가스 등을 사용하여 층간 절연막을 형성한다. 따라서, 층간 절연막을 형성할 때에, 예를 들어 500℃ 이상으로 가열하는 처리를 필요로 하지 않는다. 따라서, 어모퍼스 배선을, 어모퍼스 상태에 유지할 수 있게 된다.
본 발명의 전자기기는 상기 과제를 해결하기 위해서, 상기 기술한 본 발명의 전기 광학 장치를 구비하여 이루어진다.
본 발명의 전자기기에 의하면, 상기 기술한 본 발명의 전기 광학 장치를 구비하여 이루어지므로, 고품위의 화상을 표시할 수 있는, 텔레비젼, 휴대전화, 전자 수첩, 워드프로세서, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 워크스테이션, 화상 전화, POS 단말, 터치 패널 등, 또한 전기 광학 장치를 노광용 헤드로서 사용한 프린터, 복사기, 팩시밀리 등의 화상 형성 장치 등, 각종 전자기기를 실현할 수 있다. 또, 본 발명의 전자기기로서, 예를 들어, 전자 페이퍼 등의 전기 영동 장치, 전자 방출 장치 (Field Emission Display 및 Conduction Electron-Emitter Display) 등을 실현하는 것도 가능하다.
본 발명의 작용 및 다른 이득은, 다음에 설명하는 발명을 실시하기 위한 최선의 형태로부터 분명해질 것이다.
발명을 실시하기 위한 최선의 형태
이하에서는, 본 발명의 실시형태에 대해 도면을 참조하면서 설명한다. 이하의 실시형태에서는, 본 발명의 전기 광학 장치의 일례인 구동 회로 내장형의 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.
＜제 1 실시형태＞
제 1 실시형태와 관련되는 액정 장치에 대해, 도 1 로부터 도 5 를 참조하여 설명한다.
먼저, 본 실시형태와 관련되는 액정 장치의 전체 구성에 대해, 도 1 및 도 2 를 참조하여 설명한다. 여기에 도 1 은, 본 실시형태와 관련되는 액정 장치의 구성을 나타내는 평면도이며, 도 2 는, 도 1 의 H-H' 선에서의 단면도이다.
도 1 및 도 2 에 있어서, 본 실시형태와 관련되는 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다.
도 1 에 있어서, 시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 액자 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 주변 영역 중, 시일재 (52) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 1 변을 따라 형성되어 있다. 이 1 변을 따른 시일 영역보다 내측에, 샘플링 회로 (7) 가 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또, 주사선 구동 회로 (104) 는, 이 1 변에 인접하는 2 변을 따른 시일 영역의 내측에, 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또, TFT 어레이 기판 (10) 상에는, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 양 기판간을 상하 도통재 (107) 로 접속하기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적으로 도통할 수 있다.
TFT 어레이 기판 (10) 상에는, 외부 회로 접속 단자 (102) 와, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 상하 도통 단자 (106) 등을 전기적으로 접속하기 위한 인회 배선 (90) 이 형성되어 있다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 구동 소자인 화소 스위칭용의 TFT 나 주사선, 데이터선 등의 배선이 조립된 적층 구조가 형성된다. 화상 표시 영역 (10a) 에는, 화소 스위칭용 TFT 나 주사선, 데이터선 등의 배선의 상층에 화소 전극 (9a) 이 형성되어 있다. 한편, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 그리고, 차광막 (23) 상에, ITO (Indium Tin Oxide) 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 형성된다. 또, 액정층 (50) 은, 예를 들어 일종 또는 복수종의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 한 쌍의 배향막 사이에서, 소정의 배향 상태를 취한다.
또한, 여기에서는 도시하지 않지만, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 제조 도중이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다.
다음으로, 본 실시형태와 관련되는 액정 장치의 화소부에 있어서의 전기적인 구성에 대해, 도 3 을 참조하여 설명한다. 여기에 도 3 은, 액정 장치의 화상 표시 영역을 구성하는 매트릭스상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다.
도 3 에 있어서, 본 실시형태와 관련되는 전기 광학 장치의 화상 표시 영역 (10a ; 도 1 참조) 내에 매트릭스상으로 형성된 복수의 화소부에는 각각, 화소 전극 (9a) 과 그 화소 전극 (9a) 을 스위칭 제어하기 위한 TFT (30) 가 형성되어 있고, 화상 신호 S1, S2,…, Sn 이 공급되는 데이터선 (6a) 이 TFT (30) 의 소스에 전기적으로 접속되어 있다. 또한, TFT (30) 는, 본 발명과 관련되는 「박막 트랜지스터」의 일례이다.
또, TFT (30) 의 게이트에 주사선 (3a) 가 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선 (3a) 에 펄스적으로 주사 신호 G1, G2,…, Gm 를, 이 순서대로 선(線) 순차 인가하도록 구성되어 있다. 화소 전극 (9a) 은, TFT (30) 의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT (30) 를 일정 기간만큼 그 스위치를 닫음으로써, 데이터선 (6a) 으부터 공급되는 화상 신호 S1, S2,…, Sn 를 소정의 타이밍으로 기록한다.
화소 전극 (9a) 을 통하여 액정층 (50) (도 2 참조) 의 액정에 기록된 소정 레벨의 화상 신호 S1, S2,…, Sn 는, 대향 기판에 형성된 대향 전극 (21) 과의 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조시켜, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위에서 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위에서 인가된 전압에 따 라 입사광에 대한 투과율이 증가되어, 전체적으로 액정 장치로부터는 화상 신호에 따른 콘트라스트를 가지는 광이 출사된다.
여기에서 유지된 화상 신호가 리크하는 것을 방지하기 위해서, 화소 전극 (9a) 과 대향 전극 (21 ; 도 1 및 도 2 참조) 사이에 형성되는 액정 용량과 병렬로 축적 용량 (70) 이 부가되고 있다. 이 축적 용량 (70) 은, 주사선 (3a) 에 늘어서서 형성되고, 고정 전위측 용량 전극을 포함함과 함께 소정 전위로 된 용량선 (300) 을 포함하고 있다. 이 축적 용량 (70) 에 의해, 각 화소 전극에 있어서의 전하 유지 특성은 향상되어 있다. 또한, 용량선 (300) 의 전위는, 하나의 전압 값에 상시 고정시켜도 되고, 복수의 전압 값에 소정 주기로 옮기면서 고정시켜도 된다.
다음으로, 상기 기술한 동작을 실현시키는 화소부의 구체적 구성에 대해, 도 4및 도 5 를 참조하여 설명한다. 여기에 도 4 는, 본 실시형태와 관련되는 액정 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판에 서로 인접하는 복수의 화소군의 평면도이고, 도 5 는, 도 4 의 A-A' 선에서의 단면도이다.
도 4 에 있어서, 화소 전극 (9a) 은, TFT 어레이 기판 (10) 상에, 매트릭스 상으로 복수 형성되어 있고 (점선부 (9a') 에 의해 윤곽이 나타나 있음), 화소 전극 (9a) 의 종횡의 경계를 각각 따라 데이터선 (6a) 및 주사선 (3a) 이 형성되어 있다. 데이터선 (6a) 은, 예를 들어 알루미늄막 등의 금속막 또는 합금막으로 이루어지고, 주사선 (3a) 은, 예를 들어 도전성의 폴리실리콘막 등으로 이루어진 다. 또, 주사선 (3a) 은, 반도체층 (1a) 중 도면 중 우측 상승의 사선 영역에서 나타낸 채널 영역 (1a') 에 대향하도록 배치되어 있고, 그 주사선 (3a) 은 게이트 전극으로서 기능한다. 즉, 주사선 (3a) 과 데이터선 (6a) 이 교차하는 지점에는 각각, 채널 영역 (1a') 에 주사선 (3a) 의 본선부가 게이트 전극으로서 대향 배치된 화소 스위칭용의 TFT (30) 가 형성되어 있다.
도 5 에 나타내는 바와 같이, 본 실시형태와 관련되는 액정 장치는, 투명한 TFT 어레이 기판 (10) 과, 이것에 대향 배치되는 투명한 대향 기판 (20) 을 구비하고 있다. TFT 어레이 기판 (10) 은, 예를 들어, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지고, 대향 기판 (20) 은, 예를 들어 유리 기판이나 석영 기판으로 이루어진다. TFT 어레이 기판 (10) 에는, 화소 전극 (9a) 이 형성되어 있고, 그 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막 (16) 이 형성되어 있다. 이 중 화소 전극 (9a) 은, 예를 들어 ITO 막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판 (20) 에는, 그 전체면에 걸쳐 대향 전극 (21) 이 형성되어 있고, 그 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막 (22) 이 형성되어 있다. 이 중 대향 전극 (21) 은, 상기 기술한 화소 전극 (9a) 과 동일하게, 예를 들어 ITO 막 등의 투명 도전성막으로 이루어지고, 배향막 (16) 및 배향막 (22) 은, 예를 들어, 폴리이미드막 등의 투명한 유기막으로 이루어진다. 액정층 (50) 은, 화소 전극 (9a) 으부터의 전계가 인가되어 있지 않은 상태에서 배향막 (16) 및 배향막 (22) 에 의해 소정의 배향 상태를 취한다.
도 5 에 나타내는 바와 같이, TFT (30) 는, LDD (Lightly Doped Drain) 구조 를 가지고 있고, 그 구성 요소로는, 상기 기술한 바와 같이 게이트 전극으로서 기능하는 주사선 (3a), 예를 들어 폴리실리콘막으로 이루어지고 주사선 (3a) 으부터의 전계에 의해 채널이 형성되는 반도체층 (1a) 의 채널 영역 (1a') , 주사선 (3a) 과 반도체층 (1a) 을 절연하는 게이트 절연막을 포함하는 절연막 (2), 반도체층 (1a) 에 있어서의 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c) 그리고 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 을 구비하고 있다.
또한, TFT (30) 는, 바람직하게는 도 5 에 나타낸 바와 같이 LDD 구조를 가지나, 저농도 소스 영역 (1b) 및 저농도 드레인 영역 (1c) 에 불순물의 제거를 실시하지 않는 오프셋 (offset) 구조를 가져도 되고, 주사선 (3a) 의 일부로 이루어지는 게이트 전극을 마스크로 하여 고농도에서 불순물을 제거하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 셀프 얼라인형의 TFT 이어도 된다. 또, 본 실시형태에서는, 화소 스위칭용 TFT (30) 의 게이트 전극을, 고농도 소스 영역 (1d) 및 고농도 드레인 영역 (1e) 간에 1 개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 2 개 이상의 게이트 전극을 배치해도 된다. 이와 같이 듀얼 게이트, 또는 트리플 게이트 이상으로 TFT 를 구성하면, 채널과 소스 및 드레인 영역의 접합부의 리크 전류를 방지할 수 있고, 오프시의 전류를 저감시킬 수 있다. 또한, TFT (30) 를 구성하는 반도체층 (1a) 은 비단결정층이어도 상관없고, 단결정층이어도 상관없다. 단결정층의 형성에는, 접합법 등의 공지된 방법을 사용할 수 있다. 반도체층 (1a) 을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.
한편, 도 5 에 있어서, 축적 용량 (70) 은, TFT (30) 의 고농도 드레인 영역 (1e) 및 화소 전극 (9a) 에 접속된 하측 전극 (71) 과, 상측 전극으로서의 용량선 (300) 의 일부가, 유전체막 (75) 을 통하여 대향 배치됨으로써 형성되어 있다. 또한, 용량선 (300) 은, 본 발명과 관련되는 「어모퍼스 배선」의 일례이다.
하측 전극 (71) 은, 예를 들어 도전성의 폴리실리콘막으로 이루어지고, 컨택트홀 (83) 을 통하여 TFT (30) 의 고농도 드레인 영역 (1e) 과 전기적으로 접속되어 있다. 즉, 하측 전극 (71) 은, 화소 전위가 되는 화소 전위측 용량 전극으로서 기능한다. 하측 전극 (71) 은, 화소 전위측 용량 전극으로서의 기능 외, 컨택트홀 (83) 및 컨택트홀 (85) 를 통하여, 화소 전극 (9a) 과 TFT (30) 의 고농도 드레인 영역 (1e) 을 전기적으로 중계 접속하는 기능을 가진다. 또한, 하측 전극 (71) 은, 금속 또는 합금을 함유하는 단일층막 또는 다층막으로 구성해도 된다.
유전체막 (75) 은, 도 5 에 나타내는 바와 같이, 예를 들어 막두께 5∼300nm정도의 비교적 얇은 HTO (High Temperature Oxide) 막, LTO (Low Temperature Oxide) 막 등의 산화 실리콘막, 또는 질화 실리콘막 등으로 구성된다. 축적 용량 (70) 을 증대시키는 관점에서는, 막의 신뢰성을 충분히 얻을 수 있는 한에서, 유전체막 (75) 은 얇을수록 좋다.
용량선 (300) 은, 하측 전극 (71) 과 대향 배치된 고정 전위측 용량 전극으로서 기능한다. 이 용량선 (300) 은, 평면적으로 보면, 도 4 에 나타내는 바와 같이, 주사선 (3a) 의 형성 영역에 중첩하여 형성되어 있다. 보다 구체적으로 는 용량선 (300) 은, 주사선 (3a) 을 따라 연장되는 본선부와, 도면 중, 데이터선 (6a) 과 교차하는 각 지점으로부터 데이터선 (6a) 을 따라 상방으로 각각 돌출한 돌출부와, 컨택트홀 (85) 에 대응하는 지점이 약간 가늘어지는 가늘어짐부를 구비하고 있다. 이 중 돌출부는, 주사선 (3a) 상의 영역 및 데이터선 (6a) 하의 영역을 이용하여, 축적 용량 (70) 의 형성 영역의 증대에 공헌한다. 또, 용량선 (300) 은, 바람직하게는, 화소 전극 (9a) 이 배치된 화상 표시 영역 (10a) 으로부터 그 주위로 연장 형성되고, 정전위원과 전기적으로 접속되어, 고정 전위가 된다. 이러한 정전위원으로는, 예를 들어, 상기 기술한 바와 같이 데이터선 구동 회로 (101) 에 공급되는 정전원 VDDX 나 부전원 VSSX 등의 정전위원이어도 되고, 대향 기판 (20) 의 대향 전극 (21) 에 공급되는 대향 전극 전위 LCCOM 이어도 상관없다.
본 실시형태에서는 특히, 용량선 (300) 은, 본 발명과 관련되는 「어모퍼스막」의 일례로서의 어모퍼스 WSi 막 (320) 을 포함하는, 즉, 알루미늄막 (310) 과 어모퍼스 WSi 막 (320) 이 순서대로 적층된 적층 구조를 갖는 2 층막으로 이루어진다. 또한, 도 4 및 도 5 에 나타내는 바와 같이, 용량선 (300) 은, TFT 어레이 기판 (10) 상에서 평면적으로 보았을 때 TFT (30) 의 채널 영역 (1a') 에 대향하는 영역을 포함하는 영역에 배치되고 또한 TFT (30) 보다 상층측에 배치되어 있다. 알루미늄막 (310) 은, 스퍼터링에 의해 알루미늄이 적층된 막이며, 어모퍼스 WSi 막 (320) 은, 스퍼터링에 의해 WSi 가 어모퍼스 상태가 되도록 적층된 막이다. 또한, 어모퍼스막으로서 어모퍼스 WSi 막 (320) 을 대신하여 또는 추가하여, 예를 들어, Ti (티탄), Cr (크롬), Ta (탄탈), Mo (몰리브덴) 등의 고융점 금속 중 적어 도 하나를 함유하는 어모퍼스 Si 막 등을 사용해도 된다.
어모퍼스 WSi 막 (320) 은, 예를 들어 WSi 폴리사이드막 등의 결정화된 또는 고체의 차광성 도전막에 비해, 차광 성능이 높다. 구체적으로는, 어모퍼스 WSi 막 (320) 의 OD 값은 4 보다 큰, 즉, 어모퍼스 WSi 막 (320) 의 광투과율은 0.01% 보다 작다. 따라서, OD 치가 약 1.2 정도인, WSi 폴리사이드막에 비해 차광 성능이 높다. 따라서, 어모퍼스 WSi 막 (320) 에 의해, 상층측으로부터의 입사광에 대해서 TFT (30) 의 채널 영역 (1a') 을 확실하게 차광할 수 있다. 이 결과, 액정 장치의 동작시에, TFT (30) 에 있어서의 광리크 전류가 저감되고, 화상 표시에 있어서의 플리커나 화소 편차의 발생을 억제 또는 방지할 수 있어, 고품위의 화상 표시가 가능해진다.
또한, 만일, 용량선 (300) 을 예를 들어 WSi 폴리사이드막 등의 결정된 차광성 도전막으로 형성한다고 하면, 이러한 차광성 도전막을 스퍼터에 의해 적층한 후, 합금화를 위해서 예를 들어 500℃ 이상의 열처리를 행할 필요가 있다. 이 열처리에 의해, 예를 들어 WSi 폴리사이드막 등의 결정된 차광성 도전막에는, 합금화에 의한 응력이 가해짐으로써, 휨이나 크랙이 생겨 버려, 배선으로서 기능하는 것은 곤란해진다. 그러나 본 실시형태와 같은 어모퍼스 WSi 막 (320) 을 형성하기 위해서는, 예를 들어 500℃ 이상의 고온으로 가열하는 열처리를 행할 필요가 없기 (즉, 어모퍼스 WSi 막 (320) 을 어모퍼스 상태로 유지하기 위해서는, 어모퍼스 WSi 막 (320) 을 500℃ 보다 낮은 온도로 해 둘 필요가 있음) 때문에, 어모퍼스 WSi 막 (320) 에는, 휨이나 크랙이 거의 또는 전혀 발생하지 않는다. 따라서, 어모퍼스 WSi 막 (320) 에는, 고저항 또는 단선을 위해 전류가 흐르지 않게 되어 버릴 우려가 거의 또는 전혀 없고, 어모퍼스 WSi 막 (320) 을 용량선 (300) 의 일부로서 기능시키는 것이 충분히 가능하다. 따라서, TFT 어레이 기판 (10) 상의 적층 구조를 복잡화하지 않고, TFT (30) 의 채널 영역 (1a') 을 확실하게 차광할 수 있다. 또, 용량선 (300) 에는 휨이나 크랙이 거의 또는 전혀 발생하지 않기 때문에, 수율도 향상시킬 수 있고, 장치 자체의 신뢰성이 높아진다.
용량선 (300) 은, 상기 기술한 바와 같이 알루미늄막 (310) 과 어모퍼스 WSi 막 (320) 의 2 층막으로 이루어지고, 알루미늄막 (310) 에 의해 저저항화가 도모되고 있다. 또한, 용량선 (300) 은, 어모퍼스 WSi 막 (320) 만의 단층막으로 이루어지도록 해도 되고, 또한 금속막과의 다층막으로 해도 된다.
또한, 용량선 (300) 은, 알루미늄막 (310) 과 어모퍼스 WSi 막 (320) 의 2 층막으로 이루어지므로, 저저항화를 위해서 또는 휨이나 크랙에 의한 단선 회피를 위해서, 예를 들어 층간 절연막을 사이에 두고 상이한 층에 배치되는 도전막과 컨택트홀을 통하여 전기적으로 접속함으로써 이중 배선 등의 용장 배선 구조를 형성할 필요가 없다. 따라서, 적층 구조를 단순화할 수 있어, 미세화를 도모할 수 있다.
도 4 및 도 5 에 있어서, TFT (30) 의 하측에, 하측 차광막 (11a) 이 형성되어 있다. 하측 차광막 (11a) 은, 격자상으로 패터닝되어 있고, 이것에 의해 각 화소의 개구 영역을 규정하고 있다. 또한, 하측 차광막 (11a) 은, TFT 어레이 기판 (10) 에 있어서의 이면 반사나, 복판식의 프로젝터 등에서 다른 액정 장치로 부터 발생되어 합성 광학계를 빠져나오는 광 등의, 하층측으로부터의 복귀광에 대해서 TFT (30) 의 채널 영역 (1a') 을 차광하고 있다. 하측 차광막 (11a) 은, 금속 또는 합금을 함유하는 단일층막 또는 다층막으로 구성되어 있다. 또한, 개구 영역의 규정은, 도 4 중의 데이터선 (6a) 과, 이것에 교차하도록 형성된 용량선 (300) 에 의해서도 이루어지고 있다. 또, 하측 차광막 (11a) 에 대해서도, 상기 기술한 용량선 (300) 의 경우와 동일하게, 그 전위 변동이 TFT (30) 에 대해서 악영향을 미치는 것을 피하기 위해서, 화상 표시 영역으로부터 그 주위로 연장 형성하여 정전위원에 접속되어 있다.
본 실시형태의 제 1 변형예로서, 하측 차광막 (11a) 은, 상기 기술한 용량선 (300) 과 동일하게, 어모퍼스 WSi 막을 포함하도록 해도 된다. 이와 같이 하면, 하측 차광막 (11a) 에 의해, 하층측으로부터의 복귀광에 대해서 TFT (30) 의 채널 영역 (1a') 을 더욱 확실하게 차광할 수 있다.
또, TFT (30) 하에는, 하지 절연막 (12) 이 형성되어 있다. 하지 절연막 (12) 은, 하측 차광막 (11a) 으로부터 TFT (30) 를 층간 절연하는 기능 외, TFT 어레이 기판 (10) 의 전체면에 형성됨으로써, TFT 어레이 기판 (10) 의 표면 연마시에 있어서의 거침이나, 세정 후에 남는 더러움 등으로 화소 스위칭용의 TFT (30) 의 특성 변화를 방지하는 기능을 갖는다.
또한, 주사선 (3a) 상에는, 고농도 소스 영역 (1d) 으로 통하는 컨택트홀 (81) 및 고농도 드레인 영역 (1e) 으로 통하는 컨택트홀 (83) 이 각각 개공된 제 1 층간 절연막 (41) 이 형성되어 있다.
제 1 층간 절연막 (41) 상에는, 하측 전극 (71), 유전체막 (75) 및 용량선 (300) 이 형성되어 있고, 이들 위에는 고농도 소스 영역 (1d) 으로 통하는 컨택트홀 (81) 및 하측 전극 (71) 으로 통하는 컨택트홀 (85) 이 각각 개공된 제 2 층간 절연막 (42) 이 형성되어 있다.
또한 추가로, 제 2 층간 절연막 (42) 상에는, 데이터선 (6a) 이 형성되어 있고, 이들 위에는 하측 전극 (71) 으로 통하는 컨택트홀 (85) 이 형성된 제 3 층간 절연막 (43) 이 형성되어 있다.
본 실시형태의 제 2 변형예로서 데이터선 (6a) 은, 상기 기술한 용량선 (300) 과 동일하게, 어모퍼스 WSi 막을 포함하도록 해도 된다. 이와 같이 하면, 데이터선 (6a) 에 의해, 상층측으로부터의 입사광에 대해서 TFT (30) 의 채널 영역 (1a') 을 더욱 확실하게 차광할 수 있다.
본 실시형태의 제 3 변형예로서, 주사선 (3a) 은, 상기 기술한 용량선 (300) 과 동일하게, 어모퍼스 WSi 막을 포함하도록 해도 된다. 이와 같이 하면, 주사선 (3a) 에 의해, 상층측으로부터의 입사광에 대해서 TFT (30) 의 채널 영역 (1a') 을 더욱 확실하게 차광할 수 있다.
본 실시형태의 제 4 변형예로서, 하측 전극 (71) 은, 상기 기술한 용량선 (300) 과 동일하게, 어모퍼스 WSi 막을 포함하도록 해도 된다. 이와 같이 하면, 하측 전극 (71) 에 의해, 상층측으로부터의 입사광에 대해서 TFT (30) 의 채널 영역 (1a') 을 더욱 확실하게 차광할 수 있다.
이상 설명한 바와 같이, 본 실시형태의 액정 장치에 의하면, 어모퍼스 WSi 막 (320) 을 포함하는 용량선 (30) 에 의해, 적층 구조의 복잡화를 초래하지 않고, TFT (30) 에 있어서의 광리크 전류를 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다.
＜제조 방법＞
다음으로, 상기 기술한 본 실시형태와 관련되는 액정 장치의 제조 방법에 대해, 도 6 에서 도 9 를 참조하여 설명한다. 여기에 도 6 내지 도 9 는, 본 실시형태와 관련되는 액정 장치를 제조하는 일련의 제조 공정을 나타내는 공정 단면도이다. 또한, 도 6 에서 도 9 에서는, 도 5 에 나타낸 화소부의 단면도에 대응하여 나타내고 있다. 또한, 여기에서는, 본 실시형태와 관련되는 액정 장치 중 축적 용량, 특히 용량선의 제조 공정을 주로 설명하는 것으로 한다.
먼저, 도 6 에 나타내는 바와 같이, 화상 표시 영역 (10a) 에 있어서, TFT 어레이 기판 (10) 상에 하지 차광막 (11a) 으로부터 제 1 층간 절연막 (41) 까지의 각층 구조를 형성한다. 이 때, 하지 차광막 (11a) 은, 격자상으로 패터닝되고, 하지 절연막 (12) 및 제 1 층간 절연막 (41) 은, TFT 어레이 기판 (10) 의 전체면에 형성된다. 하지 절연막 (12) 은, 예를 들어, 상압 또는 감압 CVD 법 등에 의해 TEOS (테트라 에틸 오르토 실리케이트) 가스, TEB (테트라 에틸 보트레이트) 가스, TMOP (테트라 에틸 옥소 포스레이트) 가스 등을 사용하여, NSG (논실리케이트 유리), PSG (인실리케이트 유리), BSG (붕소 인실리케이트 유리) 등의 실리케이트 유리막, 질화막이나 산화 실리콘막 등으로 형성된다. 이 하지 절연막 (12) 의 막두께는, 예를 들어 약 500nm∼2000nm 정도, 바람직하게는 약 800nm 정도로 한 다. TFT (30) 는, 주사선 (3a) 및 후에 형성되는 데이터선 (6a) 의 교차에 대응하는 영역에 형성된다. TFT (30) 를 형성하는 공정에 있어서, 어닐 처리 또는 어닐링 처리 등의 열처리가 실시되어 TFT (30) 의 특성을 높일 수 있다. 이 때의 어닐 온도는, 약 900∼1300℃, 바람직하게는 예를 들어 약 1000℃ 정도이다. 제 1 층간 절연막 (41) 은, 예를 들어, 상압 또는 감압 CVD 법 등에 의해 TEOS 가스, TEB 가스, TMOP 가스 등을 사용하여, NSG, PSG, BSG 등의 실리케이트 유리막, 질화막이나 산화 실리콘막 등으로부터 형성된다. 이 제 1 층간 절연막 (41) 의 막두께는, 예를 들어 약 500nm∼2000nm 정도, 바람직하게는 약 800nm 정도로 한다. 여기에서 바람직하게는, 800℃ 정도의 고온에서 어닐 처리하여, 제 1 층간 절연막 (41) 의 막질을 향상시킨다. 또한, 각 공정에는, 통상의 반도체 집적화 기술을 사용할 수 있다. 또, 제 1 층간 절연막 (41) 의 형성 후, 그 표면을, 화학적 연마 (Chemical Mechanical Polishing ： CMP) 처리 등에 의해 평탄화시켜 두어도 된다.
다음으로, 제 1 층간 절연막 (41) 의 표면의 소정 위치에 에칭을 실시하고, 고농도 드레인 영역 (1e) 에 도달하는 깊이의 컨택트홀 (83) 을 개공한다. 이어서, 소정의 패턴으로 도전성의 폴리실리콘막을 적층하여, 하측 전극 (71) 을 형성한다. 하측 전극 (71) 은, 컨택트홀 (83) 에 의해 고농도 드레인 영역 (1e) 과 하나로 연결되어 접속한다. 이어서, 소정의 패턴으로, 막두께가 예를 들어 30nm 정도가 되도록 고온 산화 실리콘막 (HTO 막), 또는 질화 실리콘막 등을 적층하여, 유전체막 (75) 을 형성한다.
다음으로, 도 7 에 나타내는 바와 같이, 소정의 패턴으로 용량선 (300) 을 형성한다. 즉, 먼저, 소정의 패턴으로 알루미늄을 적층하여, 알루미늄막 (310) 을 형성한다.
다음으로, 소정의 패턴으로 WSi 를 스퍼터링에 의해 적층하여, 어모퍼스 WSi막 (320) 을 형성한다. 이 때, WSi 를 어모퍼스 상태로 적층하기 위해서는, WSi 의 스퍼터링을, 예를 들어 2Pa 정도 등의 비교적 높은 압력의 Ar (아르곤) 가스 분위기 중에서 행하고, 스퍼터 입자의 평균 자유 행정 (mean free path) 을 작게 하는 것이 바람직하다. 또는, WSi 의 스퍼터링을, 예를 들어 40℃ 정도 또는 상온 이하의 비교적 낮은 온도 환경에서 행하는 것이 바람직하다. 또는, 스퍼터 파워를 작게 하는 것이 바람직하다. 또는, 타겟이 되는 W 와 Si 의 몰비 비율을, Si 의 몰비 비율을 높임으로써, 1 대 2 로부터 어긋나게 하여, 즉, 언밸런스하게 하는 것이 바람직하다. 또한, 소정의 패턴으로서, TFT 어레이 기판 (10) 상에서 평면적으로 보았을 때 TFT (30) 의 채널 영역 (1a') 에 대향하는 영역을 포함하는 영역에, 용량선 (300) 을 형성한다. 따라서, 용량선 (300 ; 특히, 어모퍼스 WSi 막 (320)) 에 의해, 상층측에서의 입사광에 대해서 TFT (30) 의 채널 영역 (1a') 을 확실하게 차광할 수 있다. 이 결과, 액정 장치의 동작시에, TFT (30) 에 있어서의 광리크 전류가 저감되어, 화상 표시에 있어서의 플리커나 화소 편차의 발생을 억제 또는 방지할 수 있어, 고품위의 화상 표시가 가능해진다.
다음으로, 도 8 에 나타내는 바와 같이, 본 실시형태에서는 특히, TFT 어레이 기판 (10) 상의 전체면에, 예를 들어 500℃ 미만에서 행하는 플라즈마 CVD 법에 의해, TEOS 가스를 사용하여, NSG, PSG, BSG 등의 실리케이트 유리막으로 이루어지는 제 2 층간 절연막 (42) 을 형성한다. 이 제 2 층간 절연막 (42) 의 막두께는, 예를 들어 약 400nm 정도로 한다. 따라서, 제 2 층간 절연막 (42) 을 형성할 때에, 예를 들어 500℃ 이상으로 가열하는 처리를 필요로 하지 않는다. 따라서, 용량선 (300) 에 있어서의 어모퍼스 WSi 막 (320) 을, 어모퍼스 상태로 유지 할 수 있게 된다. 또한, 고밀도 플라즈마 CVD 법에 따라 제 2 층간 절연막 (42) 을 형성해도 된다. 또한, 제 2 층간 절연막 (42) 을 형성한 후, 그 표면을, CMP 처리 등에 의해 평탄화해도 된다.
다음으로, 도 9 에 나타내는 바와 같이, 제 2 층간 절연막 (42) 의 표면의 소정 위치에 에칭을 실시하고, 고농도 소스 영역 (1d) 에 도달하는 깊이의 컨택트홀 (92) 를 개공한다. 이어서, 소정의 패턴으로 알루미늄막을 적층하여, 데이터선 (6a) 을 형성한다. 데이터선 (6a) 은, 컨택트홀 (92) 에 의해 고농도 소스 영역 (1d) 과 하나로 연결되어 접속한다.
다음으로, TFT 어레이 기판 (10) 의 전체면에, BPSG 를 적층하여, 제 3 층간 절연막 (43) 을 형성한다. 이 제 3 층간 절연막 (43) 의 막두께는, 예를 들어 약 500nm∼1500nm 정도, 바람직하게는 약 800nm 정도로 한다. 이 때, 제 3 층간 절연막 (43) 에 대해, 예를 들어 500℃ 정도 이상의 고온에서의 어닐 처리는 행하지 않는다. 또한, 제 3 층간 절연막 (43) 에는, 예를 들어 NSG, PSG, BPSG 등의 실리케이트 유리, 질화 실리콘이나 산화 실리콘 등을 사용할 수 있다. 또, 제 3 층간 절연막 (43) 을 형성한 후, 그 표면을, CMP 처리 등에 의해 평탄화 해도 된다.
다음으로, 제 3 층간 절연막 (43) 의 표면의 소정 위치에 에칭을 실시하고, 하측 전극 (71) 의 연장부에 도달하는 깊이의 컨택트홀 (85) 을 개공한다. 이어서, 소정의 패턴으로 ITO 등의 투명 도전막을 적층하여, 화소 전극 (9a) 을 형성한다. 화소 전극 (9a) 은, 컨택트홀 (85) 에 의해 하측 전극 (71) 의 연장 부와 하나로 연결되어 접속한다. 따라서, 화소 전극 (9a) 은, 하측 전극 (71) 의 연장부에 의해, 고농도 드레인 영역 (1e) 과 전기적으로 중계 접속된다.
이상 설명한 액정 장치의 제조 방법에 의하면, 상기 기술한 본 실시형태의 액정 장치를 제조할 수 있다.
본 실시형태에서는 특히, 용량선 (300) 을, 어모퍼스 WSi 막 (320) 을 포함하여 이루어지도록 형성하므로, TFT (30) 에 있어서의 광리크 전류를 저감시킬 수 있어, 고품위의 화상 표시가 가능해진다.
또한, 본 실시형태에서는 특히, 어모퍼스 WSi 막 (320) 을 TFT (30) 보다 상층측에 형성하므로, 어닐 처리 또는 어닐링 처리 등의 열처리에 의해 TFT (30) 의 특성을 향상시키면서, 어모퍼스 WSi 막 (320) 에 의해 차광 성능을 용이하게 높일 수 있다.
또한, 본 실시형태에서는 특히, 어모퍼스 WSi 막 (320) 을 막형성한 후에는, 어모퍼스 WSi 막 (320) 을 500℃ 이상으로 가열하는 열처리는 행해지지 않는다. 따라서, 어모퍼스 WSi 막 (320) 을 어모퍼스 상태로 유지하는 것이 가능하다. 따라서, 결정화에 의한 막의 휨이나 크랙의 발생을 억제 또는 방지하여, 제품의 수 율도 향상시킬 수 있다.
＜전자기기＞
다음으로, 상기 기술한 전기 광학 장치인 액정 장치를 각종 전자기기에 적용하는 경우에 대해 설명한다.
우선, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대해 설명한다. 도 10 은, 프로젝터의 구성예를 나타내는 평면도이다. 이 도 10 에 나타내는 바와 같이, 프로젝터 (1100) 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B 및 1110G) 에 입사된다.
액정 패널 (1110R, 1110B 및 1110G) 의 구성은, 상기 기술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들의 액정 패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90 도로 굴절하는 한편, G 의 광이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통과하여, 스크린 등에 컬러 화상이 투사되게 된다.
여기에서, 각 액정 패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 주목하면, 액정 패널 (1110G) 에 의한 표시 이미지는, 액정 패널 (1110R, 1110B) 에 의한 표시 이미지에 대해서 좌우 반전하는 것이 필요하다.
또한, 액정 패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사하므로, 컬러 필터를 형성할 필요는 없다.
또한, 도 10 을 참조하여 설명한 전자기기 외에도, 모바일형의 퍼스널 컴퓨터나, 휴대전화, 액정 텔레비젼, 뷰파인더형, 모니터 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자 수첩, 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 이들의 각종 전자기기에 적용 가능한 것은 말할 필요도 없다.
본 발명은, 상기 기술한 실시형태에 한정되는 것이 아니고, 청구의 범위 및 명세서 전체로부터 알 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절하게 변경 가능하고, 그러한 변경을 수반하는 전기 광학 장치, 전기 광학 장치의 제조 방법 및 그 전기 광학 장치를 구비하여 이루어지는 전자기기도 또한 본 발명의 기술적 범위에 포함되는 것이다.
어모퍼스 배선을 축적 용량의 상측 전극 또는 용량선으로서 기능시킴으로써, 적층 구조를 복잡화하지 않고, 박막 트랜지스터의 채널 영역을 확실하게 차광할 수 있다. 또한, 어모퍼스 배선에는 휨이나 크랙이 거의 또는 전혀 발생하지 않기 때문에, 수율도 향상시킬 수 있고, 장치 자체의 신뢰성이 높아진다.

Claims (11)

  1. 기판 상에,
    서로 교차하여 연장되는 데이터선 및 주사선,
    상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 배치된 화소 전극,
    상기 화소 전극에 전기적으로 접속된 박막 트랜지스터, 및
    상기 기판 상에서 평면적으로 보았을 때 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고 또한 상기 박막 트랜지스터의 반도체막과 다른 층에 배치되어 있고, 어모퍼스막을 포함하여 이루어지는 적어도 하나의 어모퍼스 배선을 구비한 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 어모퍼스막의 OD (Optical Density) 값은, 4 보다 큰 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판 상에,
    상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 또한 상기 박막 트랜지스터보다 상층측에 배치되어 있 으며, 하측 전극, 유전체막 및 상측 전극이 하층측으로부터 순서대로 적층되어 이루어지는 축적 용량, 및
    상기 어모퍼스 배선으로 구성되고, 상기 상측 전극에 전기적으로 접속된 용량선을 구비한 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 주사선은, 상기 어모퍼스 배선으로 구성되고, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고. 또한 상기 반도체막보다 상층측에 배치되어 있으며, 상기 박막 트랜지스터의 게이트에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 데이터선은, 상기 어모퍼스 배선으로 구성되고, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 또한 상기 박막 트랜지스터의 상층측에 배치되어 있으며, 상기 박막 트랜지스터의 소스에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판 상에, 상기 기판 상에서 평면적으로 보았을 때 상기 채널 영역에 대향하는 영역을 포함하는 영역에 배치되고, 또한 상기 박막 트랜지스터보다 하층 측에 배치되어 있으며, 상기 어모퍼스 배선으로 구성됨과 함께 상기 화소마다의 개구 영역을 규정하는 하측 차광막을 구비한 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 어모퍼스 배선은, 상기 기판 상에서 상기 박막 트랜지스터보다 상층측에 배치되는 것을 특징으로 하는 전기 광학 장치.
  8. 기판 상에, 서로 교차하여 연장되는 데이터선 및 주사선, 상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선에 대응하여 규정되는 화소마다 배치된 화소 전극, 상기 화소 전극에 전기적으로 접속된 박막 트랜지스터, 및 상기 박막 트랜지스터보다 상층측에 배치된 어모퍼스 배선을 구비한 전기 광학 장치를 제조하는 전기 광학 장치의 제조 방법으로서,
    상기 기판 상에 상기 주사선을 형성하는 공정,
    상기 기판 상에서 평면적으로 보았을 때 상기 데이터선 및 주사선의 교차에 대응하는 영역에, 상기 박막 트랜지스터를 형성하는 공정,
    상기 어모퍼스 배선을, 상기 기판 상에서 평면적으로 보았을 때 상기 박막 트랜지스터의 채널 영역에 대향하는 영역을 포함하는 영역에, 또한 상기 박막 트랜지스터보다 상층측에, 어모퍼스막을 포함하여 이루어지도록 형성하는 공정,
    상기 기판 상에 상기 데이터선을 형성하는 공정, 및
    상기 화소 전극을 상기 화소마다 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 데이터선 및 주사선, 상기 박막 트랜지스터, 및 상기 화소 전극 중 적어도 하나를 500℃ 이상으로 가열하는 적어도 하나의 열처리 공정을 포함하고,
    상기 적어도 하나의 열처리 공정은, 상기 어모퍼스 배선을 형성하는 공정의 전에 행해지는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 어모퍼스 배선에 서로 인접하여 상층측에 저온 플라즈마 CVD (Chemical Vapor Deposition) 법에 의해 층간 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자기기.
KR1020060133770A 2005-12-27 2006-12-26 전기 광학 장치, 그 제조 방법, 및 전자기기 KR20070069054A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00376076 2005-12-27
JP2005376076A JP4674544B2 (ja) 2005-12-27 2005-12-27 電気光学装置の製造方法

Publications (1)

Publication Number Publication Date
KR20070069054A true KR20070069054A (ko) 2007-07-02

Family

ID=38192552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133770A KR20070069054A (ko) 2005-12-27 2006-12-26 전기 광학 장치, 그 제조 방법, 및 전자기기

Country Status (5)

Country Link
US (1) US7605024B2 (ko)
JP (1) JP4674544B2 (ko)
KR (1) KR20070069054A (ko)
CN (1) CN1991937A (ko)
TW (1) TW200731544A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003955A (ko) * 2018-07-02 2020-01-13 삼성디스플레이 주식회사 디스플레이 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537435B2 (en) * 2010-05-19 2013-09-17 Kabushiki Kaisha Toshiba Image scanning apparatus and image forming apparatus
JP5720124B2 (ja) * 2010-06-21 2015-05-20 カシオ計算機株式会社 液晶表示素子
TWI407230B (zh) * 2010-07-29 2013-09-01 Au Optronics Corp 電泳顯示面板及其製造方法
TWI557715B (zh) * 2015-05-14 2016-11-11 友達光電股份有限公司 顯示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623659B2 (ja) * 1988-03-24 1997-06-25 ソニー株式会社 Ｍｉｓ型トランジスタの製造方法
JPH0374875A (ja) * 1989-08-16 1991-03-29 Sony Corp 固体撮像装置の製造方法
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
US5684555A (en) * 1994-12-19 1997-11-04 Kabushiki Kaisha Toshiba Liquid crystal display panel
US5640023A (en) * 1995-08-31 1997-06-17 Sgs-Thomson Microelectronics, Inc. Spacer-type thin-film polysilicon transistor for low-power memory devices
US6009827A (en) * 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films
TW449670B (en) * 1996-05-15 2001-08-11 Seiko Epson Corp Method for making thin film device with coating film, liquid crystal panel and electronic device
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI301915B (ko) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP3501125B2 (ja) * 2000-03-17 2004-03-02 セイコーエプソン株式会社 電気光学装置
JP2002072249A (ja) * 2000-08-28 2002-03-12 Matsushita Electric Ind Co Ltd 液晶表示素子
JP3873610B2 (ja) * 2000-11-17 2007-01-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びにプロジェクタ
US20020160305A1 (en) * 2001-03-08 2002-10-31 Mitsubishi Chemical Corporation Optical recording medium, method of writing and erasing information using the same, and process of producing the same
JP4284950B2 (ja) * 2001-10-04 2009-06-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3821067B2 (ja) * 2002-07-11 2006-09-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3772888B2 (ja) * 2003-05-02 2006-05-10 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003955A (ko) * 2018-07-02 2020-01-13 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
JP4674544B2 (ja) 2011-04-20
TW200731544A (en) 2007-08-16
US7605024B2 (en) 2009-10-20
JP2007178650A (ja) 2007-07-12
CN1991937A (zh) 2007-07-04
US20070145370A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP4285551B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR101291939B1 (ko) 전기 광학 장치, 그 제조 방법, 및 전자 기기
JP2001356709A (ja) 電気光学装置及びその製造方法
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR20060132460A (ko) 전기광학장치, 그 제조 방법, 및 전자 기기
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR20070069054A (ko) 전기 광학 장치, 그 제조 방법, 및 전자기기
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP2007199350A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3783500B2 (ja) 電気光学装置及び投射型表示装置
JP3991567B2 (ja) 電気光学装置及び電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4075691B2 (ja) 電気光学装置の製造方法並びに基板装置の製造方法
JP2008216940A (ja) 電気光学装置の製造方法
JP3855976B2 (ja) 電気光学装置及び電子機器
JP4284950B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4026398B2 (ja) 電気光学装置及び電子機器
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3736230B2 (ja) 電気光学装置、その製造方法及び電子機器
JP3867027B2 (ja) 電気光学装置及び電子機器
JP4400368B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2004246315A (ja) 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid