KR20070055785A - 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 전자 방출량을 높이기 위하여 전자 방출부들의 형상과 배열 구조를 개선한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 따른 전자 방출 디바이스는 기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극 위에 형성되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들을 포함한다. 이때 각각의 전자 방출부는 삼각형으로 이루어지고, 한 쌍의 전자 방출부가 한 변을 서로 마주하면서 기판의 일 방향을 따라 나란히 위치하며, 게이트 전극들이 각 전자 방출부에 대응하는 삼각형의 개구부들을 형성한다.

전자방출부, 캐소드전극, 게이트전극, 절연층, 집속전극, 형광층, 애노드전극, 흑색층

Description

전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 확대 평면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자 방출량을 높이기 위하여 전자 방출부들의 형상과 배열 구조를 개선한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이 (Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

통상의 전계 방출 어레이(FEA)형 전자 방출 디바이스는 제1 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들이 순차적으로 형성되고, 캐소드 전극들과 게이트 전극들이 교차하는 단위 화소마다 게이트 전극과 절연층에 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성된 구조로 이루어진다.

상기 구조에서는 게이트 전극이 전자 방출부 위에서 전자 방출부를 둘러싸며 위치함에 따라, 캐소드 전극과 게이트 전극의 전압 차에 의해 형성되는 전계가 게 이트 전극과 가장 가까운 전자 방출부의 상부 가장자리에 집중되는 경향을 보인다. 따라서 전계가 집중되는 전자 방출부의 상부 가장자리에서 전자 방출이 가장 많이 일어난다.

그런데 종래의 전자 방출 디바이스는 전자 방출부를 형성할 때 전자 방출부의 가장자리 길이와 단위 화소별 전자 방출부의 집적도 등에 대한 고려가 충분히 이루어지지 않아 전자 방출량 증가에 한계를 갖고 있다. 또한 전자 방출 소자를 고해상도로 제작할수록 단위 화소의 크기가 감소하는데, 이 경우 단위 화소별 전자 방출부의 개수 또한 감소하여 목표 휘도를 구현하는데 많은 어려움이 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출부의 형상과 배열 구조를 개선하여 단위 화소별 전자 방출부들의 집적도를 높임과 동시에 각 전자 방출부의 가장자리 길이를 늘려 전자 방출량을 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극 위에 형성되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들을 포함하며, 각각의 전자 방출부가 삼각형으로 이루어지고, 한 쌍의 전자 방출부가 한 변을 서로 마주하면서 기판의 일 방향을 따라 나란히 위치하며, 게이트 전극들이 각 전자 방출부에 대응하는 삼각형 의 개구부들을 형성하는 전자 방출 디바이스를 제공한다.

상기 전자 방출부는 이등변 삼각형으로 이루어질 수 있으며, 이 경우 한 쌍의 전자 방출부가 이등변 삼각형의 밑변을 서로 마주하면서 위치할 수 있다.

상기 한 쌍의 전자 방출부는 캐소드 전극의 폭 방향을 따라 위치할 수 있다. 그리고 상기 캐소드 전극들과 게이트 전극들의 교차 영역마다 상기 한 쌍의 전자 방출부가 캐소드 전극의 길이 방향을 따라 일렬로 위치할 수 있다.

상기 전자 방출 디바이스는 게이트 전극들 상부에서 게이트 전극들과 절연되어 위치하는 집속 전극을 더욱 포함하며, 집속 전극은 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나의 개구부를 형성할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극 위에 형성되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하며, 각각의 전자 방출부가 삼각형으로 이루어지고, 한 쌍의 전자 방출부가 한 변을 서로 마주하면서 기판의 일 방향을 따라 나란히 위치하며, 게이트 전극들이 각 전자 방출부에 대응하는 삼각형의 개구부들을 형성하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 확대 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극들(14)과 게이트 전극들(18)의 교차 영역이 하나의 단위 화소(sub-pixel)를 구성하며, 캐소드 전극들(14) 위로 각 단위 화소마다 전자 방출부 들(20)이 형성된다. 그리고 제1 절연층(16)과 게이트 전극들(18)에는 각 전자 방출부(20)에 대응하는 개구부(161,181, 도 2 참고)가 형성되어 제1 기판(10) 위에 전자 방출부(20)가 노출되도록 한다.

본 실시예에서 전자 방출부(20)의 평면 형상은 삼각형이며, 각각의 단위 화소에서 한 쌍의 전자 방출부(20)가 한 변을 서로 마주하면서 제1 기판(10)의 일 방향, 일례로 캐소드 전극(14)의 폭 방향(도면의 x축 방향)을 따라 소정의 거리를 두고 위치한다. 그리고 이 전자 방출부들(20)이 제1 기판(10)의 다른 일 방향, 일례로 캐소드 전극(14)의 길이 방향(도면의 y축 방향)을 따라 일렬로 위치하여 이 방향을 따라 2개의 열을 이루며 배치된다.

특히 전자 방출부(20)는 이등변 삼각형으로 이루어질 수 있으며, 캐소드 전극(14)의 폭 방향을 따라 위치하는 한 쌍의 전자 방출부(20)가 이등변 삼각형의 밑면을 서로 마주하며 위치할 수 있다.

이때 제1 절연층(16)과 게이트 전극(18)의 개구부(161,181) 또한 각 전자 방출부(20)에 대응하여 삼각형으로 이루어진다. 게이트 전극(18)은 두 열의 개구부들(181) 사이에서 캐소드 전극(14)의 길이 방향을 따라 직선부(182, 도 3 참고)를 형성하며, 이 직선부(182)는 단위 화소의 중심을 가로지르며 위치할 수 있다.

상기한 전자 방출부(20)와 게이트 전극 개구부(181) 구조에서는 단위 화소별 전자 방출부들(20)의 집적도가 높아지고, 각 전자 방출부(20)의 가장자리 길이가 늘어나 동일한 구동 전압 조건에서 최대의 전자 방출량을 얻을 수 있다.

상기 전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질 들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), 훌러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 화학기상증착(CVD) 또는 스퍼터링 등을 적용할 수 있다.

그리고 게이트 전극들(18)과 제1 절연층(16) 위로 제3 전극인 집속 전극(22)이 형성된다. 집속 전극(22) 하부에는 제2 절연층(24)이 위치하여 게이트 전극들(18)과 집속 전극(22)을 절연시키며, 집속 전극(22)과 제2 절연층(24)에도 전자빔 통과를 위한 개구부(221,241)가 마련된다. 이 개구부(221,241)는 단위 화소마다 하나씩 형성되어 하나의 단위 화소에 위치하는 전자 방출부들(20)과 게이트 전극 개구부들(181)을 동시에 노출시킬 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(26), 일례로 적색과 녹색 및 청색의 형광층들(26R,26G,26B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(26) 사이로 화면의 콘트라스트 향상을 위한 흑색층(28)이 형성된다. 형광층(26)은 제1 기판(10)에 설정되는 단위 화소에 한가지 색의 형광층(26R,26G,26B)이 대응하도록 배치된다.

그리고 형광층(26)과 흑색층(28) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(30)이 형성된다. 애노드 전극(30)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(26)을 고전위 상태로 유지시키며, 형광층(26)에 서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO와 같은 투명 도전막으로 이루어질 수 있으며, 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(26)과 흑색층(28)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(32, 도 2 참고)이 배치된다. 스페이서들(32)은 형광층(26)을 침범하지 않도록 흑색층(28)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 집속 전극(22) 및 애노드 전극(30)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(22)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(30)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(14)과 게이트 전극(18)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(22)의 개구부(221)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(30)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(26)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에서 본 실시예의 전자 방출 표시 디바이스는 단위 화소별 전자 방출부들(20)의 개수와 전자 방출이 집중적으로 일어나는 전자 방출부(20)의 가장자리 길이를 늘임에 따라, 종래와 동일한 구동 전압 조건에서 단위 화소별 전자 방출량을 최대로 얻을 수 있다. 그 결과 화면 휘도와 단위 화소별 발광 균일도가 높아진다.

한편, 전자 방출부(20)의 세 변 가운데 게이트 전극(18)의 직선부(182)와 마주하는 전자 방출부(20)의 한 변으로부터 방출되는 전자들은 집속 전극(22)과의 거리가 멀어 집속 효과를 덜 받게 된다.

그러나 도 3을 기준으로 하나의 단위 화소에서 좌측 열에 위치하는 전자 방출부들(20)과 우측 열에 위치하는 전자 방출부들(20)로부터 방출된 전자들은 각각 도 2에 도시한 바와 같이 단위 화소의 우측과 좌측을 향해 진행하므로, 형광층(26)에 도달하는 전자빔 스폿은 캐소드 전극(14)의 길이 방향을 따라 일정한 폭을 갖게 되어 타색 발광을 유발하지 않는다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 단위 화소별 전자 방출부들의 집적도를 높이면서 각 전자 방출부의 가장자리 길이를 늘임에 따라, 최대의 전자 방출량을 얻을 수 있다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 화면 휘도와 단위 화소별 발광 균일도를 높여 우수한 표시 품질을 구현할 수 있다.

Claims (8)

1. 기판과;

   상기 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극 위에 형성되는 전자 방출부들; 및

   절연층을 사이에 두고 상기 캐소드 전극들 상부에서 캐소드 전극과 교차하는 방향을 따라 형성되는 게이트 전극들을 포함하며,

   상기 각각의 전자 방출부가 삼각형으로 이루어지고, 한 쌍의 전자 방출부가 한 변을 서로 마주하면서 상기 기판의 일 방향을 따라 나란히 위치하며,

   상기 게이트 전극들이 상기 각 전자 방출부에 대응하는 삼각형의 개구부들을 형성하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 전자 방출부가 이등변 삼각형으로 이루어지며, 상기 한 쌍의 전자 방출부가 이등변 삼각형의 밑변을 서로 마주하면서 위치하는 전자 방출 디바이스.
3. 제1항에 있어서,

   상기 한 쌍의 전자 방출부가 상기 캐소드 전극의 폭 방향을 따라 위치하는 전자 방출 디바이스.
4. 제3항에 있어서,

   상기 캐소드 전극들과 게이트 전극들의 교차 영역마다 상기 한 쌍의 전자 방출부가 캐소드 전극의 길이 방향을 따라 일렬로 위치하는 전자 방출 디바이스.
5. 제1항에 있어서,

   상기 게이트 전극들 상부에서 게이트 전극들과 절연되어 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.
6. 제5항에 있어서,

   상기 집속 전극이 상기 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나의 개구부를 형성하는 전자 방출 디바이스.
7. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
8. 제1항 내지 제7항 중 어느 한 항에 기재된 전자 방출 디바이스와;

   상기 기판에 대향 배치되는 타측 기판과;

   상기 타측 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극

   을 포함하는 전자 방출 표시 디바이스.

Images