KR20070043391A - 전자 방출 디바이스, 이를 이용한 전자 방출 표시 디바이스및 이의 제조 방법 - Google Patents

Abstract

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게 본 발명의 실시예에 따른 전자 방출 디바이스는 기판과, 상기 기판 위에 형성되는 캐소드 전극들과, 상기 캐소드 전극들을 덮으면서 상기 기판 위에 형성되는 제1 절연부와 상기 제1 절연부 위에 형성되며 상기 캐소드 전극 위로 개구부를 구비하는 제2 절연부로 이루어지는 절연층과, 상기 절연층 위에 형성되는 게이트 전극들과, 상기 개구부 내의 제1 절연부 위에 형성되면서 상기 캐소드 전극들과 전기적으로 연결되는 전자 방출부들을 포함한다.

전자 방출, 절연층, 캐소드 전극, 게이트 전극, 비아 홀, 접점부

Description

전자 방출 디바이스, 이를 이용한 전자 방출 표시 디바이스 및 이의 제조 방법 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 디바이스의 부분 분해 사시도이다.

도 2는 도 1에 도시된 전자 방출 디바이스의 부분 단면도이다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 디바이스의 부분 단면도이다.

도 4는 본 발명의 제1 실시예에 따른 전자 방출 디바이스를 이용한 전자 방출 표시 디바이스의 부분 단면도이다.

도 5a 내지 도 5f는 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 캐소드 전극과 게이트 전극의 구동 전압에 의해 제어되는 전자 방출부를 포함하는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류될 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

즉, 통상의 전자 방출 디바이스는 전자 방출부와 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들 의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 한다.

상기 전자 방출 디바이스는 캐소드 전극과 게이트 전극의 절연을 위해 그 사이에 절연층을 구비한다. 절연층은 크게 박막 증착, 인쇄 등을 이용하여 형성되는데, 인쇄법은 고정세화(高精細化)에는 불리하나 공정이 간단하고 제조 단가가 낮은 장점이 있다.

한편, 인쇄법은 공정의 한계 및 캐소드 전극과 게이트 전극 간의 단락 방지를 위한 내전압 확보를 위해 두께가 최소 10 ㎛ 이상 형성되어야 한다. 그러나, 이러한 두께로 인하여 전자 방출부와 게이트 전극 간의 거리는 증가하게 되며, 이는 캐소드 전극과 게이트 전극 간의 구동 전압차를 증가시키는 원인이 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전자 방출부와 게이트 전극 간의 거리를 최소화하여 구동 전압차를 감소시킬 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공함에 있다.

상기의 목적을 달성하기 위하여, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 기판과, 상기 기판 위에 형성되는 캐소드 전극들과, 상기 캐소드 전극들을 덮으면서 상기 기판 위에 형성되는 제1 절연부와 상기 제1 절연부 위에 형성되며 상기 캐소드 전극 위로 개구부를 구비하는 제2 절연부로 이루어지는 절연층 과, 상기 절연층 위에 형성되는 게이트 전극들과, 상기 개구부 내의 제1 절연부 위에 형성되면서 상기 캐소드 전극들과 전기적으로 연결되는 전자 방출부들을 포함한다.

또한, 상기 개구부 내의 상기 제1 절연부에는 비아 홀들이 형성되고, 상기 비아 홀에 접점부가 위치하여 상기 캐소드 전극들과 상기 전자 방출부들을 연결할 수 있다.

또한, 상기 비아 홀은 상기 전자 방출부들 하부에 형성될 수 있다.

또한, 상기 접접부는 상기 전자 방출부와 동일한 물질로 형성될 수 있다.

또한, 상기 비아 홀은 상기 전자 방출부의 직경보다 작게 형성될 수 있다.

또한, 상기 제1 절연부와 상기 제2 절연부는 식각율이 서로 다른 이종(異種) 물질로 형성될 수 있다.

또한, 본 발명의 실시예에 따른 전자 방출 디바이스는 상기 게이트 전극들 상부에 게이트 전극들과 절연을 유지하는 집속 전극을 더욱 포함할 수 있다.

또한, 본 발명의 실시예에 따른 전자 방출 디바이스는 발광 및 표시 작용을 하는 전자 방출 표시 디바이스에 적용될 수 있다.

또한, 본 발명은 상기 전자 방출 디바이스를 제공하기 위한 제조 방법을 제공한다. 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 기판 위에 캐소드 전극을 형성하는 단계와, 상기 캐소드 전극을 덮으면서 상기 기판 위에 제1 절연부를 형성하는 단계와, 상기 제1 절연부에 상기 캐소드 전극을 노출시키도록 비아 홀을 형성하는 단계와, 상기 제1 절연부 위에 제2 절연부를 형성하는 단계와, 상기 제2 절연부 위에 도전막을 형성하는 단계와, 상기 도전막 및 상기 제2 절연부에 상기 비아 홀을 노출시키도록 각각의 개구부를 형성하는 단계와, 상기 도전막을 패터닝하여 게이트 전극을 형성하는 단계 및 상기 비아 홀을 채우면서 상기 제1 절연부 위에 전자 방출부를 형성하는 단계를 포함한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 디바이스의 부분 분해 사시도이고, 도 2는 도 1에 도시된 전자 방출 디바이스의 부분 단면도이다.

도 1에 도시된 바와 같이, 본 발명은 기판(2)에 전자 방출 소자들이 어레이를 이루며 배치되는 전자 방출 디바이스를 제공한다.

보다 구체적으로, 기판(2) 위에는 캐소드 전극들(4)이 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(4)을 덮는 절연층(6)이 기판(2) 전체에 형성된다. 절연층(6) 위에는 게이트 전극들(8)이 캐소드 전극(4)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

절연층(6)은 캐소드 전극(4)과 직접 접촉하면서 캐소드 전극(4)을 실질적으로 덮는 제1 절연부(61)와 이 제1 절연부(61) 상부에 위치하는 제2 절연부(62)로 이루어진다. 제1 절연부(61)와 제2 절연부(62)는 도 1 및 도 2에서 점선으로 구분되었다.

제1 절연부(61)에는 캐소드 전극(4)과 게이트 전극(8)의 교차 영역마다 다수 의 비아 홀들(612)이 형성되고, 제2 절연부(62)에는 이 비아 홀(612)에 대응하는 개구부(622)가 형성된다. 비아 홀(612)의 직경(D₁)은 개구부(622)의 직경(D₂)보다 작게 형성되는데, 이에 대해서는 후술하기로 한다.

또한, 게이트 전극(8)에는 상기 제2 절연부(62)에 형성된 개구부(622)에 대응하는 또 다른 개구부(81)가 형성된다.

그리고, 개구부(622) 내에 위치하는 제1 절연부(61)에는 전자 방출부(10)가 비아 홀(612)보다 큰 직경을 가지면서 형성되고, 비아 홀(612)에는 전자 방출부(10)와 캐소드 전극(4)을 전기적으로 연결하는 접점부(12)가 형성된다. 접점부(12)는 전자 방출부(10)와 동일한 물질로 이루어져 비아 홀(612)을 채우면서 형성될 수 있다.

즉, 접점부(12)는 전자 방출부(10)의 하부에 형성된 비아 홀(612)에 위치하여 캐소드 전극(4)과 전자 방출부(10)를 연결하는 기능을 하며, 비아 홀(612)은 접점부(12)를 위치시키고, 캐소드 전극(4)과 전자 방출부(10)를 매개시키는 통로 역할을 한다.

따라서, 비아 홀(612)은 도 2에 도시된 바와 같이, 캐소드 전극(4)과 전자 방출부(10)를 전기적으로 연결시키기 위한 최소의 직경(D₁)을 가지도록 설계되므로, 전자 방출부(10)를 기판(2) 상에 노출시키도록 형성되는 제2 절연부(62)의 개구부(622) 직경(D₂)보다는 작게 형성되는 것이다. 또한, 전자 방출부(10)는 충분한 유효 면적을 가지면서 필요한 전자들을 방출할 수 있도록 비아 홀(612)의 직경(D₁)보다는 크게 형성된다.

상기와 같이, 본 발명의 실시예에 따른 전자 방출 디바이스는 전자 방출부(10)를 제1 절연부(61) 위에 위치시켜 전자 방출부(10)와 게이트 전극(8)과의 거리(L)를 감소시킨다. 즉, 전자 방출부(10)와 게이트 전극 간의 거리(L)는 캐소드 전극(4)위에 위치하는 제1 절연부(61)의 두께(T)만큼 줄어들게 된다.

도면에서는 전자 방출부들(10)이 원형으로 형성되고, 캐소드 전극(4)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(10)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않는다.

그리고, 전자 방출부(10)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(10)로 사용 바람직한 물질로는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 풀러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질이 있다.

그리고, 본 발명의 실시예에 따른 전자 방출 디바이스는 절연층(6)과 게이트 전극(8) 상부에 또 다른 절연층(14)과 집속 전극(16)을 구비할 수 있다. 상기 또 다른 절연층(14)과 집속 전극(16)에는 일례로, 상기 교차 영역에 대응하는 개구부(142, 162)가 각각 형성된다. 집속 전극(16)은 도 1에 도시된 바와 같이, 상기 또 다른 절연층(14) 전체에 위치하도록 형성될 수 있으나, 소정 패턴으로 구분되어 복수개로 형성될 수도 있다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 디바이스의 부분 단면도이다.

도 3에 도시된 바와 같이, 본 실시예에서 절연층(7)의 제1 절연부(71)와 제2 절연부(72)는 이종(異種) 물질로 형성될 수 있다. 제1 절연부(71)와 제2 절연부(72)의 구성 물질의 차이는 제조 방법에 기인한 것으로서 이에 대해서는 후술하기로 한다.

지금까지, 전자 방출 디바이스에 대해서 살펴보았으며, 이러한 전자 방출 디바이스는 발광 및 표시 작용을 하는 전자 방출 표시 디바이스에 적용될 수 있다.

도 4는 본 발명의 제1 실시예에 따른 전자 방출 디바이스를 이용한 전자 방출 표시 디바이스의 부분 단면도이다. 이하, 본 발명의 실시예에 따른 전자 방출 표시 디바이스에서는 편의상 전자 방출 디바이스와 동일한 구성 요소는 동일한 도면 번호를 사용하며, 전자 방출 디바이스의 기판은 제1 기판이라 칭한다.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(18)을 포함한다. 제1 기판(2)과 제2 기판의 가장자리에는 밀봉 부재(도시되지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간은 진공으로 배기되어 제1 기판(2), 제2 기판(18) 및 밀봉 부재가 진공 용기를 구성한다.

제2 기판(18)에는 전자 방출부(10)에서 방출된 전자에 의해 발광하는 발광 유닛이 제공된다.

보다 구체적으로 살펴보면, 제1 기판(2)에 대향하는 제2 기판(18)의 일면에 는 적색(R), 녹색(G) 및 청색(B) 형광층들(20)이 서로간 소정의 간격을 두고 형성되고, 이 형광층들(20) 사이에는 화면의 콘트라스트 향상을 위한 흑색층(22)이 형성된다. 상기 적색(R), 녹색(G) 및 청색(B) 형광층들(20)은 각각 서브 픽셀마다 분리 형성될 수 있으나, 스트라이프 패턴으로 형성될 수도 있다.

그리고, 형광층(20)과 흑색층(22) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(24)이 형성된다. 애노드 전극(24)은 외부로부터 전자빔 가속에 필요한 애노드 전압을 인가받으며, 형광층(20)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(18) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다. 또한, 애노드 전극은 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고, 제1 기판(2)과 제2 기판(18) 사이에는 다수의 스페이서(26)가 설치되어 진공 용기에 가해지는 압축력을 지지하고, 제1 기판(2)과 제2 기판(18)의 간격을 일정하게 유지시킨다. 스페이서(26)는 형광층(20)을 침범하지 않도록 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치된다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극(4), 게이트 전극(8), 집속 전극(16) 및 애노드 전극(24)에 소정의 전압을 인가받으며 구동 된다. 일례로 캐소드 전극(4)과 게이트 전극(8) 중 어느 하나의 전극이 주사 구동 전압을 인가받아 주사 전극으로 기능하고, 다른 하나의 전극이 데이터 구동 전압을 인가받아 데이터 전극으로 기능한다. 그리고 집속 전극(16)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(24)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(4)과 게이트 전극(8)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(10) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(16)의 개구부(162)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(24)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(20)에 충돌하여 이를 발광시킨다.

전술한 구동 과정에서, 전자 방출부(10)가 절연층(6) 위에 형성되는 구조를 가짐에 따라, 전자 방출부(10)와 게이트 전극(8) 간의 거리는 감소되고, 그 거리 감소 만큼 구동 전압차는 줄어들게 된다.

도 5a 내지 도 5f는 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도로서, 도면을 참고하여 전자 방출 디바이스의 제조 방법을 살펴본다. 본 실시예에서 집속 전극의 도시는 생략되었다.

먼저, 도 5a에 도시된 바와 같이, 기판(2) 위에 도전막, 일례로 투명한 ITO를 코팅하고, 이를 스트라이프 형상으로 패터닝하여 캐소드 전극(4)을 형성한다. 그 후, 기판(2) 전체에 제1 절연 물질을 인쇄하고, 건조 및 소성을 거쳐 제1 절연 부(61)를 형성한다.

다음으로, 도 5b에 도시된 바와 같이, 제1 절연부(61)에 마스크층(도시되지 않음)을 이용하여 다수의 비아 홀들(612)을 형성한다.

그 다음으로, 도 5c에 도시된 바와 같이, 제1 절연부(61) 위에 제2 절연 물질을 인쇄하여 제2 절연부(62)를 형성한 후, 제2 절연부(62) 위에 다시 도전막(8')을 코팅한다. 이때, 제2 절연 물질로는 상기 제1 절연 물질보다 식각율이 높은 것이 사용된다.

제1 절연 물질과 제2 절연 물질은 조성이 다른 별개의 물질로 이루어지거나, 조성은 동일하되 그 조성비를 달리하여 식각율이 조절될 수 있다. 일례로, 제1 절연 물질과 제2 절연 물질은 모두 PbO, SiO₂를 주성분으로 하고, TiO₂, B₂O₃ 등이 첨가된 물질로 이루어질 수 있으며, 이때 B₂O₃의 비율을 조절하여 식각율이 조절될 수 있다.

다음으로, 도 5d에 도시된 바와 같이, 제2 절연부(62) 위에 형성된 도전막(8')에 마스크층(도시되지 않음)을 이용하여 개구부(81)를 형성한다. 그리고, 기판(2)을 식각액에 담가 도전막(8')에 형성된 개구부(81)에 의해 노출되는 제2 절연부(62)를 식각하여 제2 절연부(62)에 또 다른 개구부(622)를 형성한 후, 도전막(8')을 패터닝하여 게이트 전극(8)을 형성한다.

이때, 제2 절연부(62)의 식각시 제1 절연부(61)는 식각되지 않고 그 형상을 유지해야 한다. 제2 절연 물질이 제1 절연 물질보다 식각율이 높은 것은 상기와 같 은 이유 때문이다.

그 다음으로, 도 5e에 도시된 바와 같이, 전자 방출 물질과 감광성 물질을 포함하는 페이스트상 혼합물(28)을 기판(2)에 제공된 구조물 위 전체에 도포한다. 이때, 혼합물(28)이 비아 홀(612)에 채워질 수 있도록 한다. 그리고, 기판(2)의 후면에 노광 마스크(30)를 배치한 상태에서 기판(2)의 후면으로부터 자외선(화살표로 도시)을 조사하여 특정 부위의 혼합물을 선택적으로 경화시킨다.

마지막으로, 도 5f에 도시된 바와 같이, 현상을 통해 경화되지 않은 혼합물을 제거하고, 남은 혼합물을 건조 및 소성하여 전자 방출부(10)를 형성한다. 전자 방출부(10)를 형성하는 방법에는 직접 성장법, 화학 기상 증착법, 스퍼터링 및 스크린 인쇄법 등 다양한 방법이 사용될 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 전자 방출 디바이스는 전자 방출부와 게이트 전극 간의 거리를 감소시킴으로써, 캐소드 전극과 게이트 전극 간의 구동 전압차를 줄여주는 효과를 제공하며, 이와 같은 낮은 구동 전압차를 이용한 전자 방출 디아비스는 전자 빔경을 축소시켜 집속에 유리하며, 수명도 길어지는 장점이 있다.

Claims (17)

1. 기판과;

   상기 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극들을 덮으면서 상기 기판 위에 형성되는 제1 절연부와, 상기 제1 절연부 위에 형성되며, 상기 캐소드 전극 위로 개구부를 구비하는 제2 절연부로 이루어지는 절연층과;

   상기 절연층 위에 형성되는 게이트 전극들과;

   상기 개구부 내의 제1 절연부 위에 형성되면서 상기 캐소드 전극들과 전기적으로 연결되는 전자 방출부들

   을 포함하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 개구부 내의 상기 제1 절연부에 비아 홀이 형성되고,

   상기 비아 홀에 접점부가 위치하여 상기 캐소드 전극들과 상기 전자 방출부들을 연결하는 전자 방출 디바이스.
3. 제2항에 있어서,

   상기 비아 홀이 상기 전자 방출부들 하부에 형성되는 전자 방출 디바이스.
4. 제3항에 있어서,

   상기 접점부가 상기 전자 방출부와 동일한 물질로 형성되는 전자 방출 디바이스.
5. 제3항에 있어서,

   상기 비아 홀이 상기 전자 방출부의 직경보다 작게 형성되는 전자 방출 디바이스.
6. 제1항에 있어서,

   상기 제1 절연부와 상기 제2 절연부가 이종(異種) 물질로 형성되는 전자 방출 디바이스.
7. 제6항에 있어서,

   상기 제2 절연부가 상기 제1 절연부보다 식각율이 높은 물질로 이루어지는 전자 방출 디바이스.
8. 제1항에 있어서,

   상기 게이트 전극들과 절연을 유지하며 게이트 전극들 상부에 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.
9. 제1항에 있어서,

   상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 플러렌(C₆₀) 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
10. 서로 대향 배치되는 제1 기판 및 제2 기판과;

    상기 제1 기판 위에 형성되는 캐소드 전극들과;

    상기 캐소드 전극들을 덮으면서 상기 기판 위에 형성되는 제1 절연부과, 상기 제1 절연부 위에 형성되며, 상기 캐소드 전극 위로 개구부를 구비하는 제2 절연부로 이루어지는 절연층과;

    상기 절연층 위에 형성되는 게이트 전극들과;

    상기 개구부 내의 제1 절연부 위에 형성되면서 상기 캐소드 전극들과 전기적으로 연결되는 전자 방출부들과;

    상기 제2 기판의 일면에 형성되는 형광층들; 및

    상기 형광층들의 일면에 위치하는 애노드 전극

    을 포함하는 전자 방출 표시 디바이스.
11. 제10항에 있어서,

    상기 개구부 내의 상기 제1 절연부에 비아 홀이 형성되고,

    상기 비아 홀에 접점부가 위치하여 상기 캐소드 전극들과 상기 전자 방출부들을 연결하는 전자 방출 표시 디바이스.
12. 제10항에 있어서,

    상기 형광층들이 서브 픽셀마다 분리 형성되는 전자 방출 표시 디바이스.
13. 기판 위에 캐소드 전극을 형성하는 단계와;

    상기 캐소드 전극을 덮으면서 상기 기판 위에 제1 절연부를 형성하는 단계와;

    상기 제1 절연부에 상기 캐소드 전극을 노출시키도록 비아 홀을 형성하는 단계와;

    상기 제1 절연부 위에 제2 절연부를 형성하는 단계와;

    상기 제2 절연부 위에 도전막을 형성하는 단계와;

    상기 도전막 및 상기 제2 절연부에 상기 비아 홀을 기판상에 노출시키도록 각각의 개구부를 형성하는 단계와;

    상기 도전막을 패터닝하여 게이트 전극을 형성하는 단계; 및

    상기 비아 홀을 채우면서 상기 제1 절연부 위에 전자 방출부를 형성하는 단계

    를 포함하는 전자 방출 디바이스의 제조 방법.
14. 제13항에 있어서,

    상기 제1 절연부와 상기 제2 절연부가 이종(異種) 물질로 형성되는 전자 방출 디바이스의 제조 방법.
15. 제13항에 있어서,

    상기 제2 절연부가 상기 제1 절연부보다 식각율이 높은 물질로 이루어지는 전자 방출 디바이스의 제조 방법.
16. 제13항에 있어서,

    상기 캐소드 전극이 투명한 도전막으로 형성되는 전자 방출 디바이스의 제조 방법.
17. 제13항에 있어서,

    상기 제1 절연부 및 상기 제2 절연부가 인쇄법으로 형성되는 전자 방출 디바이스의 제조 방법.

Images