KR20070024534A - 화상표시장치 및 그 구동방법 - Google Patents

화상표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20070024534A
KR20070024534A KR1020067024301A KR20067024301A KR20070024534A KR 20070024534 A KR20070024534 A KR 20070024534A KR 1020067024301 A KR1020067024301 A KR 1020067024301A KR 20067024301 A KR20067024301 A KR 20067024301A KR 20070024534 A KR20070024534 A KR 20070024534A
Authority
KR
South Korea
Prior art keywords
potential
electrode
light emitting
emitting element
driving transistor
Prior art date
Application number
KR1020067024301A
Other languages
English (en)
Other versions
KR100859970B1 (ko
Inventor
신야 오노
요시나오 코바야시
신지 타카스기
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20070024534A publication Critical patent/KR20070024534A/ko
Application granted granted Critical
Publication of KR100859970B1 publication Critical patent/KR100859970B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광소자와, 게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 소스 전극과 상기 드레인 전극의 한쪽의 전극에 상기 발광소자의 일단이 전기적으로 접속되는 구동 트랜지스터와, 주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 제1스위칭 트랜지스터와, 제1전극과 제2전극을 구비하고, 상기 제1전극에 상기 구동 트랜지스터의 상기 게이트 전극이 접속되는 용량소자와, 상기 용량소자의 상기 제2전극에 접속되는 신호선과, 휘도전위와 상기 휘도전위의 기준을 나타내는 기준전위를 상기 신호선에 공급하는 신호선 구동회로와, 상기 구동 트랜지스터의 상기 소스 전극과 상기 드레인 전극의 다른쪽의 전위를 제어하는 전원 공급회로를 구비한 화상표시장치를 제공한다.

Description

화상표시장치 및 그 구동방법{IMAGE DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 화상표시장치에 관한 것이며, 특히, 콘트라스트를 향상시킬 수 있는 화상표시장치에 관한 것이다.
종래부터, 발광층에 주입된 정공과 전자가 발광 재결합함으로써 빛을 생성시키는 기능을 갖는 유기 EL(Electronic Luminescent)소자를 사용한 화상표시장치가 제안되어 있다.
이러한 화상표시장치는, 예를 들면, 행렬상으로 배치된 복수의 화소회로와, 복수의 화소회로에 대하여 복수의 신호선을 통해서 후술하는 휘도신호를 공급하는 신호선 구동회로와, 화소회로에 대하여 복수의 주사선을 통해서 휘도신호를 공급하는 화소회로를 선택하기 위한 주사신호를 공급하는 주사선 구동회로를 구비한다.
또한, 상기 화소회로(1화소분)는, 전류주입에 의해 발광하는 기능을 갖고, 상술한 유기 EL소자인 발광소자와, 발광소자에 흐르는 전류를 제어하기 위한 드라이버소자와, 2개 또는 3개의 스위칭소자를 구비하고 있다. 이들의 드라이버소자 및 스위칭소자는, 박막 트랜지스터(TFT)이다. 따라서, 종래의 화상표시장치는, 1개의 화소회로당, 3개(1개의 드라이버소자+2개의 스위칭소자) 또는 4개(1개의 드라이버 소자+3개의 스위칭소자)의 박막 트랜지스터를 갖는 3TFT 구성 또는 4TFT 구성으로 되어 있다.
도 15a는, 비특허문헌1에 있어서 제안되어 있는 화상표시장치의 주요부(1화소분)의 구성을 나타내는 도면이다. 동 도면에 나타내는 화상표시장치에 있어서, 신호선 공급회로(102)는 신호선(101)을 통해서 휘도신호를 공급하는 기능을 구비한다. 주사선 구동회로(104)는 주사선(103)을 통해서 휘도전위를 공급하는 화소회로를 선택하기 위한 주사신호를 공급하는 기능을 구비한다. 전원 공급회로(105)는 정전용량(112)의 한쪽의 전극 및 스위칭소자(108)의 전극에 하이레벨 전위를 공급하는 기능을 구비한다. 리셋 제어회로(114)는 리셋선(115)을 통해서 스위칭소자(109)에 리셋 전위를 공급한다. 구동제어회로(116)는 구동 제어선(117)을 통해서 스위칭소자(118)에 제어신호를 공급한다.
또한, 화상표시장치에 있어서는, 발광소자(107), 스위칭소자(108), 스위칭소자(109), 정전용량(112), 스위칭소자(118), 정전용량(119) 및 스위칭소자(122)가 1화소분의 화소회로를 구성하고 있다. 발광소자(107)는 전류주입에 의해 발광하는 기구를 갖고, 상술한 유기 EL소자에 의해 형성된다. 스위칭소자(108)는 발광소자(107)에 흐르는 전류를 제어하기 위한 기능을 갖는다.
여기에서, 발광소자(107)는, 도 16a에 나타내는 바와 같이, 임계값 전압(Vth,i-v)이상의 전위차(애노드-캐소드간 전위차)가 생기는 것에 의해, 전류가 흐른다고 하는 전류-전압특성을 갖고 있다. 또한, 발광소자(107)는, 도 16b에 나타내는 바와 같이, 임계값 전압(Vth,L-v)이상의 전위차(애노드-캐소드간 전위차)가 생기는 것에 의해, 발광(휘도>0)한다고 하는 휘도-전압특성을 갖고 있다.
또한, 임계값 전압(Vth,i-v)은 임계값 전압(Vth,L-v)보다 낮은 값으로 되어 있다. 따라서, 발광소자(107)의 애노드-캐소드간의 전위차가, 임계값 전압(Vth,L-v)이상일 경우에는, 발광소자(107)에 전류가 흐름과 아울러 발광한다고 하는 상태로 된다. 또한, 발광소자(107)의 애노드-캐소드간의 전위차가, 임계값 전압(Vth,i-v)이상 임계값 전압(Vth,L-v)미만인 경우에는, 발광소자(107)에 전류가 흐르지만 발광하지 않는다고 하는 상태로 된다.
구체적으로는, 드라이버소자(108)는 제1단자와 제2단자 사이에 인가되는 구동 임계값 이상의 전위차에 따라서 발광소자(107)에 흐르는 전류를 제어하는 기능을 갖고, 이러한 전위차가 인가되는 동안, 발광소자(107)에 대하여 전류를 계속해서 흘려보내는 기능을 갖는다. 드라이버소자(108)는 p형의 박막 트랜지스터에 의해 형성되어, 제1단자에 상당하는 게이트 전극과, 제2단자에 상당하는 소스 전극 사이에 인가되는 전위차에 따라서 발광소자(107)의 발광 휘도를 제어하고 있다.
상기 구성에 있어서, 리셋공정, 임계값 전압 검출공정, 데이터 기입공정, 발광공정이라고 하는 4가지의 공정이 반복해서 실행된다. 이하에서는, 최초의 리셋공정에 대해서 설명한다.
최초의 공정으로서, 과거의 발광시에 드라이버소자(108)의 게이트 전극에 인 가된 전위를 리셋하는 리셋공정이 행하여진다. 이 리셋공정에 있어서는, 도 15b에 나타내는 바와 같이, 신호선(101)이 하이레벨 전위로 되고, 리셋선(115)이 로우레벨 전위로 되며, 구동 제어선(117)이 로우레벨 전위로 되고, 주사선(103)이 로우레벨 전위로 된다.
여기에서, 발광소자(107)의 애노드-캐소드간의 전위차는, 스위칭소자(118)가 온 상태에서, Va와 0전위(발광소자(107)의 캐소드의 전위)의 차이다.
도 17은, 리셋공정에 있어서의 과도응답 특성을 나타내는 도면이다. 즉, 동 도면에는, 도 15a에 나타낸 전위(Va)와, 전위(Vb)와, 발광소자(107)를 흐르는 전류(id_OLED)와의 과도응답 특성이 도시되어 있다.
이 도면에서 알 수 있는 바와 같이, 시간=0.00에서 리셋공정이 실행되면, 드라이버소자(108)의 소스 전극의 전위가 하이레벨 전위이기 때문에, 전위(Vb)가 급격하게 저하됨과 아울러 전위(Va)가 상승하고, 발광소자(107)의 애노드-소스간의 전위차가 급격하게 높아져, 도 16b에 나타내는 임계값 전압(Vth,L-v)이상으로 된다. 이것에 의해, 발광소자(107)를 전류(id_OLED)가 흐름과 아울러 발광한다. 또한, 리셋공정에 있어서의 발광은, 후술하는 바와 같이 본래 불필요한 것이다.
그리고, 리셋공정이 종료되면, 상술한 임계값 전압 검출공정, 데이터 기입공정을 거쳐서, 발광공정에서 발광소자(107)가 발광된다.
화상표시장치에 있어서는, 1개의 화소회로당의 박막 트랜지스터의 수가 많을수록 정밀도가 낮아지는 것이 알려져 있다. 따라서, 3TFT 구성 또는 4TFT 구성보다 2TFT 구성의 쪽이 정밀도가 높아진다.
도 18a는, 비특허문헌2에 있어서 제안되어 있는 2TFT 구성의 화상표시장치의 주요부(1화소분)의 구성을 나타내는 도면이다. 또한, 도 18b는 그 동작을 설명하는 타임차트를 나타내는 도면이다. 도 18a에 나타낸 화상표시장치는, 스위칭소자(T1), 드라이버소자(T2), 정전용량(CCs) 및 발광소자(OLED)가 도시한 바와 같이 접속되어 있고, 2TFT 구성(스위칭소자(T1) 및 드라이버소자(T2))으로 되어 있다. 스위칭소자(T1) 및 드라이버소자(T2)는 박막 트랜지스터이다.
상기 구성에 있어서, 도 18b의 기간(t1) 및 도 19a에 나타내는 바와 같이, 준비공정에서 주사선(Select)의 전위가 VgL이며, 데이터선(Data)의 전위가 0전위이며, 코먼선(COM)의 전위가 VGG이면, 스위칭소자(T1)가 오프 상태로 되고, 드라이버소자(T2)가 온 상태로 되며, 드라이버소자(T2)의 게이트 전극의 전위(a)가 VGG+VOLED(발광소자(OLED)의 전압 강하분)+Vdata'(데이터 전압)+Vt(드라이버소자(T2)의 임계값 전압)로 되고, 발광소자(OLED)의 애노드의 전위(b)는 VGG+VOLED가 된다. 이것에 의해, 전류(i)가 흘러 전위(a)가 VGG+VOLED+Vdata'+Vt로부터 Vdata'+Vt로 되고, 전위(b)가 VGG+VOLED로부터 O전위로 된다.
다음에, 도 18b의 기간(t2) 및 도 19b에 나타내는 바와 같이, 임계값 전압 검출공정에서 주사선(Select)의 전위가 VgH이며, 데이터선(Data)의 전위가 0전위이 며, 코먼선(COM)의 전위가 0이면, 스위칭소자(T1)가 온 상태로 되고, 드라이버소자(T2)가 온 상태로 되며, 드라이버소자(T2)의 게이트 전극의 전위(a)가 0으로 되고, 전위(b)가 0전위로부터 -α(Vdata'+Vt)-(1-α)VGG로 된다. 그리고, 전류(i)가 흘러 전위(b)가 -α(Vdata'+Vt)-(1-α)VGG로부터 -Vt로 된다. 여기에서, α는 CCs/(CCs+COLED)이다. CCs는 정전용량(CCs)의 값이다. COLED는 발광소자(OLED)의 정전용량의 값이다.
다음에, 도 18b의 기간(t3) 및 도 19c에 나타내는 바와 같이, 데이터 기입공정에서 주사선(Select)의 전위가 VgH이며, 데이터선(Data)의 전위가 데이터 전위(Vdata)이며, 코먼선(COM)의 전위가 0이면, 스위칭소자(T1)가 온 상태로 되고, 드라이버소자(T2)가 온 상태로 되며, 드라이버소자(T2)의 게이트 전극의 전위(a)가 0으로부터 Vdata로 되고, 전위(b)가 -Vt로부터 αVdata-Vt로 된다. 그리고, 전류(i)가 흐른다. 여기에서, 전위(b)는 Vdata가 Vt미만일 경우, -Vt로부터 Vdata-Vt로 된다. 한편, Vdata가 Vt보다 클 경우, 전위(b)는 0전위가 된다.
다음에, 도 18b의 기간(t4) 및 도 19d에 나타내는 바와 같이, 발광공정에서 주사선(Select)의 전위가 VgL이며, 데이터선(Data)의 전위가 0전위이며, 코먼선(COM)의 전위가 -VEE이면, 스위칭소자(T1)가 오프 상태로 되고, 드라이버소자(T2) 가 온 상태로 되며, 드라이버소자(T2)의 게이트 전극의 전위(a)가 Vt+VOLED+VEE 또는 Vdata+V0LED+VEE로 된다.
여기서, 전위(a)가 Vt+VOLED+VEE의 경우는, 도 19c에 나타낸 전위(b)가 Vdata-Vt(Vdata<Vt)에 대응하고 있다. 이 경우, 발광소자(OLED)에는, 전류(id)(=0)가 흐르지 않는다(id=0). 한편, 전위(a)가 Vdata+V0LED+VEE의 경우는, 도 19c에 나타낸 전위(b)가 0(Vdata>Vt)에 대응하고 있다. 이 경우에는, 발광소자(OLED)에 전류(id)(=(β/2)(Vdata-Vt)2)가 흐른다. 즉 발광소자(OLED)는, Vdata와 Vt의 대소관계에 의해, 전류(id)가 흐르거나, 흐르지 않거나 하기 때문에, 발광하거나, 하지 않거나 한다. 즉, 발광소자(OLED)의 발광상태는, 드라이버소자(T2)의 임계값 전압(Vt)에 의존한다.
비특허문헌1: Dawson 외, 「폴리실리콘을 사용한 액티브 매트릭스형 유기 LED 디스플레이를 위한 새로운 화소회로 디자인(Design of an Improved Pixe1 for Polysilicon Active-Matrix Organic LED Display)」, 소사이어티 오브 인포메이션 디스플레이 1998 다이제스트(Society of Information Display 1998 Digest), 1998년, p.11-14
비특허문헌2: J.L.Sanford et al., Proc. of IDRC 03 p.38
그러나, 비특허문헌1에서 제안되어 있는 것 같은 화상표시장치에서는, 도 15a에 나타낸 드라이버소자(108)의 소스 전극의 전위가 하이레벨 전위이기 때문에, 리셋공정에서 발광소자(107)의 애노드-캐소드간의 전위차가 도 16b에 나타내는 임계값 전압(Vth,L-v)이상으로 되기 때문에, 리셋공정에서 발광소자(107)가 발광하여 버려, 본래 흑화소가 바람직함에도 불구하고 백화소로 되어, 콘트라스트가 저하된다고 하는 문제가 있었다.
또한, 상기한 화상표시장치는, 리셋공정에 있어서 드라이버소자가 온 상태로 되어 있기 때문에 리셋공정에서 발광소자에 흐르는 전류량이 커진다. 그 때문에, 리셋공정에 있어서의 발광소자의 발광량이 커지고, 콘트라스트가 더욱 저하된다고 하는 문제가 있었다.
종래의 화상표시장치로서, 정밀도를 높이기 위해서, 도 18b 및 도 19a∼도 19d를 참조해서 설명한 2TFT 구성의 것이 제안되어 있지만, 도 19c 및 도 19d를 참조해서 설명한 바와 같이, Vdata와 Vt의 대소관계에 의해, 발광소자(OLED)에 전류(id)가 흐를 경우와 흐르지 않을 경우가 있어, 발광소자(OLED)의 발광상태가 불안정하게 된다. 즉, 이러한 2TFT 구성의 화상표시장치는, 실용에 공급되지 않는 것이다.
따라서, 종래의 화상표시장치는, 실용단계에서는 여전히 3TFT 구성 또는 4TFT 구성이며, 정밀도를 높이는 것이 어렵다고 하는 문제가 있었다.
본 발명은, 상기를 감안하여 이루어진 것이며, 콘트라스트를 향상시킬 수 있는 화상표시장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명에 따른 화상표시장치는, 발광소자와, 게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 소스 전극과 상기 드레인 전극의 한쪽의 전극에 상기 발광소자의 일단이 전기적으로 접속되는 구동 트랜지스터와, 주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 제1스위칭 트랜지스터와, 제1전극과 제2전극을 구비하고, 상기 제1전극에 상기 구동 트랜지스터의 상기 게이트 전극이 접속되는 용량소자와, 상기 용량소자의 상기 제2전극에 접속되는 신호선과, 휘도전위와 그 휘도전위의 기준을 나타내는 기준전위를 상기 신호선에 공급하는 신호선 구동회로와, 상기 구동 트랜지스터의 상기 소스 전극과 상기 드레인 전극의 다른쪽의 전극의 전위를 제어하는 전원 공급회로를 구비한다.
또한, 본 발명에 따른 화상표시장치는, 발광소자와, 상기 발광소자의 일단에 전기적으로 접속되는 구동 트랜지스터와, 상기 구동 트랜지스터에 접속되는 용량소자를 갖는 화소를 복수 구비하고, 1화소의 면적(S1)에 대한 1화소당에 차지하는 구동 트랜지스터의 면적(S2)의 비율(S2/S1), 및/또는 1화소의 면적(S1)에 대한 1화소당에 차지하는 용량소자의 면적(S3)의 비율(S3/S1)이 0.05이상이다.
또, 본 발명에 따른 화상표시장치의 구동방법은, 발광소자와, 게이트 전극과 소스 전극과 드레인 전극을 갖고 상기 발광소자가 상기 소스 전극과 상기 드레인 전극의 한쪽의 전극에 전기적으로 접속되는 구동 트랜지스터와, 주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터를 구비한 화상표시장치의 구동방법에 있어서, 상기 스위칭 트랜지스터의 상기 게이트 전극의 전위를 제어함으로써 상기 스위칭 트랜지스터를 온으로 설정하고, 또한 상기 구동 트랜지스터의 상기 소스 전극과 상기 드레인 전극 중 다른쪽의 전극의 전위를 제어함으로써 상기 구동 트랜지스터를 오프로 설정한 상태에서, 상기 각 화소의 구동 트랜지스터의 상기 게이트 전극에, 전위를 공급하는 제1의 공정과, 상기 스위칭 트랜지스터의 상기 게이트 전극의 전위를 제어함으로써 상기 스위칭 트랜지스터를 온으로 설정하고, 또한 상기 구동 트랜지스터의 상기 다른쪽의 전극의 전위를 제어함으로써 상기 구동 트랜지스터를 온 으로 설정하는 것으로, 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값보다 높게 하고, 그 후, 상기 구동 트랜지스터의 게이트 전극으로부터 상기 스위칭 트랜지스터를 통해서 상기 구동 트랜지스터의 상기 다른쪽의 전극에 전류를 공급함으로써 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제2의 공정을 포함한다.
또 본 발명에 따른 화상표시장치의 구동방법은, 발광소자와, 게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 발광소자가 상기 소스 전극과 상기 드레인 전극 중 한쪽의 전극에 전기적으로 접속되는 구동 트랜지스터와, 주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터를 갖는 복수의 화소를 구비한 화상표시장치의 구동방법에 있어서, 상기 발광소자 및 상기 스위칭 트랜지스터를 통해서 각 화소의 상기 구동 트랜지스터의 상기 게이트 전극에 전위를 공급하는 리셋공정에서, 상기 발광소자의 양단에 인가되는 전위차가, 상기 발광소자 중에 전류가 흐르기 시작하는 상기 발광소자의 제1임계값 전압 이상, 상기 발광소자가 발광하기 시작하는 상기 발광소자의 제2임계값 전압(V) 이하인 것을 특징으로 한다.
발명의 효과
본 발명에 따르면, 리셋공정에 있어서, 발광소자에 전류가 흐르고, 또한 발광소자를 비발광으로 하는 소정의 전위를 공급하도록 한 것으로부터, 발광소자를 통해서 구동 트랜지스터의 게이트 전극의 전위를 리셋해도, 발광소자가 쓸데없이 발광하는 시간을 저감할 수 있고, 종래와 비교해서 콘트라스트를 향상시킬 수 있다고 하는 효과를 갖는다.
또한, 본 발명에 따르면, 1화소당의 트랜지스터수를 2개, 혹은 3개까지 저감해도, 구동 트랜지스터의 구동 임계값을 검출·보상할 수 있고, 정밀도를 높일 수 있다고 하는 효과를 갖는다.
또 본 발명에 따르면, 1화소당의 구동 트랜지스터에 차지하는 면적, 혹은, 1화소당의 용량소자의 면적을 5%이상으로 크게 할 수 있다. 따라서, 구동 트랜지스터의 저항을 작게 해서 화상표시장치의 소비전력을 작게 할 수 있다. 또 1화소의 면적이 7000㎛2∼50000㎛2로 작을 경우라도, 용량소자의 용량을 적절한 크기로 확보하기 쉬워진다.
도 1은, 본 발명의 실시형태1에 따른 화상표시장치의 전체구성을 나타내는 도면이다.
도 2는, 실시형태1에 따른 화상표시장치의 동작을 설명하기 위해서, 각 구성 요소의 전위 변동의 상태를 나타내는 타임차트이다.
도 3a는, 실시형태1에 따른 화상표시장치의 리셋공정을 나타내는 도면이다.
도 3b는, 실시형태1에 따른 화상표시장치의 임계값 전압 검출공정을 나타내는 도면이다.
도 3c는, 실시형태1에 따른 화상표시장치의 데이터 기입공정을 나타내는 도면이다.
도 3d는, 실시형태1에 따른 화상표시장치의 발광공정을 나타내는 도면이다.
도 4는, 도 3a에 나타낸 제1스위칭소자(13)가 온 상태로 되고나서의 과도응답 특성을 나타내는 도면이다.
도 5는, 도 1의 화상표시장치의 확대 평면도이다.
도 6은, 본 발명의 실시형태2에 따른 화상표시장치의 전체구성을 나타내는 도면이다.
도 7은, 실시형태2에 따른 화상표시장치의 동작을 설명하기 위해서, 각 구성 요소의 전위 변동의 상태를 나타내는 타임차트이다.
도 8a는, 실시형태2에 따른 화상표시장치의 제1리셋공정을 나타내는 도면이다.
도 8b는, 실시형태2에 따른 화상표시장치의 준비공정을 나타내는 도면이다.
도 8c는, 실시형태2에 따른 화상표시장치의 임계값 전압 검출공정을 나타내는 도면이다.
도 8d는, 실시형태2에 따른 화상표시장치의 데이터 기입공정을 나타내는 도면이다.
도 8e는, 실시형태2에 따른 화상표시장치의 제2리셋공정을 나타내는 도면이다.
도 8f는, 실시형태2에 따른 화상표시장치의 발광공정을 나타내는 도면이다.
도 9는, 도 6의 화상표시장치의 확대 평면도이다.
도 10은, 본 발명의 실시형태3에 따른 화상표시장치의 전체구성을 나타내는 도면이다.
도 11은, 실시형태3에 따른 화상표시장치의 동작을 설명하기 위해서, 각 구성 요소의 전위 변동의 상태를 나타내는 타임차트이다.
도 12a는, 실시형태3에 따른 화상표시장치의 임계값 전압 검출공정을 나타내는 도면이다.
도 12b는, 실시형태3에 따른 화상표시장치의 데이터 기입공정을 나타내는 도면이다.
도 12c는, 실시형태3에 따른 화상표시장치의 리셋공정을 나타내는 도면이다.
도 12d는, 실시형태3에 따른 화상표시장치의 발광공정을 나타내는 도면이다.
도 13a는, 실시형태4에 따른 화상표시장치의 주요부의 구성을 나타내는 도면이다.
도 13b는, 실시형태4에 따른 화상표시장치의 동작을 설명하기 위한 타임챠트이다.
도 14a는, 실시형태5에 따른 화상표시장치의 주요부의 구성을 나타내는 도면이다.
도 14b는, 실시형태5에 따른 화상표시장치의 동작을 설명하기 위한 타임챠트이다.
도 15a는, 종래의 화상표시장치의 주요부(1화소분)의 구성을 나타내는 도면이다.
도 15b는, 종래의 화상표시장치의 동작을 설명하는 타임차트이다.
도 16a는, 발광소자(유기 EL소자)에 있어서의 전류-전압특성을 나타내는 도면이다.
도 16b는, 발광소자(유기 EL소자)에 있어서의 휘도-전압특성을 나타내는 도면이다.
도 17은, 도 15a에 나타낸 스위칭소자(109) 및 드라이버소자(108)가 온 상태로 되고나서의 과도응답 특성을 나타내는 도면이다.
도 18a는, 종래의 2TFT 구성의 화상표시장치의 주요부(1화소분)의 구성을 나타내는 도면이다.
도 18b는, 종래의 2TFT 구성의 화상표시장치의 동작을 설명하는 타임차트이다.
도 19a는, 도 18a에 나타낸 화상표시장치의 준비공정을 나타내는 도면이다.
도 19b는, 도 18a에 나타낸 화상표시장치의 임계값 전압 검출공정을 나타내는 도면이다.
도 19c는, 도 18a에 나타낸 화상표시장치의 데이터 기입공정을 나타내는 도면이다.
도 19d는, 도 18a에 나타낸 화상표시장치의 발광공정을 나타내는 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
1, 20, 50 : 화소회로
6 : 정전위 공급회로
8 : 전원 공급회로
10, 27, 57 : 발광소자
11 : 제2스위칭소자
12, 28, 58 : 드라이버소자
13 : 제1스위칭소자
25, 55 : 제1전원 공급회로
26, 56 : 제2전원 공급회로
29, 59 : 스위칭소자
이하에, 본 발명에 따른 화상표시장치의 실시형태를 도면에 기초해서 상세하게 설명한다. 또한, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다.
도 1은, 본 발명의 실시형태1에 따른 화상표시장치의 전체구성을 나타내는 도면이다. 도 1에 나타내는 화상표시장치는, 콘트라스트를 향상시키기 위해 리셋공정에서의 발광을 방지하는 기능을 구비하고, 행렬상으로 배치된 복수의 화소회로(1)와, 복수의 화소회로(1)에 대하여 복수의 신호선(2)을 통해서 후술하는 휘도신호를 공급하는 신호선 구동회로(3)와, 휘도신호를 공급하는 화소회로(1)를 선택하기 위한 주사신호를 복수의 주사선(4)을 통해서 화소회로(1)에 공급하는 주사선 구동회로(5)를 구비한다.
또한, 화상표시장치는, 화소회로(1) 내에 구비되는 발광소자(10)(후술)의 애노드에 대하여 일정한 온 전위를 공급하는 정전위 공급회로(6)와, 화소회로(1) 내에 구비되는 제2스위칭소자(11)(후술)의 구동을 제어선(9)을 통해서 제어하는 구동제어회로(7)와, 드라이버소자(12)의 소스 전극에, 리셋공정에서 온 전위, 그 밖의 공정에서 0전위를 공급하는 전원 공급회로(8)를 구비한다.
화소회로(1)는, 애노드가 정전위 공급회로(6)와 전기적으로 접속된 발광소자(10)와, 발광소자(10)의 캐소드에 한쪽의 전극이 접속된 제2스위칭소자(11)와, n형의 박막 트랜지스터에 의해 형성되고, 드레인 전극이 제1스위칭소자(13)의 다른쪽의 전극에 접속되며, 소스 전극이 전원 공급회로(8)와 전기적으로 접속된 드라이버소자(12)와, 드라이버소자(12)를 형성하는 박막 트랜지스터의 게이트·드레인간의 도통상태를 제어하는 제1스위칭소자(13)에 의해 형성된 임계값 전위 검출부(14)를 구비한다.
발광소자(10)는, 전류주입에 의해 발광하는 기구를 갖고, 예를 들면 유기 EL소자에 의해 형성된다. 유기 EL소자는, Al, Cu, ITO(Indium Tin Oxide) 등에 의해 형성된 애노드층 및 캐소드층과, 애노드층과 캐소드층 사이에 프탈시아닌, 트리스알루미늄 착체, 벤조퀴놀리노레이토, 베릴륨 착체 등의 유기계의 재료에 의해 형성된 발광층을 적어도 구비한 구조를 갖고, 발광층에 주입된 정공과 전자가 발광 재결합함으로써 빛을 발생시키는 기능을 갖는다.
제2스위칭소자(11)는, 발광소자(10)와 드라이버소자(12) 사이의 도통을 제어하는 기능을 갖고, 본 실시형태1에서는, n형의 박막 트랜지스터에 의해 형성된다. 즉, 박막 트랜지스터의 드레인 전극과 소스 전극이 각각 발광소자(10), 드라이버소자(12)에 접속되는 한편으로, 게이트 전극이 구동제어회로(7)와 전기적으로 접속된 구성을 갖고, 구동제어회로(7)에 공급되는 전위에 기초하여 발광소자(10)와 드라이버소자(12) 사이의 도통상태를 제어하고 있다.
드라이버소자(12)는 발광소자(10)에 흐르는 전류를 제어하기 위한 기능을 갖는다. 구체적으로는, 드라이버소자(12)는 제1단자와 제2단자 사이에 인가되는 구동 임계값 이상의 전위차에 따라서 발광소자(10)에 흐르는 전류를 제어하는 기능을 갖는다. 본 실시형태1에서는, 드라이버소자(12)는 n형의 박막 트랜지스터에 의해 형성되어, 제1단자에 상당하는 게이트 전극과, 제2단자에 상당하는 소스 전극 사이에 인가되는 전위차에 따라서 발광소자(10)의 발광 휘도를 제어하고 있다.
정전용량(15)은, 신호선 구동회로(3)와 조합됨으로써 휘도전위/기준전위 공급부(16)를 형성한다. 이 휘도전위/기준전위 공급부(16)는 휘도전위 공급수단으로서, 드라이버소자(12)의 구동 임계값에 대응한 전위차(이하, 「임계값 전압」이라고 칭한다)를 검출하는 기능과, 기준전위를 공급하는 기능을 갖는다.
임계값 전위 검출부(14)는 드라이버소자(12)의 임계값 전압을 검출하기 위한 것이다. 본 실시형태1에서는, 임계값 전위 검출부(14)는 n형의 박막 트랜지스터인 제1스위칭소자(13)에 의해 형성되어 있다. 즉, 제1스위칭소자(13)는 박막 트랜지스터의 한쪽의 소스/드레인 전극이 드라이버소자(12)의 드레인 전극에 접속되고, 다른쪽의 소스/드레인 전극이 드라이버소자(12)의 게이트 전극에 접속되며, 박막 트랜지스터의 게이트 전극이 주사선 구동회로(5)에 전기적으로 접속된 구성을 갖는다. 따라서, 임계값 전위 검출부(14)는, 주사선 구동회로(5)에 공급되는 전위에 기초해서 제1스위칭소자(13)를 구성하는 박막 트랜지스터의 게이트·드레인간을 도 통시키는 기능을 갖고, 게이트·드레인간을 도통시켰을 때에 임계값 전압을 검출하는 기능을 갖는다.
도 2는 동작시에 있어서의 본 실시형태1에 따른 화상표시장치의 각 구성요소의 전위 변동의 상태를 나타내는 타임차트이다. 도 2에 있어서, 주사선(n-1)은, 전단계에 위치하는 화소회로(1)에 대응한 주사선 및 제어선의 타임차트를 참고를 위해서 나타낸 것이다. 도 3a∼도 3d는, 도 2에 나타내는 기간(t1)∼기간(t4)에 대응한 화소회로(1)의 상태를 나타낸 도면이다.
우선, 과거의 발광시에 드라이버소자(12)의 게이트 전극에 인가된 전위를 리셋하는 리셋공정이 행하여진다. 구체적으로는, 도 2의 기간(t1) 및 도 3a에 나타내는 바와 같이, 전원 공급회로(8), 구동제어회로(7) 및 주사선(4)(주사선 구동회로(5))의 전위가 온 전위로 변화된다. 또한, 정전위 공급회로(6)의 전위는, 항상 일정한 온 전위로 되어 있다. 한편, 신호선(2)의 전위는 VDL로 되어 있다.
즉, 도 3a에 나타내는 바와 같이, 제2스위칭소자(11) 및 제1스위칭소자(13)는 온 상태로 되어 있다. 한편, 드라이버소자(12)는 전원 공급회로(8)의 전위가 온 전위이기 때문에 오프 상태로 되어 있다. 따라서, 정전용량(15)을 형성하는 제1전극(17)의 전위는, 정전위 공급회로(6)로부터 발광소자(10)의 애노드측에 공급되는 전위로부터, 발광소자(10) 내에 있어서의 전압강하 분을 뺀 값으로 된다. 일반적으로 정전위 공급회로(6)로부터 공급되는 온 전위는 충분히 높은 값을 갖기 때문에 제1전극(17)의 전위(즉, 드라이버소자(12)의 게이트 전극의 전위)는 임계값 전압(Vth)보다 높은 값인 Vr로 유지되게 된다.
한편, 도 2에 나타내는 바와 같이 신호선(2)의 전위가 VDL로 되어 있기 때문에 정전용량(15)을 형성하는 다른쪽의 전극인 제2전극(18)의 전위는 VDL로 된다. 따라서, 도 2의 기간(t1) 및 도 3a에 나타내는 공정에 있어서, 제1전극(17)에 대해서는 Vr(>Vth)의 전위가 공급되고, 제2전극(18)에 대해서는 전위 VDL이 공급된다.
도 4는, 도 3a에 나타내는 제1스위칭소자(13)가 온 상태(드라이버소자(12): 오프 상태)로 되고나서의 과도응답 특성을 나타내는 도면이다. 즉, 동 도면에는, 발광소자(10)의 캐소드의 전위(Va')와, 드라이버소자(12)의 게이트 전극(제1전극(17))의 전위 Vr(>Vth)과, 발광소자(10)를 흐르는 전류(id_OLED')의 과도응답 특성이 도시되어 있다.
이 도면으로부터 알 수 있는 바와 같이, 시간=0.00에서 제1스위칭소자(13)가 온 상태(드라이버소자(12)가 오프 상태)로 되면, 전위(Vr)가 상승함과 아울러, 전위(Va')가 조금 저하한 후, 상승한다.
여기에서, 실시형태1에 있어서는, 전위(Va')가 조금 저하했을 경우에 있어서의 발광소자(10)의 애노드-캐소드간의 전위차(정전위 공급회로(6)로부터의 온 전위와 전위(Va')의 차이)가, 상술한 임계값 전압(Vth,i-v)(도 14a)이상이며, 임계값 전압(Vth,L-v)(도 14b)미만이 되도록, 다음의 (1)식의 파라미터 Cs 및 COLED가 설정되어 있다. 파라미터(Cs)는 정전용량(15)의 값이다. 파라미터(COLED)는 발광소자(10)의 정전용량 성분이다.
V th,L-v >(C s /(C s +C OLED ))·V th,i-v (1)
따라서, 실시형태1에 있어서는, 리셋공정에서 발광소자(10)의 애노드-캐소드간의 전위차가 임계값 전압(Vth,i-v)(도 14a)이상이며, 임계값 전압(Vth,L-v)미만이기 때문에, 도 4에 나타낸 바와 같이 약간 전류(id_OLED')가 흐르지만, 발광하지 않는다.
다음에, 도 2의 기간(t2) 및 도 3b에 나타내는 바와 같이, 전원 공급회로(8)의 전위가 온 전위로부터 0전위로 된다. 또한, 구동제어회로(7)의 전위가 온 전위로부터 오프 전위로 되어서 제2스위칭소자(11)가 오프 상태로 된다. 또한, 주사선(4)의 전위가 온 전위로 유지되어서 제1스위칭소자(13)가 온 상태를 유지한다. 또한 신호선(2)의 전위가 0전위로 유지된다.
우선, 제1전극(17)의 전위의 변화에 대해서 설명한다. 상술한 바와 같이 드라이버소자(12)가 온 상태로 변화되기 때문에 드라이버소자(12)에 있어서 게이트 전극과 드레인 전극이 전기적으로 접속되게 된다. 한편으로, 이미 서술한 바와 같이 앞공정까지 드라이버소자(12)의 게이트 전극에는 임계값 전압(Vth)보다 높은 값인 Vr이 유지되어 있고, 소스 전극에는 전원 공급회로(8)에 의해 전위(VDL)가 공급되기 때문에, 게이트·소스간 전위차는 Vr로 되고, 드라이버소자(12)는 온 상태로 되어 있다.
따라서, 드라이버소자(12)에 관해서, 게이트 전극으로부터 제1스위칭소자(13)를 통해서 드레인 전극, 소스 전극의 각각이 도통된 상태로 되고, 게이트 전극에 유지된 전하에 기초해서 전류(i)가 흐르게 된다. 이러한 전류(i)는, 드라이버소자(12)가 오프 상태가 될 때까지 흐르게 되기 때문에, 최종적으로는 드라이버소자(12)에 있어서의 게이트·소스간 전위차는 임계값 전압(Vth)과 같은 값으로 되고, 소스 전극은 0전위를 유지하기 때문에 드라이버소자(12)의 게이트 전극의 전위, 즉 제1전극(17)의 전위는 Vth로 된다. 한편, 제2전극(18)의 전위는 신호선(2)을 통해서 공급되는 VDL로 된다. 또한, 기간(t2)은 예를 들면 비정질 실리콘에 의한 박막 트랜지스터와 같은 이동도가 낮은 소자를 드라이버소자로서 이용할 경우에 설치하는 것이 바람직하고, 폴리실리콘과 같이 이동도가 높은 것은, 이 기간(t2)을 설치하지 않아도 동작시키는 것이 가능하다.
다음에, 도 2의 기간(t3) 및 도 3c에 나타내는 바와 같이, 신호선 구동회로(3)로부터 신호선(2)을 통해서 휘도전위(Vdata)가 공급된다. 이 때에 게이트 전극의 전위는 다시 Vth보다 높아지고, 제1스위칭소자(13) 및 드라이버소자(12)를 통해서 전류가 흐르고, 다시 드라이버소자(12)의 게이트 전극의 전위는 Vth로 된다. 최후에, 발광공정에 있어서 도 2의 기간(t4) 및 도 3d에 나타내는 바와 같이, 신호선 구동회로(3)로부터 신호선(2)을 통해서 기준전위(VDH)가 공급됨으로써, 제1전극(17)의 전위가 Vth-Vdata+VDH로 되고, 발광소자(10)에 전류(id)(=(β/2)(VDH-Vdata)2)가 흘러 발광소자(10)가 발광한다. 또한 β는, 드라이버소자(12)의 캐리어의 이동도에 비례하는 값이며, 그 화소의 드라이버소자(12)에 고유의 값이다.
이상 설명한 바와 같이, 실시형태1에 따르면, 과거의 발광시에 드라이버소자(12)의 제1단자(게이트 전극)에 인가된 전위를 리셋하는 리셋공정에 있어서, 발광소자(10)에 전류가 흐르고 또한 발광되지 않는 소정범위 내의 전위차를 생기게 하는 전위를 각 부에 공급하는 것으로 했으므로, 리셋공정에서 발광하지 않고, 콘트라스트를 향상시킬 수 있다.
도 5는 실시형태1의 화상표시장치의 확대 평면도이다. 특히 도 5는 발광소자(10)의 하부전극(비표시)으로부터 아래의 층의 레이아웃을 나타내고 있다. 하나의 화소 내에 3개의 TFT(드라이버소자(12), 제1스위칭소자(13), 제2스위칭소 자(11))와, 정전용량(15)이 표시되어 있다. 각 소자를 구성하는 층은, 하층으로부터 순서대로, 하부 전극층(도면 중, 도트 패턴으로 칠해진 영역)과, 절연층(도면 중, 검게 칠해진 부분 이외의 영역)과, 활성층(도면 중, 사선으로 칠해진 영역)과, 상부 전극층(도면 중, 실선으로 둘러싸이고 또한 칠해지지 않은 영역)으로 구성되어 있다. 또한, 도면 중의 단자(LT)에는, 발광소자(10)의 일단이 접속된다.
하부 전극층은 기판 상에 형성되어, 드라이버소자(12)의 게이트 전극과, 제1스위칭소자(13)의 게이트 전극(주사선(4))과, 제2스위칭소자(11)의 게이트 전극(제어선(9))과, 전원 공급회로(8)에 접속되는 전원선(GL)과, 정전용량(15)의 제1전극(17)을 포함하고 있다. 절연층은, 하부 전극층 상의 2개의 개구(도면 중, 검게 칠해진 부분)를 제외한 전체면에 형성되어 있다. 이 절연층은, 3개의 TFT에 있어서는 게이트 절연막으로서 기능하고, 정전용량(15)에 있어서는 유전체층으로서 기능한다. 활성층은 절연층 상에 형성되어, 3개의 TFT의 활성층을 포함하고 있다. 상부 전극층은 활성층 상에 형성되어, 3개의 TFT의 소스/드레인 전극과, 정전용량(15)의 제2전극(18)과, 신호선(2)을 포함하고 있다.
또 전기 절연층은, 전원 공급회로(8)에 접속되는 전원선(GL)과 드라이버소자(12)의 소스 전극을 접속하는 개구와, 정전용량(15)의 제1전극(17) 및 드라이버소자(12)의 게이트 전극과 제1스위칭소자의 드레인 전극과 접속하는 개구를 갖고 있고, 이들의 개구로 상하의 층과 도통을 취하고 있다.
또한, 각 층의 구성재료로서, 하부 전극층과 상부 전극층은 알루미늄 또는 그 합금 등을 사용하고, 절연막층은 실리콘 질화막, 실리콘 산화막, 또는 그들의 혼합물 등을 사용하고, 활성층은 비정질 실리콘, 다결정 실리콘 등을 사용할 수 있다.
동 도면을 보고 알 수 있는 바와 같이, 본 실시형태1에 있어서는, 임계값 전압(Vth)의 보상을 3TFT에 의해서 실현할 수 있기 때문에, 그만큼 1화소의 레이아웃에 여유가 생기고, 드라이버소자(12)나 정전용량(15)의 면적이 크게 되어 있다. 따라서, 드라이버소자(12)의 저항을 작게 해서 화상표시장치의 소비전력을 작게 할 수 있다. 특히 드라이버소자(12)가, 저항이 큰 비정질 실리콘 트랜지스터에 의해 형성되어 있을 경우, 그 효과가 크다. 또 본 실시형태1에 따르면, 1화소당의 크기가 7000㎛2∼50000㎛2로 매우 작은 경우라도, 정전용량(15)의 용량을 적당한 크기로 확보할 수 있다.
또한, 1화소의 면적(S1)에 대한 1화소당에 차지하는 드라이버소자(12)의 면적(S2)의 비율(S2/S1) 및/또는 1화소의 면적(S1)에 대한 1화소당에 차지하는 정전용량(15)의 면적(S3)의 비율(S3/S1)이 0.05이상(바람직하게는 0.07이상, 보다 바람직하게는 0.1이상이다.)으로 설정하는 것이 바람직하다. 본 실시형태1에 있어서는 1화소당의 크기 51㎛×153㎛에 있어서, S2/S1을 0.1, S3/S1을 0.12정도 확보하고 있다.
또 S2/S1 및 S3/S1은 0.25이하인 것이 바람직하다. S2나 S3가 지나치게 크면 다른 회로가 점유할 수 있는 면적이 작아져, 회로 배치가 번잡해지기 때문이다.
또 드라이버소자(12)에는 제1 및 제2스위칭소자(13, 11)보다 대전류가 흐르기 때문에, 각 제1 및 제2스위칭소자(13, 11)의 면적(S4)에 대한 드라이버소자의 면적(S2)의 비율(S2/S4)을 2∼10(보다 바람직하게는 5∼10)으로 설정하는 것이 바람직하다.
또, 면적(S1)이란, 각 화소를 같은 면적으로 구분하는 경계선에 의해 둘러싸여지는 면적을 말한다. 또 면적(S2)이란, 드라이버소자(12)의 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극에 끼워진 활성층의 총합의 면적을 말한다. 또한, 소스 전극 및 드레인 전극이란, 이들 전극을 구성하는 전극층 중, 활성층과 접하는 영역을 말한다. 또 면적(S3)이란, 정전용량(15)의 제1전극(17)과 제2전극(18)이 대향하는 영역의 면적을 말한다. 또 면적(S4)이란 각 스위칭소자(11, 13)의 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극에 끼워진 활성층의 총합의 면적을 말한다.
그런데, 상술한 실시형태1에서는, 도 1에 나타내는 바와 같이, 화소회로(1)에 3개의 박막 트랜지스터(제2스위칭소자(11), 드라이버소자(12) 및 제1스위칭소자(13))를 갖는 3TFT 구성의 리셋공정에서 발광을 방지하는 기능을 적용한 예에 대해서 설명했지만, 1개의 화소회로에 2개의 박막 트랜지스터를 갖는 2TFT 구성에 따른 기능을 적용해도 좋다. 이하에서는, 이 예를 실시형태2로서 설명한다.
도 6은, 본 발명의 실시형태2에 따른 화상표시장치의 전체구성을 나타내는 도면이다. 도 6에 나타내는 화상표시장치는, 도 1에 나타낸 화상표시장치와 마찬가지로 해서, 콘트라스트를 향상시키기 위해 리셋공정에서의 발광을 방지하는 기능을 구비하고, 행렬상으로 배치된 복수의 화소회로(20)와, 복수의 화소회로(20)에 대하여 복수의 신호선(21)을 통해서 후술하는 휘도신호를 공급하는 신호선 구동회로(22)와, 화소회로(20)에 대하여 복수의 주사선(23)을 통해서 휘도신호를 공급하는 화소회로(20)를 선택하기 위한 주사신호를 공급하는 주사선 구동회로(24)를 구비한다. 이 화상표시장치는 2TFT 구성으로 되어 있다.
또한, 화상표시장치는, 화소회로(20) 내에 구비되는 발광소자(27)(후술)의 애노드에 대하여, 리셋시에 온 전위를 공급하는 제1전원 공급회로(25)와, 드라이버소자(28)의 소스 전극에, 리셋공정에서 온 전위, 그 밖의 공정에서 0전위 혹은 부전위를 공급하는 제2전원 공급회로(26)를 구비한다.
화소회로(20)는, 애노드측이 제1전원 공급회로(25)와 전기적으로 접속된 발광소자(27)와, 소스 전극이 제2전원 공급회로(26)와 전기적으로 접속된 드라이버소자(28)와, 드라이버소자(28)를 형성하는 박막 트랜지스터의 게이트·드레인간의 도통상태를 제어하는 스위칭소자(29)에 의해 형성된 임계값 전위 검출부(30)를 구비한다.
발광소자(27)는 전류주입에 의해 발광하는 기구를 갖고, 예를 들면 유기 EL소자에 의해 형성된다. 드라이버소자(28)는 발광소자(27)에 흐르는 전류를 제어하기 위한 기능을 갖는다. 구체적으로는, 드라이버소자(28)는 제1단자와 제2단자의 사이에 인가되는 구동 임계값 이상의 전위차에 따라서 발광소자(27)에 흐르는 전류 를 제어하는 기능을 갖고, 이러한 전위차가 인가되는 동안, 발광소자(27)에 대하여 전류를 계속해서 흘려보내는 기능을 갖는다. 본 실시형태2에서는, 드라이버소자(28)는 n형의 박막 트랜지스터에 의해 형성되고, 제1단자에 상당하는 게이트 전극과, 제2단자에 상당하는 소스 전극 사이에 인가되는 전위차에 따라서 발광소자(27)를 제어하고 있다.
정전용량(31)은, 신호선 구동회로(22)와 조합됨으로써 휘도전위/기준전위 공급부(32)를 형성한다. 이 휘도전위/기준전위 공급부(32)는, 휘도전위 공급수단으로서 발광소자(27)의 휘도에 대응한 발광휘도전압을 공급하는 기능과, 기준전위를 공급하는 기능을 갖는다.
도 7은, 동작시에 있어서의 본 실시형태2에 따른 화상표시장치의 각 구성 요소의 전위 변동의 상태를 나타내는 타임차트이다. 도 7에 있어서, 주사선(n-1)은, 전단계에 위치하는 화소회로(20)에 대응한 주사선 및 제어선의 타임차트를 참고하기 위해서 나타낸 것이다. 도 8a는, 도 7에 나타내는 기간(t1∼t6) 중 기간(t1), 즉 리셋공정에 대응한 화소회로(20)의 상태를 나타낸 도면이다.
우선, 과거의 발광시에 드라이버소자(28)의 게이트 전극에 인가된 전위를 리셋하는 제1리셋공정이 행하여진다. 구체적으로는, 도 7의 기간(t1) 및 도 8a에 나타내는 바와 같이, 제1전원 공급회로(25) 및 제2전원 공급회로(26)의 전위가 VDD로 되고, 주사선(23)(주사선 구동회로(24))의 전위가 온 전위로 된다.
즉, 도 8a에 나타내는 바와 같이, 스위칭소자(29)는 온 상태로 되어 있다. 한편, 드라이버소자(28)는 제2전원 공급회로(26)의 전위가 VDD이기 때문에, 오프 상태로 되어 있다. 따라서, 정전용량(31)을 형성하는 제1전극(33)의 전위는, 제1전원 공급회로(25)로부터 발광소자(27)의 애노드에 공급되는 전위(VDD)로부터, 발광소자(27) 내에 있어서의 전압 강하분(VOLED)을 뺀 값으로 된다. 일반적으로 제1전원 공급회로(25)로부터 공급되는 전위(VDD)는 충분히 높은 값을 갖기 때문에 제1전극(33)의 전위(즉, 드라이버소자(28)의 게이트 전극의 전위)는, 임계값 전압(Vth)보다 높은 값인 (VDD-VOLED)로 유지되게 된다.
한편으로, 도 7에 나타내는 바와 같이 신호선(21)의 전위가 VDL로 되어 있기 때문에, 정전용량(31)을 형성하는 다른쪽의 전극인 제2전극(34)의 전위는 VDL로 된다. 따라서, 도 7의 기간(t1) 및 도 8a에 나타내는 공정에 있어서, 제1전극(33)에 대해서는 전위(VDD-VOLED)가 공급되고, 제2전극(34)에 대해서는 전위(VDL)가 공급된다.
도 8a에 있어서는, 스위칭소자(29)가 온 상태(드라이버소자(28)가 오프 상태)로 되면, 전위(VDD-VOLED)가 상승함과 아울러 발광소자(27)의 캐소드의 전위인 전위(Va)가 약간 저하된 후, 상승한다.
여기에서, 발광소자(27)는, 도 16a에 나타낸 바와 같이, 임계값 전압(Vth,i-v) 이상의 전위차(애노드-캐소드간 전위차)가 생김으로써 전류가 흐른다고 하는 전류-전압특성을 갖고 있다. 또한, 발광소자(27)는, 도 16b에 나타낸 바와 같이, 임계값 전압(Vth,L-v) 이상의 전위차(애노드-캐소드간 전위차)가 생김으로써 발광(휘도>0)한다고 하는 휘도-전압특성을 갖고 있다.
또한, 임계값 전압(Vth,i-v)은, 임계값 전압(Vth,L-v)보다 낮은 값으로 되어 있다. 따라서, 발광소자(27)의 애노드-캐소드간의 전위차가, 임계값 전압(Vth,L-v)이상일 경우에는, 발광소자(27)에 전류가 흐름과 아울러 발광한다고 하는 상태로 된다. 또한, 발광소자(27)의 애노드-캐소드간의 전위차가, 임계값 전압(Vth,i-v)이상 임계값 전압(Vth,L-v)미만인 경우에는, 발광소자(27)에 전류가 흐르지만, 발광하지 않는다고 하는 상태로 된다.
도 8a의 경우, 전위(Va)가 조금 저하했을 경우에 있어서의 발광소자(27)의 애노드-캐소드간의 전위차(제1전원 공급회로(25)로부터의 전위(VDD)와 전위(Va)의 차)가, 상술한 임계값 전압(Vth,i-v)(도 16a)이상이며, 임계값 전압(Vth,L-v)(도 16b)미만으로 되도록, 상기한 (1)식의 파라미터(Cs) 및 파라미터(COLED)가 설정되어 있다. 본 실시형태2의 경우, 파라미터(Cs)는 정전용량(31)의 값이다. 파라미터(COLED)는 발광소자(27)의 정전용량 성분이다.
따라서, 도 8a에 있어서는, 제1리셋공정에서 발광소자(27)의 애노드-캐소드 간의 전위차가 임계값 전압(Vth,i-v)(도 16a)이상이며, 임계값 전압(Vth,L-v)미만이기 때문에, 전류(id_OLED)가 흐르지만 발광하지 않기 때문에 콘트라스트가 향상된다.
다음에, 도 7의 기간(t2) 및 도 8b에 나타내는 바와 같이, 준비공정에서 제1전원 공급회로(25)의 전위가 -VE(<Vth)이며, 신호선(21)의 전위가 VDH이며, 제2전원 공급회로(26)의 전위가 VDD전위이며, 주사선(23)의 전위가 오프 전위이면, 드라이버소자(28)의 게이트 전극의 전위는 VDD-VOLED(발광소자(27)의 전압 강하분)+VDH-VDL로 되고, 드라이버소자(28)의 임계값 전압(Vth)보다 높아진다. 또한, 스위칭소자(29)는 오프 상태이다. 이것에 의해, 드라이버소자(28)가 온 상태로 되어 전류(i)가 흐른다.
다음에, 도 7의 기간(t3) 및 도 8c에 나타내는 바와 같이, 임계값 전압 검출공정에서, 제1전원 공급회로(25)의 전위가 0전위이며, 신호선(21)의 전위가 VDH이며, 제2전원 공급회로(26)의 전위가 0전위이며, 주사선(23)의 전위가 온 전위이면, 스위칭소자(29)가 온 상태로 된다. 이것에 의해, 스위칭소자(29) 및 드라이버소자(28)를 통해서 전류(i)가 흐른다.
다음에, 도 7의 기간(t4) 및 도 8d에 나타내는 바와 같이, 데이터 기입공정에서, 제1전원 공급회로(25)의 전위가 0전위이며, 신호선(21)으로부터 휘도전위(VDATA)가 공급되어, 제2전원 공급회로(26)의 전위가 0전위이며, 주사선(23)의 전 위가 온 전위이면, 스위칭소자(29)가 온 상태로 된다. 이것에 의해, 드라이버소자(28)의 게이트 전극의 전위는, α(VDATA-VDH)+Vth로 된다. 또한, α는 Cs/(Cs+COLED)이다.
여기서, 발광소자(27)의 캐소드 전극의 전위는, 스위칭소자(29)가 온 상태로 되어 있기 때문에 드라이버소자(28)의 게이트 전극의 전위와 동 전위이다.
다음에, 도 7의 기간(t5) 및 도 8e에 나타내는 바와 같이, 제2리셋공정에서, 제1전원 공급회로(25)의 전위가 -VE이며, 신호선(21)의 전위가 VDH이며, 제2전원 공급회로(26)의 전위가 -VE이며, 주사선(23)의 전위가 오프 전위이면, 스위칭소자(29)가 오프 상태로 된다. 이것에 의해, 드라이버소자(28)의 게이트 전극의 전위는 (1-α)(VDH-VDATA)+Vth로 된다. 이 기간(t5)에 의해, 발광소자(27)의 캐소드의 전위는 -VE로 되고 리셋된다.
다음에, 도 7의 기간(t6) 및 도 8f에 나타내는 바와 같이, 발광공정에서 제1전원 공급회로(25)의 전위가 VDD이며, 신호선(21)의 전위가 VDH이며, 제2전원 공급회로(26)의 전위가 0전위이며, 주사선(23)의 전위가 오프 전위이면, 발광소자(27)에 전류(id)(=(β/2)((1-α)(VDH-Vdata))2)가 흘러 발광소자(27)가 발광한다. 여기에서, 전류(id)는 임계값 전압(Vth)에 의존하지 않는다.
이상 설명한 바와 같이, 실시형태2에 따르면, 제1단자와 제2단자 사이에 인 가되는, 소정의 임계값 전압(Vth)보다 높은 전위차에 따라서 발광소자(27)를 제어하는 드라이버소자(28)와, 제1단자와 제2단자 사이에 있어서의 임계값 전압(Vth)에 대응한 전위차를 검출하는 스위칭소자(29)를 갖고, 발광소자(27)를 발광시키는 발광공정 전에, 발광공정보다 앞의 공정에서 행하여지는 임계값 전압의 검출시에 있어서의 임계값 전압(Vth)보다 낮은 전위로 해서 -VE(도 7 및 도 8e 참조)를 드라이버소자(28) 및 발광소자(27)에 공급하고, 발광공정(도 8f참조)에서, 임계값 전압(Vth)에 의존하지 않는 전류(id)를 흐르게 하기 위한 전위를 공급하는 것으로 했으므로, 드라이버소자(28) 및 스위칭소자(29)라고 하는 2TFT 구성에 의해 정밀도를 향상시킬 수 있다.
도 9는 실시형태2의 화상표시장치의 확대 평면도이다. 도면 중에는, 발광소자(27)의 하부전극(비표시)으로부터 아래의 층의 레이아웃을 나타내고 있다. 1개의 화소 내에 2개의 TFT(드라이버소자(28), 스위칭소자(29))와, 정전용량(31)이 나타내어져 있다. 각 소자를 구성하는 층은, 하층으로부터 순서대로, 하부 전극층(도면 중, 도트 패턴으로 칠해진 영역)과, 절연층(도면 중, 흑색으로 칠해진 부분 이외의 영역), 활성층(도면 중, 사선으로 칠해진 영역)과, 상부 전극층(도면 중, 실선으로 둘러싸여지고 또한 칠해지지 않은 영역)으로 구성되어 있다. 또한, 도면 중의 단자(LT)에는 발광소자(27)의 일단이 접속된다.
하부 전극층은 기판 상에 형성되어, 드라이버소자(27)의 게이트 전극과, 스 위칭소자(29)의 게이트 전극(주사선(23))과, 제2전원 공급회로(26)에 접속되는 전원선(GL)과, 정전용량(31)의 제1전극(33)을 포함하고 있다. 절연층은 하부 전극층 상에 형성되어, 2개의 개구를 제외한 전체면에 형성되어 있다. 이 절연막은, 2개의 TFT에 있어서는 게이트 절연막으로서 기능하고, 정전용량(31)에 있어서는 유전체층으로서 기능한다. 활성층은 절연층 상에 형성되어, 2개의 TFT의 활성층을 포함하고 있다. 상부 전극층은 활성층 상에 형성되어, 2개의 TFT의 소스/드레인 전극과, 정전용량(31)의 제2전극(34)과, 신호선(21)을 포함하고 있다.
또 절연층은, 제2전원 공급회로(26)에 접속되는 전원선과 드라이버소자(12)의 소스 전극을 접속하는 개구와, 정전용량(31)의 제1전극(33) 및 드라이버소자(28)의 게이트 전극과 스위칭소자(29)의 드레인 전극을 접속하는 개구를 갖고 있고, 이들의 개구로 상하의 층과 도통을 취하고 있다. 또한, 각 층의 구성 재료는 실시형태1과 같다.
동 도면을 보고 알 수 있는 바와 같이, 본 실시형태2에 있어서는, 임계값 전압(Vth)의 보상을 2TFT에 의해서 실현할 수 있기 때문에, 본 실시형태1의 경우보다 드라이버소자(28)나 정전용량(31)의 면적을 크게 할 수 있다. 또한, 본 실시형태2에 있어서는 1화소당의 크기 51㎛×153㎛에 있어서, S2/S1을 0.15, S3/S1을 0.14정도확보하고 있다.
도 10은, 본 발명의 실시형태3에 따른 화상표시장치의 전체구성을 나타내는 도면이다. 도 10에 나타내는 화상표시장치는, 행렬상으로 복수 배치된 복수의 화소 회로(50)와, 복수의 화소회로(50)에 대하여, 복수의 신호선(51)을 통해서 후술하는 휘도신호를 공급하는 신호선 구동회로(52)와, 휘도신호를 공급하는 화소회로(50)를 선택하기 위한 주사신호를 복수의 주사선(53)을 통해서 화소회로(50)에 공급하는 주사선 구동회로(54)를 구비한다. 이 화상표시장치는 2TFT 구성으로 되어 있다.
또한, 화상표시장치는, 화소회로(50) 내에 구비되는 드라이버소자(58)(후술)의 드레인에 대하여 전위를 공급하는 제1전원 공급회로(55)와, 발광소자(57)의 캐소드에 전위를 공급하는 제2전원 공급회로(56)를 구비한다.
화소회로(50)는, 캐소드측이 제2전원 공급회로(56)와 전기적으로 접속된 발광소자(57)와, 드레인 전극이 제1전원 공급회로(55)와 전기적으로 접속된 드라이버소자(58)와, 드라이버소자(58)를 형성하는 박막 트랜지스터의 게이트·소스간의 도통상태를 제어하는 스위칭소자(59)에 의해 형성된 임계값 전위 검출부(60)를 구비한다.
발광소자(57)는 전류 주입에 의해 발광하는 기구를 갖고, 상술한 유기 EL소자에 의해 형성된다. 드라이버소자(58)는 발광소자(57)에 흐르는 전류를 제어하기 위한 기능을 갖는다. 구체적으로는, 드라이버소자(58)는 제1단자와 제2단자 사이에 인가되는 구동 임계값 이상의 전위차에 따라서 발광소자(57)에 흐르는 전류를 제어하는 기능을 갖고, 이러한 전위차가 인가되는 동안, 발광소자(57)에 대하여 전류를 계속해서 흘려보내는 기능을 갖는다. 본 실시형태3에서는, 드라이버소자(58)는 n형의 박막 트랜지스터에 의해 형성되어, 제1단자에 상당하는 게이트 전극과, 제2단자에 상당하는 소스 전극 사이에 인가되는 전위차에 따라서 발광소자(57)를 제어하고 있다.
정전용량(61)은 신호선 구동회로(52)와 조합됨으로써 휘도전위/기준전위 공급부(64)를 형성한다. 이 휘도전위/기준전위 공급부(64)는, 휘도전위 공급수단으로서 드라이버소자(58)의 휘도에 대응한 발광 휘도전압을 공급하는 기능과, 기준전위를 공급하는 기능을 갖는다.
도 11은, 동작시에 있어서의 본 실시형태3에 따른 화상표시장치의 각 구성 요소의 전위 변동의 상태를 나타내는 타임차트이다. 도 11에 있어서, 주사선(n-1)은, 전단계에 위치하는 화소회로(50)에 대응한 주사선 및 제어선의 타임차트를 참고를 위해 나타낸 것이다. 도 12a는, 도 11에 나타내는 기간(t1∼t4) 중 기간(t1), 즉, 임계값 전압 검출공정에 대응하고 있다.
즉, 도 11의 기간(t1) 및 도 12a에 나타내는 바와 같이, 임계값 전압 검출공정에서 제1전원 공급회로(55)의 전위가 0전위이고, 신호선(51)의 전위가 전위(VDH)이며, 제2전원 공급회로(56)의 전위가 전위(VE2)이고, 주사선(53)의 전위가 온 전위이면, 스위칭소자(59)가 온 상태로 된다. 이것에 의해 스위칭소자(59) 및 드라이버소자(58)를 통해서 전류(i)가 흐른다.
다음에, 도 11의 기간(t2) 및 도 12b에 나타내는 바와 같이, 데이터 기입공정에서 제1전원 공급회로(55)의 전위가 0전위이며, 신호선(51)으로부터 휘도전위(VDATA)가 공급되어, 제2전원 공급회로(56)의 전위가 VE2이며, 주사선(53)의 전위가 온 전위이면, 스위칭소자(59)가 온 상태로 된다. 이것에 의해, 드라이버소자(58)의 게이트 전극의 전위는, α(VDATA-VDH)+Vth로 된다. 또한, α는 Cs/(Cs+COLED)이다.
다음에, 도 11의 기간(t3) 및 도 12c에 나타내는 바와 같이, 리셋공정에서 제1전원 공급회로(55)의 전위가 -VE1(<-Vth)이며, 신호선(51)의 전위가 VDH이며, 제2전원 공급회로(56)의 전위가 VE2이며, 주사선(53)의 전위가 오프 전위이면, 스위칭소자(59)가 오프 상태로 된다. 이것에 의해, 드라이버소자(58)의 게이트 전극의 전위는, (1-α)(VDH-VDATA)+Vth로 된다. 이 기간(t3)에 의해서 발광소자(57)의 애노드의 전위는 -VE1으로 되어 리셋된다.
다음에, 도 11의 기간(t4) 및 도 12d에 나타내는 바와 같이, 발광공정에서 제1전원 공급회로(55)의 전위가 0전위이며, 신호선(51)의 전위가 VDH이며, 제2전원 공급회로(56)의 전위가 -VEE이며, 주사선(53)의 전위가 오프 전위이면, 발광소자(57)에 전류(id)(=(β/2)((1-α)(VDH-VDATA)-(VEE+VOLED))2)가 흘러, 발광소자(57)가 발광한다. 여기에서, 전류(id)는 임계값 전압(Vth)에 의존하지 않는다.
또한, 도 13a나 도 14a에 나타낸 구성의 화상표시장치에 대해서도, 리셋공정에서 발광을 방지하는 기능을 적용해도 좋다. 도 13a에 나타낸 화상표시장치(실시형태4)는, 스위칭소자(T1), 스위칭소자(T2), 스위칭소자(T3), 드라이버소자(T4), 정전용량(C1), 정전용량(C2) 및 발광소자(OLED)가 도시하는 바와 같이 접속되어 이루어지고, 도 13b에 나타낸 타이밍 차트에 따라서 동작한다.
스위칭소자(T1∼T3) 및 드라이버소자(T4)는 p형의 박막 트랜지스터이다. 리셋공정에서는, Power(오프 전위)가 드라이버소자(T4)에 공급된다. 이 경우, 발광소자(OLED)의 캐소드가 접지되어 있고, 오프 전위로 되어 있기 때문에, 드라이버소자(T4)가 오프 상태로 되고, 스위칭소자(T2)가 온 상태로 된다. 이 경우, 실시형태1과 마찬가지로 해서, 발광소자(OLED)는 전류가 흐르지만 발광하지 않는다.
또한, 도 14a에 나타낸 화상표시장치(실시형태5)는, 스위칭소자(T1'), 스위칭소자(T2'), 스위칭소자(T3'), 드라이버소자(T4'), 정전용량(C1'), 정전용량(C2') 및 발광소자(OLED')가 도시와 같이 접속되어 이루어지고, 도 14b에 나타낸 타이밍 차트에 따라서 동작한다.
스위칭소자(T1'∼T3') 및 드라이버소자(T4')는 n형의 박막 트랜지스터이다. 리셋공정에서는, Power(온 전위)가 드라이버소자(T4')에 공급된다. 이 경우, 발광소자(OLED)의 캐소드에 온 전위(VDD)가 공급되어 있기 때문에, 드라이버소자(T4')가 오프 상태로 되고, 스위칭소자(T2')가 온 상태로 된다. 이 경우, 실시형태1과 마찬가지로 하여, 발광소자(OLED')는 전류가 흐르지만 발광하지 않는다.
이상 설명한 바와 같이, 실시형태4 및 5에 따르면, 실시형태1과 같은 효과를 갖는다. 또한, 상술의 실시형태1∼5에 있어서는, 상술의 식(1)을 만족하고 있을 경우에 대해서 설명했지만, 상술의 실시형태1∼5에 있어서 식(1)을 만족하고 있지 않 을 경우라도, 리셋공정에 있어서 드라이버소자가 오프 상태이기 때문에, 발광소자를 통과하는 전류량이 종래와 비교해서 작아져, 발광소자의 발광량을 작게 할 수 있고, 콘트라스트를 종래보다 높이는 것이 가능하다.
새로운 효과나 변형예는, 당업자에 의해 용이하게 도출할 수 있다. 따라서, 본 발명의 보다 광범위한 형태는, 이상과 같이 나타내고 또한 기술한 특정의 상세 및 대표적인 실시형태에 한정되는 것은 아니다. 따라서, 첨부의 클레임 및 그 균등물에 의해 정의되는 총괄적인 발명의 개념의 정신 또는 범위에서 일탈하지 않고, 여러가지 변경이 가능하다.
예를 들면, 본 실시형태1∼2에 있어서는, 리셋공정에 있어서 구동 트랜지스터의 게이트 전극에 구동 임계값(Vth)보다 높은 전위(Vr)를 공급하도록 했지만, 이 전위(Vr)는 반드시 구동 임계값(Vth)보다 높을 필요는 없고, 구동 임계값(Vth)보다 높은 쪽이 바람직하다. 전위(Vr)가 구동 임계값(Vth)보다 낮을 경우에는, 임계값 전압 검출공정의 초기의 구동 트랜지스터의 소스 전위나 신호선 전위 등을 조정하는 것으로, 임계값 전압 검출공정의 초기의 구동 트랜지스터의 게이트·소스간 전위차를, 구동 임계값(Vth)보다 크게 한다.
이상과 같이, 본 발명에 따른 화상표시장치는 유기 EL소자를 사용한 표시장치로서 유용하고, 특히, 고정밀 표시가 요구되는 화상표시에 적합하다.

Claims (17)

  1. 발광소자와,
    게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 소스 전극과 상기 드레인 전극 중 한쪽의 전극에 상기 발광소자의 일단이 전기적으로 접속되는 구동 트랜지스터와,
    주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 제1스위칭 트랜지스터와,
    제1전극과 제2전극을 구비하고, 상기 제1전극에 상기 구동 트랜지스터의 상기 게이트 전극이 접속되는 용량소자를 갖는 복수의 화소;
    상기 용량소자의 상기 제2전극에 접속되는 신호선;
    휘도전위와 그 휘도전위의 기준을 나타내는 기준전위를 상기 신호선에 공급하는 신호선 구동회로; 및
    상기 구동 트랜지스터의 상기 소스 전극과 상기 드레인 전극 중 다른쪽의 전극의 전위를 제어하는 전원 공급회로를 구비하는 것을 특징으로 하는 화상표시장치.
  2. 제1항에 있어서, 상기 각 화소의 상기 발광소자의 타단에 공통으로 접속되어, 상기 타단에 제1전위를 부여하는 제1전원 공급회로; 및
    상기 구동 트랜지스터의 상기 다른쪽의 전극에 제2전위를 부여하고, 상기 제 2전위에 의해 상기 구동 트랜지스터를 온/오프 제어하는 제2전원 공급회로를 구비하고,
    상기 제2전원 공급회로가 상기 전원 공급회로인 것을 특징으로 하는 화상표시장치.
  3. 제1항에 있어서, 구동 전위에 따라서, 상기 발광소자의 상기 일단과 상기 구동 트랜지스터의 상기 한쪽의 전극 사이의 도통을 제어하는 제2스위칭 트랜지스터를 더 구비한 것을 특징으로 하는 화상표시장치.
  4. 제3항에 있어서, 상기 제1전원 공급회로는 상기 제1전위를 일정한 전위로 하여 공급하는 것을 특징으로 하는 화상표시장치.
  5. 제2항에 있어서, 상기 제1전원 공급회로는 상기 제1전위를 상기 제2전위에 따라서 제어하는 것을 특징으로 하는 화상표시장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 발광소자는 유기 EL소자인 것을 특징으로 하는 화상표시장치.
  7. 제6항에 있어서, 상기 유기 EL소자에 있어서 전류가 흐르기 시작하는 상기 유기 EL소자의 제1임계값 전압(Vth,i-v)과, 상기 유기 EL소자에 있어서 발광하기 시작하는 상기 유기 EL소자의 제2임계값 전압(Vth,L-v)과, 상기 유기 EL소자의 정전용량값(COLED)과, 상기 용량소자의 용량값(Cs)의 사이에 있어서,
    Vth,L-v>(Cs/(Cs+COLED))·Vth,i-v
    의 관계가 충족되는 것을 특징으로 하는 화상표시장치.
  8. 발광소자;
    게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 발광소자가 상기 소스 전극과 상기 드레인 전극 중 한쪽의 전극에 전기적으로 접속되는 구동 트랜지스터; 및
    주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터를 구비한 화상표시장치의 구동방법에 있어서:
    상기 스위칭 트랜지스터의 상기 게이트 전극의 전위를 제어함으로써 상기 스위칭 트랜지스터를 온으로 설정하고, 또한 상기 구동 트랜지스터의 상기 소스 전극과 상기 드레인 전극 중 다른쪽의 전극의 전위를 제어함으로써 상기 구동 트랜지스터를 오프로 설정한 상태에서, 상기 각 화소의 구동 트랜지스터의 상기 게이트 전극에 전위를 공급하는 제1의 공정; 및
    상기 스위칭 트랜지스터의 상기 게이트 전극의 전위를 제어함으로써 상기 스 위칭 트랜지스터를 온으로 설정하고, 또한 상기 구동 트랜지스터의 상기 다른쪽의 전극의 전위를 제어함으로써 상기 구동 트랜지스터를 온으로 설정함으로써, 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값보다 높게 하고, 그 후, 상기 구동 트랜지스터의 게이트 전극으로부터 상기 스위칭 트랜지스터를 통해서 상기 구동 트랜지스터의 상기 다른쪽의 전극에 전류를 공급함으로써 상기 구동 트랜지스터의 상기 다른쪽의 전극에 대한 상기 게이트 전극의 전위를 구동 임계값으로 하는 제2의 공정을 포함하는 것을 특징으로 하는 화상표시장치의 구동방법.
  9. 제8항에 있어서, 상기 화상표시장치는, 제1전극과 제2전극을 구비하고, 상기 제1전극에 상기 구동 트랜지스터의 상기 게이트 단자가 접속되는 용량소자를 더 구비하고,
    상기 스위칭 트랜지스터의 상기 게이트 전극의 전위를 제어함으로써 상기 스위칭 트랜지스터를 오프로 설정하고, 또한 상기 구동 트랜지스터의 상기 게이트 전극의 전위를 상기 용량소자를 통해서 제어함으로써 상기 구동 트랜지스터를 온 으로 설정함으로써, 상기 발광소자를 발광시키는 제3의 공정을 더 포함하는 것을 특징으로 하는 화상표시장치의 구동방법.
  10. 제8항 또는 제9항에 있어서, 상기 발광소자는 유기 EL소자인 것을 특징으로 하는 화상표시장치의 구동방법.
  11. 제8항에 있어서, 상기 제1의 공정에서 상기 구동 트랜지스터의 게이트 전극에 공급되는 전위는 상기 발광소자를 통해서 공급되고, 또한 상기 제1의 공정에서 상기 발광소자의 양단에 인가되는 전위차가 상기 발광소자에 있어서 전류가 흐르기 시작하는 상기 발광소자의 제1임계값 전압 이상, 상기 발광소자에 있어서 발광하기 시작하는 상기 발광소자의 제2임계값 전압 이하인 것을 특징으로 하는 화상표시장치의 구동방법.
  12. 발광소자와, 상기 발광소자의 일단에 전기적으로 접속되는 구동 트랜지스터와, 상기 구동 트랜지스터에 접속되는 용량소자를 갖는 화소를 복수 구비하고, 1화소의 면적(S1)에 대한 1화소당에 차지하는 구동 트랜지스터의 면적(S2)의 비율(S2/S1), 및/또는 1화소의 면적(S1)에 대한 1화소당에 차지하는 용량소자의 면적(S3)의 비율(S3/S1)이 0.05이상인 것을 특징으로 하는 화상표시장치.
  13. 제12항에 있어서, 상기 구동 트랜지스터는 비정질 실리콘 트랜지스터인 것을 특징으로 하는 화상표시장치.
  14. 제12항 또는 제13항에 있어서, 상기 1화소의 면적이 7000㎛2∼50000㎛2인 것을 특징으로 하는 화상표시장치.
  15. 제12항 또는 제13항에 있어서, 상기 (S2/S1) 및/또는 (S3/S1)은 0.25이하인 것을 특징으로 하는 화상표시장치.
  16. 제12항 또는 제13항에 있어서, 상기 복수의 화소는 상기 구동 트랜지스터 이외의 다른 트랜지스터를 더 구비하고, 상기 다른 트랜지스터의 1개당의 면적(S4)에 대한 상기 구동 트랜지스터의 면적(S2)의 비율(S2/S4)이 2∼10인 것을 특징으로 하는 화상표시장치.
  17. 발광소자;
    게이트 전극과 소스 전극과 드레인 전극을 갖고, 상기 발광소자가 상기 소스 전극과 상기 드레인 전극 중 한쪽의 전극에 전기적으로 접속되는 구동 트랜지스터; 및
    주사신호에 따라서 상기 구동 트랜지스터의 상기 게이트 전극과 상기 구동 트랜지스터의 상기 한쪽의 전극을 단락하는 스위칭 트랜지스터를 갖는 복수의 화소를 구비한 화상표시장치의 구동방법에 있어서:
    상기 발광소자 및 상기 스위칭 트랜지스터를 통해서 각 화소의 상기 구동 트랜지스터의 상기 게이트 전극에 전위를 공급하는 리셋공정에서, 상기 발광소자의 양단에 인가되는 전위차가, 상기 발광소자 중에 전류가 흐르기 시작하는 상기 발광 소자의 제1임계값 전압 이상, 상기 발광소자가 발광하기 시작하는 상기 발광소자의 제2임계값 전압 이하인 것을 특징으로 하는 화상표시장치의 구동방법.
KR1020067024301A 2004-05-20 2005-05-20 화상표시장치 및 그 구동방법 KR100859970B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00151041 2004-05-20
JPJP-P-2004-00151042 2004-05-20
JP2004151042 2004-05-20
JP2004151041 2004-05-20

Publications (2)

Publication Number Publication Date
KR20070024534A true KR20070024534A (ko) 2007-03-02
KR100859970B1 KR100859970B1 (ko) 2008-09-25

Family

ID=35428588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024301A KR100859970B1 (ko) 2004-05-20 2005-05-20 화상표시장치 및 그 구동방법

Country Status (4)

Country Link
US (2) US7944416B2 (ko)
JP (3) JP4521400B2 (ko)
KR (1) KR100859970B1 (ko)
WO (1) WO2005114629A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046274A (ko) * 2009-10-26 2011-05-04 소니 주식회사 표시 장치, 및, 표시 장치의 구동 방법
KR101532656B1 (ko) * 2007-11-14 2015-07-01 소니 주식회사 표시장치 및 그 구동방법과 전자기기
KR101536531B1 (ko) * 2007-04-09 2015-07-14 소니 주식회사 표시장치, 표시장치의 제조 방법 및 전자기기

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5313438B2 (ja) * 2004-05-20 2013-10-09 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
US20050258867A1 (en) * 2004-05-21 2005-11-24 Seiko Epson Corporation Electronic circuit, electro-optical device, electronic device and electronic apparatus
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP4618121B2 (ja) * 2005-12-26 2011-01-26 ダイキン工業株式会社 電力変換装置及び電力変換システム
JP4984715B2 (ja) 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP4293227B2 (ja) * 2006-11-14 2009-07-08 セイコーエプソン株式会社 電子回路、電子装置、その駆動方法、電気光学装置および電子機器
JP2008152096A (ja) * 2006-12-19 2008-07-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5008412B2 (ja) * 2007-02-01 2012-08-22 エルジー ディスプレイ カンパニー リミテッド 画像表示装置、および画像表示装置の駆動方法
JP2008286953A (ja) 2007-05-16 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
JP5157467B2 (ja) * 2008-01-18 2013-03-06 ソニー株式会社 自発光型表示装置およびその駆動方法
WO2009096479A1 (ja) * 2008-01-31 2009-08-06 Kyocera Corporation 画像表示装置
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP4640442B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP4640443B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP5342193B2 (ja) * 2008-08-19 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
JP5329327B2 (ja) * 2009-07-17 2013-10-30 株式会社ジャパンディスプレイ 画像表示装置
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP5501364B2 (ja) * 2009-12-09 2014-05-21 パナソニック株式会社 表示装置及びその制御方法
KR20120014716A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101739526B1 (ko) * 2010-10-28 2017-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
US9299290B2 (en) 2011-11-24 2016-03-29 Joled Inc. Display device and control method thereof
CN102654976B (zh) * 2012-01-12 2014-12-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
CN104900193B (zh) * 2015-07-01 2017-05-17 京东方科技集团股份有限公司 一种针对阴极膜层的保护电路及oled显示器件
KR102523377B1 (ko) * 2016-07-15 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이를 포함하는 두부 장착 표시 시스템
CN111146362B (zh) * 2019-12-31 2022-12-23 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100559078B1 (ko) * 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
JP4472073B2 (ja) * 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2001083924A (ja) * 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP3085305B2 (ja) * 1999-09-21 2000-09-04 株式会社日立製作所 液晶表示装置の製造方法
JP2002196704A (ja) * 2000-12-27 2002-07-12 Sharp Corp 有機ｅｌパネルおよびその製造方法
JP2002351401A (ja) 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
WO2004097782A1 (en) * 2003-05-02 2004-11-11 Koninklijke Philips Electronics N.V. Active matrix oled display device with threshold voltage drift compensation
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101536531B1 (ko) * 2007-04-09 2015-07-14 소니 주식회사 표시장치, 표시장치의 제조 방법 및 전자기기
KR101532656B1 (ko) * 2007-11-14 2015-07-01 소니 주식회사 표시장치 및 그 구동방법과 전자기기
US9286828B2 (en) 2007-11-14 2016-03-15 Joled Inc. Display apparatus, driving method for display apparatus and electronic apparatus
KR20110046274A (ko) * 2009-10-26 2011-05-04 소니 주식회사 표시 장치, 및, 표시 장치의 구동 방법

Also Published As

Publication number Publication date
JPWO2005114629A1 (ja) 2008-03-27
JP5356283B2 (ja) 2013-12-04
US20070046592A1 (en) 2007-03-01
KR100859970B1 (ko) 2008-09-25
US20100253609A1 (en) 2010-10-07
JP4521400B2 (ja) 2010-08-11
JP2010171436A (ja) 2010-08-05
WO2005114629A1 (ja) 2005-12-01
JP2010160508A (ja) 2010-07-22
US7944416B2 (en) 2011-05-17
US8581485B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
KR100859970B1 (ko) 화상표시장치 및 그 구동방법
US11355051B2 (en) Display device, display panel, and pixel drive circuit of display panel
US9013373B2 (en) Image display device
CN100585682C (zh) 有源矩阵型发光显示面板的驱动装置以及驱动方法
US8159422B2 (en) Light emitting display device with first and second transistor films and capacitor with large capacitance value
JP4815278B2 (ja) 画像表示装置の駆動方法
JP2004326115A (ja) 表示装置に利用される有機発光ダイオード駆動回路
KR20070059403A (ko) 표시 장치 및 그 구동 방법
US7218293B2 (en) Method for driving an organic electroluminescent display device
CN101246667A (zh) 像素电路、显示装置以及制造像素电路的方法
CN101599503B (zh) 显示设备、在显示设备中布线的方法、以及电子设备
CN116798340A (zh) 一种显示面板及显示装置
KR20060096857A (ko) 표시 장치 및 그 구동 방법
US7508364B2 (en) Image display device
KR20200047834A (ko) 유기 발광 표시 장치
KR20070040149A (ko) 표시 장치 및 그 구동 방법
JP5313438B2 (ja) 画像表示装置
JP2006098619A (ja) ディスプレイパネル
JP4687943B2 (ja) 画像表示装置
CN100481180C (zh) 图象显示装置及其驱动方法
JP5152560B2 (ja) 表示装置
KR20060093054A (ko) 유기 ｅｌ 표시 장치 및 그 장치의 구동방법
US20220310881A1 (en) Display device
JP5085011B2 (ja) アクティブマトリクス型表示装置
KR20240027177A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 12