KR20070021958A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20070021958A
KR20070021958A KR1020060078072A KR20060078072A KR20070021958A KR 20070021958 A KR20070021958 A KR 20070021958A KR 1020060078072 A KR1020060078072 A KR 1020060078072A KR 20060078072 A KR20060078072 A KR 20060078072A KR 20070021958 A KR20070021958 A KR 20070021958A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
circuit
capacitor
signal
Prior art date
Application number
KR1020060078072A
Other languages
English (en)
Other versions
KR101255858B1 (ko
Inventor
나오유끼 이따꾸라
도모유끼 후까노
요시하루 나까지마
도모히꼬 사또
다께야 다께우찌
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005237924A external-priority patent/JP4492483B2/ja
Priority claimed from JP2005248104A external-priority patent/JP4492491B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070021958A publication Critical patent/KR20070021958A/ko
Application granted granted Critical
Publication of KR101255858B1 publication Critical patent/KR101255858B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와, 복수의 주사 라인과, 복수의 용량 배선과, 복수의 신호 라인과, 구동 회로와, 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로를 갖고, 상기 화소부에 배열된 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와, 제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고, 상기 표시 엘리먼트의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고, 상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되는 표시 장치.
커플링, 콘트라스트, 휘도, 주사 라인

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVE METHOD THEREOF}
도 1은 일반적인 액정 표시 장치의 구성예를 도시하는 블록도.
도 2는 도 1에 도시하는 일반적인 액정 표시 장치의 소위 1H Vcom 반전 구동 방식에서의 타이밍차트를 도시하는 도면.
도 3은 노멀리 화이트 액정의 인가 전압과 비유전율의 관계를 도시하는 도면.
도 4는 1H Vcom 반전 구동 방식과 관련되는 용량 결합 구동 방식을 채용한 액정 표시 장치의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면.
도 5는 관련하는 용량 결합 구동 방식을 채용한 액정 표시 장치의 흑 휘도를 최적화하면, 백 휘도가 검어진다(가라앉는다)는 것을 도시하는 도면.
도 6은 본 발명의 일 실시 형태에 따른 액티브 매트릭스형 표시 장치의 구성예를 도시하는 도면.
도 7은 도 1의 회로의 화소부의 구체적인 구성예를 도시하는 회로도.
도 8은 본 실시 형태의 수직 구동 회로의 게이트 라인과 스토리지 라인의 구동예를 도시하는 타이밍차트.
도 9는 본 실시 형태에 따른 커먼 전압 생성 회로의 구성예를 도시하는 회로도.
도 10은 본 실시 형태의 주요한 액정 셀의 구동 파형을 도시하는 타이밍차트.
도 11은 수학식 3에서의 액정 셀의 각 용량을 도시하는 도면.
도 12는 액정 표시 장치에서 사용되는 액정 재료(노멀리 화이트 액정)를 이용한 경우의 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W의 선정 기준을 설명하기 위한 도면.
도 13은 본 발명의 실시 형태에 따른 구동 방식, 관련되는 용량 결합 구동 방식, 및 통상의 1H Vcom 구동 방식의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면.
도 14는 본 발명의 실시 형태에 따른 구동 방식, 및 관련되는 용량 결합 구동 방식의 영상 신호 전압과 휘도의 관계를 도시하는 도면.
도 15는 본 실시 형태에 따른 표시 장치가 시스템 온 글래스 패널에, 검출 에리어, 보정 회로 시스템을 형성한 예를 도시하는 도면.
도 16은 본 실시 형태에 따른 표시 장치가 COG 탑재 패널에, 검출 에리어, 보정 회로 시스템을 형성한 예를 도시하는 도면.
도 17은 본 실시 형태에 따른 표시 장치에서 패널 위로 검출 에리어를 형성하고, 단결정 LSI 내에 보정 회로 시스템을 형성한 예를 도시하는 도면.
도 18은 본 실시 형태에 따른 표시 장치가 시스템 온 글래스 패널에, 검출 에리어, 보정 회로 시스템을 형성한 제2 예를 도시하는 도면.
도 19는 본 실시 형태에 따른 표시 장치가 COG 탑재 패널에, 검출 에리어, 보정 회로 시스템을 형성한 제2 예를 도시하는 도면.
도 20은 본 실시 형태에 따른 표시 장치에서 패널 위로 검출 에리어를 형성하고, 단결정 LSI 내에 보정 회로 시스템을 형성한 제2 예를 도시하는 도면.
도 21은 본 실시 형태에 따른 보정 회로 시스템의 제1 구성예를 도시하는 도면.
도 22는 도 21의 기본 구성을 도시하는 도면.
도 23은 본 실시 형태에 따른 보정 회로 시스템의 제2 구성예를 도시하는 도면.
도 24는 본 실시 형태에 따른 보정 회로 시스템의 제3 구성예를 도시하는 도면.
도 25는 본 실시 형태에 따른 보정 회로 시스템의 제4 구성예를 도시하는 도면.
도 26은 본 실시 형태에 따른 보정 회로 시스템의 제5 구성예를 도시하는 도면.
도 27은 수평 방향의 1 라인의 모든 더미 화소 전극을 접속하여 구성된 모니터 화소의 일례를 도시하는 도면.
도 28은 본 실시 형태에 따른 보정 회로 시스템의 제6 구성예를 도시하는 도면.
도 29는 본 실시 형태에 따른 보정 회로의 구체적인 구성예를 도시하는 회로도.
도 30은 도 29의 보정 회로의 타이밍차트.
도 31은 화소 구조에 관련지어 보정 회로의 효과를 설명하기 위한 도면.
도 32는 화소 구조에 관련지어 보정 회로의 효과를 설명하기 위한 도면.
도 33은 본 실시 형태에 따른 보정 회로의 탑재 전과 탑재 후의 γ 특성의 변동의 모습을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치
101 : 유효 화소부
102 : 수직 구동 회로(VDRV)
103 : 수평 구동 회로(HDRV)
104 : 커먼 전압 생성 회로(Vcom Gen)
[특허 문헌1] 일본 특개평11-119746호 공보
[특허 문헌2] 일본 특개2000-298459호 공보
[특허 문헌3] 일본 특개평2-157815호 공보
본 발명은, 예를 들면 액정 셀을 화소의 표시 엘리먼트(전기 광학 소자)를 표시 영역에 매트릭스 형상으로 배열한 액티브 매트릭스형의 표시 장치 및 그 구동 방법에 관한 것이다.
표시 장치, 예를 들면 액정 셀을 화소의 표시 엘리먼트(전기 광학 소자)에 이용한 액정 표시 장치는, 박형이며 저소비 전력이라고 하는 특징을 살려, 예를 들면 휴대 정보 단말기(Personal Digital Assistant:PDA), 휴대 전화, 디지털 카메라, 비디오 카메라, 퍼스널 컴퓨터용 표시 장치 등, 폭넓은 전자 기기에 적용되고 있다.
도 1은, 액정 표시 장치의 구성예를 도시하는 블록도이다(예를 들면, 특허 문헌1, 특허 문헌2 참조).
액정 표시 장치(1)는, 유효 화소부(2), 수직 구동 회로(VDRV)(3), 및 수평 구동 회로(HDRV)(4)를 갖고 있다.
유효 화소부(2)는, 복수의 화소 회로(21)가, 매트릭스 형상으로 배열되어 있다.
각 화소 회로(21)는, 스위칭 소자로서 박막 트랜지스터(TFT;thin film transistor)와, TFT의 드레인 전극(또는 소스 전극)에 화소 전극이 접속된 액정 셀(LC)과, TFT의 드레인 전극에 한쪽의 전극이 접속된 축적 용량(Cs)에 의해 구성되어 있다.
이들 화소 회로(21)의 각각에 대하여, 주사 라인(게이트 라인)(5-1∼5-m)이 각 행마다 그 화소 배열 방향을 따라 배선되고 신호 라인(6-1∼6-n)이 각 열마다 그 화소 배열 방향을 따라 배선되어 있다.
그리고, 각 화소 회로(21)의 TFT의 게이트 전극은, 각 행 단위로 동일한 주 사 라인(5-1∼5-m)에 각각 접속되어 있다. 또한, 각 화소 회로(21)의 소스 전극(또는, 드레인 전극)은, 각 열 단위로 동일한 신호 라인(6-1∼6-n)에 각각 접속되어 있다.
또한, 일반적인 액정 표시 장치에서는, 축적 용량 배선(Cs)을 독립적으로 배선하고, 이 축적 용량 배선과 축적 용량(Cs)과 액정 셀(LC)의 제1 전극 사이에 축적 용량(Cs)을 형성하지만, 축적 용량 배선(Cs)은, 커먼 전압 VCOM과 동상 펄스가 입력되고, 축적 용량으로서 이용한다. 일반적인 액정 표시 장치에서는, 유효 화소부(2)에서의 전화소 회로(21)의 축적 용량(Cs)은, 하나의 축적 용량 배선(Cs)에 공통으로 접속되어 있다.
그리고, 각 화소 회로(21)의 액정 셀(LC)의 제2 전극은, 예를 들면 1 수평 주사 기간(1H)마다 극성이 반전하는 커먼 전압 Vcom의 공급 라인(7)에 공통으로 접속되어 있다.
각 주사 라인(5-1∼5-m)은, 수직 구동 회로(3)에 의해 구동되고, 각 신호 라인(6-1∼6-n)은 수평 구동 회로(4)에 의해 구동된다.
수직 구동 회로(3)는, 1 필드 기간마다 수직 방향(행 방향)으로 주사하여 주사 라인(5-1∼5-m)에 접속된 각 화소 회로(21)를 행 단위로 순차적으로 선택하는 처리를 행한다.
즉, 수직 구동 회로(3)로부터 주사 라인(5-1)에 대하여 주사 펄스(SP1)가 공급되었을 때에는 제1행째의 각 열의 화소가 선택되고, 주사 라인(5-2)에 대하여 주사 펄스(SP2)가 공급되었을 때에는 제2행째의 각 열의 화소가 선택된다. 이하 마 찬가지로 하여, 주사 라인(5-3, …, 5-m)에 대하여 주사 펄스(SP3, …, SPm)가 순서대로 공급된다.
도 2의 A∼E에, 도 1에 도시하는 일반적인 액정 표시 장치의 소위 1H Vcom 반전 구동 방식에서의 타이밍차트를 도시한다.
또한, 다른 구동 방식으로서, 축적 용량 배선(Cs)으로부터의 커플링을 이용하여 액정에의 인가 전압을 변조시키는 용량 결합 구동 방식이 알려져 있다(예를 들면, 특허 문헌3 참조).
전술한 용량 결합 구동 방식은, 1H Vcom 반전 구동 방식에 비하여, 소위 오버 드라이브에 의한 액정의 응답 속도를 개선할 수 있고, 또한，Vcom 주파수 대역에서 발생하는 오디오 노이즈를 저감할 수 있으며, 초고정밀 패널에서의 콘트라스트 보상(최적화)을 행할 수 있는 등의 특징이 있다.
그런데, 특허 문헌3에 기재된 이 용량 결합 구동 방식을, 도 3에 도시하는 바와 같은, 인가 전압에 대한 액정 유전율 ε의 특성을 갖는 액정 재료(노멀리 화이트 대응)를 이용하여 액정 표시 장치에 채용한 경우, 하기의 수학식 1, 도 4 및 도 5에 도시하는 바와 같이, 흑 휘도를 최적화하려고 했을 때, 백 휘도가 검어진다(가라앉게 된다)고 하는 불이익이 있다.
이것에 의해, 현재의 용량 결합 구동 방식을 채용한 액정 표시 장치에서는, 흑 휘도, 백 휘도의 양자를 동시에 최적화할 수 없다고 하는 불이익이 있다.
또한, 특허 문헌3에 기재된 이 용량 결합 구동 방식을, 도 3에 도시하는 바 와 같은, 인가 전압에 대한 액정 유전율 ε의 특성을 갖는 액정 재료(예를 들면, 노멀리 화이트)를 이용하여 액정 표시 장치에 채용한 경우, 실효 화소 전위를 고려했을 때에, 제조 시의 액정 갭 변동/게이트 산화막 두께 변동, 또는 온도 환경 변화 시의 액정의 비유전율 변동이 발생했을 때의 휘도 변화가 크다고 하는 불이익이 있다.
또한, 흑 휘도를 최적화하려고 했을 때, 백 휘도가 검어진다(가라앉게 된다)고 하는 불이익이 있다.
Figure 112006058751758-PAT00001
수학식 1에서，ΔVpix는 실효 화소 전위, Vsig는 영상 신호 전압, Ccs는 축적 용량, Clc는 액정 용량을, ΔVcs는 신호 CS의 전위를, Vcom은 커먼 전압을 각각 나타내고 있다.
전술한 바와 같이, 흑 휘도를 최적화하려고 했을 때, 백 휘도가 가라앉는 것은, 상기 수학식 1의 {Ccs/(Ccs+Clc)}*ΔVcs의 항에 있어서, 액정 유전율의 비선형성이 실효 화소 전위에 영향을 주기 때문이다.
흑 휘도 및 백 휘도의 양방을 모두 최적화하는 것이 가능한 표시 장치 및 그 구동 방법을 제공하는 것이 요구되고 있다.
또한, 휘도를 최적화(보정)하는 것이 가능한 액정 장치를 제공하는 것이 요구되고 있다.
본 발명에 따르면, 스위칭 소자를 통하여 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와, 상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과, 상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과, 상기 화소 회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인과, 상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와, 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로를 갖고, 상기 화소부에 배열된 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와, 제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고, 상기 표시 엘리먼트의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고, 상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되는 표시 장치가 제공된다.
또한, 본 발명에 따르면, 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와, 상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과, 상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선을 갖고, 상기 화소부에 배열된 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와, 제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고, 상기 표시 엘리먼트의 제1 화소 전극과 상기 축적 용량의 제1 전 극과 상기 스위칭 소자의 1 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속된 표시 장치의 구동 방법으로서, 상기 용량 배선은 개별적으로 구동하고, 상기 표시 엘리먼트의 제2 화소 전극에는 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 인가하고, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치의 구동 방법이 제공된다.
본 발명에 따르면, 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와, 상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과, 상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과, 상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와, 커먼 전압 신호를 생성하는 생성 회로와, 상기 구동 회로의 용량 배선을 구동하는 신호를 보정하는 보정 회로 시스템을 갖고, 상기 화소부에 배열된 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와, 제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고, 상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고, 상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되고, 상기 보정 회로 시스템은, 상기 화소부의 화소 전위를 모니터하는 모니터부와, 해당 모니터 회로의 모니터 결과에 기초하여 상기 용량 배선을 구동하는 신호를 보 정하는 보정 회로를 갖는 표시 장치가 제공된다.
본 발명에 따르면, 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와, 상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과, 상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과, 상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와, 커먼 전압 신호를 생성하는 생성 회로와, 신호 라인에 전파시키는 영상용 화소 데이터를 생성하는 레퍼런스 드라이버를 갖고, 상기 화소부에 배열된 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와, 제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고, 상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고, 상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되고, 상기 보정 회로 시스템은, 상기 화소부의 화소 전위를 모니터하는 모니터부와, 해당 모니터 회로의 모니터 결과에 기초하여 상기 영상용 화소 데이터를 생성하는 레퍼런스 드라이버 내의 신호 전압을 보정하는 보정 회로를 갖는 표시 장치가 제공된다.
이하, 본 발명의 실시 형태에 대해 도면에 관련지어 상세히 설명한다.
<제1 실시 형태>
도 6은, 예를 들면 액정 셀을 화소의 표시 엘리먼트(전기 광학 소자)로서 이 용한 본 발명의 일 실시 형태에 따른 액티브 매트릭스형 표시 장치의 구성예를 도시하는 도면이다.
본 표시 장치(100)는, 유효 화소부(101), 수직 구동 회로(VDRV)(102), 수평 구동 회로(HDRV)(103), 및 커먼 전압 생성 회로(Vcom Gen)(104)를, 주구성 요소로서 갖고 있다.
유효 화소부(101)는, 도 7에 도시하는 바와 같이, 복수의 화소 회로(PXLC)가, m×n의 매트릭스 형상으로 배열되어 있다. 구체적으로는, 전체적으로 노멀 표시가 가능하도록, 예를 들면 320×RGB×320개의 화소 회로가 배열되어 있다.
또한, 도 7에서는, 도면의 간단화를 위해, 4×4의 매트릭스 배열로 하여 도시하고 있다.
각 화소 회로(PXLC)는, 도 7에 도시하는 바와 같이, 스위칭 소자로서 TFT(박막 트랜지스터;thin film transistor)(201)와, TFT(201)의 드레인 전극(또는 소스 전극)에 제1 화소 전극이 접속된 액정 셀(LC201)과, TFT(201)의 드레인 전극에 제1 전극이 접속된 축적 용량(Cs201)에 의해 구성되어 있다.
또한, TFT(201)의 드레인과, 액정 셀(LC201)의 제1 화소 전극과, 축적 용량(Cs201)의 제1 전극의 접속점에 의해 노드(ND201)가 형성되어 있다.
이들 화소 회로(PXLC)의 각각에 대하여, 게이트 라인(주사 라인)(105-1∼105-m) 및 축적 용량 배선(이하, 스토리지 라인이라고 함)(106-1∼106-m)이 각 행마다 그 화소 배열 방향을 따라 배선되고, 신호 라인(107-1∼107-n)이 각 열마다 그 화소 배열 방향을 따라 배선되어 있다.
그리고, 각 화소 회로(PXLC)의 TFT(201)의 게이트 전극은, 각 행 단위로 동일한 게이트 라인(105-1∼105-m)에 각각 접속되어 있다.
각 화소 회로(PXLC)의 축적 용량(Cs)의 제2 전극은, 각 행 단위로 동일한 스토리지 라인(106-1∼106-m)에 각각 접속되어 있다.
또한, 각 화소 회로(PXLC)의 소스 전극(또는, 드레인 전극)은, 각 열 단위로 동일한 신호 라인(107-1∼107-n)에 각각 접속되어 있다.
그리고, 각 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극은, 1 수평 주사 기간(1H)에 극성이 반전하는 소진폭의 커먼 전압 VCOM의 도시하지 않은 공급 라인에 공통으로 접속되어 있다.
각 게이트 라인(105-1∼105-m)은, 수직 구동 회로(102)의 게이트 드라이버에 의해 구동되고, 각 스토리지 라인(106-1∼106-m)은 수직 구동 회로(102)의 용량 드라이버(CS 드라이버)에 의해 구동되고, 각 신호 라인(107-1∼107-n)은 수평 구동 회로(103)에 의해 구동된다.
또한, 유효 화소부(101)에는, 1 행분 혹은 1 화소를 포함하는 모니터 회로로서의 더미 화소부(108)가 형성되어 있다. 더미 화소부(108)는, 통상의 유효 화소와 마찬가지의 화소 구성을 갖고, 예를 들면 유효 화소부(101)에 1 행분 여분으로 형성하거나, 혹은 유효 화소부(101)의 최하위에 위치하는 ｍ행째를 할당하는 등의 양태가 가능하다.
이 더미 화소부(108)는, 화소 회로(PXLC)의 접속 노드(ND201)의 전위를 검출하여 검출 회로(109)에 출력한다.
더미 화소부(108)는, 이하의 이유에 의해 형성되어 있다.
구동 온도의 변화에 의한 액정의 유전율의 변동, 양산 시의 변동에 의한 축적 용량(Cs201)을 형성하고 있는 절연막의 막두께의 변동 및 액정 셀 갭의 변동에 의해, 액정 인가 전압이 변동하게 된다. 이 변동분을 전기적으로 검지하기 위해 더미 화소부(108)는 형성되어 있다.
후술하는 바와 같이, 더미 화소부(108)로부터 검출한 화소 전위가 임의의 전위로 되도록, CS 드라이버로부터 출력하는 스토리지 신호 CS를 보정한다.
수직 구동 회로(102)는, 기본적으로는, 1 필드 기간마다 수직 방향(행 방향)으로 주사하여 게이트 라인(105-1∼105-m)에 접속된 각 화소 회로(PXLC)를 1행 단위로 순차적으로 선택하는 처리를 행한다.
즉, 수직 구동 회로(102)는, 게이트 라인(105-1)에 대하여 게이트 펄스 GP1를 공급하여 제1행째의 각 열의 화소가 선택하고, 게이트 라인(105-2)에 대하여 게이트 펄스 GP2를 공급하여 제2행째의 각 열의 화소를 선택한다. 이하 마찬가지로 하여, 게이트 라인(105-3, …, 105-m) 대하여 게이트 펄스 GP3, …, GPｍ을 순서대로 공급한다.
또한, 수직 구동 회로(102)는, 각 게이트 라인마다 대응하여 독립적으로 배선된 각 스토리지 라인(106-1∼106-m)마다 제1 레벨(CSH, 예를 들면 3V∼4V) 또는 제2 레벨(CSL, 예를 들면 0V) 중 어느 하나에 선택한 용량 신호(이하, 스토리지 신호라고 함) CS1∼CSｍ을 순서대로 공급한다.
도 8의 A∼L은, 본 실시 형태의 수직 구동 회로의 게이트 라인과 스토리지 라인의 구동예를 도시하는 타이밍차트이다.
수직 구동 회로(102)는, 예를 들면 제1행째로부터 순서대로 게이트 라인(105-1∼105-m), 스토리지 라인(106-1∼106-m)을 구동해 가는데, 게이트 펄스에서 하나의 게이트 라인을 구동한 후(신호 기입 후), 다음의 게이트 라인의 게이트 펄스의 상승의 타이밍에서, 스토리지 라인(106-1∼106-m)에 인가하는 스토리지 신호 CS1∼CSｍ의 레벨을, 이하와 같이, 제1 레벨 CSH와 제2 레벨 CSL을 교대로 선택하여 인가한다.
예를 들면, 수직 구동 회로(102)는, 제1행째의 스토리지 라인(106-1)에 제1 레벨 CSH를 선택하여 스토리지 신호 CS1을 인가한 경우, 제2행째의 스토리지 라인(106-2)에는 제2 레벨 CSL을 선택하여 스토리지 신호 CS2를 인가하고, 제3행째의 스토리지 라인(106-3)에는 제1 레벨 CSH를 선택하여 스토리지 신호 CS3을 인가하고, 제4행째의 스토리지 라인(106-4)에는 제2 레벨 CSL를 선택하여 스토리지 신호 CS4를 인가하고, 이하 마찬가지로 하여 교대로 제1 레벨 CSH와 제2 레벨 CSL를 선택하여 스토리지 신호 CS5∼CSｍ을 스토리지 라인(106-5∼106-m)에 인가한다.
또한, 제1행째의 스토리지 라인(106-1)에 제2 레벨 CS1을 선택하여 스토리지 신호 CS1을 인가한 경우, 제2행째의 스토리지 라인(106-2)에는 제1 레벨 CSH를 선택하여 스토리지 신호 CS2를 인가하고, 제3행째의 스토리지 라인(106-3)에는 제2 레벨 CSL을 선택하여 스토리지 신호 CS3을 인가하고, 제4행째의 스토리지 라인(106-4)에는 제1 레벨 CSH를 선택하여 스토리지 신호 CS4를 인가하고, 이하 마찬가지로 하여 교대로 제2 레벨 CSL과 제1 레벨 CSH를 선택하여 스토리지 신호 CS5∼ CSｍ을 스토리지 라인(106-5∼106-m)에 인가한다.
본 실시 형태에서는, 게이트 펄스 GP의 하강 후(신호 라인으로부터의 기입 후), 스토리지 라인(106-1∼106-m)을 구동하고, 축적 용량(Cs201)을 통하여 커플링시킴으로써 화소 전위(노드(ND201)의 전위)를 변화시켜, 액정 인가 전압을 변조시키고 있다.
도 7에는, 수직 구동 회로(102)의 CS 드라이버(1020)의 레벨 선택 출력부의 일례를 모식적으로 도시하고 있다.
CS 드라이버(1020)는, 가변 전원부(1021)와, 전원부(1021)의 정극측에 접속된 제1 레벨 공급 라인(1022)과, 전원부(1021)의 부극측에 접속된 제2 레벨 공급 라인(1023)과, 제1 레벨 공급 라인(1022) 또는 제2 레벨 공급 라인(1023)을 화소 배열의 각 행마다 배선한 스토리지 라인(106-1∼106-m)을 선택적으로 접속하는 스위치(SW1∼SWｍ)를 포함하여 구성되어 있다.
또한, 도 7 중에서 ΔVcs는 제1 레벨 CSH와 제2 레벨 CSL의 레벨 차(전위차)를 도시하고 있다.
나중에 상술하는 바와 같이, 이 ΔVcs와 소진폭의 교번의 커먼 전압 Vcom의 진폭 ΔVcom은, 흑 휘도 및 백 휘도를 모두 최적화할 수 있는 값으로 선정된다.
예를 들면 후술하는 바와 같이, 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W가 0.5V 이하의 값으로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.
수직 구동 회로(102)는, 수직 시프트 레지스터 군을 포함하고, 화소 배열에 대응하여 각 행마다 배열된 게이트 라인이 접속된 게이트 버퍼에 대응하여 형성된 복수의 시프트 레지스터 VSR를 갖는다. 각 시프트 레지스터 VSR는, 도시하지 않은 클럭 제너레이터에 의해 생성된 수직 주사의 개시를 명령하는 수직 스타트 펄스 VST, 수직 주사의 기준으로 되는 수직 클럭 VCK(또는 서로 역상의 수직 클럭 VCK, VCKX)가 공급된다.
예를 들면 시프트 레지스터는, 수직 스튜디오 펄스 VST를, 수직 클럭 VCK에 동기로 시프트 동작을 행하고, 대응하는 게이트 버퍼에 공급한다.
또한, 수직 스타트 펄스 VST는, 유효 화소부(101)의 상부측으로부터, 또는 하부측으로부터 전파되고, 각 시프트 레지스터에 순서대로 시프트인되어 간다.
따라서, 기본적으로는, 시프트 레지스터 VSR에 의해 공급된 수직 클럭에 의해 각 게이트 버퍼를 통하여 각 게이트 라인이 순서대로 구동되어 간다.
수평 구동 회로(103)는, 수평 주사의 개시를 명령하는 수평 스타트 펄스 HST, 수평 주사의 기준으로 되는 수평 클럭 HCK(또는 서로 역상의 수직 클럭 HCK, HCKX)에 기초하여, 입력되는 영상 신호 Vsig를 1H(H는 수평 주사 기간)마다 순차적으로 샘플링하고, 신호 라인(107-1∼107-n)을 통하여 수직 구동 회로(102)에 의해 행 단위로 선택되는 각 화소 회로(PXLC)에 대하여 기입하는 처리를 행한다.
커먼 전압 생성 회로(104)는, 1 수평 주사 기간(1H)마다 극성이 반전하는 소진폭의 커먼 전압 VCOM을 생성하여 도시하지 않은 공급 라인을 통하여 유효 화소부(101)의 전화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 공통으로 공급한다.
커먼 전압 Vcom의 진폭의 진폭 ΔVcom의 값은, 스토리지 신호 CS의 제1 레벨 과 CSH와 제2 레벨 CSL의 차 ΔVcs와 함께, 흑 휘도 및 백 휘도를 모두 최적화할 수 있는 값으로 선정된다.
예를 들면 후술하는 바와 같이, 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W가 0.5V 이하의 값으로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.
도 6에서는, 커먼 전압 생성 회로(104)를 액정 패널 내에 형성하는 구성을 예로서 도시하고 있지만, 패널 외에 배치하여, 패널 외로부터 커먼 전압 Vcom을 공급하도록 구성하는 것도 가능하다.
도 9는, 본 실시 형태에 따른 커먼 전압 생성 회로의 구성예를 도시하는 회로도이다.
도 9의 예는, 패널의 외부 부품에 의해 소진폭의 커먼 전압 Vcom을 생성하는 경우를 도시하고 있다.
도 9의 커먼 전압 생성 회로는, 플리커 조정용 저항 소자 R1, R2, 평활 캐패시터 C1, 소진폭 ΔVcom만큼 진폭시키기 위한 캐패시터 C4, Vcom 공급 라인(108)의 배선 저항 Rcom, 및 Vcom 공급 라인(108)의 기생 용량 Ccom을 포함하여 구성되어 있다.
전원 전압 VCC의 공급 라인과 접지 라인 GND 사이에 저항 소자 R1, R2가 직렬로 접속되고, 양쪽 저항 소자 R1, R2에 의해 저항 분압한 전압을 저항 소자의 접속 노드(ND1)에 발생시킨다. 저항 소자 R2은 가변 저항으로, 발생하는 전압을 조정 가능하게 되어 있다.
접속 노드(ND1)가 패널 단자(T)에 접속되어 있다. 캐패시터 C1의 제1 전극 이 접속 노드(ND1)와 단자(T)의 접속 라인에 접속되고, 제2 전극이 접지되어 있다.
캐패시터 C2의 제1 전극이 접속 노드(ND1)와 단자(T)의 접속 라인에 접속되고, 제2 전극이 신호 FRP의 공급 라인에 접속되어 있다.
도 9의 커먼 전압 생성 회로에서는, 다음 식을 따라서 소진폭 ΔVcom이 결정된다.
Figure 112006058751758-PAT00002
소진폭은 용량 커플링(결합)을 이용, 또는 디지털적으로 생성하여, 사용하는 것이 가능하다.
소진폭 ΔVcom의 값은, 매우 작은 진폭, 예를 들면 10mV∼1.0V 정도의 진폭이 좋다. 이유는, 그 이외이면 오버 드라이브에 의한 응답 속도의 개선, 음향 노이즈 저감 등의 효과가 작아지게 되기 때문이다.
이상과 같이, 본 실시 형태에서는, 액정 표시 장치(100)에서, 용량 커플링을 이용한 용량 결합 구동을 행할 때에, 커먼 전압 Vcom의 진폭의 진폭 ΔVcom의 값과, 스토리지 신호 CS의 제1 레벨과 CSH와 제2 레벨 CSL의 차 ΔVcs의 값이, 흑 휘도 및 백 휘도를 모두 최적화할 수 있는 값으로 선정된다.
예를 들면, 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W가 0.5V보다 낮은 값으로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.
이하, 본 실시 형태의 용량 결합 구동에 대해 더 상세히 설명한다.
도 10의 A∼E는, 본 실시 형태의 주요한 액정 셀의 구동 파형을 도시하는 타 이밍차트이다.
도 10의 A가 게이트 펄스 GP_N을, 도 10의 B가 커먼 전압 Vcom을, 도 10의 C가 스토리지 신호 CS_N을, 도 10의 D가 영상 신호 Vsig를, 도 10의 E이 액정 셀에 인가되는 신호 Pix_N을 각각 도시하고 있다.
본 실시 형태의 용량 결합 구동에서는, 커먼 전압 Vcom은 일정한 직류 전압이 아니고 1 수평 주사 기간(1H)마다 극성이 반전하는 소진폭의 교번의 신호로서 생성되고, 각 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 인가된다.
또한, 스토리지 신호 CS_N은, 각 게이트 라인마다 대응하여 독립적으로 배선된 각 스토리지 라인(106-1∼106-m)마다 제1 레벨(CSH, 예를 들면 3V∼4V) 또는 제2 레벨(CSL, 예를 들면 0V) 중 어느 하나에 선택하여 공급한다.
이와 같이 구동된 경우의, 액정에 인가되는 실효 화소 전위 ΔVpix는 다음 식으로 주어진다.
Figure 112006058751758-PAT00003
도 11에 도시하는 바와 같이, 수학식 3에서，Vsig는 영상 신호 전압, Ccs는 축적 용량, Clc는 액정 용량을, Cg는 노드(ND201)와 게이트 라인 간의 용량을, Csp는 노드(ND201)와 신호 라인 간의 용량을, ΔVcs는 신호 CS의 전위를, Vcom은 커먼 전압을 각각 나타내고 있다.
수학식 3에서, 근사식의 제2항{(Ccs/Ccs+Clc)*Vcs}이 액정 유전율의 비선형성에 의해 저계조(백 휘도측)가 검어지는(가라앉는) 요인으로 되는 항이며, 근사식의 제3항{(Ccl/Ccs+Clc)*ΔVcom/2}가 액정 유전율의 비선형성에 의해 저계조측을 희게 하는(뜨게 하는) 항이다.
즉, 근사식의 제2항의 저계조(백 휘도측)가 검어지는(가라앉는) 경향이 있는 부분이 제3항에 의해 저계조측을 희게 하는(뜨게 하는) 기능에 의해 보상되도록 동작한다.
그리고, 흑 휘도 및 백 휘도를 모두 최적화할 수 있는 값으로 선정함으로써, 최적의 콘트라스트를 얻을 수 있다.
도 12의 A, B는 액정 표시 장치에 사용되는 액정 재료(노멀리 화이트 액정)를 이용한 경우의 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W의 선정 기준을 설명하기 위한 도면이다. 도 12의 A가 인가 전압에 대한 비유전율 ε의 특성을 도시하는 도면이고, 도 12의 B는 도 12의 A의 특성이 크게 변화되는 영역을 확대하여 도시하는 도면이다.
도면에 도시하는 바와 같이, 액정 표시 장치에 사용되어 있는 액정 특성에서는, 약 0.5V 이상의 전압을 인가하면, 백 휘도가 가라앉게 된다.
그 때문에, 백 휘도를 최적화하기 위해서는, 백 표시일 때에 액정에 인가되는 실효 화소 전위 ΔVpix_W를 0.5V 이하로 할 필요가 있다. 따라서, 실효 화소 전위 ΔVpix_W가 0.5V 이하로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.
실제로 평가한 결과로서는, ΔVcs=3.8V, ΔVcom=0.5V일 때, 최적의 콘트라스 트가 얻어졌다.
도 13은, 본 발명의 실시 형태에 따른 구동 방식, 관련되는 용량 결합 구동 방식, 및 통상의 1H Vcom 구동 방식의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면이다.
도 13에서, 횡축이 영상 신호 전압 Vsig를, 종축이 실효 화소 전위 ΔVpix를 각각 도시하고 있다. 또한, 도 13에서, CV-A로 나타내는 선이 본 발명의 실시 형태에 따른 구동 방식의 특성을, CV-B로 나타내는 선이 관련되는 용량 결합 구동 방식의 특성을, CV-C로 나타내는 선이 통상의 1H Vcom 구동 방식의 특성을 나타내고 있다.
도 13으로부터 알 수 있는 바와 같이, 본 실시 형태에 따른 구동 방식에 따르면, 관련되는 용량 결합 구동 방식에 비하여 충분한 특성 개선이 얻어지고 있다.
도 14는, 본 발명의 실시 형태에 따른 구동 방식, 및 관련되는 용량 결합 구동 방식의 영상 신호 전압과 휘도의 관계를 도시하는 도면이다.
도 14에서, 횡축이 영상 신호 전압 Vsig를, 종축이 휘도를 각각 나타내고 있다. 또한, 도 14에서, CV-a로 나타내는 선이 본 발명의 실시 형태에 따른 구동 방식의 특성을, CV-b로 나타내는 선이 관련되는 용량 결합 구동 방식의 특성을 나타내고 있다.
도 14로부터 알 수 있는 바와 같이, 관련되는 용량 결합 구동 방식에서는 흑 휘도(2)를 최적화했을 때에, 백 휘도(1)가 가라앉고 있었다. 이에 반하여, 본 실시 형태에 따른 구동 방식에 따르면, Vcom을 소진폭으로 함으로써, 흑 휘도(1) 및 백 휘도(1)의 양쪽 모두 최적화할 수 있다.
하기의 수학식 4에, 본 실시 형태에 따른 구동 방식의 상기 수학식 3에 구체적인 수치를 설정한 경우의 흑 표시일 때와, 흑 표시일 때의 실효 화소 전위 ΔVpix_B와 백 표시일 때의 실효 화소 전위 ΔVpix_W의 값을 나타낸다.
또한，수학식 5에 관련되는 용량 결합 구동 방식의 상기 수학식 1에 구체적인 수치를 설정한 경우의 흑 표시일 때와, 흑 표시일 때의 실효 화소 전위 ΔVpix_B와 실효 화소 전위 ΔVpix_W의 값을 나타낸다.
Figure 112006058751758-PAT00004
Figure 112006058751758-PAT00005
수학식 4 및 수학식 5에 도시하는 바와 같이, 흑 표시일 때는 본 실시 형태에 따른 구동 방식과 관련되는 구동 방식 모두 실효 화소 전위 ΔVpix_B는 3.3V로 되고, 흑 휘도가 최적화되어 있다.
백 표시일 때는, 수학식 5에 도시하는 바와 같이, 관련되는 구동 방식의 실효 화소 전위 ΔVpix_W는 0.5V 이상의 0.8V로 되고, 도 12의 B에 관련지어 설명한 바와 같이 백 휘도가 가라앉게 된다.
이에 반하여, 본 실시 형태에 따른 구동 방식의 실효 화소 전위 ΔVpix_W는 0.5V 이하의 0.4V로 되고, 도 12의 B에 관련지어 설명한 바와 같이 백 휘도가 최적화된다.
다음으로, 상기 구성에 의한 동작을 설명한다.
수직 구동 회로(102)의 시프트 레지스터에는, 도시하지 않은 클럭 제너레이터에 의해 생성된 수직 주사의 개시를 명령하는 수직 스타트 펄스 VST, 수직 주사 의 기준으로 되는 서로 역상의 수직 클럭 VCK, VCKX가 공급된다.
시프트 레지스터에서는, 수직 클럭의 레벨 시프트 동작이 행해지고, 또한, 각각 서로 다른 지연 시간으로 지연된다. 예를 들면 시프트 레지스터에서는, 수직 스타트 펄스 VST가, 수직 클럭 VCK에 동기로 시프트 동작이 행해지고, 대응하는 게이트 버퍼에 공급된다.
또한, 수직 스타트 펄스 VST는, 유효 화소부(101)의 상부측으로부터, 또는 하부측으로부터 전파되고, 각 시프트 레지스터에 순서대로 시프트인되어 간다.
따라서, 기본적으로는, 시프트 레지스터 VSR에 의해 공급된 수직 클럭에 의해 각 게이트 버퍼를 통하여 각 게이트 라인(105-1∼105-m)이 순서대로 구동되어 간다.
이와 같이, 수직 구동 회로(102)에 의해, 예를 들면 제1행째부터 순서대로 게이트 라인(105-1∼105-m)이 구동되어 가는데, 이것에 수반하여, 스토리지 라인(106-1∼106-m)이 구동되어 간다. 이때, 게이트 펄스에서 하나의 게이트 라인을 구동한 후, 다음의 게이트 라인의 게이트 펄스의 상승의 타이밍에서, 스토리지 라인(106-1∼106-m)에 인가하는 스토리지 신호 CS1∼CSｍ의 레벨이, 제1 레벨 CSH와 제2 레벨 CSL이 교대로 선택되어 인가된다.
예를 들면, 제1행째의 스토리지 라인(106-1)에 제1 레벨 CSH를 선택하여 스토리지 신호 CS1이 인가된 경우, 제2행째의 스토리지 라인(106-2)에는 제2 레벨 CSL이 선택되어 스토리지 신호 CS2가 인가되고, 제3행째의 스토리지 라인(106-3)에 제1 레벨 CSH가 선택되어 스토리지 신호 CS3이 인가되고, 제4행째의 스토리지 라 인(106-4)에는 제2 레벨 CSL이 선택되어 스토리지 신호 CS4가 인가되고, 이하 마찬가지로 하여 교대로 제1 레벨 CSH와 제2 레벨 CSL이 선택되어 스토리지 신호 CS5∼CSｍ이 스토리지 라인(106-5∼106-m)에 인가된다.
또한, 소진폭 ΔVcom으로 교번의 커먼 전압 Vcom이 유효 화소부(101)의 전화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 공통으로 인가된다.
그리고, 수평 구동 회로(103)에서는, 도시하지 않은 클럭 제너레이터에 의해 생성된 수평 주사의 개시를 명령하는 수평 스타트 펄스 HST, 수평 주사의 기준으로 되는 서로 역상의 수평 클럭 HCK, HCKX를 받아 샘플링 펄스가 생성되고, 입력되는 영상 신호가 생성한 샘플링 펄스에 응답하여 순차적으로 샘플링되어, 각 화소 회로(PXLC)에 기입할 데이터 신호 SDT로서 각 신호 라인(107-1∼107-n)에 공급된다.
예를 들면, 먼저，R 대응의 셀렉터 스위치가 도통 상태로 구동 제어되어 R 데이터가 각 신호 라인에 출력되어 R 데이터가 기입된다. R 데이터의 기입이 종료되면, G 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 G 데이터가 각 신호 라인에 출력되어 기입된다. G 데이터의 기입이 종료되면, B 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 B 데이터가 각 신호 라인에 출력되어 기입된다.
본 실시 형태에서는, 이 신호 라인으로부터의 기입 후(게이트 펄스 GP의 하강 후), 스토리지 라인(106-1∼106-m)으로부터 축적 용량(Cs201)을 통하여 커플링시킴으로써 화소 전위(노드(ND201)의 전위)를 변화시켜, 액정 인가 전압을 변조시키고 있다.
이때, 커먼 전압 Vcom은 일정치가 아닌 소진폭 ΔVcom(10mV∼1.0V)으로 교번 신호로서 공급된다.
이에 의해, 흑 휘도뿐만 아니라 백 휘도도 최적화되어 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, TFT(201)를 통하여 영상용 화소 데이터를 기입하는 복수의 화소 회로(PXLC)가 매트릭스 형상으로 배치된 유효 화소부(101)와, 화소 회로의 행 배열에 대응하도록 배치된 게이트 라인(105-1∼105-m)과, 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선(106-1∼106-m)과, 화소 회로의 열 배열에 대응하도록 배치된 신호 라인(107-1∼107-m)과, 게이트 라인, 및 용량 배선을 선택적으로 구동하는 수직 구동 회로(102)와, 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로(104)를 갖고, 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 액정 셀(LC201)과, 제1 전극 및 제2 전극을 갖는 축적 용량(Cs201)을 포함하고, 액정 셀의 제1 화소 전극과 축적 용량의 제1 전극과 TFT의 1 단자가 접속되고, 축적 용량의 제2 전극이 대응하는 행에 배열된 용량 배선에 접속되고, 액정 셀의 제2 화소 전극에는 커먼 전압 신호가 인가되기 때문에, 흑 휘도 및 백 휘도의 양방을 모두 최적화할 수 있다. 그 결과, 콘트라스트를 최적화할 수 있는 이점이 있다.
또한, 상기 실시 형태에서는, 액정 표시 장치에 아날로그 영상 신호를 입력으로 하고, 이것을 래치한 후 아날로그 영상 신호를 점 순차로 각 화소에 기입하는 아날로그 인터페이스 구동 회로를 탑재한 액정 표시 장치에 적용한 경우에 대해 설명하였지만, 디지털 영상 신호를 입력으로 하고, 셀렉터 방식으로 선 순차로 화소에 영상 신호를 기입하는 구동 회로를 탑재한 액정 표시 장치에도, 마찬가지로 적 용 가능하다.
또한, 상기 실시 형태에서는, 각 화소의 표시 엘리먼트(전기 광학 소자)로서 액정 셀을 이용한 액티브 매트릭스형 액정 표시 장치에 적용한 경우를 예로 채용하여 설명하였지만, 액정 표시 장치에의 적용에 한정되는 것은 아니고, 각 화소의 표시 엘리먼트로서 일렉트로루미네센스(EL:electroluminescence) 소자를 이용한 액티브 매트릭스형 EL 표시 장치 등 액티브 매트릭스형 표시 장치 전반에 적용 가능하다.
이상 설명한 실시 형태에 따른 표시 장치는, 직시형 영상 표시 장치(액정 모니터, 액정 뷰파인더), 투사형 액정 표시 장치(액정 프로젝터)의 표시 패널, 즉 LCD(liquid crystal display) 패널로서 이용하는 것이 가능하다.
<제2 실시 형태>
다음으로, 본 실시 형태의 특징의 하나인 스토리지 신호 CS를, 도 6에 도시한 보정 회로(109)에 의해, 더미 화소부(모니터부)로 이루어지는 검출 에리어(108)로부터 검출한 화소 전위가 임의의 전위로 되도록 광학적 특성을 최적화하도록 보정하는 구체적인 구성예에 대해 설명한다.
본 실시 형태에서는, 구동 온도의 변화에 의한 액정의 유전율의 변동, 양산 시의 변동에 의한 축적 용량(Cs201)을 형성하고 있는 절연막의 막두께의 변동 및 액정 셀 갭의 변동에 의해, 액정 인가 전압이 변동하게 된다. 이 변동분을 전기적으로 검지하고, 액정 인가 전압의 변동을 억제함으로써 표시의 온도, 양산 시의 변동에 의한 변화를 억제한다.
이 광학적 특성을 최적화하는 보정 회로 시스템을 채용하는 이유를 실효 화소 전압의 모델식에 관련지어 설명한다.
수학식 6은, 일반적인 1H Vcom 반전 구동의 실효 화소 전압의 모델식이다. 수학식 6에서 하부선으로 나타내는 항과 같이, Ccs(CS 용량), Clc(액정 용량)가 변화해도 분모 분자가 동일하기 때문에 액정 인가 전압(ΔVpix)이 변화하지 않는 것을 알 수 있다. 즉, Ccs를 바꾸는 요소인 게이트 절연막의 막두께 변동, Clc를 바꾸는 요소인 액정층 갭 변동, 온도 변화에 의한 유전율 변화가 발생해도 액정 인가 전압이 변화되지 않는 것을 의미하고 있다.
Figure 112006058751758-PAT00006
이하에 도시하는 수학식 7은, 용량 결합 구동을 행한 경우의 모델 수이다. 수학식 7에서 하부선으로 나타내는 항과 같이 분모 분자가 서로 다르기 때문에, 전술한 변동 변화의 영향을 받게 되는 것을 알 수 있다.
이 문제를 해결하려고 하는 것이, 상기 수학식 7의 하부선의 항의 용량 C의 변화를 보정하기 위해, 본 실시 형태에서는, ΔVcs의 값을 바꿈(보정함)으로써, 하부선의 항의 값을 일정하게 유지한다.
Figure 112006058751758-PAT00007
용량선으로부터의 커플링을 이용한 액정 구동 방식에서의 이 불이익은, 반대로 용량선의 전위차를 이용하여 휘도 변화를 자유자재로 변화시킬 수 있다고 하는 것을 의미한다.
본 실시 형태에서는, 액정 패널 내에 양산 시, 온도 변화 시의 변동 변화를 모니터하는 더미 화소(센서 화소)를 배치, 및 그 변화를 검출함으로써, 용량선의 전위, 또는 레퍼런스 드라이버에 보정을 걸어, 휘도를 최적화(보정)하는 것이 가능한 액정 표시 장치를 실현하고 있다.
즉, 본 실시 형태에 따르면, 액정 패널 내에 양산 시, 온도 변화 시의 변동 변화를 모니터하는 더미 화소(센서 화소)를 배치, 및 그 변화를 검출함으로써, 용량선의 전위, 또는 레퍼런스 드라이버에 보정을 걸어, 휘도를 최적화(보정)할 수 있는 이점이 있다.
또한, 도 6에 도시하지 않은 레퍼런스 드라이버는, 신호 라인에 전파시키는 영상용 화소 데이터를 생성하는 계조 전압 생성 회로로서 기능한다.
기본적으로는, 실제로 구동 중에, 글래스 기판 위에 배치된 화소 또는 모니터용의 더미 화소의 전위를 검출함으로써, CS 전위 ΔVcs(도 5), 또는 도시하지 않지만 이 레퍼런스 드라이버에 피드백함으로써, 광학 특성을 최적화한다. 또한, 제 조 변동에 관해서는, 검사 공정 시에 수동 조정을 행해도 마찬가지의 효과가 얻어진다.
본 실시 형태에서는, CS 전위 ΔVcs를 일정치가 아니라, 예를 들면 글래스 기판 위에 형성된 보정 회로 시스템, 단결정 Si에 형성된 회로 시스템에 의해 변동시켜, 광학 특성을 개선한다. 또한, 검사 공정에서 조정을 행해도 마찬가지의 효과가 얻어진다.
도 6에는 시스템 구성의 일례를 도시하였지만, 이하에 실용에 의거한 시스템 구성예에 대해, 도 15∼도 20에 관련지어 설명한다.
도 15는, 본 실시 형태에 따른 표시 장치가 시스템 온 글래스 패널에, 검출 에리어(108), 보정 회로(109)를 형성한 예를 도시하는 도면이다.
이 경우, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로(109)에서 검지하고, 광학 특성이 최적으로 되도록, CS 전위 ΔVcs에 피드백을 걸어, ΔVcs를 보정한다.
도 16은, 본 실시 형태에 따른 표시 장치가 COG 탑재 패널에, 검출 에리어(108), 보정 회로(109)를 형성한 예를 도시하는 도면이다.
이 경우에도, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로(109)에서 검지하고, 광학 특성이 최적으로 되도록, CS 전위 ΔVcs에 피드백을 걸어, ΔVcs를 보정한다.
도 17은, 본 실시 형태에 따른 표시 장치에서 패널 위에 검출 에리어(108)를 형성하고, 단결정 LSI 내에 보정 회로(109)를 형성한 예를 도시하는 도면이다.
이 경우에도, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로(109)에서 검지하고, 광학 특성이 최적으로 되도록, CS 전위 ΔVcs에 피드백을 걸어, ΔVcs를 보정한다.
도 18은, 본 실시 형태에 따른 표시 장치가 시스템 온 글래스 패널에, 검출 에리어(108), 보정 회로(109)를 형성한 제2 예를 도시하는 도면이다.
이 경우, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로(109)에서 검지하고, 광학 특성이 최적으로 되도록 레퍼런스 드라이버(111)에 피드백을 걸도록 구성하고 있다.
이 경우, 보정 회로(109)는, 영상용 화소 데이터를 생성하는 레퍼런스 드라이버(111)의 신호 전압을 보정한다.
도 19는, 본 실시 형태에 따른 표시 장치가 COG 탑재 패널에, 검출 에리어(108), 보정 회로(109)를 형성한 제2 예를 도시하는 도면이다.
이 경우에도, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로(109)에서 검지하고, 광학 특성이 최적으로 되도록 레퍼런스 드라이버(111)에 피드백을 걸도록 구성하고 있다.
도 20은, 본 실시 형태에 따른 표시 장치에서 패널 위에 검출 에리어(108)를 형성하고, 단결정 LSI 내에 보정 회로(109)를 형성한 제2 예를 도시하는 도면이다.
이 경우에도, 유효 화소부(101) 내 혹은 인접하는 영역에 배치한 검출 에리어(108)에 발생하는 액정 갭, 게이트 산화막, 액정 비유전율 변화 등을 보정 회로 시스템(109)에서 검지하고, 광학 특성이 최적으로 되도록 레퍼런스 드라이버(111)에 피드백을 걸도록 구성하고 있다.
다음으로, 검출 에리어(108)에 포함하는 모니터용의 더미 화소부, 및 보정 회로 시스템의 구성 및 기능에 대해 더 상세히 설명한다.
도 21은, 본 실시 형태에 따른 보정 회로 시스템의 제1 구성예를 도시하는 도면이다. 또한, 도 21에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
또한, 도 22는 도 21의 보정 회로의 기본 구성을 도시하는 블록도이다.
도 21의 보정 회로 시스템(300)은, 하나의 더미 화소(301)와, 보정 회로(302)(도 6에서는 부호 109로 나타내고 있음)를 동일한 디바이스(패널) 내에 형성하고 있다. 이 경우, 예를 들면 저온 폴리실리콘 프로세스를 사용함으로써, 보정 회로(302)를 디바이스 내부에 내장하는 것이 가능하게 된다.
더미(모니터) 화소(301)는, 유효 화소부(101)의 유효 화소 회로(PXLC)와 마찬가지로 회로 구성을 갖고 있다.
보정 회로(302)는, 모니터 화소 전압 Pin과 비교 기준 전압 Pref를 비교하는 비교기(3021)와, 비교기(3021)의 비교 결과에 따라 CS 전위 ΔVcs를 최적화를 위해 변화시키도록 제어하는 신호 Vcsh를 수직 구동 회로(102)의 CS 드라이버의 전원부에 출력하는 출력 전압 제어 회로(3022)를 갖고 있다.
그리고, 도 19의 회로 시스템(300)에서는, 더미 화소(301)와, 보정 회로(300)의 비교기(3021)를, 근접하여 배치하고 있다.
이 경우, 예를 들면, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Clc를 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V, Vcom을 1.65V로 하면, 실효 화소 전위 Vp는 다음 식과 같이 3.21V로 되고, 90mV 정도의 전압 강하의 영향을 받을 뿐으로서, 양호한 모니터 화소 전위를 얻을 수 있다.
Figure 112006058751758-PAT00008
Figure 112006058751758-PAT00009
도 23은, 본 실시 형태에 따른 보정 회로 시스템의 제2 구성예를 도시하는 도면이다. 또한, 도 23에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
본 제2 구성예의 보정 회로 시스템(300A)이, 도 21의 보정 회로 시스템(300)과 서로 다른 점은, 더미 화소(301)와 비교기(3021)의 접속 라인(예를 들면 더미 화소의 화소 전위에 출력부)에 화소 전위를 선택적으로 출력하도록 한 스위치(303)를 설치한 것에 있다.
이 경우의 모니터 화소 전위 Vpin은 다음 식(수학식 10)으로 주어진다.
Figure 112006058751758-PAT00010
그리고, 전술한 바와 같이, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Ccl을 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V로 하면, 실효 화소 전위 Vp는 다음 식(수학식 11)과 같이 3.28V로 되고, 20mV 정도의 전압 강하의 영향을 받을 뿐으로서, 양호한 모니터 화소 전위를 얻을 수 있다.
Figure 112006058751758-PAT00011
이와 같이, 기생 용량 C1의 영향을 매우 작게 하도록, 스위치(303)를 설치함으로써, 더 양호한 모니터 화소 전위를 얻을 수 있다.
또한, 더미 화소(301)와 비교기(3021)의 접속 라인에, 예를 들면 프리차지 회로나 리세트 회로를 설치하여 기생 용량을 어느 정도 디스차지시키고나서 스위치(303)를 온하여 모니터 화소 전위 Vpin과 레퍼런스 전위와 비교기(3021)에서 비교하도록 구성하는 것도 가능하다.
이상은, 보정 회로(302)를 더미 화소(301)와 동일 디바이스에 형성하여 근접 배치하도록 구성한, 이하에, 보정 회로(302)를 외부 기판에 탑재하도록 구성한 경우를 고찰한다.
도 24는, 본 실시 형태에 따른 보정 회로 시스템의 제3 구성예를 도시하는 도면이다. 또한, 도 24에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
본 제3 구성예의 보정 회로 시스템(300B)은, 도 21의 구성으로부터 보정 회로를 외부 기판(304)에 옮긴 등가의 회로 구성으로 되어 있다.
이 경우, 예를 들면, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Ccl을 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V, Vcom을 1.65V라고 하면, 실효 화소 전위 Vp는 다음 식(수학식 12)과 같이 1.925V로 된다.
즉, Vp의 전위는 이상적으로는 3.3V인데 반하여, 도 22의 구성에서는 1.925V와 1300mV 정도의 전압 강하가 있기 때문에, 양호한 모니터 화소 전위를 얻을 수 있다고는 말하기 어렵다.
Figure 112006058751758-PAT00012
도 25는, 본 실시 형태에 따른 보정 회로 시스템의 제4 구성예를 도시하는 도면이다. 또한, 도 25에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
본 제4 구성예의 보정 회로 시스템(300C)은, 도 23의 구성으로부터 보정 회로(302)를 외부 기판(304)에 옮긴 등가의 회로 구성으로 되어 있다. 즉, 스위치(303)를 설치한 구성을 갖는다.
그리고, 전술한 바와 같이, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Ccl을 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V라고 하면, 실효 화소 전위 Vp는 다음 식(수학식 13)과 같이 3.05V로 되어, 1300mV 정도의 전압 효과 250mV 정도의 전압 강하로 억제할 수 있어, 실용에 견딜 수 있는, 양호한 모니터 화소 전위를 얻을 수 있다.
Figure 112006058751758-PAT00013
이와 같이, 기생 용량 C1의 영향을 매우 작게 하도록, 스위치(303)를 설치함으로써, 양호한 모니터 화소 전위를 얻을 수 있다.
또한, 더미 화소(301)와 비교기(3021)의 접속 라인에, 예를 들면 프리차지 회로나 리세트 회로를 설치하여 기생 용량을 어느 정도 디스차지시키고나서 스위치(303)를 온하여 모니터 화소 전위 Vpin과 레퍼런스 전위와 비교기(3021)에서 비교하도록 구성하는 것도 가능하다.
도 26은, 본 실시 형태에 따른 보정 회로 시스템의 제5 구성예를 도시하는 도면이다. 또한, 도 26에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
본 제5 구성예의 보정 회로 시스템(300D)이 도 23의 보정 회로 시스템(300B)과 서로 다른 점은, 모니터 화소로서, 1개의 더미 화소(301)를 설치하는 대신에, 도 25에 도시하는 바와 같이, 수평 방향의 1 라인의 모든 더미 화소 전극을 접속함으로써, 모니터 화소(305)의 총 축전 용량을 증대시키고 있다.
수평 라인이 320 라인이면, 1pF×320×3(RGB)=960pF로 된다.
이 값은, 접속 라인의 기생 용량 1pF에 비하여 충분히 큰 값이다.
이 경우, 예를 들면, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Ccl을 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V, Vcom을 1.65V라고 하면, 실효 화소 전위 Vp는 다음 식(수학식 14)과 같이 3.29V로 되어, 1300mV이었던 전압 효과를 10mV 정도의 전압 강하의 영향을 받을 뿐으로서, 양호한 모니터 화소 전위를 얻을 수 있다.
Figure 112006058751758-PAT00014
도 27은, 수평 방향 1 라인의 모든 더미 화소 전극을 접속하여 구성된 모니터 화소를 도시하는 도면이다.
도 28은, 본 실시 형태에 따른 보정 회로 시스템의 제6 구성예를 도시하는 도면이다. 또한, 도 28에서는, 이해를 쉽게 하기 위해 보정 회로 시스템과 유효 화소부만을 도시하고 있다.
이 제6 구성예의 보정 회로 시스템(300E)이 도 26의 보정 회로 시스템(300D)과 서로 다른 점은, 모니터 화소(305)의 출력부에 스위치(303)를 설치한 점에 있다.
그리고, 전술한 바와 같이, 더미 화소(301)의 축적 용량 Cs를 0.5pF, 액정 용량 Ccl을 0.5pF(즉, 더미 화소의 축적 용량을 1.0pF), 더미 화소(301)와 비교기(3021)의 접속 노드(ND301)의 기생 용량 C1을 0.06pF, 스토리지 라인의 차지 전 압 Vcs를 3.3V, 영상 신호 전압 Vsig를 3.3V라고 하면, 실효 화소 전위 Vp는 다음 식(수학식 15)과 같이 3.298V로 되고, 200mV 정도의 전압 효과를 2mV 정도의 전압 강하로 억제할 수 있어, 양호한 모니터 화소 전위를 얻을 수 있다.
Figure 112006058751758-PAT00015
다음으로, 전술한 보정 회로 시스템(302)의 구체적인 회로 구성에 대해 설명한다.
도 29는, 본 실시 형태에 따른 보정 회로의 구체적인 구성예를 도시하는 회로도이다.
또한, 도 30은, 도 29의 보정 회로의 타이밍차트이다.
이 보정 회로(302)는, 비교기(3021), 출력 전압 제어 블록(3022), 및 출력 버퍼(3023)를 갖는다.
먼저 비교기(3021)는, 전압 Pin, Pref의 2 입력으로 구성되고, 입력 전압 Pin은 모니터 화소 전위와 접속된다.
여기서 모니터 화소는 유효 화소의 외주에 배치되는 전술한 바와 같이 더미 화소(301) 혹은 모니터 화소(305)의 일부를 사용한다.
이에 의해, 온도 변화, 제조 변동을 검지하는 것이 가능하게 된다.
또한, 전술한 바와 같이, 더미 화소는 유효 화소와 동일한 회로 구성/구조로 함으로써 보다 유효 화소의 상태를 정밀도 좋게 검출하는 것을 가능하게 한다.
입력 전압 Pref는 임의의 기준 전압이다.
모니터 화소에 인가되는 전압은 임의의 계조의 전압을 인가하고, Pref에는 모니터 화소에 인가될 전압으로 설정을 해 둔다.
그리고, Pref와 Pin(모니터 화소 전위)을 축차 비교함으로써, 모니터 화소 전위가 Pref보다 낮은지 높은지의 상태를 검출하고, 비교기의 출력에 반영시킨다.
비교기(3021)의 출력은 디지털 출력으로 H 또는 L을 출력한다.
그런데, 유효 화소 전위, 비교하는 화소 전위 Vpix 함께 1 필드 간격으로 전압 극성이 반전한다.
그러나, 비교 기준 전압 Pref는 직류 전압이기 때문에 매 필드 비교하면 오동작한다.
그 때문에, 비교기(3021)의 동작은 1 필드 간격으로 유효/무효 기간을 반복한다.
출력 전압 제어 블록(3022)은, 승압 회로(30221)와 강압 회로(30222)를 포함하여 구성되고, 비교기(3021)의 출력에 의해 한쪽의 회로를 유효하게 함으로써 M1의 게이트에 인가하는 전압을 제어한다.
비교기의 출력이 L(로우 레벨)인 경우, 승압 회로(30221)가 유효 동작하고, 강압 회로(30222)는 하이 임피던스(Hi-Z)로 된다.
비교기(3021)의 출력이 H(하이 레벨)인 경우, 승압 회로(30221)가 하이 임피던스(Hi-Z), 강압 회로(30222)가 유효 동작하고, 전압 VcsA를 제어한다.
출력 버퍼(3023)는 M 정전류원/Nch 소스 팔로워(30231)를 포함하여 구성되고, 출력 전압 제어 블록(3022)으로부터 출력된 전압 VcsA가 Nch 트랜지스터(M1)의 게이트 전극에 인가됨으로써 Nch 트랜지스터(M1)의 출력 임피던스는 컨트롤되고, 결과적으로 출력 전압 Vcsh도 제어된다.
이상의 시스템에서 축차 Vcsh를 조정함으로써 검출용 더미 화소 전위는 외부로부터 인가되는 기준 전위 Pref와 동전위로 되도록 Vcsh가 컨트롤되고, 유효 화소에 반영된다.
이상의 보정 회로를 채용한 경우의 효과에 대해 설명한다.
개요로서는 액정층을 교류 구동하는 표시 장치에서, 신호 라인으로부터의 기입 후(Gate의 하강 후)에 스토리지 라인(CS선)으로부터 용량을 통하여, 커플링을 제공함으로써, 화소 전위를 변화시켜, 액정 인가 전압을 변조하는 구동 방식이다. 그리고, 대향 전극은, AC 소진폭시킴으로써, 백 휘도/흑 휘도를 최적화하는 특징을 갖는다.
이와 같은 구동에 의해 화상을 표시할 때, Cs 라인으로부터 인가되는 전압 게인 Avcs는, 다음 식
Figure 112006058751758-PAT00016
여기서,
Ccs:1화소당 축적 용량
Clc:화소 전극이 대향 전극과 형성하는 용량
Vcs:Cs 라인의 진폭 전위=Vcsh-Vss
에 의해 얻어진다. 상기 식의 Clc는, 다음 식으로 나타난다.
Figure 112006058751758-PAT00017
여기서,
εlc:액정 유전율
Spix:1화소당 화소 전극 면적
dpix:대향 전극과 화소 전극의 갭
여기서 액정 유전율 εlc은 온도 특성을 갖기 때문에, 동작 환경에 의해 Clc는 변동한다.
또한, 제조 변동에 의해 도 31에 도시하는 전극 4, 5간의 갭 dpix도 패널마다에 따라 일정한 값으로는 되지 않으므로 Clc의 변동 요인으로 된다.
또한 Ccs는 도 32에 도시하는 메탈층1, 메탈층2에서 층간막을 삽입함으로써 형성된다.
식으로 나타내면 이하와 같이 된다.
Figure 112006058751758-PAT00018
여기서,
εIL:층간막의 유전율
Scs:1화소당 Ccs 면적
dIL:층간막의 막압
이 층간막도 제조 변동에 의해 막압 dIL이 패널마다에 의해 변동하고, Clc와 마찬가지로 Ccs도 변동한다.
이상의 동작 환경의 변화, 제조 변동 등에 의해, Clc/Ccs는 일정한 값으로 되지 않고, Cs선으로부터 인가되는 전압 게인 Avcs는 크게 변동된다.
이것을 액정 표시 장치의 γ 특성으로 나타내면, 도 33의 A에 도시하는 바와 같이, 큰 영향이 있는 것을 알 수 있다.
이와 같이, 일반적인 구동 방법에서는 동작 환경, 제조 변동에 의해, 액정의 γ 특성에 큰 영향을 준다.
이에 반하여, 본 실시 형태의 보정 회로 시스템에서는 그 영향을 억제하는 것을 특징으로 한다.
거기에는 상기 Vcs(=Vcsh-Vss)를 동적으로 보정함으로써 Cs선으로부터 인가되는 전압 게인 Avcs의 전압 변동을 억제함으로써 가능하게 한다.
또한 동작 환경, 제조 변동의 변동을 검출하는데도 유효 화소의 주변에 배치되는 더미 화소의 일부를 사용한다.
본 실시 형태의 보정 회로를 탑재함으로써, 도 33의 B에 도시하는 바와 같이, 보정 회로(302)에 의해 최종적 γ 특성의 변동이 개선된 것을 알 수 있다.
즉, 본 실시 형태에 따르면, 동작 환경, 제조 변동에 의한 액정 표시 장치의 γ 특성에의 영향이 종래보다 억제된다.
다음으로, 상기 구성에 의한 동작을 설명한다.
수직 구동 회로(102)의 시프트 레지스터에는, 도시하지 않은 클럭 제너레이터에 의해 생성된 수직 주사의 개시를 명령하는 수직 스타트 펄스 VST, 수직 주사의 기준으로 되는 서로 역상의 수직 클럭 VCK, VCKX가 공급된다.
시프트 레지스터에서는, 수직 클럭의 레벨 시프트 동작이 행해지고, 또한, 각각 서로 다른 지연 시간으로 지연된다. 예를 들면 시프트 레지스터에서는, 수직 스타트 펄스 VST가, 수직 클럭 VCK에 동기로 시프트 동작이 행해지고, 대응하는 게이트 버퍼에 공급된다.
또한, 수직 스타트 펄스 VST는, 유효 화소부(101)의 상부측으로부터, 또는 하부측으로부터 전파되어, 각 시프트 레지스터에 순서대로 시프트인되어 간다.
따라서, 기본적으로는, 시프트 레지스터 VSR에 의해 공급된 수직 클럭에 의해 각 게이트 버퍼를 통하여 각 게이트 라인(105-1∼105-m)이 순서대로 구동되어 간다.
이와 같이, 수직 구동 회로(102)에 의해, 예를 들면 제1행째부터 순서대로 게이트 라인(105-1∼105-m)이 구동되어 가는데, 이것에 수반하여, 스토리지 라인(106-1∼106-m)이 구동되어 간다. 이때, 게이트 펄스에서 하나의 게이트 라인을 구동한 후, 다음의 게이트 라인의 게이트 펄스의 상승의 타이밍에서, 스토리지 라인(106-1∼106-m)에 인가하는 스토리지 신호 CS1∼CSｍ의 레벨이, 제1 레벨 CSH와 제2 레벨 CSL이 교대로 선택되어 인가된다.
예를 들면, 제1행째의 스토리지 라인(106-1)에 제1 레벨 CSH를 선택하여 스토리지 신호 CS1이 인가된 경우, 제2행째의 스토리지 라인(106-2)에는 제2 레벨 CSL이 선택되어 스토리지 신호 CS2가 인가되고, 제3행째의 스토리지 라인(106-3)에 제1 레벨 CSH가 선택되어 스토리지 신호 CS3이 인가되고, 제4행째의 스토리지 라인(106-4)에는 제2 레벨 CSL이 선택되어 스토리지 신호 CS4가 인가되고, 이하 마찬가지로 하여 교대로 제1 레벨 CSH와 제2 레벨 CSL이 선택되어 스토리지 신호 CS5∼CSｍ이 스토리지 라인(106-5∼106-m)에 인가된다.
이 스토리지 신호는, 더미 화소부(108)의 화소 전위가 검출 회로(109)에서 검출되어, 이 검출 전위에 기초하여, 임의의 전위로 되도록 보정된다.
또한, 소진폭 ΔVcom으로 교번의 커먼 전압 Vcom이 유효 화소부(101)의 전화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 공통으로 인가된다.
그리고, 수평 구동 회로(103)에서는, 도시하지 않은 클럭 제너레이터에 의해 생성된 수평 주사의 개시를 명령하는 수평 스타트 펄스 HST, 수평 주사의 기준으로 되는 서로 역상의 수평 클럭 HCK, HCKX를 받아 샘플링 펄스가 생성되고, 입력되는 영상 신호가 생성한 샘플링 펄스에 응답하여 순차적으로 샘플링되어, 각 화소 회로(PXLC)에 기입할 데이터 신호 SDT로서 각 신호 라인(107-1∼107-n)에 공급된다.
예를 들면, 먼저，R 대응의 셀렉터 스위치가 도통 상태로 구동 제어되어 R 데이터가 각 신호 라인에 출력되어 R 데이터가 기입된다. R 데이터의 기입이 종료되면, G 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 G 데이터가 각 신호 라인에 출력되어 기입된다. G 데이터의 기입이 종료되면, B 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 B 데이터가 각 신호 라인에 출력되어 기입된다.
본 실시 형태에서는, 이 신호 라인으로부터의 기입 후(게이트 펄스 GP의 하강 후), 스토리지 라인(106-1∼106-m)으로부터 축적 용량(Cs201)을 통하여 커플링시킴으로써 화소 전위(노드(ND201)의 전위)를 변화시켜, 액정 인가 전압을 변조시키고 있다.
이때, 커먼 전압 Vcom은 일정치가 아니고 소진폭 ΔVcom(10mV∼1.0V)으로 교번 신호로서 공급된다.
이에 의해, 흑 휘도뿐만 아니라 백 휘도도 최적화되고 있다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, TFT(201)를 통하여 영상용 화소 데이터를 기입하는 복수의 화소 회로(PXLC)가 매트릭스 형상으로 배치된 유효 화소부(101)와, 화소 회로의 행 배열에 대응하도록 배치된 게이트 라인(105-1∼105-m)과, 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선(106-1∼106-m)과, 화소 회로의 열 배열에 대응하도록 배치된 신호 라인(107-1∼107-m)과, 게이트 라인, 및 용량 배선을 선택적으로 구동하는 수직 구동 회로(102)와, 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로(104)를 갖고, 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 액정 셀(LC201)과, 제1 전극 및 제2 전극을 갖는 축적 용량(Cs201)을 포함하고, 액정 셀의 제1 화소 전극과 축적 용량의 제1 전극과 TFT의 1 단자가 접속되고, 축적 용량의 제2 전극이 대응하는 행에 배열된 용량 배선에 접속되고, 액정 셀의 제2 화소 전극에는 커먼 전압 신호가 인가되기 때문에, 흑 휘도 및 백 휘도의 양방을 모두 최적화할 수 있다. 그 결과, 콘트라스트를 최적화할 수 있는 이점이 있다.
또한, 본 실시 형태에서는, 구동 온도의 변화에 의한 액정의 유전율의 변동, 양산 시의 변동에 의한 축적 용량(Cs201)을 형성하고 있는 절연막의 막두께의 변동 및 액정 셀 갭의 변동에 의해, 액정 인가 전압이 변동하게 된다. 이 변동분을 전기적으로 검지하고, 액정 인가 전압의 변동을 억제함으로써 표시의 온도, 양산 시의 변동에 의한 변화를 억제한다.
또한, 본 실시 형태의 수직 구동 회로(102)에서의 CS 드라이버는, 드라이버단의 전후단 혹은 앞 프레임의 극성에 의존하지 않고, 화소 기입 시의 극성(POL로 나타남)만으로 CS 신호의 극성을 결정하고 있다.
즉, 본 실시 형태의 전후단의 신호에 의존하지 않고, 자단의 신호만으로 제어 가능하게 되어 있다.
또한, 본 실시 형태의 수직 구동 회로의 CS 블록 등은, 적은 소자 수로 형성할 수 있어, 회로 규모의 축소에 공헌하고 있다. 예를 들면 20개 이하의 트랜지스터에 의해 구성하는 것이 가능하다.
또한, 상기 실시 형태에서는, 액정 표시 장치에 아날로그 영상 신호를 입력으로 하고, 이것을 래치한 후 아날로그 영상 신호를 점 순차로 각 화소에 기입하는 아날로그 인터페이스 구동 회로를 탑재한 액정 표시 장치에 적용한 경우에 대해 설명하였지만, 디지털 영상 신호를 입력으로 하고, 셀렉터 방식으로 선 순차로 화소에 영상 신호를 기입하는 구동 회로를 탑재한 액정 표시 장치에도, 마찬가지로 적 용 가능하다.
또한, 상기 실시 형태에서는, 각 화소의 표시 엘리먼트(전기 광학 소자)로서 액정 셀을 이용한 액티브 매트릭스형 액정 표시 장치에 적용한 경우를 예로 채용하여 설명하였지만, 액정 표시 장치에의 적용에 한정되는 것은 아니고, 각 화소의 표시 엘리먼트로서 일렉트로루미네센스(EL:electroluminescence) 소자를 이용한 액티브 매트릭스형 EL 표시 장치 등 액티브 매트릭스형 표시 장치 전반에 적용 가능하다.
이상 설명한 실시 형태에 따른 표시 장치는, 직시형 영상 표시 장치(액정 모니터, 액정 뷰파인더), 투사형 액정 표시 장치(액정 프로젝터)의 표시 패널, 즉 LCD(liquid　crystal　display) 패널로서 이용하는 것이 가능하다.
본 발명에 따르면, 흑 휘도 및 백 휘도의 양방을 모두 최적화할 수 있는 이점이 있다.
또한, 휘도를 최적화(보정)할 수 있는 이점이 있다.

Claims (17)

  1. 스위칭 소자를 통하여 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,
    상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,
    상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,
    상기 화소 회로의 열 배열에 대응하도록 배치되고, 상기 화소 데이터를 전파하는 복수의 신호 라인과,
    상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와,
    소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로를 갖고,
    상기 화소부에 배열된 각 화소 회로는,
    제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,
    제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고,
    상기 표시 엘리먼트의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고,
    상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,
    상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되는 표시 장치.
  2. 제1항에 있어서,
    상기 구동 회로는, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치.
  3. 제2항에 있어서,
    상기 구동 회로는, 상기 용량 배선을 구동하는 신호는, 제1 레벨과 그 제1 레벨보다 낮은 제2 레벨 중 어느 하나를 선택하여 대응하는 용량 배선에 인가하는 표시 장치.
  4. 제3항에 있어서,
    상기 커먼 전압 신호의 진폭치와 상기 용량 배선을 구동하는 신호의 제1 레벨과 제2 레벨의 전위차의 값은, 실효 화소 전위가 소정의 임계치 이하로 되도록 선정되어 있는 표시 장치.
  5. 제4항에 있어서,
    상기 화소 회로의 표시 엘리먼트가 액정 셀인 표시 장치.
  6. 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,
    상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,
    상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선을 갖고，
    상기 화소부에 배열된 각 화소 회로는,
    제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,
    제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고,
    상기 표시 엘리먼트의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고,
    상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속된 표시 장치의 구동 방법으로서,
    상기 용량 배선은 개별적으로 구동하고,
    상기 표시 엘리먼트의 제2 화소 전극에는 소정의 주기로 레벨이 절환되는 소진폭의 커먼 전압 신호를 인가하고,
    선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는
    표시 장치의 구동 방법.
  7. 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기 입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,
    상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,
    상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,
    상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와,
    커먼 전압 신호를 생성하는 생성 회로와,
    상기 구동 회로의 용량 배선을 구동하는 신호를 보정하는 보정 회로 시스템을 갖고,
    상기 화소부에 배열된 각 화소 회로는,
    제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,
    제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고,
    상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고,
    상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,
    상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되고,
    상기 보정 회로 시스템은,
    상기 화소부의 화소 전위를 모니터하는 모니터부와, 그 모니터 회로의 모니터 결과에 기초하여 상기 용량 배선을 구동하는 신호를 보정하는 보정 회로를 갖는 표시 장치.
  8. 제7항에 있어서,
    상기 커먼 전압 신호는 소정의 주기로 레벨이 절환되는 소진폭의 신호인 표시 장치.
  9. 제8항에 있어서,
    상기 보정 회로 시스템은, 상기 모니터부의 모니터 화소 전위를 선택적으로 상기 보정 회로에 출력하는 스위치를 갖는 표시 장치.
  10. 제8항에 있어서,
    상기 모니터부와 상기 보정 회로의 입력부는 근접 배치되어 있는 표시 장치.
  11. 제10항에 있어서,
    상기 보정 회로 시스템은, 상기 모니터부의 모니터 화소 전위를 선택적으로 상기 보정 회로에 출력하는 스위치를 갖는 표시 장치.
  12. 제8항에 있어서,
    상기 보정 회로 시스템은, 복수의 모니터 화소를 포함하고，그 복수의 모니터 화소의 제1 전극이 공통으로 접속되고, 공통 접속 라인이 상기 보정 회로와의 접속 라인에 접속되어 있는 표시 장치.
  13. 제12항에 있어서,
    상기 보정 회로 시스템은, 상기 모니터부의 모니터 화소 전위를 선택적으로 상기 보정 회로에 출력하는 스위치를 갖는 표시 장치.
  14. 제8항에 있어서,
    상기 구동 회로는, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치.
  15. 제13항에 있어서,
    상기 구동 회로는, 상기 용량 배선을 구동하는 신호는, 제1 레벨과 그 제1 레벨보다 낮은 제2 레벨과 중 어느 하나를 선택하여 대응하는 용량 배선에 인가하는 표시 장치.
  16. 제8항에 있어서,
    상기 화소 회로의 표시 엘리먼트가 액정 셀인 표시 장치.
  17. 스위칭 소자를 통하여 신호 라인을 따라 전파되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,
    상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,
    상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,
    상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와,
    커먼 전압 신호를 생성하는 생성 회로와,
    신호 라인에 전파시키는 영상용 화소 데이터를 생성하는 레퍼런스 드라이버를 갖고,
    상기 화소부에 배열된 각 화소 회로는,
    제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,
    제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고,
    상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 1 단자가 접속되고,
    상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,
    상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되고,
    상기 보정 회로 시스템은,
    상기 화소부의 화소 전위를 모니터하는 모니터부와, 그 모니터 회로의 모니터 결과에 기초하여 상기 영상용 화소 데이터를 생성하는 레퍼런스 드라이버 내의 신호 전압을 보정하는 보정 회로를 갖는 표시 장치.
KR1020060078072A 2005-08-18 2006-08-18 표시 장치 및 그 구동 방법 KR101255858B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00237924 2005-08-18
JP2005237924A JP4492483B2 (ja) 2005-08-18 2005-08-18 液晶表示装置およびその駆動方法
JPJP-P-2005-00248104 2005-08-29
JP2005248104A JP4492491B2 (ja) 2005-08-29 2005-08-29 表示装置

Publications (2)

Publication Number Publication Date
KR20070021958A true KR20070021958A (ko) 2007-02-23
KR101255858B1 KR101255858B1 (ko) 2013-04-17

Family

ID=37854538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078072A KR101255858B1 (ko) 2005-08-18 2006-08-18 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US8866717B2 (ko)
KR (1) KR101255858B1 (ko)
TW (1) TW200710817A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794176A (zh) * 2013-12-26 2014-05-14 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR101451184B1 (ko) * 2007-08-31 2014-10-15 재팬 디스프레이 웨스트 인코포레이트 사전 충전 제어 방법 및 이를 이용한 표시 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2124221A4 (en) * 2007-03-16 2011-02-16 Sharp Kk LIQUID CRYSTAL DISPLAY APPARATUS, AND CONTROL METHOD
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
JP4337065B2 (ja) * 2007-07-04 2009-09-30 エプソンイメージングデバイス株式会社 液晶表示装置
JP4375463B2 (ja) * 2007-08-31 2009-12-02 ソニー株式会社 表示装置及び表示方法
US8791928B2 (en) * 2007-11-06 2014-07-29 Hannstar Display Corp. Pixel driving method, pixel driving device and liquid crystal display using thereof
KR101510653B1 (ko) * 2007-11-14 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20090050857A (ko) * 2007-11-16 2009-05-20 삼성모바일디스플레이주식회사 액정표시장치 및 그 구동방법
JP4715840B2 (ja) * 2007-12-14 2011-07-06 エプソンイメージングデバイス株式会社 駆動装置、電気光学装置及び電子機器
US8912990B2 (en) * 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US20110069092A1 (en) * 2008-06-11 2011-03-24 Tomoo Furukawa Liquid crystal temperature sensor, temperature detecting method by liquid crystal temperature sensor, liquid crystal device and liquid crystal device drive method
KR101557126B1 (ko) * 2008-07-16 2015-10-05 삼성디스플레이 주식회사 터치센서 및 이를 갖는 액정표시장치
JP2010230842A (ja) * 2009-03-26 2010-10-14 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2010143501A1 (ja) 2009-06-09 2010-12-16 シャープ株式会社 表示装置および表示装置の駆動方法
KR101127590B1 (ko) * 2010-03-29 2012-03-23 삼성모바일디스플레이주식회사 Ａｌｓ 드라이버 회로, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
JP5189149B2 (ja) * 2010-09-17 2013-04-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
TWI498867B (zh) * 2012-03-26 2015-09-01 Innocom Tech Shenzhen Co Ltd 影像顯示系統、感測電路與感測並補償電晶體之臨界電壓偏移之方法
CN103293798B (zh) * 2012-07-13 2017-08-25 上海天马微电子有限公司 阵列基板、液晶显示器及其控制方法
US20150070256A1 (en) * 2012-07-20 2015-03-12 Shenzhen Yunyinggu Technology Co., Ltd Field sequential color display
KR102125281B1 (ko) * 2013-08-16 2020-06-23 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9076404B2 (en) * 2013-10-22 2015-07-07 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate and 3D display device
CN104882105B (zh) * 2015-05-28 2017-05-17 武汉华星光电技术有限公司 一种液晶驱动电路及液晶显示装置
KR102566655B1 (ko) * 2016-07-11 2023-08-14 삼성디스플레이 주식회사 표시 장치
JP2018072653A (ja) * 2016-11-01 2018-05-10 セイコーエプソン株式会社 電気光学装置、電子機器および駆動方法
JP7218086B2 (ja) * 2017-08-31 2023-02-06 株式会社Ｊｖｃケンウッド 反射型液晶表示装置
CN111243537B (zh) * 2020-01-16 2022-03-01 昆山龙腾光电股份有限公司 公共电压发生电路、方法及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737209B2 (ja) * 1988-03-11 1998-04-08 松下電器産業株式会社 表示装置の駆動方法
JP2568659B2 (ja) 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
JPH0312633A (ja) 1989-06-12 1991-01-21 Hitachi Ltd 液晶表示装置
JP2950949B2 (ja) 1990-08-28 1999-09-20 三洋電機株式会社 液晶表示装置の駆動方法
JPH0594153A (ja) 1991-10-02 1993-04-16 Matsushita Electric Ind Co Ltd 液晶表示装置と液晶パネルの駆動方法および液晶投写型テレビ
DE69225105T2 (de) * 1991-10-04 1999-01-07 Toshiba Kawasaki Kk Flüssigkristallanzeigegerät
JPH05289054A (ja) 1992-04-15 1993-11-05 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH07230075A (ja) 1993-04-22 1995-08-29 Matsushita Electric Ind Co Ltd 表示装置とその駆動方法および該装置を用いた投写型表示装置
JP3308127B2 (ja) * 1995-02-17 2002-07-29 シャープ株式会社 液晶用輝度調整装置
JP3704911B2 (ja) 1997-10-20 2005-10-12 セイコーエプソン株式会社 駆動回路、表示装置および電子機器
JP2000298459A (ja) 1999-04-15 2000-10-24 Toshiba Corp 信号線駆動回路、タイミング調整回路、および信号線駆動回路検査方法
JP3899817B2 (ja) * 2000-12-28 2007-03-28 セイコーエプソン株式会社 液晶表示装置及び電子機器
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
US6911966B2 (en) * 2001-08-24 2005-06-28 Koninklijke Philips Electronics N.V. Matrix display device
US6864883B2 (en) * 2001-08-24 2005-03-08 Koninklijke Philips Electronics N.V. Display device
JP2004226737A (ja) 2003-01-23 2004-08-12 Toyota Industries Corp 表示装置
JP2004264677A (ja) * 2003-03-03 2004-09-24 Hitachi Displays Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451184B1 (ko) * 2007-08-31 2014-10-15 재팬 디스프레이 웨스트 인코포레이트 사전 충전 제어 방법 및 이를 이용한 표시 장치
CN103794176A (zh) * 2013-12-26 2014-05-14 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US8866717B2 (en) 2014-10-21
TW200710817A (en) 2007-03-16
KR101255858B1 (ko) 2013-04-17
TWI362026B (ko) 2012-04-11
US20070057887A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
KR101255858B1 (ko) 표시 장치 및 그 구동 방법
JP5072775B2 (ja) 表示装置および電子機器
TWI398692B (zh) 顯示裝置、其驅動方法及電子設備
US7973782B2 (en) Display apparatus, driving method of the same and electronic equipment using the same
US8284184B2 (en) Method and device for avoiding image sticking
JP4492491B2 (ja) 表示装置
KR101413776B1 (ko) 표시 장치 및 표시 방법
CN101369411B (zh) 显示器
JP2007047221A (ja) 表示装置
JP5111021B2 (ja) 表示装置および電子機器
KR20070017051A (ko) 표시 장치
JP2010176028A (ja) 表示装置および電子機器
JP5092375B2 (ja) 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法
JP2007333865A (ja) 液晶表示装置及び液晶表示装置のガンマ特性補正方法
JPH11281956A (ja) 平面表示装置及びその駆動方法
JP2010175857A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 7