TWI398692B - 顯示裝置、其驅動方法及電子設備 - Google Patents

Description

顯示裝置、其驅動方法及電子設備

本發明係關於一種具有各包括於配置於一顯示區域上以形成一矩陣之像素電路之一者內之顯示元件的主動矩陣顯示裝置、用以由該顯示裝置採用之驅動方法及運用該顯示裝置之電子設備。在下列說明中，該等顯示元件之每一者又稱為一電光器件。

相關申請案交互參考

本發明包含關於2007年8月30日向日本專利局申請之日本專利申請案JP 2007－224924號之標的，其全部內容以參考的方式併入本文內。

顯示裝置之一範例係一液晶顯示裝置，其運用液晶單元作為顯示元件，其每一者係稱為一電光器件。液晶顯示裝置特徵在於，顯示裝置具有一較小厚度與一較低電力消耗。利用其特性，各種電子設備均使用此一液晶顯示裝置。電子設備包括一PDA(個人數位助理)、一行動電話、一數位相機、一視訊相機及一個人電腦之顯示單元。

圖1係顯示液晶顯示裝置1之一典型組態之一方塊圖(參見日本特許公開專利第Hei 11－119746號與日本特許公開專利第2000－298459號)。如圖1所示，液晶顯示裝置1運用一有效像素區段2、一垂直驅動電路(VDRV)3及一水平驅動電路(HDRV)4。

在有效像素區段2中，複數個像素電路21係配置以形成 一矩陣。該等像素電路21之每一者包括一用作一切換器件的薄膜電晶體TFT21、一液晶單元LC21及一儲存電容器Cs21。液晶單元LC21之第一像素電極係連接至薄膜電晶體TFT21之汲極電極(或源極電極)。薄膜電晶體TFT21之汲極電極(或源極電極)還連接至儲存電容器Cs21之一第一電極。

掃描線(或閘極線)5－1至5－m各經提供以用於該矩陣之一列並連接至運用於在該列上所提供之該等像素電路21內的該等薄膜電晶體TFT21之閘極電極。該等掃描線5－1至5－m係在行方向上配置。在列方向上配置的信號線6－1至6－n各經提供以用於該矩陣之一行。

如上所說明，運用於在一列上所提供之該等像素電路21內的該等薄膜電晶體TFT21之閘極電極係連接至提供用於該列的一掃描線(該等掃描線5－1至5－m之一)。另一方面運用於在一行上所提供之該等像素電路21內的該等薄膜電晶體TFT21之源極(或汲極)電極係連接至提供用於該列的一信號線(該等信號線6－1至6－n之一)。

此外，在一普通液晶顯示裝置之情況下，單獨提供一電容器線Cs。儲存電容器Cs21係連接於電容器線Cs與液晶單元LC21之第一電極之間。具有與一共同電壓Vcom相同之相位的脈衝係施加至電容器線Cs。此外，在有效像素區段2上的每一像素電路21之儲存電容器Cs21係連接至電容器線Cs，其用作所有儲存電容器Cs21所共同的一線。

另一方面，每一像素電路21之液晶單元LC21之第二像 素電極係連接至一供應線7，其用作所有液晶單元LC21所共同的一線。供應線7提供共同電壓Vcom，其係具有每一水平掃描週期一般變化一次之一極性的一系列脈衝。一水平掃描週期係稱為1H。

該等掃描線5－1至5－m之每一者係由垂直驅動電路3來驅動而該等掃描線6－1至6－n之每一者係由水平驅動電路4來驅動。

垂直驅動電路3在一圖場週期內在垂直方向或列配置方向上掃描該矩陣之該等列。在該掃描操作中，垂直驅動電路3依序掃描該等列，以便一次選擇一列，即以便選擇在一選定列上提供的像素電路21作為連接至一提供用於該選定列之閘極線(該等閘極線5－1至5－m之一)的像素電路。詳細言之，垂直驅動電路3在閘極線5－1上確證一掃描脈衝GP1，以便選擇提供於第一列上的像素電路21。接著，垂直驅動電路3在閘極線5－2上確證一掃描脈衝GP2，以便選擇提供於第二列上的像素電路21。其後，垂直驅動電路3以相同方式分別在閘極線5－3...及5－m上確證閘極脈衝GP3...及GPm。

圖2A至2E顯示在執行圖1所示之普通液晶顯示裝置之所謂1H Vcom反轉驅動方法中所產生之信號之時序圖。更具體而言，圖2A顯示閘極脈衝GP_N之時序圖，圖2B顯示共同電壓Vcom之時序圖，圖2C顯示電容器信號CS_N之時序圖，圖2D顯示視訊信號Vsig之時序圖而圖2E顯示施加至液晶單元之信號Pix_N之時序圖。

此外，已知一種電容耦合驅動方法作為另一驅動方法。依據該電容耦合驅動方法，一施加至液晶單元之電壓係藉由使用來自一電容器線Cs之一電容耦合效應來加以調變(見日本特許公開專利第He：2－157815號)。

圖1所示之液晶顯示裝置1具有一組態，其中與接收自一外部來源作為一具有一預定位準之信號的一主時脈信號MCK同步，用作一電源供應電路之一直流至直流轉換器在一增壓操作中向上偏移接收自一外部來源之一電壓的位準以便在一液晶顯示面板中產生一驅動電壓並施加該驅動電壓至建立於一絕緣板上的預定電路。

在該液晶顯示面板內的電路包括一參考電壓驅動電路，其用於實行一驅動操作以產生一電壓來施加至一信號線作為一依據一層次顯示之電壓。

然而若所接收液晶電壓具有在範圍0至3.5 V內的一位準，則即使可獲得用於液晶單元之層次顯示的一動態範圍，電力消耗仍會較大。即，更難以努力地減低電力消耗。

此外，可設像直接減低電壓。若直接減低該電壓，則將會存在情況，其中無法獲得用於液晶單元之層次顯示的一充分動態範圍。

除此之外，比較該1H Vcom反轉驅動方法，上述電容耦合驅動方法具有特有優點，諸如由於所謂的過驅動操作所引起的一改良的液晶響應速度、在一Vcom頻帶內所產生的更少音訊雜訊以及能夠在一高清晰度顯示面板內補償對 比度。

圖3係顯示在液晶單元之介電常數ε與施加至液晶單元之直流電壓之間關係的一圖式。然而若在運用由一具有一諸如圖3所示者之特性之液晶材料所製成之液晶單元的一液晶顯示裝置中採用日本特許公開專利第Hei 2－157815號中所揭示之電容耦合驅動方法，則該顯示裝置將會由於製程變動(諸如液晶間隙變動/閘極氧化膜厚度變動)所引起的有效像素電位變動或由於環境溫度變動所引起的液晶單元相對介電常數變動而引起一較大亮度變動的問題。正常白材料係一典型液晶材料。

此外，努力最小化黑亮度面臨白亮度變成黑的一問題，即白亮度變暗(sink)的一問題。

施加至圖1所示之液晶單元LC21的一有效像素電位△Vpix係由下列等式來表達：[等式1]△Vpix1＝Vsig＋(Ccs/Ccs＋Clc)*△Vcs－Vcom………(1)

以上給出之等式(1)中所使用之記號係參考圖1來解釋如下。記號△Vpix1表示有效像素電位，記號Vsig表示一視訊信號電壓，記號Ccs表示電容，記號C1c表示液晶之電容，記號△Vcs表示一電容器信號CS之電位而記號Vcom表示一共同電壓。

如上所說明，努力最佳化黑亮度面臨白亮度變黑的一問題，即白亮度變暗的一問題。白亮度變黑，即白亮度因為等式(1)之項(Ccs/Ccs＋Clc)*△Vcs而變暗。即，液晶單 元之介電常數之非線性特性會影響有效像素電位中所出現之電位。

解決以上所說明之問題，本發明之發明者已創新一種能夠減低液晶顯示面板中所消耗之電力數量以及最佳化白亮度與黑亮度二者的液晶顯示裝置並創新該顯示裝置所採用之驅動方法。

依據本發明之一第一態樣，提供一種顯示裝置，其包括：一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一特別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，其中該第二驅動電路包括一電壓驅動電路，其具有一電壓增壓功能用以實行一電壓增壓操作以增壓一具有一位準之輸入電壓，該位準具有一不足以一層次表達之動態範 圍；該電壓驅動電路輸出一作為該電壓增壓操作之一結果所獲得的電壓或一未增壓電壓作為一信號至該等信號線之一者；以及該電壓驅動電路具有一選擇功能用於僅為預先決定的層次停用該電壓增壓功能並為除該等預先決定層次外的層次依據該輸入電壓之位準來實施該電壓增壓功能以增壓該輸入電壓至一輸出電壓。

期望提供一組態，其中該電壓驅動電路僅為具有較大電壓變動之黑側停用該電壓增壓功能。

還期望提供一組態，其中該電壓驅動電路之電壓增壓功能係基於一電容耦合效應且該電壓驅動電路對於層次零不使用該電容耦合效應。

還期望提供一組態，其中：一監控電路，其係經組態用以偵測作為在該有效像素區段旁邊所提供之正極性與負極性監控像素上所出現之偵測電位之一中點所發現的一電位，並基於該偵測電位中點來校正具有一以預定時間間隔變化之位準之一共同電壓信號之中心值，其中在該有效像素驅動內所配置之該等像素電路之每一者包括一顯示元件，其具有一第一像素電極以及一第二像素電極，以及一儲存電容器，其具有一第一電極以及一第二電極， 在該等像素電路之每一者中，該顯示元件之該第一像素電極與該儲存電容器之該第一電極係連接至該切換器件之一端子；在該等像素電路之每一者中，該儲存電容器之該第二電極係連接至提供用於個別列之電容器線；以及具有一以預先決定時間間隔變化之位準的該共同電壓係供應至該等顯示元件之每一者之第二像素電極。

依據本發明之一第二態樣，提供一種用以在一顯示裝置中採用之驅動方法，該顯示裝置運用：一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一特別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，藉此，在用以輸出一具有一依據一層次表達之位準之信號至該等信號線之一者的一操作中，該第二驅動電路接收 一具有一位準之輸入電壓，該位準具有一不足以該層次表達之動態範圍，僅為預先決定的層次停用一電壓增壓功能並為除該等預先決定層次外的層次，依據該輸入電壓之位準來增壓該輸入電壓至一輸出電壓。

依據本發明之一第三態樣，提供一種包括一顯示裝置之電子設備，該顯示裝置運用：一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一特別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，其中該第二驅動電路包括一電壓驅動電路，其具有一電壓增壓功能用以實行一電壓增壓操作以增壓一具有一位準之輸入電壓，該位準具有一不足以一層次表達之動態範圍，該電壓驅動電路輸出一作為該電壓增壓操作之一結果所 獲得的電壓或一未增壓電壓作為一信號至該等信號線之一者，以及該電壓驅動電路具有一選擇功能用於僅為預先決定的層次停用該電壓增壓功能並為除該等預先決定層次外的層次依據輸入電壓之位準來實施該電壓增壓功能以增壓該輸入電壓至一輸出電壓。

依據本發明，在由該第二驅動電路實行以輸出一具有一依據一層次表達之位準之信號至一信號線的一操作中，該電壓驅動電路接收一具有一位準之輸入電壓，該位準具有一不足以該層次表達之動態範圍。接著，該電壓驅動電路僅為預定決定的層次停用一電壓增壓功能並為除該等預先決定層次外的層次來依據該輸入電壓之位準增壓該輸入電壓至一輸出電壓。

本發明之具體實施例提供多個優點，即減低液晶顯示面板所消耗之電力之數量的一能力以及最佳化白亮度與黑亮度的一能力。

參考下列圖式來詳細解釋本發明之較佳具體實施例。

圖4係顯示一主動矩陣顯示裝置100之一典型組態的一圖式，該主動矩陣顯示裝置係由本發明之一具體實施例實施為一在各像素電路中運用(例如)一液晶單元作為一顯示元件(又稱為一電光器件)之顯示裝置。圖5係顯示圖4所示之主動矩陣顯示裝置100之一有效像素區段101之一典型具體組態的一電路圖。

如圖4及5所示，主動矩陣顯示裝置100具有主要組件，其包括有效像素區段101、一垂直驅動電路(V/CSDRV)102、一水平驅動電路(HDRV)103、閘極線(各又稱為一掃描線)104－1至104－m、電容器線105－1至105－m、信號線106－1至106－n、一第一監控(虛設)像素區段(MNTP1)107－1、一第二監控像素區段(MNTP2)107－2、一垂直驅動電路(V/CSDRVM)108，其用作為第一監控像素區段107－1與第二監控像素區段107－2所共同的一垂直驅動電路、一第一監控水平驅動電路(HDRVM1)109－1，其特殊設計用於第一監控像素區段107－1、一第二監控水平驅動電路(HDRVM2)109－2，其特殊設計用於第二監控像素區段107－2、一偵測結果輸出電路110及一校正電路111。在下列說明中，該監控像素區段又稱為一偵測像素區段、一感測器像素區段或一虛設像素區段。

在此具體實施例中，在一相鄰有效像素區段101之位置(圖4中，在有效像素區段101右側的一位置)處提供的一監控電路120包括第一監控像素區段107－1，其具有一監控像素或複數個監控像素；第二監控像素區段107－2，其也具有一監控像素或複數個監控像素；垂直驅動電路(V/CSDRVM)108，其用作為第一監控像素區段107－1與第二監控像素區段107－2所共同的一垂直驅動電路；第一監控水平驅動電路(HDRVM1)109－1，其係特殊設計用於第一監控像素區段107－1；第二監控水平驅動電路(HDRVM2)109－2，其係特殊設計用於第二監控像素區段107－2；及偵 測結果輸出電路110。

此外，水平驅動電路103係提供於一相鄰有效像素區段101之位置處。在圖4中，水平驅動電路103係提供於一在有效像素區段101上方之位置處。另一方面，垂直驅動電路102係提供於一相鄰有效像素區段101之位置處。在圖4中，垂直驅動電路102係提供於一在有效像素區段101左側之位置處。

該具體實施例還具有一電源供應電路(VDD2)130。

當電源供應電路130從一外部來源接收在範圍0至3.5 V內的一液晶電壓VDD1時，該具體實施例能夠獲得一動態範圍用於液晶單元之一層次顯示。但是，由於所消耗電流之量值會增加，從一外部來源所接收之液晶電壓VDD1係設定在一在範圍0至2.9 V內的位準處以便減低所消耗電流之量值。

電源供應電路130包括一直流至直流轉換器，其從如圖6所示之一外部來源接收一(例如)2.9 V之液晶電壓VDD1，同步該液晶電壓VDD1與供應自一介面電路(圖中未顯示)的一主時脈信號MCK及/或一水平同步信號Hsync。該電源供應電路130增壓液晶電壓VDD1至一5 V系統面板電壓VDD2，例如5.0 V。電源供應電路130供應該5 V系統面板電壓VDD2至在用作主動矩陣顯示裝置100之一液晶顯示面板中的各種電路。此外，電源供應電路130還供應5.0 V的5 V系統面板電壓VDD2至在該液晶顯示面板外面的一調節器。此外部調節器為在該液晶顯示面板內部的預定電路產 生一3.5 V系統電壓。該外部調節器供應該3.5 V系統電壓至該等預先決定的內部電路。

此外，電源供應電路130還產生負極性的面板內部電壓並供應該等負面板內部電壓至在該液晶顯示面板內的預定電路(諸如一介面電路)。該等負面板內部電壓之範例係一－1.9 V電壓VSS2與一－3.8 V電壓VSS3。

除此之外，電源供應電路130還供應一在範圍0至2.9 V內的電壓至一參考電壓驅動電路，其又稱為一參考驅動器REFDRV 140。參考驅動器140係用於產生一電壓以由水平驅動電路103在信號線106－1至106－n上確證的一電路。

稍後將說明參考驅動器140之組態。

如稍後所詳細說明，該具體實施例基本上採用一種用於調變一施加至一液晶單元之電壓的驅動方法。依據此驅動方法，在已將來自該等信號線106－1至106－n之像素資料寫入至像素電路內之後，即在供應至該等閘極線104－1至104－m的閘極脈衝下拉之後，透過該等儲存電容器Cs201之耦合效應將電容器信號CS從該等電容器線105－1至105－m供應至該等液晶單元LC201以改變各出現於一像素電路內的電位並因此調變施加至液晶單元的該等電壓。

接著，在一依據此驅動方法之實際驅動操作過程中，一監控電路偵測作為在有效像素區段101旁邊提供的第一監控像素區段107－1與第二監控像素區段107－2之監控像素電路PXLC上所出現之偵測電位之一中點發現的一電位作為具有正及負極性的電位並基於該偵測電位中點來自動校正 一共同電壓Vcom之中心值。共同電壓Vcom之中心值係藉由回授該中點至參考驅動器140來加以校正以便最佳化共同電壓Vcom。出現於一監控像素電路PXLC上的電位係出現於監控像素電路PXLC之一連接節點ND201上的一電位。

此外，如稍後所說明，該具體實施例依據從第一監控像素區段107－1與第二監控像素區段107－2所偵測之監控像素電位來校正該CS驅動器所輸出之一電容器信號CS以便設定在有效像素區段101內的各顯示像素電路PXLC之電位在一特定位準處。

稍後將更詳細地說明該監控電路之該等功能與一種用於校正該電容器信號CS之系統。

如圖5所示，有效像素區段101具有配置以形成一m×n矩陣的複數個像素電路PXLC。應注意，為了簡化圖5之圖式，該等像素電路PXLC係配置以形成一4×4矩陣。

如圖5所示，該等像素電路PXLC之每一者包括一用作一切換器件的薄膜電晶體TFT201、一液晶單元LC201及一儲存電容器Cs201。TFT係薄膜電晶體的一縮寫。液晶單元LC201之第一像素電極係連接至薄膜電晶體TFT201之汲極(或源極)。薄膜電晶體TFT201之汲極(或源極)係也連接至儲存電容器Cs201之第一電極。

應注意，在薄膜電晶體TFT201之汲極電極、液晶單元LC201之第一像素電極與儲存電容器Cs201之第一電極之間的連接點形成一節點ND201。

掃描線(各稱為一閘極線)104－1至104－m之每一者與電容器線105－1至105－m之每一者係提供用於該矩陣之一列。掃描線104係連接至用於提供於列上的該等像素電路PXLC之各像素電路內的薄膜電晶體TFT201之閘極電極。該等掃描線104－1至104－m與該等電容器線105－1至105－m係在行方向上配置。另一方面，在列方向上配置的信號線106－1至106－n係各經提供以用於該矩陣之一行。

在提供於一列上的該等像素電路PXLC內所運用之該等薄膜電晶體TFT201之閘極電極係連接至提供用於該列之一掃描線(該等掃描線104－1至104－m之一)。

同樣地，在提供於一列上的該等像素電路PXLC內所運用之該等儲存電容器Cs201之第二電極係連接至提供用於該列的一電容器線(該等電容器線105－1至105－m之一)。

另一方面，在提供於一行上的該等像素電路PXLC內所運用之該等薄膜電晶體TFT21之源極(或汲極)係連接至提供於該行的一信號線(該等信號線106－1至106－n之一)。

在該等像素電路PXLC內所運用之該等液晶單元LC201之第二像素電極係連接至一供應線112，其用作一為所有液晶單元LC201所共同之線。供應線112係一用於提供一共同電壓Vcom之線，該共同電壓係具有一較小振幅與一(例如)每一水平掃描週期變化一次極性的一系列脈衝。一水平掃描週期係稱為1H。稍後將詳細地說明共同電壓Vcom。

該等閘極線104－1至104－m之每一者係由一運用於圖4所示之垂直驅動電路102內之閘極驅動器來加以驅動而該等 電容器線105－1至105－m之每一者係藉由一也運用於垂直驅動電路102內之電容器驅動器(又稱為一CS驅動器)來加以驅動。另一方面，該等信號線106－1至106－n之每一者係由水平驅動電路103來加以驅動。

垂直驅動電路102在一1圖場週期內在垂直方向或列配置方向上基本上掃描該矩陣之該等列。在掃描操作中，垂直驅動電路102依序掃描該等列以便一次選擇一列，以便選擇提供於一選定列上的像素電路PXLC作為連接至提供用於該選定列之一閘極線(該等閘極線104－1至104－m之一)的像素電路。

更詳細言之，垂直驅動電路102在閘極線104－1上確證一閘極脈衝GP1以便選擇提供於第一列上的像素電路PXLC。接著，垂直驅動電路102在閘極線104－2上確證一閘極脈衝GP2以便選擇提供於第二列上的像素電路PXLC。其後，垂直驅動電路102以相同方式分別在閘極線104－3...及104－m上依序確證閘極脈衝GP3...及GPm。

此外，該等電容器線105－1至105－m係分別彼此獨立地提供用於該等閘極線104－1至104－m，各閘極線提供用於該矩陣之該等列之一者。垂直驅動電路102還分別在該等電容器線105－1至105－m上確證電容器信號CS1至CSm。該等電容器信號CS1至CSm之每一者係選擇性設定在一第一位準CSH(諸如在範圍3至4 V內的一電壓)或一第二位準CSL(諸如0 V)處。

圖7A至7L顯示分別由垂直驅動電路102產生作為出現於 該等閘極線104－1至104m上之脈衝的該等閘極脈衝GP1至GPm與分別由垂直驅動電路102在該等電容器線105－1至105－m上所確證之該等電容器信號CS1至CSm之典型時序圖。更具體而言，圖7A顯示一供應至垂直驅動電路102作為一用於辨識極性之信號的信號LSCS之一典型時序圖，圖7B顯示作為在提供該等閘極線104－1至104－m之一區域外部之一閘極線的一虛設閘極線(該等圖中均未顯示)上所確證之一脈衝Gate_DT之一典型時序圖，圖7C至7G分別顯示分別在圖5所示之閘極線104－1、104－2、104－3、104－4及104－5上所確證之閘極脈衝GP1、GP2、GP3、GP4及GP5之典型時序圖，圖7H顯示作為在一提供該等電容器線105－1至105－m之區域外部之一電容器線的一虛設電容器線(該等圖中均未顯示)上所確證之一脈衝CS_DT之一典型時序圖而圖7I至7L分別顯示分別在圖5所示之電容器線105－1、105－2、105－3及105－4上所確證之電容器脈衝CS_1、CS_2、CS_3及CS_4之典型時序圖。

分別從(例如)第一閘極線104－1與第一電容器線105－1起，垂直驅動電路102依序驅動該等閘極線104－1至104－m與該等電容器線105－1至105－m。在一閘極線(該等閘極線104－1至104－m之一)上確證一閘極脈衝GP以便將一視訊信號寫入至一連接至該閘極線之像素電路PXLC之後，伴隨在下一閘極線104上所確證之一閘極脈衝之上升邊緣之時序，由連接至像素電路PXLC以供應電容器信號至像素電路PXLC之電容器線(該等電容器線105－1至105－m之一)所傳 達之電容器信號(該等電容器信號CS1至CSm之一)的位準從第一位準CSH變成第二位準CSL或反之亦然。由該等電容器線105－1至105－m所傳達之該等電容器信號CS1至CSm係以一交替方式設定在第一位準CSH或第二位準CSL處，如下所說明。

例如，當垂直驅動電路102透過第一電容器線105－1供應設定在第一位準CSH處的電容器信號CS1至像素電路PXLC時，垂直驅動電路102接著隨後透過第二電容器線105－2供應設定在第二位準CSL處的電容器信號CS2至像素電路PXLC，透過第三電容器線105－3供應設定在第一位準CSH處的電容器信號CS3至像素電路PXLC並透過第四電容器線105－4供應設定在第二位準CSL的電容器信號CS4至像素電路PXLC。依相同方式，垂直驅動電路102此後交替地設定該等電容器信號CS5至CSm在第一位準CSH或第二位準CSL並分別透過該等電容器線105－5至105－m來供應該等電容器信號CS5至CSm至像素電路PXLC。

另一方面，當垂直驅動電路102透過第一電容器線105－1供應設定在第二位準CSL處的電容器信號CS1至像素電路PXLC時，垂直驅動電路102接著隨後透過第二電容器線105－2供應設定在第一位準CSH處的電容器信號CS2至像素電路PXLC，透過第三電容器線105－3供應設定在第二位準CSL處的電容器信號CS3至像素電路PXLC並透過第四電容器線105－4供應設定在第一位準CSH的電容器信號CS4至像素電路PXLC。依相同方式，垂直驅動電路102其後交替地 設定該等電容器信號CS5至CSm在第一位準CSH或第二位準CSL並分別透過該等電容器線105－5至105－m來供應該等電容器信號CS5至CSm至像素電路PXLC。

在此具體實施例中，在該等閘極線104－1至104－m之一特定者上確證一閘極脈衝GP之下降邊緣之後，即在將一視訊信號寫入至一連接至該特定閘極線104之像素電路PXLC之後，如上所說明來驅動該等電容器線105－1至105－m，從而導致運用於該等像素電路PXLC之每一者內的儲存電容器Cs201之一電容耦合效應且在該等像素電路PXLC之各像素電路內，一出現於節點ND201上的電位由於該電容耦合效應而變化以便調變一施加至液晶單元LC201之電壓。

接著，在一依據此驅動方法之實際驅動操作過程中，如稍後將說明，該監控電路偵測作為在有效像素區段101旁邊提供的第一監控像素區段107－1與第二監控像素區段107－2之監控像素電路PXLC上所出現之偵測電位之一中點所發現的一電位作為具有正及負極性的電位並基於該偵測電位中點來自動校正一共同電壓Vcom之中心值。共同電壓Vcom之中心值係藉由回授該中點至參考驅動器140來加以校正以便最佳化共同電壓Vcom。出現於一監控像素電路PXLC上的電位係出現於監控像素電路PXLC之連接節點ND201上的一電位。

此外，如稍後所說明，該具體實施例依據從第一監控像素區段107－1與第二監控像素區段107－2所偵測之監控像素電位來校正該CS驅動器所輸出之電容器信號CS以便設定 在有效像素區段101內的各顯示像素電路PXLC之電位在一特定位準處。圖5還顯示運用於垂直驅動電路102內之一CS驅動器1020之一典型位準選擇區段之一模型。

如該圖所示，CS驅動器1020包括一可變電源供應器1021、一第一位準供應線1022、一第二位準供應線1023及開關SW1至SWm，該等開關係用於分別選擇性連接第一位準供應線1022或第二位準供應線1023至該等電容器線105－1至105－m。連接至可變電源供應器1021之正端子的第一位準供應線1022係一用於傳達第一位準CSH之電壓的線。另一方面，連接至可變電源供應器1021之負端子的第二位準供應線1023係一用於傳達第二位準CSL之電壓的線。該等開關SW1至SWm分別在一時間選擇性連接第一位準供應線1022或第二位準供應線1023至該等電容器線105－1至105－m以便供應設定在第一或第二位準CSH或CSL處的電容器信號CS至在一連接至電容器線105之列上的該等像素電路PXLC。

圖5所示之記號△Vcs表示在第一位準CSH與第二位準CSL之間的差異。在下列說明中，此差異又稱為一CS電位△Vcs。

如稍後所詳細說明，CS電位△Vcs與一振幅△Vcom各設定在一值處使得可最佳化黑亮度與白亮度。振幅△Vcom係具有一較小振幅之交流共同電壓Vcom之振幅。

如稍後所說明，例如，在一白顯示之情況下，該等CS電位△Vcs與振幅△Vcom各設定在一值處，使得一施加至液晶 之有效像素電位△Vpix_W不會超過0.5 V。

垂直驅動電路102包括一組垂直移位暫存器VSR。即，垂直驅動電路102運用複數個前述垂直移位暫存器VSR。該等垂直移位暫存器VSR之每一者係提供於連接至該等閘極線104－1至104－m之閘極緩衝器之一者，各閘極線係提供用於構成該像素電路矩陣之該等列之一者。該等垂直移位暫存器VSR之每一者接收一垂直啟動脈衝VST，其係由一時脈產生器(圖中未顯示)產生作為一脈衝，該脈衝用作一用以啟動一垂直掃描操作之命令；以及一垂直時脈信號VCK，其係由該時脈產生器產生作為一用作該垂直掃描操作之參考之時脈信號。應注意，取代該垂直時脈信號VCK，可使用具有彼此相反相位之垂直時脈信號VCK與VCKX。

例如，一垂直移位暫存器VSR與垂直時脈信號VCK同步使用垂直啟動脈衝VST之時序啟動一移位操作以便供應脈衝至一相關聯於該垂直移位暫存器VSR之閘極緩衝器。

此外，還可從在有效像素區段101上方或下方的一組件將垂直啟動脈衝VST依序供應至該等垂直移位暫存器VSR。

因而，基於垂直啟動脈衝VST與垂直時脈信號VCK，運用於垂直驅動電路102內的該等移位暫存器VSR藉由該等閘極緩衝器依序供應閘極脈衝至該等閘極線104－1至104－m作為用於驅動該等閘極線104－1至104－m之脈衝。

基於一用作一用以啟動一水平掃描操作之命令的水平啟 動脈衝HST與一用作一水平掃描操作之參考信號的水平時脈信號HCK，水平驅動電路103每一1H或各水平掃描週期H依序取樣輸入視訊信號Vsig以便在一時間透過該等信號線106－1至106－n將輸入視訊信號Vsig寫入至在由垂直驅動電路102所選定之一列上的該等像素電路PXLC內。應注意，取代該水平時脈信號HCK，可使用具有彼此相反相位之垂直時脈HCK與HCKX。

視訊信號Vsig之位準係由參考驅動器140設定為一對應於一層次位準之電壓。

依據該具體實施例之參考驅動器140之組態以及其功能係解釋如下。

圖8係顯示依據該具體實施例之參考驅動器140之基本組態的一方塊圖。

圖8之方塊圖中所示之參考驅動器140運用一數位至類比轉換器(DAC)141、一電壓增壓區段142及一類比緩衝器143。

參考驅動器140從電源供應電路130接收一在範圍0至2.9V內之電壓。因而，比較一輸入電壓3.5 V，該減低的動態範圍引起層次表達下降，如圖9之一圖式所示。為此原因，一充分動態範圍係藉由採用如下所說明之一方法來加以確保。

圖10A及10B各係顯示一維持依據該具體實施例之參考驅動器140之層次表達之程序的一圖式。

在此具體實施例中，變動一用以僅驅動具有較大電壓變 化之黑側的操作以便增加動態範圍。即，僅在層次零的情況下不實行一基於電容耦合效應之電壓增壓操作。例如，假定層次表達係藉由使用由8位元所代表之64個層次來加以實施。在此情況下，僅為層次零停用電壓增壓驅動142之功能，如圖10A所示。然而，僅為層次一至63啟用電壓增壓區段142之功能，如圖10B所示。

在此情況下，作為參考電壓Vref，在層次零的情況下將一0 V電壓供應至參考驅動器140，在層次一的情況下將一0 V電壓供應至參考驅動器140並在層次63的情況下將一2.9 V電壓供應至參考驅動器140。因而，動態範圍D－range為2.9 V。由此，在層次零的情況下，一0 V輸入電壓係供應至運用於參考驅動器140內的一類比緩衝器143，在層次1的情況下，一0.72 V輸入電壓係供應至類比緩衝器143而在層次63的情況下，一3.69 V輸入電壓係供應至類比緩衝器143。因而，動態範圍D－range為3.69 V。

如上所說明，在此具體實施例中，即使接收自電源供應電路130之輸入電壓為2.9 V之情況下，仍可確保超過電源供應電路130之一動態範圍。

即，甚至對於由電源供應電路130所產生之低壓，仍可確保該動態範圍。

圖11係顯示依據該具體實施例之參考驅動器140A之一基本組態的一圖式。

圖12顯示在圖11所示之參考驅動器140A中所運用之開關之操作的時序圖。圖13A係顯示不實行一電壓增壓操作所 產生之一電壓之波形的一圖式而圖13B係顯示實行該電壓增壓操作所產生之電壓之波形的一圖式。

參考驅動器140A運用開關SW1－1至SW1－3、開關SW2－1及SW2－2、一輸出側開關SW3、一充電電容器C1、一電荷泵電容器C2、形成一源極隨耦器的一NMOS(n通道MOS)電晶體NT1以及節點ND1至ND7。該等開關SW1－1至SW1－3係使用相同時序來進入一開啟狀態。同樣地，該等開關SW2－1及SW2－2係使用相同時序來進入一開啟狀態。

將在範圍0至2.9 V內的一輸入電壓Vin供應至節點ND1而將一輸入電壓V供應至節點ND2。開關SW1－1之主動觸點a係連接至節點ND2而開關SW1－1之被動觸點b係連接至節點ND3。

開關SW1－2之主動觸點a係連接至一參考電位，諸如接地GND之電位，而開關SW1－2之被動觸點b係連接至節點ND4。

開關SW1－3之主動觸點a係連接至節點ND5而開關SW1－3之被動觸點b係連接至節點ND1。

開關SW2－1之主動觸點a係連接至節點ND3而開關SW2－1之被動觸點b係連接至節點ND5。

開關SW2－2之主動觸點a係連接至節點ND4而開關SW2－2之被動觸點b係連接至節點ND6。

充電電容器C1之第一電極係連接至節點ND3而充電電容器C1之第二電極係連接至節點ND4。

電荷泵電容器C2之第一電極係連接至節點ND5而電荷泵 電容器C2之第二電極係連接至節點ND6。

NMOS電晶體NT1之汲極電極係連接至一供應一電源供應電壓BVDD2之線，NMOS電晶體NT1之源極電極係透過用作連接點的節點ND7來連接至GND電位而NMOS電晶體NT1之閘極電極係連接至節點ND5。

此參考驅動器140A係經組態作為一驅動電路，其允許減低其輸入電壓並允許降低其電力消耗。

然而，若減低的輸入電壓係按原樣作為一驅動電壓輸出，則一施加至液晶單元之電壓也會不可避免地較低，使得無法確保所需動態範圍。為了使參考驅動器140A能夠確保所需動態範圍，使用一電壓增壓電路來增壓輸入電壓，使得可防止丟失所需動態範圍。

因而，使用運用於圖11所示之參考驅動器140A內的電壓增壓電路來確保施加至液晶單元之電壓具有一足夠動態範圍。

在參考驅動器140A中，該等開關SW1－1至SW1－3以及該等開關SW2－1及SW2－2在操作中用以在充電電容器C1與電荷泵電容器C2內累積電荷以便增壓該輸入電壓。

在該等操作中，在該等開關SW1－1至SW1－3處於一開啟狀態的一週期期間，該等開關SW2－1及SW2－2係處於一關閉狀態。另一方面，在該等開關SW1－1至SW1－3處於一關閉狀態的一週期期間，該等開關SW2－1及SW2－2係處於一開啟狀態。

在該等開關SW1－1至SW1－3處於一開啟狀態的週期期 間，在充電電容器C1內累積一電荷Q以便產生一底部增加電壓△V。在此週期期間，將輸入電壓Vin供應至NMOS電晶體NT1之電極作為一閘極電壓Vg。

當該等開關SW1－1至SW1－3處於一開啟狀態的週期結束時，使該等開關SW2－1及SW2－2進入一開啟狀態，引起充電電容器C1與電荷泵電容器C2展現一電容耦合效應。由此，產生底部升高電壓△V。

假使記號Q表示累積於充電電容器C1內的電荷數量而記號Q'表示累積於一由充電電容器C1與電荷泵電容器C2所組成之複合電容器內的電荷數量。在此情況下，適用下列等式。

[等式2]Q＝C1 * Vin Q'＝(C1＋C2)*△V………(2) 在以上等式中，記號Vin表示輸入電壓，記號△V表示底部升高電壓，記號C1表示用於電荷充電之充電電容器C1之電容而記號C2表示電荷泵電容器C2之電容。

依據電荷守恆定律，適用等式Q＝Q'。因而，根據等式(2)之兩個等式，底部升高電壓△V可表達如下。

[等式3]△V＝Vin * C1/(C1＋C2)………(3)

底部升高電壓△V與輸入電壓V之和係施加至源極隨耦器NMOS電晶體NT1之閘極電極作為一閘極電壓Vg，其表達如下： [等式4]Vg＝Vin＋△V………(4)

應注意，輸入電壓Vin係始終供應至參考驅動器140A而與開關SW1－1至SW1－3以及SW2－1及SW2－2之狀態無關。因而，輸入電壓Vin係由參考驅動器140A輸出作為一由NMOS電晶體NT1所產生的輸出電壓Vout，使得動態範圍變窄。

為了解決上述問題，必需藉由在NMOS電晶體NT1之源極電壓等於輸入電壓Vin時，即在開關SW1至SW3均處於一開啟狀態時，使開關SW3進入一關閉狀態來控制開關SW3，使得輸出電壓Vout不會變得等於輸入電壓Vin或動態範圍不會變窄。

此外，底部升高電壓△V係一用於調整一施加至液晶單元之電壓的參數。從等式(3)應清楚，底部升高電壓△V之量值係由電容C1與電容C1及C2之和的比率所決定。

然而若底部升高電壓△V係設定在一過大值，則在層次表達中作為層次間電壓差異所觀察的差異會增加，使得必需關注該等較大差異引起一較差色調的一問題。

然而，藉由運用參考驅動器140A，即使電源供應電路130所產生之電壓較低，仍可施加一較高電壓至液晶單元。因而，可防止動態範圍變窄。即，預期電力消耗會減少。

圖14係顯示依據該具體實施例之另一參考驅動器140B之一具體典型組態的一電路圖。

圖15顯示開關操作之時序圖。

在圖14之電路圖中所示的參考驅動器140B中，與運用於圖11之電路圖所示之等效電路中的其個別相對物相同的組態元件係藉由與該等個別相對物相同的參考數字來表示以便方便理解參考驅動器140B之解釋。

除運用於圖11之電路圖內所示之等效電路內的該等組態元件外，圖14之電路圖中所示之參考驅動器140B包括額外電路，諸如一偏離消除電路。此外，參考驅動器140B還具有開關SW4－1、SW4－2及SW5至SW8、電容器C3及C4、一電流源I1以及節點ND8至ND11。

開關SW1－1係一PMOS電晶體，其依據一施加至該電晶體之閘極電極的脈衝xout1之存在來進入一開啟或關閉狀態。

開關SW1－2係一PnMOS電晶體，其依據一施加至該電晶體之閘極電極的脈衝out1之存在來進入一開啟或關閉狀態。脈衝out1係脈衝xout1之反轉脈衝。

開關SW1－3包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xout1之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝out1之存在來進入一開啟或關閉狀態。

同樣地，開關SW2－1包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xout2之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝out2之存在來進入一開啟或關閉狀態。脈衝out2係脈衝xout2之反轉脈衝。

同樣地，開關SW2－2包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xout2之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝out2之存在來進入一開啟或關閉狀態。

圖16係顯示用於產生該等脈衝之一脈衝產生電路之一典型組態的一圖式。該脈衝產生電路運用一2輸入NAND閘NA1、一2輸入AND閘AN1以及反相器INV1及INV2。

該2輸入NAND閘NA1之第一輸入端子接收一信號xPulse1，而該2輸入NAND閘NA1之第二輸入端子接收一信號PulseX。

同樣地，該2輸入AND閘AN1之第一輸入端子接收一信號Pulse2，而該2輸入AND閘AN1之第二輸入端子接收信號 PulseX。該2輸入AND閘AN1輸出脈衝out2。該2輸入AND閘AN1還藉由反相器INV2來輸出脈衝xout2。

信號PulseX可設定在一高或低位準處。信號PulseX係設定在一高位準以便實行一電壓增壓操作，而設定在一低位準以便實行一正常操作。

開關SW4－1係一連接於節點ND11與ND10之間的NMOS電晶體。一脈衝n1係供應至該NMOS電晶體之閘極電極以控制該電晶體之開啟及關閉狀態。

開關SW4－2包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接，而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。開關SW4－2係連接於節點ND7與ND8之間。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xn1之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝n1之存在來進入一開啟或關閉狀態。脈衝xn1係脈衝n1之反轉脈衝。

開關SW5包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接，而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。開關SW5係連接於節點ND5與ND8之間。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xn2之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電 極的脈衝n2之存在來進入一開啟或關閉狀態。脈衝n2係脈衝xn2之反轉脈衝。

開關SW6包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接，而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。開關SW6係連接於節點ND5與ND9之間。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xn3之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝n3之存在來進入一開啟或關閉狀態。脈衝xn3係脈衝n3之反轉脈衝。

開關SW7包括一NMOS電晶體與一PMOS電晶體，其一起用作一傳送閘。該NMOS電晶體與該PMOS電晶體之該等源極彼此相連接而該NMOS電晶體與該PMOS電晶體之該等汲極也彼此相連接。開關SW7係連接於節點ND7與ND9之間。該PMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝xn4之存在來進入一開啟或關閉狀態。另一方面，該NMOS電晶體係依據一施加至該電晶體之閘極電極的脈衝n4之存在來進入一開啟或關閉狀態。脈衝xn4係脈衝n4之反轉脈衝。

開關SW8係一PMOS電晶體。開關SW8之汲極電極係連接至用作一源極隨耦器之NMOS電晶體NT1的汲極電極。開關SW8之源極電極係連接至一供應一電源供應電壓BVDD2之線。一脈衝Nact係供應至開關SW8之閘極電極以 控制該電晶體之開啟及關閉狀態。

偏離消除電容器C3之第一電極係連接至節點ND10而偏離消除電容器C3之第二電極係連接至節點ND8。另一方面，電容器C4之第一電極係連接至節點ND10而電容器C4之第二電極係連接至節點ND9。

電流源I1係連接至節點ND7，此節點係連線至NMOS電晶體NT1之源極電極。

在一時間t1，信號xPulse1從一高位準變成一低位準而信號Pulse2係處於一低位準。因而，設定在一高位準的脈衝out1與設定在一低位準的脈衝xout1均供應至該等開關SW1－1至SW1－3。另一方面，設定在一低位準的脈衝out2與設定在一高位準的脈衝xout1均供應至該等開關SW2－1及SW2－2。

由此，使該等開關SW1－1至SW1－3之各開關進入一開啟狀態並使該等開關SW2－1及SW2－2之各開關進入一關閉狀態，從而在充電電容器C1內累積一電荷Q。

此外，在時間t1，該等脈衝n1及n4之每一者從一低位準變成一高位準以便使該等開關SW4－1、SW4－2及Sw7之每一者進入一關閉狀態。在此狀態下，施加參考電壓Vref至偏離消除電容器C3與電容器C4並在NMOS電晶體NT1之閘極與源極之間施加一預先決定的電壓。因而，在NMOS電晶體NT1之臨限電壓上實行一偏離消除程序。

接著，在一時間t2，脈衝n1從一高位準變成一低位準，從而使該等開關SW4－1及SW4－2之每一者進入一開啟狀 態。然後，使用一預先決定的時序，脈衝n2變成一高位準，以便使開關SW5進入一開啟狀態。因而，將輸入電壓Vin傳播至該等開關SW1－3及SW5、節點ND8及偏離消除電容器C3以藉由電容器C4與開關SW7來最後供應至節點ND7。

接著，在一時間t3，該等脈衝n2及n4從一高位準變成一低位準以便使該等開關SW5及SW7之每一者進入一關閉狀態。

在時間t3，該偏離消除程序結束。

接著，使用一預先決定的時序，該等脈衝n3及n5之每一者變成一高位準以便使該等開關SW6及SW3之每一者進入一開啟狀態。

在此狀態下，在一時間t4，信號xPulse1從一低位準變成一高位準。然後，使用一預先決定的時序，信號Pulse2從一低位準變成一高位準。由此，使該等開關SW1－1至SW1－3之每一者進入一關閉狀態。接著，使該等開關SW2－1及SW2－2之每一者進入一開啟狀態。因而，充電電容器C1與充電泵電容器C2產生一電容耦合效應。由此，產生底部升高電壓△V。此機構即已參考該等效電路所解釋者。

在此參考驅動器140中，若接收一輸入電壓，其具有一不足以一層次顯示之動態範圍，則僅改變在具有較大電壓變動之黑側的驅動操作。即，在層次零之情況下，停用電壓增壓區段142之功能。另一方面，在層次1至63之情況下，啟用電壓增壓區段142之功能。因而，可減少電力消 耗並可獲得一足夠用於一層次顯示的動態範圍。

在3.5 V系統中的一驅動操作之情況下，電力消耗從7.5 mW減低至大約5.5 mW，或獲得大約33.3%的一電力消耗減少。

接下來，解釋監控電路120之功能與組態。

如更早些所解釋，在一相鄰有效像素區段101之位置(在圖4中，在有效像素區段101右側的一位置)處提供的一監控電路120包括第一監控像素區段107－1，其具有一監控像素或複數個監控像素；第二監控像素區段107－2，其也具有一監控像素或複數個監控像素；垂直驅動電路(V/CSDRVM)108，其用作為第一監控像素區段107－1與第二監控像素區段107－2所共同的一垂直驅動電路；第一監控水平驅動電路(HDRVM1)109－1，其係特殊設計用於第一監控像素區段107－1；第二監控水平驅動電路(HDRVM2)109－2，其係特殊設計用於第一監控像素區段107－1；及偵測結果輸出電路110。

包括於第一監控像素區段107－1與第二監控像素區段107－2內的一監控(虛設)像素電路或每一監控(虛設)像素電路之組態基本上與包括於有效像素區段101內的各像素電路之組態相同。

圖17A係顯示包括於第一監控像素區段107－1內之第一監控像素電路PXLCM1之一典型組態的一圖式而圖17B係顯示包括於第二監控像素區段107－2內之第二監控像素電路PXLCM2之一典型組態的一圖式。

如圖17A所示，包括於第一監控像素區段107－1內的第一監控像素電路PXLCM1運用一用作一切換器件之薄膜電晶體TFT301、一液晶單元LC301及一儲存電容器Cs301。液晶單元LC301之第一像素電極係連接至薄膜電晶體TFT301之汲極電極(或源極電極)。儲存電容器Cs301之第一像素電極係也連接至薄膜電晶體TFT301之汲極電極(或源極電極)。

應注意，液晶單元LC301之第一像素電極、薄膜電晶體TFT301之汲極電極(或源極電極)與儲存電容器Cs301之第一電極形成一節點ND301。

運用於第一監控像素電路PXLCM1內的薄膜電晶體TFT301之閘極電極係連接至為在一列上所提供之所有第一像素電路PXLCM1所共同的一閘極線302。

運用於第一監控像素電路PXLCM1內的儲存電容器Cs301之第二電極係連接至為在一列上所提供之所有第一像素電路PXLCM1所共同的一電容器線303。

運用於第一監控像素電路PXLCM1內的薄膜電晶體TFT301之源極電極(或汲極電極)係連接至一信號線304。

運用於第一監控像素電路PXLCM1內的液晶單元LC301之第二電極係連接至一供應線112，其用於傳達(例如)具有一較小振幅與一每一水平掃描週期反轉之極性的共同電壓Vcom。在下列說明中，一水平掃描週期係稱為1H。供應線112係一為所有第一監控像素電路PXLCM1所共同之線。

閘極線302係由一運用於監控垂直驅動電路108內的閘極驅動器來加以驅動而電容器線303係由一也運用於監控垂直驅動電路108內的電容器驅動器(或一CS驅動器)來加以驅動。信號線304係由一第一監控水平驅動電路109－1來加以驅動。

如圖17B所示，包括於第二監控像素區段107－2內的第二監控像素電路PXLCM2運用一用作一切換器件之薄膜電晶體TFT311、一液晶單元LC311及一儲存電容器Cs311。液晶單元LC311之第一像素電極係連接至薄膜電晶體TFT311之汲極電極(或源極電極)。儲存電容器Cs311之第一電極係也連接至薄膜電晶體TFT311之汲極電極(或源極電極)。

應注意，液晶單元LC311之第一像素電極、薄膜電晶體TFT311之汲極電極(或源極電極)與儲存電容器Cs311之第一電極形成一節點ND311。

運用於第二監控像素電路PXLCM2內的薄膜電晶體TFT311之閘極電極係連接至為在一列上所提供之所有第二像素電路PXLCM2所共同的一閘極線312。

運用於第二監控像素電路PXLCM2內的儲存電容器Cs311之第二電極係連接至為在一列上所提供之所有第二像素電路PXLCM2所共同的一電容器線313。

運用於第二監控像素電路PXLCM2內的薄膜電晶體TFT311之源極電極(或汲極電極)係連接至一信號線314。

運用於第二監控像素電路PXLCM2內的液晶單元LC311之第二電極係連接至前述供應線112，其用於傳達(例如)具 有一較小振幅與一每一水平掃描週期反轉之極性的共同電壓Vcom。在下列說明中，一水平掃描週期係稱為1H。

閘極線312係由一運用於監控垂直驅動電路108內的閘極驅動器來加以驅動而電容器線313係由一也運用於監控垂直驅動電路108內的電容器驅動器(或一CS驅動器)來加以驅動。信號線314係由一第二監控水平驅動電路109－2來加以驅動。

在圖4所示之典型組態中，監控垂直驅動電路108係為第一監控像素區段107－1與第二監控像素區段107－2所共同的一電路。監控垂直驅動電路108之基本功能係與用於驅動有效像素區段101之垂直驅動電路102之功能相同。

同樣地，第一監控水平驅動電路109－1與第二監控水平驅動電路109－2之該等基本功能各與用於驅動有效像素區段101之水平驅動電路103之功能相同。

當運用於第一監控像素區段107－1內的第一監控像素電路PXLCM1係作為一具有一正極性之像素電路來加以驅動時，運用於第二監控像素區段107－2內的第二監控像素電路PXLCM2係作為一具有一負極性之像素電路來加以驅動。另一方面，當運用於第一監控像素區段107－1內的第一監控像素電路PXLCM1係作為一具有一負極性之像素電路來加以驅動時，運用於第二監控像素區段107－2內的第二監控像素電路PXLCM2係作為一具有一正極性之像素電路來加以驅動。

依據此具體實施例用於驅動有效像素區段101之方法基 本上係一方法，藉此在該等閘極線104－1至104－m之一特定者上確證一閘極脈衝GP之下降邊緣之後，即在將來自一信號線(即該等信號線106－1至106－n之一)之像素視訊資料寫入至一連接至特定閘極線104之像素電路PXLC之後，如上所說明來驅動各獨立連接用於該等列之一的該等電容器線105－1至105－m，從而導致運用於該等像素電路PXLC之每一者內的儲存電容器Cs201之一電容耦合效應且在該等像素電路PXLC之每一者內，一出現於節點ND201上的電位由於該電容耦合效應而變化以便調變一施加至液晶單元LC201之電壓。

當正依據該驅動方法來實行一驅動操作時，運用於監控電路120內的偵測結果輸出電路110會偵測該等具有正及負極性之監控像素電位之電位之一中點作為電位之一中點。該等具有正及負極性之監控像素電位係作為一具有一正或負極性之像素電路驅動的第一監控像素電路PXLCM1與作為一具有一負或正極性之像素電路驅動的第二監控像素電路PXLCM2。第一監控像素電路PXLCM1之電位係出現於節點ND301上的一電位而第二監控像素電路PXLCM2之電位係出現於節點ND311上的一電位。

監控電路120接著從運用於偵測結果輸出電路110內的一輸出電路125輸出該電位之一中點以便調整共同電壓Vcom之中心值。

圖18係在依據該具體實施例之監控電路120之基本概念之說明中所參考之一圖式。僅為了簡化圖式，監控電路 120在圖18中顯示一電路，其不包括監控垂直驅動電路108、第一監控水平驅動電路109－1及第二監控水平驅動電路109－2。

此外，在圖18所示之監控電路120中，作為一範例，第一監控像素區段107－1係作為一具有一正極性之像素電路來加以驅動而第二監控像素區段107－2係作為一具有一負極性之像素電路來加以驅動。

包括於圖18所示之監控電路120內的偵測結果輸出電路110運用開關121及122以及一比較結果輸出區段123。

在該液晶顯示面板外面的一平滑電容器C120係連接至一輸出端子TO與一輸入端子TI，其面向該液晶顯示面板外面。在此情況下，該液晶顯示面板意指圖4所示之主動矩陣顯示裝置100。平滑電容器C120係一用於平滑共同電壓Vcom的電容器。

第一監控像素區段107－1、第二監控像素區段107－2以及運用於監控電路120內的該等開關121及122形成一中點電位偵測電路124。另一方面，比較結果輸出區段123用作以上所引述之輸出電路125。

開關121之主動觸點a係連接至供應第一監控像素區段107－1所偵測之一電位的一端子而開關121之被動觸點b係連接至比較結果輸出區段123之第一輸入端子。

同樣地，開關122之主動觸點a係連接至供應第二監控像素區段107－2所偵測之一電位的一端子而開關122之被動觸點b係連接至比較結果輸出區段123之第一輸入端子。

即，該等開關121及122之被動觸點b透過一用作一節點ND121之連接點來同時連接至比較結果輸出區段123之第一輸入端子。

比較結果輸出區段123之第二輸入端子係連接至一連接點，其用作在輸入端子TI與供應共同電壓Vcom之線112之間的一節點ND122。比較結果輸出區段123供應已調整其中心值的共同電壓Vcom至輸出端子TO。

圖19係顯示依據該具體實施例運用於監控電路120內之比較輸出區段123之一具體典型組態的一圖式。

圖19所示之比較結果輸出區段123運用一比較器1231、一具有反相器1232之恆定電流源、一源極隨耦器1233及一平滑電容器C123。

比較器1231係一組件，其用於比較出現於節點ND121處之一中點電位VMHL與源極隨耦器1233之輸出並輸出代表比較結果之一電位差至具有反相器1232之恆定電流源。

該具有反相器1232之恆定電流源具有一恆定電流源I121、一恆定電流源I122、一PMOS(p通道MOS)PT121與一NMOS(n通道MOS)NT121。

PMOS電晶體PT121之閘極電極與NMOS電晶體NT121之閘極電極二者均連接至比較器1231之輸出。彼此相連接的PMOS電晶體PT121之汲極電極與NMOS電晶體NT121之汲極電極係透過用作一連接點的一節點ND123來連線至源極隨耦器1233之輸入。

PMOS電晶體PT121之源極係連線至恆定電流源I121，其 係連接至一5 V系統面板電壓VDD2。

另一方面，NMOS電晶體NT121之源極係連接至恆定電流源I122，其係連接至一參考電位VSS，諸如接地GND之電位。

該具有反相器1232之恆定電流源用作一CMOS反相器，其包括在電源供應電位側的恆定電流源I121與在參考電位側的恆定電流源I122。恆定電流源I121供應一具有一500 nA之典型量值的恆定電流至PMOS電晶體PT121。另一方面，恆定電流源I122從NMOS電晶體NT121汲取具有一500 nA之典型量值的一恆定電流。

源極隨耦器1233運用一NMOS電晶體NT122與一恆定電流源I123。

NMOS電晶體NT122之閘極電極係連接至節點ND123，其用作具有反相器1232之恆定電流源之輸出節點。NMOS電晶體NT122之汲極係連線至5 V系統面板電壓VDD2。另一方面，NMOS電晶體NT122之源極係透過用作一節點ND124之一連接點來連線至一恆定電流源I123。節點ND124係連接至一節點ND122，其係在比較器1231之第二輸入端子與輸出端子TO之間的一連接點。

恆定電流源I123係連接至參考電位VSS，諸如接地GND之電位。

在以上所說明之組態中，比較結果輸出區段123自動調整共同電壓Vcom之中心值以便跟隨中點電位偵測電路124所偵測之中點電位VMHL。

圖20係顯示在藉由採用依據該具體實施例之驅動方法所實行之處理期間沿時間軸所出現之信號之波形的一圖式。

如圖20所示，在一時間t1，來自信號線106－1至106－n的像素視訊資料係寫入至像素電路PXLC內。接著，在自時間t1起經過一預先決定時間週期後的一稍後時間t2，下拉在閘極線104－1至104－n上所確證之閘極脈衝以便使在該等像素電路PXLC之每一者中所運用之電晶體TFT201進入一關閉狀態。

其後，在一時間t3，驅動各獨立連接用於該等列之一者的該等電容器線105－1至105－m，從而導致運用於該等像素電路PXLC之每一者內的儲存電容器Cs201之一電容耦合效應且在該等像素電路PXLC之各像素電路中，出現於節點ND201上的一電位由於該電容耦合效應而變換以便調變一施加至液晶單元LC201之電壓。

在維持分別由第一監控像素區段107－1與第二監控像素區段107－2所產生之該兩個電位持續一預先決定的時間段之後，使運用於中點電位偵測電路124內的該等開關121及122之每一者在一時間t4進入一開啟狀態，以便在節點ND121處使傳達該兩個電位的偵測線彼此短路。由此，一中點電位出現於節點ND121處。

在圖18及19之每一者中所示之典型組態中，在包括各具有正極性之像素電路的第一監控像素區段107－1之第一監控像素電路PXLCM1內所產生的正極性像素電位VpixH為5.9 V而在包括各具有負極性之像素電路的第二監控像素 區段107－2之第二監控像素電路PXLCM1內所產生的負極性像素電位VpixL為－2.8 V。

因而，該偵測中點電位VMHL具有一1.55 V之量值並在時間t4從中點電位偵測電路124供應至比較結果輸出區段123。

比較結果輸出區段123自動調整共同電壓Vcom之中心值以便跟隨中點電位偵測電路124所偵測之中點電位VMHL。

下列說明解釋在用作一液晶顯示面板之主動矩陣顯示裝置100中提供一種用於主動調整共同電壓Vcom之中心值之系統的原因。

若不調整共同電壓Vcom之中心值，則將會引起一問題，即在顯示螢幕上產生閃爍。此外，由於施加至用於一正極性之液晶單元的電壓不同於施加至用於一負極性之液晶單元之電壓，故會引起一殘影問題。

作為該些問題之解決方案，在工廠處在運輸時所實行之一檢測程序中，必需在從工廠運輸產品之前調整共同電壓Vcom之中心值。因而必需提供一調整電路用於該檢測程序單獨並因此需要繁重勞動時間。

此外，即使在該檢測程序中調整共同電壓Vcom之中心值，在運輸用作液晶顯示面板之主動矩陣顯示裝置100之後，共同電壓Vcom之中心值仍可能會由於使用用作主動矩陣顯示裝置100之液晶顯示面板之一環境之溫度、驅動方法、驅動頻率、背光(B/L)亮度、入射光之亮度及連續 使用而偏離一最佳值。

由於主動矩陣顯示裝置100包括一用於在該液晶顯示面板內調整共同電壓Vcom之中心值的系統，因此不需要要求繁重勞動時間的檢測程序。因而，即使共同電壓Vcom之中心值由於使用用作主動矩陣顯示裝置100之液晶顯示面板之環境之溫度、驅動方法、驅動頻率、背光(B/L)亮度或入射光亮度而偏離一最佳值，用於自動調整共同電壓Vcom之中心值的系統仍能夠維持共同電壓Vcom之中心值在一最佳用於該環境的值。由此，主動矩陣顯示裝置100提供一優點，即適當防止閃爍產生於顯示螢幕上的能力。

此外，出現於運用於有效像素驅動101內之一顯示像素電路內的電位會由於在一連接至該像素電路之閘極線之下降邊緣上所發生之一電容耦合效應或一流過運用於該像素電路內之薄膜電晶體TFT201的洩漏電流而變化。由此，共同電壓Vcom之最佳中心值也需要變化。然而在此具體實施例之情況下，始終調整共同電壓Vcom之中心值至一最佳值，使得可改變出現於有效像素電路內的電位會影響顯示圖像之品質。

下列說明解釋一種改變出現於有效像素電路內之電位的機構。

圖21係顯示作為執行依據該具體實施例之驅動方法之一結果所獲得之一理想狀態的一圖式。應注意，為了使下列說明易於理解，該等電壓值與圖21所示之其他量可能不同於實際驅動操作的該等者。

如圖21所示，在理想狀態下，出現於一像素電路內的電位以一相對於視訊信號Sig之中心值對稱的一振幅而振動。

若在正(＋)極性像素電位Pix與共同電壓Vcom之間的電位差與在負(－)極性像素電位Pix與共同電壓Vcom之間的電位差係均勻的，則不會產生任何亮度差異並因此在顯示螢幕上看不到任何閃爍。

即，若在正(＋)極性像素電位Pix與共同電位Vcom之間的電位差等於在負(－)極性像素電位Pix與共同電壓Vcom之間的電位差，則視訊信號Sig之中心值應等於最佳共同電壓Vcom。

然而在一像素電路中，實際最佳共同電壓Vcom卻低於視訊信號Sig之中心值。此差異係視為在一連接至像素電路之閘極線之下降邊緣上所發生的一電容耦合效應或一流過運用於像素電路內之薄膜電晶體TFT201之洩漏電流所引起的一差異。

<閘極耦合>

圖22A係顯示在閘極脈衝與負(－)極性像素電位Pix與共同電壓Vcom間電位差之間關係的一圖式而圖22B係顯示在閘極脈衝與正(＋)極性像素電位Pix與共同電壓Vcom間電位差之間關係的一圖式。

作為在＋方向上定性的一電容耦合效應由薄膜電晶體TFT201之閘極電極所引起之電容耦合效應係由於薄膜電晶體TFT201處於一開啟週期的事實而被消除。然而，作為 在－方向上定向的一電容耦合效應由薄膜電晶體TFT201之閘極電極所引起之電容耦合效應不會被消除，從而引起出現於像素電路內的電位下降。

因而，若視訊信號Sig之中心值等於共同電壓Vcom(Vcom＝Sig)，則在正(＋)極性像素電位Pix與共同電壓Vcom之間的電位差不等於在負(－)極性之像素電位Pix與共同電壓Vcom之間的電位差。

<像素電路電晶體之洩漏電流>

圖23係顯示各流過運用於一像素電流內之一TFT(薄膜電晶體)的洩漏電流之起因模型之一圖式。

一流過一像素電路電晶體之洩漏電流可能係一流向一信號線之洩漏電流或作為一流向一閘極線之洩漏電流由電荷充電及放電程序所引起之一洩漏電流。該流向一信號線之洩漏電流係在用作像素電路電晶體之TFT之S(源極)與D(汲極)電極之間流動的一洩漏電流而該流向一閘極線之洩漏電流係在該TFT之S(源極)與G(閘極)電極之間流動的一洩漏電流。

在下列說明中，在該TFT之S(源極)與D(汲極)電極之間流動的洩漏電流係稱為一S－D洩漏電流而在該TFT之S(源極)與G(閘極)之間流動的洩漏電流係稱為一S－G洩漏電流。

由於該等S－D與S－G洩漏電流之一組合之所得結果，像素電位又稱為一電位Pix降。因而，像素電位(或像素電位Pix)受到所各起因影響，諸如電流Ioff增加所引起之一電 流增加與頻率變化所引起之保持週期變動。

圖24A係顯示對於負(－)極性在實施依據該具體實施例之一驅動方法中作為一閘極耦合效應與各流過運用於一像素電路內之一電晶體之洩漏電流之一結果所獲得之一狀態的圖式而圖24B係顯示用於正(＋)極性在實施依據該具體實施例之一驅動方法中作為一閘極耦合效應與各流過運用於一像素電路內之一電晶體之洩漏電流之一結果所獲得之一狀態的一圖式。

在圖24A及24B之每一者中，該等虛線顯示作為沒有任何閘極耦合效應與沒有任何流過運用於像素電路內之電晶體之洩漏電流之一結果所獲得之信號之波形而該等實線顯示一閘極耦合效應與各流過運用於像素電路內之電晶體之洩漏電流之一結果所獲得之信號之波形。

在負極性側，該S－D洩漏電流之方向與S－G洩漏電流之方向相反。因而，實際方向係由該S－D洩漏電流與該S－G洩漏電流之最大者來決定。

另一方面，在負極性側，該S－D洩漏電流之方向匹配該S－G洩漏電流之方向，定向於一像素電位降之方向上。

如上所說明，該閘極耦合效應與各流過運用於一像素電路內之一電晶體的該等洩漏電流引起出現於該像素電路內的電位下降使得最佳共同電壓Vcom在向下方向偏移。

在此具體實施例中，如上所說明，自動調整共同電壓Vcom之中心值，使得可排除有效像素電位變動對圖像品質之影響。

圖25係依據該具體實施例顯示像素電位變動之起因作為其影響可自動調整共同電壓Vcom之中心值來排除之起因的一表格。為了比較之目的，該表格還顯示像素電位變動之起因作為其影響可藉由實行一檢測程序加以排除的起因。在圖25之表中，一圓形記號指示其影響可排除的一起因。另一方面，一X記號指示其影響無法排除的一起因。

像素電位變動之特定起因之影響無法僅藉由實行一檢測程序來加以排除。然而藉由依據該具體實施例自動調整共同電壓Vcom之中心值，可排除像素電位變動之特定起因之影響。像素電位變動之該等特定起因係在一實際利用時間發生的驅一動頻率變動、也在實際利用時間發生的環境溫度變動及老化。該等驅動頻率變動、該等環境溫度變動及老化係由流過運用於像素電路內之電晶體之洩漏電流所引起並無法藉由僅實行一檢測程序來加以排除。

同樣地，像素電位變動之其他特定起因之影響無法僅藉由實行一檢測程序來加以排除。然而藉由依據該具體實施例來自動調整共同電壓Vcom之中心值，可排除像素電位變動之其他特定起因之影響。像素電位之該等其他特定起因係在一實際利用時間發生的驅動頻率變動、也在實際利用時間發生的環境溫度變動、也在實際利用時間發生的背光亮度變動及外部光亮度變動。該等驅動頻率變動、該等環境溫度變動、該等背光亮度變動及該等外部光亮度變動係由流過運用於像素電路內之電晶體之光學洩漏電流所引起並無法藉由僅實行一檢測程序來加以排除。

以上已說明自動調整共同電壓Vcom之中心值。下列說明依據該具體實施例解釋組合第一及第二監控像素區段107－1及107－2之像素電路之佈局。

如先前所說明，依據該具體實施例，在一相鄰有效像素區段101之位置(圖4中，在有效像素區段101右側的一位置)處提供的監控電路120包括第一監控像素區段107－1，其具有一監控像素或複數個監控像素；第二監控像素區段107－2，其也具有一監控像素或複數個監控像素；垂直驅動電路(V/CSDRVM)108，其用作為第一監控像素區段107－1與第二監控像素區段107－2所共同的一垂直驅動電路；第一監控水平驅動電路(HDRVM1)109－1，其係特殊設計用於第一監控像素區段107－1；第二監控水平驅動電路(HDRVM2)109－2，其係特殊設計用於第二監控像素區段107－2；及偵測結果輸出電路110。

在有效像素區段101右側的一位置處具有上述佈局之原因係解釋如下。

如圖26所示，建立一監控像素電位或複數個監控像素作為有效像素區段101之一部分。例如，該監控像素電位係作為有效像素區段101之一像素電路來建立或該等監控像素電位係作為有效像素區段101之一列來建立。在此組態中，依與有效像素區段101相同的方式，該等監控像素電位係連接至由垂直驅動電路102與水平驅動電路103所驅動的該等閘極、電容器及信號線。

然而在此組態之情況下，該等監控像素電位之每一者均 要求一電位，其類似於該等有效像素電路之各有效像素電位所要求者。因而，由於無法過多地改變該監控像素區段之組態，故必須將該監控像素區段放置在可用像素區段(或可用顯示區域)上方或下方的一位置處且該監控像素區段必須在水平方向上定向。

此外，由於使用與該等顯示像素電路(或該等有效像素電路)相同的驅動信號(或相同的控制信號)，故使用該等控制信號之自由度較低。除此之外，由於該等信號線還共用可用顯示區域，此組態會引起一問題，即無法忽略該等信號線之各信號線所產生的一電容耦合效應。

依據該具體實施例，在實行用以將資料寫入至一監控像素電位之一操作之後，可在一圖框週期中間實行一電位偵測程序以便完成一最佳校正操作。

然而，如圖27所示，受到由於顯示像素電路各在一圖框週期中間從信號線接收視訊信號所引起之信號線電壓變動影響，該監控像素電位之電位也會不可避免地變化。因而，必須在視訊信號之消隱週期內實行校正操作。

此外，還難以佈置用於兩個極性(即正及負極性)的監控像素電位，作為一種用於如上所說明自動調整共同電壓Vcom之中心值之系統所要求的像素電路。

為了解決以上所說明之該等問題，在相鄰有效像素區段101之一位置處獨立於有效像素區段101來建立監控電路120作為一電路，其運用第一監控像素區段107－1、第二監控像素區段107－2、垂直驅動電路108、第一監控水平驅動 電路109－1及第二監控水平驅動電路109－2。

此外，在該監控像素區段包括複數個監控像素之一組態的情況下，若閘極線直接由複數個監控像素來共用，如圖28A及28B所示，閘極耦合之數量會不可避免地變動。

在圖28A所示之一組態中，該等監控像素之佈局係在水平方向上定向，且該等監控像素共用該等閘極線。在此情況下，任一特定像素電路均會受到相鄰該特定者之一像素電路之一閘極耦合效應的影響。

另一方面，在圖28B所示之一組態中，該等監控像素電位之佈局係在垂直方向上定向，且該等監控像素電位共用該等閘極線。在此情況下，任一特定像素電路不僅會受到該特定像素電路自身之一閘極耦合效應影響，而且還會同時受到相鄰該特定者之一像素電路之一閘極耦合效應影響。因而，出現在像素電路內的電位降係較大。

為了解決以上所說明之問題，在該具體實施例之情況下，提供該等閘極線以便形成所謂的嵌套佈局，如下所說明。因而期望提供一組態，其中任一特定監控像素僅受到一連接至該特定像素電路自身之一閘極耦合效應影響，即使該等監控像素之佈局係在垂直方向上定向。

圖29係顯示依據該具體實施例在一監控像素區段107A中一典型像素電路佈局之一圖式。圖30係顯示出現於圖29所示之監控像素區段107A內之驅動信號之波形的一圖式。

圖29所示之監控像素區段107A係一典型監控像素區段，其中佈置16個監控像素電路PXLCM11至PXLCM44以形成 一4×4矩陣。然而，形成該矩陣之監控像素之數目絕不限於16。即，該矩陣可以係一n×n矩陣，其中記號n表示除4外的任一整數。

構成監控像素區段107A之像素電路矩陣係由一平行於該等行之線劃分成兩個區域，即ARA1與ARA2。

在該像素矩陣之各列上，存在一區域ARA11用於在實際監控中不使用的一第一監控像素電路與一區域ARA21用於在實際監控中使用的一第二監控像素電路。在圖29中，該第一監控像素電路係由記號pixA表示而該第二監控像素電路係由記號pixB來表示。該等區域ARA11與ARA21係在該兩個區域ARA1與ARA2之各區域內在行方向交替地佈置。因而，該等第一監控像素電路pixA在該像素電路矩陣中在行方向上形成一鋸齒線。同樣地，該等第二監控像素電路pixB在該像素電路矩陣中在行方向上形成一鋸齒線。

如圖29所示，運用於監控像素電路區段107A內的該第一監控像素電路pixA與該第二監控像素電路pixB各運用一用作一切換器件之薄膜電晶體TFT321、一液晶單元LC321及一儲存電容器Cs321。液晶單元LC321之第一像素電極係連接至薄膜電晶體TFT321之汲極電極(或源極電極)。薄膜電晶體TFT321之汲極電極係也連接至儲存電容器CS321之第一電極。應注意，在薄膜電晶體TFT321之汲極電極、液晶單元LC201之第一電極與儲存電容器Cs321之第一電極之間的連接點形成一節點ND321。

圖29所示之監控像素區段107A使用兩個閘極線，即一第 一閘極線GT1與一第二閘極線GT2。第一閘極線GT1係連接至運用於第一監控像素區域ARA11內之第一監控像素電路pixA內的薄膜電晶體TFT321之閘極電極而第二閘極線GT2係連接至運用於第二監控像素區域ARA21內之第二監控像素電路pixB內的薄膜電晶體TFT321之閘極電極。

該第二監控像素電路pixB之節點ND321係連接至一傳導導線，諸如一ITO導線。位於第四列與第二行之交叉點處的第二監控像素電路PXLCM42之節點ND321係連接至偵測結果輸出電路110。

作為實際監控像素電位，圖29所示之典型組態運用監控像素電路PXLCM13、PXLCM22、PXLCM33及PXLCM42。

該第一監控像素電路pixA與該第二監控像素電路pixB之每一者之儲存電容器Cs321之第二電極係連接至一電容器線L321，其係為一列上的所有像素電路所共同的一線。

此外，運用於位於相同行上的該第一監控像素電路pixA與該第二監控像素電路pixB內的薄膜電晶體TFT321之源極電極(或汲極電極)係連接至提供用於該行的一信號線。提供用於該等第一至該第四行之信號線分別係信號線L322－1至L322－4。

運用於該第一監控像素電路pixA與該第二監控像素電路pixB之每一者內的液晶單元LC321之第二像素電極係連接至一線，其用於一般供應具有一較小振幅與一每一水平掃描週期反轉之極性的共同電壓VCOM(Vcom)作為一為所有像素電路所共同之信號。在下列說明中，一水平掃描週期 係稱為1H。

如圖30之時序圖所示，首先，驅動第一閘極線GT1至一高位準以便使該第一監控像素電路pixA進入一空驅動狀態。在該第一監控像素電路pixA進入一空驅動狀態後，相鄰該第一監控像素電路pixA之該第二監控像素電路pixB受到該第一監控像素電路pixA之閘極耦合效應影響。然而，由於該第一閘極線GT1之下降邊緣之時序，該第二監控像素電路pixB回復至其最初狀態。

接下來，驅動該第二閘極線GT2至一高位準以便使該第二監控像素電路pixB進入一實際驅動狀態。由於該第二監控像素電路pixB進入一實際驅動狀態，該第二監控像素電路pixB僅經歷自身所產生之閘極耦合效應影響且決不會受到相鄰該第二監控像素電路pixB之該第一監控像素電路pixA之閘極耦合效應的影響。因而，可使該像素電路所經歷之一電位降之量值與運用於有效像素區段101內的像素電路PXLC之下降相同。

如上所說明，在此具體實施例中，藉由提供該等閘極線以便形成所謂的嵌套佈局，由一監控像素所產生之閘極耦合效應係僅由連接至監控像素自身之閘極線所引起的一電容耦合效應。

圖29所示之監控像素區段可用作運用於圖4所示之主動矩陣顯示裝置100的該第一監控區段107－1與該第二監控像素區段107－2之任一者。

如上所說明，此具體實施例具有一組態，其中在相鄰有 效像素區段101之一位置處獨立於有效像素區段101來建立監控電路120作為一電路，其運用第一監控像素區段107－1、第二監控像素區段107－2、垂直驅動電路108、第一監控水平驅動電路109－1及第二監控水平驅動電路109－2。此外，該等閘極線係提供以便形成所謂的嵌套佈局。因而，該具體實施例提供一優點，即設計液晶顯示面板的一更高自由度。

由此，更易於佈置監控電路120之組態，即更易於佈置第一監控像素區段107－1、第二監控像素區段107－2、垂直驅動電路108、第一監控水平驅動電路109－1及第二監控水平驅動電路109－2。

可在相鄰圖4所示之有效像素區段101(或在圖4中右側)的一位置處獨立於有效像素區段101來佈置監控電路120之所有組態電路。此外，該等組態電路之佈局可設計成各種形狀。

例如，如圖31A所示，將該佈局分割成在有效像素區段101上方的一位置與在有效像素區段101右側的一位置。此外，還可提供圖3lB所示之另一典型佈局作為一佈局，其中第一監控像素區段107－1平行於第二監控像素區段107－2，監控水平驅動電路109係位於第一監控像素區段107－1與第二監控像素區段107－2上方而監控垂直驅動電路108係位於第一監控像素區段107－1與第二監控像素區段107－2下方。

除此之外，可因而與有效像素區段101分離地提供特殊 設計用於該監控像素區段之該等垂直及水平驅動電路，使得可解決必須在視訊信號之消隱週期內實行校正操作的一問題。如先前所說明，此問題係由以下事實所引起：受到由於在一圖框週期中間顯示像素電路各從信號線接收視訊信號所引起之信號線電壓變動影響，監控像素電位之電位也會不可避免地變化。

如更早些所說明，驅動操作係在有效像素電路(各又稱為一顯示像素電路)與位於與該等有效像素電路分離之位置處的監控像素電位上實行，故擔心監控像素電位會由於一結構差異而偏離打算用於顯示像素電路的一目標電位。然而，該具體實施例運用一種用於調整出現於監控像素電位內之電位與打算用於顯示像素電路之一目標電位之偏移的電路。

此具體實施例採用一系統，其中監控電路120包括一對監控像素區段，即具有正(＋)極性之第一監控像素區段107－1與具有(－)極性之第二監控像素區段107－2。在該系統中，藉由短路向彼此傳達在第一監控像素區段107－1與第二監控像素區段107－2內所偵測之像素電位的偵測線，可產生一中點偵測電位作為一用於調整(校正)共同電壓Vcom之電位(或中心值)的電位。

所產生的中點電位應與施加至有效像素電路(或顯示像素電路)之共同電壓Vcom之電位相一致。然而，若獨立於彼此來提供監控像素電位與顯示像素電路(或有效像素電路)，則即使監控像素與顯示像素均進入相同的操作條 件，仍相當有可能由於圖32所示之液晶顯示面板表面變動而產生在監控像素電位內所偵測之一電位Pix與實際出現於顯示像素電路內的一電位Pix之間的差異。典型液晶顯示面板表面變動係液晶單元間隙變動與層間絕緣膜變動。

例如，該等液晶單元間隙變動會影響液晶單元之電容而該等層間絕緣膜變動一般會影響儲存電容器之電容、TFT之閘極電極之寄生電容器之電容與TFT之特性。

由於此類液晶顯示面板表面變動與電位差，誤差還存在於監控電路內，故擔心一偵測電位偏離打算用於顯示像素電路之目標電位。為了解決此間題，必需採用下列兩個典型方法之一或該等方法之一組合。

依據該第一方法，將具有彼此不同振幅之視訊信號寫入至監控像素電位內，使得有意提供一偏離至在該等像素電路之每一者內所偵測的一中點電位作為一用於校正所偵測中點電位之偏離以便排除該偵測電位與打算用於顯示像素電路之目標電位之偏移。另一方面，依據該第二方法，各監控像素電位具備一電容器，使得有意提供一偏離至一偵測中點電位作為一用於校正該偵測中點電位之偏離以便排除該偵測電位與打算用於顯示像素電路之目標電位之偏移。

藉由採用該等第一及第二方法之一或該等方法之一組合，可消除該偵測電位與打算用於顯示像素電路之目標電位之偏移。

首先，解釋該第一方法。依據此方法，實行一操作以藉 由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起的一偏離來校正該偵測中點電位。

圖33A及33B之每一者係在說明實行以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起的一偏離來校正該偵測中點電位之操作中所參考之一解釋圖。更具體言之，圖33A係顯示對於一施加具有相同振幅之信號Sig至監控像素電位之情況作為偵測電位Pix之中點之一結果所獲得之一偵測輸出的一解釋圖。另一方面，圖33B係顯示對於一施加具有彼此不同振幅之信號Sig至監控像素電位以便有意提供一偏離至一偵測輸出以排除一偵測電位與打算用於顯示像素電路之目標電位之偏移的情況作為偵測電位Pix之中點之一結果所獲得之偵測輸出的一解釋圖。

依據該第一具體實施例，一偏離係有意提供至該偵測輸出以便排除該偵測電位與打算用於顯示像素電路之目標電位之偏移。如圖33B所示，具有彼此不同振幅之信號Sig係寫入至在該具體實施例中所運用之一對監控像素區段內。由於該偵測中點電位係藉由使傳達從該等監控像素區段所偵測之該等電位的偵測線彼此短路來產生，故該偵測電位可偏移一差異，其等於用於消除該偵測電位與打算用於顯示像素電路之目標電位之偏移的偏離。在圖33B所示之情況中，改變負側視訊信號Sig－之振幅並接著將視訊信號Sig－寫入至負側監控像素區段。然而，應注意，還可能提 供一組態，其中改變正側視訊信號Sig＋之振幅並接著將視訊信號Sig＋寫入至正側監控像素區段。

圖34係顯示一電路之一第一典型組態的一圖式，該電路係用於實行用以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起的一偏離來校正該偵測中點電位之操作。

圖34所示之電路一般運用一正極性寫入電路1091－1，其提供於相關聯於第一監控像素區段107－1之第一監控水平驅動電路109－1之輸出級處作為一特殊設計用於正極性之寫入電路。同樣地，該電路一般運用一負極性寫入電路1091－2，其提供於相關聯於第二監控像素區段107－2之第二監控水平驅動電路109－2之輸出級處作為一特殊設計用於負極性之寫入電路。正極性寫入電路1091－1與負極性寫入電路1091－2之每一者產生一視訊信號Sig，其具有可獨立控制的一振幅。

正極性寫入電路1091－1與負極性寫入電路1091－2之每一者運用一數位類比轉換器DAC與一放大器amp，該放大器係用於放大數位類比轉換器DAC所產生的一類比信號。

圖35係顯示一電路之一第二典型組態的一圖式，該電路係用於實行用以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起的一偏離來校正該偵測中點電位之操作。

極類似於圖34所示之電路，圖35所示之電路也運用一正極性寫入電路1091－1，其提供於相關聯於第一監控像素區 段107－1之第一監控水平驅動電路109－1之輸出級處作為一特殊設計用於正極性之寫入電路。同樣地，該電路一般運用一負極性寫入電路1091－2，其提供於相關聯於第二監控像素區段107－2之第二監控水平驅動電路109－2之輸出級處作為一特殊設計用於負極性之寫入電路。

然而在圖35所示之電路之情況下，除了各用於放大該等分壓電阻器DRG1及DRG2之一者所產生之一類比信號的該等放大器amp外，正極性寫入電路1091－1與負極性寫入電路1091－2分別運用分壓電阻器DRG1及DRG2來取代該等數位類比轉換器DAC。該等分壓電阻器DRG1及DRG2之每一者產生一視訊信號Sig，其具有可獨立控制的一振幅。

在圖35所示之典型組態中，該等分壓電阻器DRG1及DGR2之每一者運用開關用於選擇一電阻器串聯電路以產生具有一所需振幅之一視訊信號Sig。然而，還可能採用另一控制方法，藉由其，一電阻器係藉由使用一雷射修復技術來斷開以便選擇一電阻器串聯電路用於產生一具有一所需振幅之視訊信號Sig。

應注意，該中點電位偵測系統及/或該Sig寫入系統不必整合LCD(液晶顯示)面板並嵌入於液晶顯示面板內。即，該中點電位偵測系統及/或該Sig寫入系統可實施為一外部IC，諸如一COG、一COF等，分別如圖36A或36B所示。

接下來，解釋該第二方法。依據該第二方法，各監控像素電位具備一額外電容器，使得有意提供一偏離至一偵測中點電位作為一用於校正該偵測中點電位之偏離以便排除 該偵測電位與打算用於顯示像素電路之目標電位之偏移。

圖37係在一操作之一概述之說明中所參考之一解釋圖，該操作係實行以藉由向一偵測中點電位有意提供一由一額外電容器所產生之偏離來校正該偵測中點電位。

依據該第二方法，一額外電容器COF係附接至監控像素電路PXLCM之節點ND321作為一用於調整累積於監控像素電路PXLCM之電荷之數量的電容器。

額外電容器COF係添加至該正極性監控像素與該負極性監控像素之每一者。額外電容器COF係藉由採用切換或雷射修復技術來連接至監控像素電路PXLCM或與其斷開以便調整監控像素電路PXLCM之電容。藉由監控像素電路PXLCM之電容，可控制提供至監控像素電路PXLCM之偵測電位的偏離。

在圖37所示之典型組態中，採用基於一偏離開關SWOF的切換技術。

圖38係顯示一中點電位偵測電路124A之一典型組態的一電路圖，該中點電位偵測電路係用於實施用以藉由向一偵測中點電位提供一由額外電容器所產生之偏離來校正該偵測中點電位的一操作。

圖38所示之中點電位偵測電路124A包括複數個額外電容器COF107－1，其形成一並聯電路，該並聯電路透過一用作一開關SW107－1之NMOS電晶體來連接至第一監控像素區段107－1之節點ND301；及複數個額外電容器COF107－2，其形成一並聯電路，該並聯電路透過一用作一開關 SW107－2之PMOS電晶體來連接至第二監控像素區段107－2之節點ND311。

開關SW107－1之閘極電極(又稱為一控制電極)係透過一反相器INV107來連接至一供應一偏離信號SOFST之線。另一方面，開關SW107－2之閘極電極(又稱為一控制電極)係直接連接至供應偏離信號SOFST之線。

在圖38所示之典型組態中，第一監控像素區段107－1係顯示為一正極性像素電路而第二監控像素區段107－2係顯示為一負極性像素電路。此外，在圖38所示之典型組態中，用於取得出現於第一監控像素區段107－1與第二監控像素區段107－2內之該等電位之平均值的開關121及122之每一者係一電晶體。

圖39顯示指示額外電容器COF107－1與COF107－2分別連接至該等節點ND301及ND311之時序之典型時序圖。

如圖39之時序圖所示，在一用以偵測各出現於一像素電路內之電位的週期期間，低位準作用中偏離信號SOFST係設定在一低位準處，此係作用中狀態位準。在此狀態下，該等額外電容器COF107－1及COF107－2係分別連接至該等節點ND301及ND311，在此處出現欲偵測的像素電位。

另一方面，在一用以不偵測任何各出現於一像素電路內之電位的週期期間，偏離信號SOFTS係設定在一高位準處，此係非作用中狀態位準。在此狀態下，該等額外電容器COF107－1及COF107－2係分別與該等節點ND301及ND311斷開。

此外，在一用以偵測各出現於一像素電路內之電位的週期期間，該等額外電容器COF107－1及COF107－2係分別連接至該等節點ND301及ND311，如上所說明。因而，CS耦合效應之量值會減少。

圖40係顯示一用於藉由有意提供一偏離至該等電位之每一者來校正偵測電位之電路之一像素電位短路模型的一圖式。基於該像素電位短路模型之模型等式在下面解釋為用於藉由有意提供一偏離至該等電位之每一者來校正偵測電位之電路的等式。

[等式5]Q1＝＝(C1＋C2＋C3)VL＋{C1/(C1＋C2＋C3)}×Vcs×(C1＋C2＋C3) Q2＝(C1＋C2＋C4)VH－{C1/(C1＋C2＋C4)}×Vcs×(C1＋C2＋C4) Q1＋Q2＝(C1＋C2)(VH＋VL)＋C3VL＋C4VH＝{2(C1＋C2)＋C3＋C4}Vcom Vcom＝{(C1＋C2)(VH＋VL)＋C3VL＋C4VH}/{2(C1＋C2)＋C3＋C4}………(5－4)

上述等式中所使用之記號解釋如下： 記號C1表示液晶單元Clc之電容。

記號C2表示儲存電容器Cs之電容CS。

記號C3表示在L(負極性)側所添加之一額外電容器之電容。

記號C4表示在H(正極性)側所添加之一額外電容器之電 容。

記號VH表示欲從正極性側信號線寫入至像素電路內之一電位。

記號VL表示欲從負極性側信號線寫入至像素電路內之一電位。

圖41(1)係顯示對於C3＝6pF且C4＝6pf該等電位VL及VH之波形的一圖式而圖41(2)係顯示對於C3＝1 pF且C4＝6 pf該等電位VL及VH之波形的一圖式。當電容C3從6 pF變成1 pF時，共同電壓Vcom之中心值com會變化，如下所說明。

[等式5]

首先，根據以上所給出之模型等式，共同電壓Vcom之中心值com係表達如下：com＝{(C1＋C2)(Vh＋VL)＋C3VL＋C4VH}/{2(C1＋C2)＋C3＋C4}………(5－4)

假定C1＝11 pF，C2＝36 pF，VL＝3.35 V且VH＝0 V(其係視為一參考電壓的一值)。接著，將該等典型數值替換成等式(5－4)，如下：對於圖41(1)所示之波形：com＝{(11＋36)(0＋3.35)＋6×3.35＋6×0}/{2(11＋36)＋6＋6}＝1.675 V………(5－4－1) 對於圖41(2)所示之波形：com＝{(11＋36)(0＋3.35)＋1×3.35＋6×0}/{2(11＋36)＋1＋6}＝1.593 V………(5－4－2)

根據從等式(5－4－1)及(5－4－2)表達為平均com之計算值的該等值應清楚，改變在L(負極性)側所添加之額外電容器之電容C3提供一用於校正該偵測電位之偏離。

即，由等式(5－4－1)及(5－4－2)表達為平均com之計算值的該等值證明，有意給予一偵測電位的偏離可用作一用於校正該偵測電位之偏離。

圖42係顯示用於改變提供作為一COF之額外電容器之電容之一典型組態的一圖式。

如圖42所示，可藉由依據施加至該等開關SWOF之控制信號CTL使開關SWOF之每一者進入一開啟或關閉狀態來控制該等額外電容器COF之電容。作為一替代方案，可藉由使用一雷射來實體斷開該等額外電容器COF之任一者以便設定該等額外電容器COF之電容。

此外，如先前所說明，在依據該具體實施例之一組態中，個別地佈置有效像素電路(各又稱為一顯示像素電路)與監控像素電位。傳達從該等監控像素電位所偵測之電位的偵測線係藉由使用該等開關121及122予以彼此短路以便發現該等偵測電位之中點。

在此組態中，取決於是否在用以使傳達從該等監控像素電位所偵測之電位的該等偵測線彼此短路之操作之後實行一用以將一視訊信號重寫至該等監控像素電位之每一者的程序，可變形一電位。因而，像素功能可能會劣化，如(例如)一殘影現象所證實。

為了解決此問題，依據該具體實施例，提供一組態，其 中在用以使傳達從監控像素所偵測之電位的該等偵測線彼此短路的操作之後，實行一用以重寫一視訊信號之程序。藉由實行用以重寫一視訊信號之程序，校正該電位變形以便提供電氣保護。

依據該具體實施例，實行一操作以便使傳達從用於正(＋)及負(－)極性之監控像素所偵測之電位的該等偵測線彼此短路。藉由短路該等偵測線，該電位之中點可作為一用於調整共同電壓Vcom之中心值的平均值來加以產生。

在一用以驅動一液晶單元之正常操作中，用於驅動該液晶單元之共同電壓Vcom係類似於圖43A所示者的一交流電壓。使用此一交流電壓，可防止像素電路之電位變形。

然而在交替並反覆地使一開關進入短路且斷開狀態以便偵測一監控像素之一電位的一系統之情況下，擔心電位會變形，如圖43B所示。

在一短路狀態下，負極性週期變短，從而引起電位變形。在圖43B所示之典型情況下，負極性週期變短，但係正極性週期在一偵測像素中不利地變短。

圖44係在說明一種用於防止從一監控像素電位所偵測之一電位變形之方法中所參考之一解釋圖。

在用作一偵測系統之偵測結果輸出電路110擷取一所需電位之後，不必維持該短路狀態。因而，在完成一偵測程序之後，再次寫入與預先短路者相同的電位。在用以重寫該電位至該像素電路內的操作之前，必需一次實行一重寫準備程序。稍後將說明一種用於在用以重寫像素電位至像 素電路內之操作之前實行一重寫準備程序的系統。

圖45係在具體說明用於防止從一監控像素電位所偵測之一電位由於一用以使一傳達該偵測電位之偵測線進入一短路狀態之程序而變形之方法中所參考之一解釋圖。

如圖45所示，在藉由用作像素電晶體之TFT將一像素電位pix寫入至像素電路內之後，像素電位pix由於一CS耦合效應而到達一所需位準。在一第一寫入操作中，此一CS耦合效應發生一次。因而，需要進行一機靈嘗試以便防止另一CS耦合效應在一重寫時間進一步升高像素電位pix。

此一嘗試係在一重寫準備程序中進行以在與電容器信號CS之目前極性相反的一方向上改變電容器信號CS。該重寫準備程序可藉由依據像素電路之極性在L(向下)或H(向上)方向上改變電容器信號CS來降低或升高電容器信號CS。即，該重寫準備程序在一與在重寫時間將會發生的其他CS耦合效應之方向相反的方向上產生一CS耦合效應。

當然，當改變電容器信號CS時，出現於像素電路內的電位pix也會受到該變化影響。然而，若使用緊接在用以觸發用以重寫電位pix所代表之視訊信號至圖45所示之像素電路之操作的閘極脈衝之前來實行該重寫準備程序，則正常視訊信號將會剛好在該重寫準備程序之後寫入至像素電路內，使得在該準備程序中所發生之變化對電位pix之影響將會由於該視訊信號重寫操作所引起之一pix變化而被消除。

圖46係顯示一電位變形防止電路400之一第一典型組態 的一圖式，該電位變形防止電路用於防止一偵測電位在使傳達各出現於一監控像素電位內之電位的該等偵測線彼此短路之一程序中變形。

圖47A及47B顯示出現於圖46所示之電位變形防止電路400內之信號之時序圖。

如圖46所示，電位變形防止電路400包括一雙輸入OR閘401、移位暫存器402至404、一SR正反器(SRFF)405、一3輸入AND閘406、一CS重設電路407、一CS鎖存器電路408及一輸出緩衝器409。雙輸入OR閘401接收用於正常信號寫入操作的一傳送脈衝VST(又稱為一垂直啟動脈衝VST)與用於視訊信號重寫操作的另一重寫傳送脈衝VST2，計算正常寫入傳送脈衝VST與其他重寫傳送脈衝VST2之一邏輯和。該等移位暫存器402至404係以一形成一串聯電路之級聯連接來連線至雙輸入OR閘401之輸出端子。SRFF 405係由用於正常信號寫入操作之傳送脈衝VST來加以設定並由提供於該級聯連接之最後級處的移位暫存器404所產生的一脈衝V3來加以重設。SRFF 405從其一反轉輸出端子XQ輸出一低位準作用中遮罩信號MSK。3輸入AND閘406接收在該級聯連接之中間級處所提供之移位暫存器403所產生之一輸出脈衝V2、遮罩信號MSK與一啟用信號ENB，計算輸出脈衝V2、遮罩信號MSK及啟用信號ENB之一邏輯乘積。CS重設電路407與一極性同步脈衝POL同步從3輸入AND閘406輸入一輸出信號S406並輸出一CS重設信號Cs_reset至CS鎖存器電路408。CS鎖存器電路408與極性同 步化脈衝POL同步鎖存來自SRG 404之一輸出脈衝V3並依據接收自CS重設電路407之CS重設信號Cs_reset來重設該鎖存資料。輸出緩衝器409係用於輸出一來自CS鎖存器電路408之信號作為電容器信號CS之一緩衝器。

如上所說明，圖46所示之電位變形防止電路400運用CS重設電路407，從而使得可實行一重寫準備程序。

CS重設電路407辨識電容信號CS之目前極性並在與該辨識極性相反之一方向上實行一重設操作(或該重寫準備程序)。為此原因，CS重設電路407藉由3輸入AND閘406來使用接收自移位暫存器403之脈衝V2，使得可緊接在用以重寫視訊信號至像素電路內之操作之前實行該重寫準備程序。

此外，為了在一與電容器信號CS之目前極性相對之方向上改變電容器信號CS，即為了在一方向上改變電容器信號CS，引起一CS耦合效應在一與將會在重寫時間發生之其他CS耦合效應之方向相反的方向上發生，必需決定電容器信號CS之目前極性。此係CS重設電路407也接收極性辨識脈衝POL之原因。

此外，在一重設操作期間，不輸出CS重設信號Cs_reset。

在此典型組態中，使用一由脈衝V3所決定之時序來實行用以寫入視訊信號至像素電路內的操作。

圖48係顯示一電位變形防止電路400A之一第二典型組態之一圖式，該電位變形防止電路係用於防止在各出現於一 監控像素電位內之電位之一短路程序中變形。圖49A及49B顯示圖48之時序圖。

在圖48所示之電位變形防止電路400A中，不考量運用於圖46所示之電位變形防止電路400中之SRFF 405所設定之遮罩週期來實行該重寫準備程序。然而，電位變形防止電路400A之組態比圖46所示之電位變形防止電路400之組態更簡單，因為電位變形防止電路400A不包括在電位變形防止電路400中所運用之SRFF 405。還可向電位變形防止電路400A提供一組態，其中使用由重寫傳送脈衝VST2所決定之一時序來實行該重寫準備程序。

圖48所示之電位變形防止電路400A有用於一較長重設週期，只要該重設週期可接受即可。

應注意，電位變形防止電路400與電位變形防止電路400A之每一者均可藉由採用一LTPS技術來整合於主動矩陣顯示裝置100內或附接至主動矩陣顯示裝置100作為一COG、一COF等。

接下來，解釋在監控電路120內的閘極線佈局。

如先前所說明，在此具體實施例中，該等閘極線係提供以便形成所謂的嵌套佈局。然而大體而言，若在顯示像素(或有效像素)內閘極線之時間常數不同於在監控像素內閘極線之時間常數，則還將會在顯示像素與監控像素之間在產生電位中存在一差異。若在顯示像素電路與監控像素之間在產生電位中存在一差異，則擔心該校正之每一者之輸出將會偏離打算用於顯示像素之目標電位。

為了解決以上所說明之問題，具有一較小時間常數之一閘極線的監控像素具備一調整電阻器。具體言之，進行一機靈嘗試以設計在監控像素內閘極線之形狀，使得閘極線還用作一電阻器。依此方式，可使在監控像素內閘極線之時間常數等於顯示像素內閘極線之時間常數。因而，該問題得到了解決。

圖50A至50C之每一者係在說明顯示像素電路與監控像素之間產生電位差異之起因中所參考的一解釋圖。更具體言之，圖50A係顯示一像素單元之一等效者的一圖式而圖50B係顯示施加至閘極電極之信號之波形之一比較的一圖式。圖50C係顯示作為時間常數差異起因之一說明沿時間軸所發生之現象之一說明的一解釋圖。

如圖50A至50C之圖式中所顯示，一般而言，一施加至閘極之信號之變形引起電荷從液晶電容Cc1重新注入，使得出現於像素電路內的電位會偏移。

若一施加至運用於監控像素(又稱為一偵測像素)內之電晶體之閘極的信號之變形不同於一施加至運用於顯示像素內之電晶體之閘極的信號之變形，則出現於監控像素內之電位之偏移也會不同於出現於顯示像素內之電位之偏移。由此，擔心該信號校正電路在一些情況下不會正確地工作。

圖51A係顯示依據該具體實施例之一有效像素(又稱為一顯示像素)之一佈局模型的一圖式而圖51B係顯示依據該具體實施例之一監控像素(又稱為一偵測像素)之一佈局模型 的一圖式。

在該具體實施例中，為了調整監控電路120中閘極線GT1及GT2之時間常數，彎曲閘極線G1及G2之每一者以形成一鋸齒形狀，如圖51B所示。在一彎曲以形成一鋸齒形狀之閘極線的情況下，該閘極線之時間常數係由鋸齒波之數目所決定。

圖52A及52B之每一者係在說明一種用於使閘極線之時間常數彼此匹配之方法中所參考之一解釋圖。

在圖52A及52B之圖式中所示之範例中，電阻導線之佈局係設計使得在一顯示像素負載模型內在一測量點MPNT1處的時間常數匹配在一監控像素負載模型內在一測量點MPNT2處的時間常數。

圖53A至53C之每一者係顯示使用在用於使閘極線之時間常數彼此匹配之方法中所採取之一佈局選型之一範例的一圖式。

在圖53A及53B之圖式中所示之範例中，還可將一普通佈局變成一平行線佈局，諸如選項佈局1或2。若一偵測電位在製程之後變得異常，則可藉由採用該雷射修復技術來調整時間常數。

以上說明已解釋一種用於自動調整(或校正)共同電壓Vcom之中心值的系統。接下來，說明依據該具體實施例之共同電壓Vcom之值。

在該具體實施例中，一般作為具有一較小振幅與一一般每一H(水平掃描週期)變化一次的一系列脈衝，共同電壓 Vcom係透過供應線112來供應至運用於有效像素區段101之每一顯示像素電路PXLC內的液晶單元LC201之第二像素電極、運用於第一監控像素區段107－1之每一偵測像素電位內的液晶單元LC301之第二像素電極及運用於第二監控像素區段107－2之每一偵測像素電位內的液晶單元LC311之第二像素電極作為一為所有像素電路所共同之信號。

共同電壓Vcom之振幅△Vcom與一差異△Vcs之每一者可設定一選定值，其最佳化黑亮度與白亮度二者。如更早些所說明，差異△Vcs係在電容器信號CS之第一位準CSH與電容器信號CS之第二位準CSL之間的差異。

例如，如稍後所說明，共同電壓Vcom之振幅△Vcom與CS電位△Vcs之每一者係設定在一值處，使得在一白顯示中一施加至液晶之有效像素電位△Vpix_W不會超過0.5V。

用於產生共同電壓Vcom之一共同電壓產生電路可嵌入於液晶顯示面板內或提供作為在液晶顯示面板外的一電路。若該共同電壓產生電路係提供作為在該液晶顯示面板外的一電路，則共同電壓Vcom係作為一外部電壓供應至該液晶顯示面板。

較小振幅△Vcom係由於一電容耦合效應而產生。作為一替代方案，還可數位產生較小振幅△Vcom。

期望產生具有一極小量值(一般在大約100 mV至1.0 V範圍內)之較小振幅△Vcom。此係因為，若較小振幅△Vcom具有在該範圍外的一量值，則振幅△Vcom將會降低效果， 諸如在過驅動情況下改良一回應速度之一效果與降低聲學雜訊之一效果。

如上所說明，共同電壓Vcom之振幅△Vcom與差異△Vcs之每一者可設定一選定值，其最佳化黑亮度與白亮度二者。如更早些所解釋，差異△Vcs係在電容器信號CS之第一位準CSH與電容器信號CS之第二位準CSL之間的差異。

例如，如稍後將說明，共同電壓Vcom之振幅△Vcom與CS電位△VcS之每一者係設定在一值處，使得在一白顯示中一施加至液晶之有效像素電位△Vpix_W不會超過0.5 V。

依據該具體實施例之電容耦合驅動方法係更詳細地說明如下。

圖54A至54E顯示依據該具體實施例包括液晶單元之主要驅動波形之時序圖。更具體言之，圖54A顯示閘極脈衝GP_N之時序圖，圖54B顯示共同電壓Vcom之時序圖，圖54C顯示電容器信號CS_N之時序圖，圖54D顯示視訊信號Vsig之時序圖而圖54E顯示施加至液晶單元之信號Pix_N之時序圖。

在依據該具體實施例所實施之電容耦合驅動操作中，共同電壓Vcom並非一固定直流電壓。相反，共同電壓Vcom係具有一較小振幅與一每一水平掃描週期或每一1H變化一次之極性的一系列脈衝。共同電壓Vcom係供應至運用於有效像素區段101之每一顯示像素電路PXLC內的液晶單元LC201之第二像素電極、運用於第一監控像素區段107－1之 每一偵測像素電位內的液晶單元LC301之第二像素電極及運用於第二監控像素區段107－2之每一偵測像素電位內的液晶單元LC311之第二像素電極作為一為所有像素電路所共同之信號。

此外，該等電容器線105－1至105－m係以與閘極線104－1至104－m相同的方式獨立於彼此來提供用於該矩陣之m個個別列。垂直驅動電路102還分別在該等電容器線105－1至105－m上確證電容器信號CS1至CSm。該等電容器信號CS1至CSm之每一者係選擇性設定在一第一位準CSH(諸如在範圍3至4 V內的一電壓)或一第二位準CSL(諸如0 V)處。

在該電容耦合驅動操作中，施加至液晶之有效像素電位△Vpix可由以下所給出之等式(7)來表達。

等式(7)中所使用之記號係參考圖54及55來解釋如下。記號Vsig表示出現於信號線106上之視訊信號電壓。記號Ccs表示儲存電容器CS201之電容。記號C1c表示液晶單元LC201之電容。記號Cg係在節點ND201與閘極線104之間的一雜散電容。記號Csp係在節點ND201與閘極線106之間的一雜散電容。記號△Vcs表示出現於電容器線105上之電容器信號CS之電位。記號Vcom表示施加至液晶單元LC201 之第二像素電極作為一為所有像素電路所共同之信號的共同電壓。

等式(7)中近似等式之第二項{Ccs/(Ccs＋Clc)}△Vcs係一項，其引起白亮度由於液晶介電常數之非線性性質而變黑或變暗。另一方面，第三項{Clc/(Ccs＋Clc)}△Vcom/2係一項，其引起白亮度側由於液晶介電常數之非線性性質而變得更白或浮動。

即，該電容耦合驅動操作係藉由使用一用以使低電位側(或白亮度側)變白之功能，即一用以使低電位側(或白亮度側)浮動之功能補償一變暗部分來加以實施。該變暗部分係由該第二項所引起之一趨勢部分，該第二項係用以使低電位側(或白亮度側)變黑的一項。為此原因，CS電位△Vcs與一振幅△Vcom之每一者係設定在一值處使得可最佳化黑亮度與白亮度二者。由此，可獲得一最佳對比度位準。

圖56A及56B之每一者係在一準則之說明中所參考之一解釋圖，該準則係用於在液晶顯示裝置100中用作一液晶材料之一正常白液晶單元之情況下選擇施加至一白顯示器內液晶單元之有效像素電位△Vpix_W之值。即，在此情況下，用於液晶顯示裝置100之液晶材料係正常白液晶。更詳細言之，圖56A係顯示代表在液晶介電常數ε與施加至液晶之電壓之間關係的一特性之一圖式而圖56B係顯示作為圖56A所示之特性之一部分由一橢圓形所封閉之一部分的一放大圖。

如圖56之圖式中所示，依據用於液晶顯示裝置100內之 液晶材料之特性，若至少等於大約0.5 V的一電壓係施加至液晶單元，則白亮度將會不可避免地變暗。因而，為了最佳化白亮度，必需保持在一白顯示中施加至液晶單元之有效像素電位△Vpix_W處於一不大於0.5 V之值。為此原因，CS電位△Vcs與振幅△Vcom之每一者係設定在一值下，使得施加至液晶之有效像素電位△Vpix_W不會超過0.5 V。

一實際評估指示，藉由設定CS電位△Vcs在3.8 V處並設定振幅△Vcom在0.5 V處，可獲得一最佳對比度位準。

圖57係顯示對於三種驅動方法，即依據本發明之具體實施例之一驅動方法、一相關電容耦合驅動方法及普通1H Vcom驅動方法，在視訊信號電壓與有效像素電位之間關係的一圖式。

在圖57中，水平軸代表視訊信號Vsig而垂直軸代表有效像素電位△Vpix。在圖57中，一曲線A代表一特性，其表達對於依據本發明之具體實施例之驅動方法在視訊信號電壓Vsig與有效像素電位△Vpix之間的關係。一曲線C代表一特性，其表達對於該相關電容耦合驅動方法在視訊信號電壓Vsig與有效像素電位△Vpix之間的關係。一曲線B代表一特性，其表達對於該普通1H Vcom驅動方法在視訊信號電壓Vsig與有效像素電位△Vpix之間的關係。

如從圖57所示之特性中所清楚，比較該相關電容耦合驅動方法，依據本發明之具體實施例之驅動方法提供一充分改良特性，其代表在視訊信號電壓Vsig與有效像素電位 △Vpix之間的關係。

圖58係下暗示對於依據本發明之具體實施例之驅動方法與相關電容耦合驅動方法在視訊信號電壓Vsig與亮度之間關係的一圖式。

在圖58中，水平軸代表視訊信號Vsig而垂直軸代表亮度。在圖58中，一曲線A代表一特性，其表達對於依據本發明之具體實施例之驅動方法在視訊信號電壓Vsig與亮度之間的關係，而一曲線B代表一特性，其表達對於該相關電容耦合驅動方法在視訊信號電壓Vsig與亮度之間的關係。

如從圖58所示之特性所清楚，當依據該相關電容耦合驅動方法來最佳化黑亮度(2)時，白亮度(1)會如曲線B所示變暗。另一方面依據該依據本發明之具體實施例之驅動方法，使共同電壓Vcom之振幅較小使得可如曲線A所示來最佳化黑亮度(2)與白亮度(1)二者。

以下所給出之等式(8)顯示對於依據該具體實施例之驅動方法用於一黑顯示之有效像素電位△Vpix_B與用於一白顯示之有效像素電位△Vpix_W之該等值。用於一黑顯示之有效像素電位△Vpix_B與用於一白顯示之有效像素電位△Vpix_W的該等值係藉由將數值實際***於用於依據該具體實施例之驅動方法之等式(4)內作為等式(4)之其個別項的替代來獲得。

同樣地，以下所給出之等式(9)顯示對於該相關電容耦合驅動方法用於一黑顯示之有效像素電位△Vpix_B與用於 一白顯示之有效像素電位△Vpix_W之該等值。用於一黑顯示之有效像素電位△Vpix_B與用於一白顯示之有效像素電位△Vpix_W的該等值係藉由將數值實際***於用於該相關電容耦合驅動方法之等式(1)內作為等式(1)之其個別項的替代來獲得。

[等式8]

(1)：對於一黑顯示：△Vpix_B＝Vsig＋{Ccs/(Clc_b＋Ccs)}△Vcs＋{Clc_b/(Clc_b＋Ccs)}△Vcom/2－Vcom＝3.3 V＋1.65 V－1.65 V＝3.3 V←最佳化黑顯示。

(2)：對於一白顯示：△Vpix_W＝Vsig＋{Ccs/(Clc_w＋Ccs)}△Vcs＋{Clc_w/(Clc_w＋Ccs)}△Vcom/2－Vcom＝0.0 V＋2.05 V－1.65 V＝0.4 V←最佳化白亮度。

[等式9]

(1)：對於一黑顯示：△Vpix_B＝Vsig＋{Ccs/(Clc_b＋Ccs)}△Vcs－Vcom＝3.3 V＋1.65 V－1.65 V＝3.3 V←最佳化黑亮度。

(2)：對於一白顯示：△Vpix_W＝Vsig＋{Ccs/(Clc_w＋Ccs)}△Vcs－Vcom＝0.0 V＋2.45 V－1.65 V ＝0.8 V←白亮度變暗。

從等式(8)及(9)應清楚，在一黑顯示之情況下，對於該依據該具體實施例之驅動方法與該相關驅動方法二者，有效像素電位△Vpix_B為3.3 V。因而，最佳化黑亮度。然而，如從等式(9)應清楚，在一白顯示之情況下，對於該相關驅動方法，有效像素電位△Vpix_W為0.8 V，其大於0.5 V。因而，白亮度不可避免地變暗，如先前參考圖56B之圖式所解釋。

然而，如從等式(8)應清楚，在一白顯示之情況下，對於該依據該具體實施例之驅動方法，有效像素電位△vpix_w為0.4 V，其小於0.5 V。因而，如更早些參考圖56B所解釋，最佳化白亮度。

該具體實施例之特性之一在於，該具體實施例係主動矩陣顯示裝置100之一典型具體實施方案，其中校正電路111依據運用於監控電路120內的第一監控像素區段107－1與第二監控像素區段107－2所偵測之像素電位來校正電容器信號CS之電位Vcs，以便最佳化主動矩陣顯示裝置100之光學特性。在下面所說明之校正系統之具體典型組態中，一般而言，第一監控像素區段107－1係設計用於正(或負)極性之一區段而第二監控像素區段107－2係設計用於負(或正)極性之一區段。一種用於校正電容器信號CS之電位Vcs之系統係稍後參考圖59所說明之一Vcs校正系統111A。

在此具體實施例中，液晶單元之介電常數由於驅動溫度變化而變動，運用於儲存電容器Cs201內的一絕緣膜之厚 度由於在該等產品之批量生產中所產生之變動而變動且液晶單元之間隙還會由於批量生產中所產生之變動而變動。該些介電常數、絕緣膜厚度及單元間隙變動引起一施加至液晶單元之電位變動。為此原因，該等介電常數、絕緣膜厚度及單元間隙變動係藉由監控施加至液晶單元之電位之該等變動來加以電性偵測以便抑制該等電位變動。依此方式，可排除由驅動溫度變化所引起之介電常數變動、批量生產中所產生之該等變動所引起之絕緣膜厚度變動及也由批量生長中所產生之該等變動所引起之單元間隙變動的影響。

即，依據該具體實施例之液晶顯示面板運用監控(或偵測)像素，各用作一虛設像素電路(又稱為一感測器像素)，用於偵測驅動溫度變化所引起以及該等產品之批量生產所引起的該等變動。該偵測結果係用於校正出現於儲存線上之電位或校正該參考驅動器之操作。由此，可實施一能夠最佳化(或校正)亮度之液晶顯示裝置。

應注意，一參考驅動器(圖4中未顯示)用作一用於產生欲由信號線傳達之像素視訊資料之層次電壓產生電路。

即，用於運用於監控電路120內的該第一監控像素區段107－1與該第二監控像素區段107－2所偵測之像素電位校正該參考驅動器之操作的系統用作用於校正視訊信號Sig之電位Vsig的一系統。

如上所解釋，依據該具體實施例之主動矩陣顯示裝置100之校正系統依據在監控電路120內用作一設計用於正 (或負)極性之區段的第一監控像素區段107－1與在監控電路120內用作一設計用於負(或正)極性之區段的第二監控像素區段107－2所偵測之像素電位來校正該參考驅動器之操作。如圖59所示，該校正系統包括一Vcom校正系統110A，其用作一第一校正系統；前述Vcs校正系統111A，其用作一第二校正系統；及前述Vsig校正系統113，其用作一第三校正系統。Vcom校正系統110A係運用於監控電路120內的偵測結果輸出電路110與Vcs校正系統111A係前面所引述之校正電路111。

Vcom校正系統110A運用一比較器1101與一放大器1102作為主要元件。同樣地，Vcs校正系統111A運用一比較器1111與一放大器1112作為主要元件。依相同方式，Vsig校正系統113運用一比較器1131與一放大器1132作為主要元件。

應注意，圖59所示之偵測像素區段(各稱為一監控像素區段)107A、107B及107C之每一者具有相當於在監控電路120內用作一設計用於正(或負)極性之區段的第一監控像素區段107－1與在監控電路120內用作一設計用於負(或正)極性之區段的第二監控像素區段107－2之該等者的功能。

圖59所示之組態係一典型組態，其具有該三個偵測像素區段107A、107B及107C提供用於系統。

然而，此一組態引起一增加的電路面積。

為了解決一增加電路面積之問題，此具體實施例具備圖60所示之一偵測像素區段107。偵測像素區段107係藉由使 用一開關電路114來選擇性連接以輸入一像素電位至Vcs校正系統111A、Vsig校正系統113及Vcom校正系統110A。應注意，圖60所示之組態係一典型組態，其中該一偵測像素區段107(又稱為一監控像素區段)由複數個系統所共用。

開關電路114具有一主動(固定)觸點a與3個被動觸點b、c及d。固定觸點a係連接至偵測像素區段107之輸出端子以用作一用於接收一由偵測像素區段107所偵測之像素電位之觸點。該3個被動觸點b、c及d係分別連接至Vcom校正系統110A、Vsig校正系統113及Vcs校正系統111A之該等輸入端子。

在Vcom校正系統110A中，比較器1101之輸出端子係連接至一記憶體1103，其用於儲存由比較器1101所輸出之一偵測結果作為比較器1101所輸出之一比較結果。同樣地，在Vsig校正系統113中，Vsig校正系統113之輸出端子係連接至一記憶體1133，其用於儲存由比較器1131所輸出之一偵測結果作為比較器1131所產生的一比較結果。依相同方式，在Vcs校正系統111A中，比較器1111之輸出端子係連接至一記憶體1113，其用於儲存由比較器1111所輸出之一偵測結果作為比較器1111所產生之一比較結果。依此方式，可在Vcom校正系統110A、Vsig校正系統113及Vcs校正系統111A中切換偵測像素區段107所產生之偵測結果。應注意，該等記憶體1103、1113及1133之類型決不限於一特定記憶體類型。即，例如，該等記憶體1103、1113及1133之每一者可以係一DRAM、一SRAM等。

使用此一組態，可在彼此獨立提供作為用於校正各種信號之系統的複數個信號校正系統中使用僅一個偵測像素區段107。

此外，用以藉由使用切換電路114來在Vcom校正系統110A、Vsig校正系統113及Vcs校正系統111A中切換偵測像素區段107之操作不必按一特定次序來實行，而是藉由任意指派一權重至Vcom校正系統110A、Vsig校正系統113及Vcs校正系統111A之每一者來實行。

圖61A至61D之每一者係在一典型操作之解釋中所參考之一圖式，該操作係用以在作為共用偵測像素區段107之系統提供用於校正各種信號之複數個校正系統中切換偵測像素區段107(又稱為一監控像素區段)。

更具體言之，圖61A係顯示用以在複數個校正系統中依次切換偵測像素區段107之一典型操作的一圖式。圖61B係顯示用以藉由指派一權重至用於校正共同電壓Vcom之系統來在複數個校正系統中切換偵測像素區段107之一典型操作的一圖式。詳細言之，偵測像素區段107所偵測之像素電位係在依序供應該偵測像素電位至Vcs校正系統111A與Vsig校正系統113之前在一列內兩次或三次供應至Vcom校正系統110A。圖61C係顯示用以在複數個校正系統中一圖場一次切換偵測像素區段107之一典型操作的一圖式。圖61D係顯示用以在複數個校正系統中一圖場兩次切換偵測像素區段107之一典型操作的一圖式。

應注意，不必堅持諸如一圖場驅動方法或一線驅動方法 之一驅動方法，只要可獲得一所需像素電位即可。

該等信號校正系統之每一者可藉由採用LTPS技術來整合於主動矩陣顯示裝置100或附接至主動矩陣顯示裝置100作為一COG、一COF等。

圖62係顯示一典型組態之一圖式，其中Vcom校正系統110A、Vsc校正系統111A及Vsig校正系統113係固定於一外部IC130上。

信號校正系統之數目決不限於3。例如，可提供一組態，其中可合併該等信號校正系統之任二者。圖63A至63C之每一者係顯示一組態的一圖式，其中合併該三個信號校正系統中的兩個。

更具體言之，圖63A係顯示一組態的一圖式，其中合併兩個信號校正系統，即Vcs校正系統111A與Vsig校正系統113，且偵測像素區段107係藉由使用開關電路114來從Vcs校正系統111A切換至Vsig校正系統113且反之亦然。同樣地，圖63B係顯示一組態的一圖式，其中合併兩個信號校正系統，即Vcom校正系統110A與Vcs校正系統111A，且偵測像素區段107係藉由使用開關電路114來從Vcom校正系統110A切換至Vcs校正系統111A且反之亦然。類似地，圖63C係顯示一組態的一圖式，其中合併兩個信號校正系統，即Vcom校正系統110A與Vsig校正系統113，且偵測像素區段107係藉由使用開關電路114來從Vcom校正系統110A切換至Vsig校正系統113且反之亦然。

圖64係顯示一更具體典型組態的一圖式，其中極類似於 圖63B所示之組態，合併兩個信號校正系統，即Vcom校正系統110A與VcS校正系統111A。圖65係顯示典型時序的一圖式。使用該些時序，圖64所示之電路將對應於圖63B所示之偵測像素區段107的第一監控像素區段107－1與第二監控像素區段107－2從Vcom校正系統110A切換至Vcs校正系統111A且反之亦然。應注意，圖64所示之組態係一典型組態，其中第一監控像素區段107－1係作為一正極性像素電路來驅動而第二監控像素區段107－2係作為一負極性像素電路來驅動。

第一監控像素區段107－1係透過一開關SW10－1來連接至用於處理儲存信號Vcs之一像素電位處理電路115並透過一開關SW10－2來連接至用於處理共同電壓Vcom之一像素電位處理電路116。依相同方式，第二監控像素區段107－2係透過一開關SW20－1來連接至像素電位處理電路115並透過一開關SW20－2來連接至像素電位處理電路116。

像素電位處理電路115之輸出端子係連接至運用於Vcom校正系統110A內的比較器1101之兩個輸入端子之一者。同樣地，像素電位處理電路116之輸出端子係連接至運用於Vcs校正系統111A內的比較器1111之兩個輸入端子之一者。

使該等開關SW10－1及SW10－2交替進入一開啟及關閉狀態。同樣地，也使該等開關SW20－1及SW20－2交替進入一開啟及關閉狀態。然而，該等開關SW10－1及SW20－1彼此同步地操作以便分別往返於像素電位處理電路115來連接 第一監控像素區段107－1與第二監控像素區段107－2。同樣地，該等開關SW10－2及SW20－2彼此同步地操作以便分別往返於像素電位處理電路116來連接並斷開第一監控像素區段107－1與第二監控像素區段107－2。

使用以上所說明之組態，以一圖場(或一F)之間隔交替地監控用於偵測共同電壓Vcom之二極性電位與用於偵測儲存信號Vcs之二極性電位。監控用於偵測共同電壓Vcom之該等電位之結果係在一特定圖場期間供應至Vcom校正系統110A而監控用於偵測儲存信號Vcs之該等電位之結果係在該特定圖場後的一圖場期間供應至Vcs校正系統111A。

接下來，解釋以上所說明之組態之操作。

運用於垂直驅動電路102內的該等垂直移位暫存器VSR之每一者接收由一時脈產生器(圖中未顯示)產生作為一用作一用以啟動一垂直掃描操作之命令之脈衝的一垂直啟動脈衝VST與由該時脈產生器產生作為一用作該垂直掃描操作之參考之時脈信號的一垂直時脈信號。應注意，該垂直時脈信號一般係具有彼此相反相位之垂直時脈信號VCK與VCKX。

在各移位暫存器VSR中，該等垂直時脈脈衝之位準偏移且該等垂直時脈脈衝延遲一在脈衝間變動的延遲時間。例如，在該等移位暫存器VSR之每一者中，正常寫入傳送脈衝VST與垂直時脈信號VCK同步來開始一移位操作且從移位暫存器VSR中移出的一脈衝係供應至提供用於移位暫存 器VSR的一閘極緩衝器。

此外，正常寫入傳送脈衝VST係從位於有效像素區段101上方或下方之時脈產生器依序傳播至該等移位暫存器VSR。因而，大體而言，由該等移位暫存器VSR與該垂直時脈信號同步供應之脈衝係藉由相關聯於該等移位暫存器VSR之閘極緩衝器來在該等閘極線104－1至104－m上確證以便按次序驅動該等閘極線104－1至104－m。

一般分別從第一閘極線104－1與第一電容器線105－1起，垂直驅動電路102依序驅動該等閘極線104－1至104－m與該等電容器線105－1至105－m。在一閘極線(該等閘極線104－1至104－m之一)上確證一閘極脈衝GP以便將一視訊信號寫入至一連接至該閘極線之像素電路PXLC之後，由連接至像素電路PXLC以供應電容器信號至像素電路PXLC之電容器線(該等電容器線105－1至105－m之一)所傳達之電容器信號(該等電容器信號CS1至CSm之一)的位準係藉由開關(該等開關SW1至SWm之一者)從第一位準CSH變成第二位準CSL或反之亦然。由該等電容器線105－1至105－m所傳達之該等電容器線CS1至CSm係以一交替方式設定在第一位準CSH或第二位準CSL處，如下所說明。

例如，當垂直驅動電路102透過第一電容器線105－1供應設定在第一位準CSH處的電容器信號CS1至像素電路PXLC時，垂直驅動電路102隨後接著透過第二電容器線105－2供應設定在第二位準CSL處的電容器信號CS2至像素電路PXLC，透過第三電容器線105－3供應設定在第一位準CSH 處的電容器信號CS3至像素電路PXLC並透過第四電容器線105－4供應設定在第二位準CSL的電容器信號CS4至像素電路PXLC。依相同方式，垂直驅動電路102此後交替地設定該等電容器信號CS5至CSm在第一位準CSH或第二位準CSL並分別透過該等電容器線105－5至105－m來供應該等電容器信號CS5至CSm至像素電路PXLC。

該電容器信號係基於從運用於監控電路120內的第一監控像素區段107－1與第二監控像素區段107－2所偵測的電位由Vcs校正系統111A校正至一預定電位。

以一較小振幅△Vcom交替的共同電壓Vcom係供應至運用於有效像素區段101內之每一像素電路PXLC內的液晶單元LC201之第二像素電極作為一為所有像素電路PXLC所共同之信號。

共同電壓Vcom之中心值係基於從運用於監控電路120內的第一監控像素區段107－1與第二監控像素區段107－2所偵測之電位來由Vcom校正系統110A調整至一最佳值。

基於一用作一用以啟動一水平掃描操作之命令的水平啟動脈衝HST與一用作該水平掃描操作之參考信號的水平時脈信號，水平驅動電路103每一1H或各水平掃描週期H依序取樣輸入視訊信號Vsig以便透過該等信號線106－1至106－n一次將輸入視訊信號Vsig寫入至在由垂直驅動電路102所選定之一列上的該等像素電路PXLC內。應注意，該水平時脈信號一般係具有彼此相反相位之水平時脈信號HCK與HCKX。

例如，首先，用於R的一選擇器開關係驅動並控制以進入一傳導狀態。在此狀態下，R資料係輸出至信號線並寫入至像素電路內。在將該R資料寫入至該等像素電路內之後，用於G的一選擇器開關係驅動並控制以進入一傳導狀態。在此狀態下，G資料係輸出至該等信號線並寫入至該等像素電路內。在將該G資料寫入至該等像素電路內之後，用於B的一選擇器開關係驅動並控制以進入一傳導狀態。在此狀態下，B資料係輸出至該等信號線並寫入至該等像素電路內。

在此具體實施例中，在來自該信號線之一時序訊號已寫入至該像素電路內之後，即在閘極脈衝GP之下降邊緣之後，在該像素電路上所出現的電位(即在節點ND201上所出現的電位)係藉由使用透過儲存電容器Cs201之一電容耦合效應而由於在電容器線(即該等儲存線105－1至105－m之一者)上的一電容器信號之一變動而變化。在節點ND201上所出現之電位係變化以便調變施加至液晶單元之一電壓。

那時施加至液晶單元LC201之第二像素電極作為一為所有像素電路所共同之信號的共同電壓Vcom未設定在一固定值處。相反，共同電壓Vcom係具有一在範圍10 mV至1.0 V內之較小振幅△Vcom與一一般每一水平掃描週期或每一1H變化一次之極性的一系列脈衝。由此，不僅最佳化黑亮度，而且還最佳化白亮度。

如上所說明，依據該具體實施例，當接收一輸入電壓作為一具有一不足以一層次顯示之動態範圍的電壓時，僅對 於具有較大電壓變動之黑側修改驅動操作。即，僅對於層次零停用電壓增壓區段142之功能，而對於層次1至63啟用。因而，可減低電力消耗並同時獲得一足以層次顯示之動態範圍。

此外，依據該具體實施例，提供一驅動方法，藉此在該等閘極線104－1至104－m之一特定者上確證一閘極脈衝GP之下降邊緣之後，即在將來自一信號線(即該等信號線106－1至106－n之一)之像素視訊資料寫入至一連接至特定閘極線104之像素電路PXLC之後，如上所說明來驅動各獨立連接用於該等列之一的該等電容器線105－1至105－m，從而導致運用於該等像素電路PXLC之每一者內的儲存電容器Cs201之一電容耦合效應且在該等像素電路PXLC之每一者內，一出現於節點ND201上的電位由於該電容耦合效應而變化以便調變一施加至液晶單元LC201之電壓。

接著，在一依據此驅動方法之實際驅動操作過程中，一監控電路偵測作為在有效像素區段101旁邊提供的第一監控像素區段107－1與第二監控像素區段107－2之監控像素電路PXLC上所出現之偵測電位之一中點發現的一電位作為該等具有正及負極性的電位並基於該偵測電位中點來自動校正一共同電壓Vcom之中心值。共同電壓Vcom之中心值係藉由回授該平均值至該參考驅動器來加以校正以便自動調整共同電壓Vcom之中心值。在此專利規格書中，出現於一監控像素電路PXLC上的電位意指出現於監控像素電路PXLC之一連接節點ND201上的一電位。

藉由實行以上所說明之該等操作，可獲得下面所說明之效應。

由於主動矩陣顯示裝置100包括一用於在用作主動矩陣顯示裝置100之液晶顯示面板內自動調整共同電壓Vcom之中心值的系統，因此在運輸時不需要要求繁重勞動時間的檢測程序。因而，即使共同電壓Vcom之中心值由於使用主動矩陣顯示裝置100之環境之溫度、驅動方法、驅動頻率、背光(B/L)亮度或入射光亮度而偏離一最佳值，用於自動調整共同電壓Vcom之中心值的系統仍能夠維持共同電壓Vcom之中心值在一最佳用於該環境的值。由此，主動矩陣顯示裝置100提供一優點，即適當防止閃爍產生於顯示螢幕上的能力。

此外，藉由調整共同電壓Vcom之中心值至一最佳值，可排除實際像素電位變動對影像品質的影響。

首先，此具體實施例具有一組態，其中在相鄰有效像素區段101之一位置處獨立於有效像素區段101來建立監控電路120作為一電路，其運用第一監控像素區段107－1、第二監控像素區段107－2、垂直驅動電路(V/CSDRVM)108、第一監控水平驅動電路(HDRVM1)109－1及第二監控水平驅動電路(HDRVM2)109－2。此外，該等閘極線係提供以便形成所謂的嵌套佈局。因而，該具體實施例提供一優點，即設計液晶顯示面板的一更高自由度。

由此，更易於佈局監控電路120之組態電路，即更易於佈局第一監控像素區段107－1、第二監控像素區段107－2、 垂直驅動電路(V/CSDRVM)108、第一監控水平驅動電路(HDRVM1)109－1及第二監控水平驅動電路(HDRVM2)109－2。

首先，可因而與有效像素區段101分離地提供特殊設計用於該監控像素區段之該等垂直及水平驅動電路，使得可解決必須在視訊信號之消隱週期內實行校正操作的一問題。如先前所說明，此問題係由以下事實所引起：在一圖框週期中間，受到由於各從信號線接收視訊信號之顯示像素電路所引起之信號線電壓變動影響，監控像素電位之電位也會不可避免地變化。

由於此類液晶顯示面板表面變動與電位差，誤差還存在於監控電路內，故擔心一偵測電位偏離打算用於顯示像素電路之一目標電位。為了解決此問題，必需採用下列兩個典型方法之一或該等方法之一組合。

依據該第一方法，將具有彼此不同振幅之視訊信號寫入至監控像素電位內，使得有意提供一偏離至從該等像素電路之每一者內所偵測的一中點電位作為一用於校正該偵測中點電位之偏離以便排除該偵測電位與打算用於顯示像素電路之目標電位之偏移。另一方面，依據該第二方法，各監控像素電位具備一電容器，使得有意提供一偏離至一偵測中點電位作為一用於校正該偵測中點電位之偏離以便排除該偵測電位與打算用於顯示像素電路之目標電位之偏移。

藉由採用該等第一及第二方法之一或該等方法之一組 合，可消除該偵測電位與打算用於顯示像素電路之目標電位之偏移。

此外，在此具體實施例中，實行一驅動操作以使該等開關121及122之每一者進入一開啟狀態短路以便獲得該等偵測電位之中點。該具體實施例係設計成一組態，其中在使傳達從監控像素電位所偵測之電位的該等偵測線彼此短路以便獲得該等偵測電位之中點的程序之後，實行一用以重寫一視訊信號之操作以便校正該等偵測電位之每一者之一變形並因此使得可提供電氣保護。

因而，在此組態中，不論是否在用以使傳達從該等監控像素電位所偵測之電位的該等偵測線彼此短路之操作之後實行一用以重寫一視訊信號的程序，一電位均可能不會變形。由此，該像素功能可能不會由於一變形電位而劣化，如(例如)一殘影現象所證實。

此外，在此具體實施例中，為了解決以上所說明之問題，具有一較小時間常數之監控像素具備一調整電阻器。具體言之，進行一機靈嘗試以設計在監控像素內閘極線之形狀，使得閘極線還用作一電阻器。依此方式，可使在監控像素內閘極線之時間常數等於顯示像素內閘極線之時間常數。因而，可減輕出現於監控像素(又稱為一偵測像素)內之電位偏離一目標電位之擔心。由此，不再擔心校正功能不會正常地工作。

除此之外，在該具體實施例中包括一偵測像素區段107。在該具體實施例之組態中，作為一偵測結果由偵測 像素區段107所輸出之電位係藉由使用開關電路114來加以切換以選擇性輸出至Vcom校正系統110A、Vcs校正系統111A、Vsig校正系統113等。在此一組態中，僅一偵測像素區段107由複數個信號校正系統所共用並允許彼此獨立地提供該等校正系統而不招致一電路面積增加。

此外，該等像素電路PXLC之每一者包括一用作一切換器件的薄膜電晶體TFT201、一液晶單元LC201及一儲存電容器Cs201。液晶單元LC201之第一像素電極係連接至薄膜電晶體TFT201之汲極(或源極)。薄膜電晶體TFT201之汲極(或源極)係也連接至儲存電容器Cs201之第一電極。在提供於該等列之任一個別者上的該等像素電路之每一者內，該儲存電容器之第二電極係連接至一電容器線，該電容器線係連接至該個別列。此外，一具有一以預先決定時間間隔變化之位準的共同電壓信號係供應至該顯示元件之第二像素電極。因而，可最佳化黑亮度與白亮度二者。由此，可獲得一最佳對比度位準。

此外，在此具體實施例中，液晶單元之介電常數由於驅動溫度變化而變動，運用於儲存電容器Cs201內的一絕緣膜之厚度由於在該等產品之批量生產中所產生之變動而變動且液晶單元之間隙還會由於批量生產中所產生之變動而變動。該些介電常數、絕緣膜厚度及單元間隙變動引起一施加至液晶單元之電位變動。為此原因，該等介電常數、絕緣膜厚度及單元間隙變動係藉由監控施加至液晶之電位之該等變動來加以電性偵測以便抑制該等電位變動。依此 方式，可排除由驅動溫度變化所引起之介電常數變動、批量生產中所產生之該等變動所引起之絕緣膜厚度變動及也由批量生長中所產生之該等變動所引起之單元間隙變動。

而且，運用於依據該具體實施例之垂直驅動電路102內的CS驅動器基於在一用以寫入一信號至一像素電路內之操作中觀察作為使用一由一極性辨識脈衝POL所指示之時序所觀察到的一極性的僅一極性來獨立於該CS驅動器級前面及後面之級並獨立於對於一緊接前面圖框所偵測之圖框來識別一電容器信號CS之極性。

至此所說明之具體實施例實施一液晶顯示裝置，其運用一類比介面驅動電路用於接收供應至該液晶顯示裝置之一類比視訊信號，鎖存該類比視訊信號並依序逐點將該鎖存類比視訊信號寫入至像素電路內。然而，應注意，該具體實施例還可應用於一液晶顯示裝置，其用於接收一數位視訊信號並採用一選擇器方法來依序逐線寫入該數位視訊信號。

此外，如上所說明，依據該具體實施例，提供一驅動方法，藉此在該等閘極線104－1至104－m之一特定者上確證一閘極脈衝GP之下降邊緣之後，即在將來自一信號線(即該等信號線106－1至106－n之一)之像素視訊資料寫入至一連接至特定閘極線104之像素電路PXLC之後，如上所說明來驅動各獨立連接用於該等列之一的該等電容器線105－1至105－m，從而導致運用於該等像素電路PXLC之每一者內的儲存電容器Cs201之一電容耦合效應且在該等像素電路PXLC之 每一者內，一出現於節點ND201上的電位由於該電容耦合效應而變化以便調變一施加至液晶之電壓。除此之外，該具體實施例包括一自動信號校正系統，其中在依據此驅動方法之一實際驅動操作期間，一監控電路偵測作為第一監控像素區段107－1與第二監控像素區段107－2之監控像素電路PXLCM上所出現之偵測電位之一中點發現的一電位作為該等具有正及負極性的電位並基於該偵測電位中點來自動校正一共同電壓Vcom之中心值。

然而應注意，由用於校正共同電壓Vcom之中心值的自動信號校正系統所採用之驅動方法不一定係該電容耦合驅動方法。即，該自動信號校正系統還可採用普通1H Vcom反轉驅動方法。

圖66係顯示在用於校正共同電壓Vcom之中心值的自動信號校正系統中作為採用普通1H Vcom反轉驅動方法之一結果所產生之信號之典型波形的一圖式。在此情況下，一具有一正極性之電位決不會與一具有一負極性之電位同時共同存在，因為液晶單元之第一像素電極(即，位於TFT側的像素電極)會與共同電壓Vcom之一1H反轉同步地經歷一電容耦合效應。

因而必須設計一技術以偵測在像素電路內所出現之電位。

圖67係顯示一偵測電路500之一典型組態之一圖式，該偵測電路包括用於藉由採用普通1H Vcom反轉驅動方法來校正共同電壓Vcom之一自動信號校正系統。圖68顯示 在圖67所示之偵測電路中所產生之信號之典型時序圖。

圖67所示之偵測電路500運用開關SW501至SW507、電容器C501至C503、一比較放大器501、一CMOS緩衝器502及一輸出緩衝器503。

在偵測電路500中，首先，使該等開關SW506及SW507之每一者進入一開啟狀態。在此狀態中，比較緩衝器501之該等輸入及輸出端子係彼此相連接，使比較放大器501進入一重設狀態。此外，參考電壓Vref電性充電至電容器C503內。接著，使該等開關SW506及SW507進入一關閉狀態。

隨後，一(1/2)Sig電壓係供應至用於正極性之監控像素區段與用於負極性之監控像素區段之每一者。接著，使用彼此偏移1H的時序來驅動運用於用於正極性之監控像素區段與用於負極性之監控像素區段內的該等儲存電容器進入電容耦合狀態。接著，再次驅動該兩個儲存電容器進入電容耦合狀態以獲得共同電壓Vcom之直流值。

使開關SW501進入一開啟狀態以便在一週期1H期間在電容器C501內累積一像素電路PIXA之一電荷C1A。依相同方式，使開關SW502進入一開啟狀態以便在一週期1H期間在電容器C502內累積一像素電路PIXB之一電荷C1B。

其後，使該等開關SW503及SW504之每一者進入一開啟狀態以便合併在電容器C501內所累積之電荷C1A與在電容器C502內所累積之電荷C1B並獲得電荷C1A與C1B之平均值。

依此方式，可在用於校正共同電壓Vcom之中心值的自動信號校正系統中採用普通1H Vcom反轉驅動方法。

而且在此狀態下，在運輸時不需要招致費力時間之檢測程序。因而，即使共同電壓Vcom之中心值由於一環境之溫度、驅動方法、驅動頻率、背光(B/L)亮度或入射光亮度而偏離一最佳值，用於自動調整共同電壓Vcom之中心值的系統仍能夠維持共同電壓Vcom之中心值在一最佳用於該環境的值。由此，主動矩陣顯示裝置100提供一優點，即適當防止閃爍產生於顯示螢幕上的能力。

此外，藉由調整共同電壓Vcom之中心值至一最佳值，可排除實際像素電位變動對影像品質的影響。

以上所說明之具體實施例實施一主動矩陣顯示裝置，其使用各用作一像素電路之顯示元件(或電光器件)的液晶單元。然而，本發明之範疇決不限於此類液晶顯示裝置。即，本發明可應用於所有矩陣顯示裝置，包括一主動矩陣EL(電致發光)顯示裝置，其使用各用作一像素電路之顯示元件之EL器件。

依據以上所說明之顯示裝置可用作一LCD(液晶顯示器)面板，其係一直視型視訊顯示裝置或一投射型LCD裝置(諸如一液晶投影機)之液晶顯示面板。該直視型視訊顯示裝置之範例係一液晶監視器與一液晶取景器。

除此之外，由依據該具體實施例之主動矩陣液晶顯示裝置所代表之主動矩陣顯示裝置之每一者不僅可用作OA設備(諸如一個人電腦與一文字處理器)之一顯示單元與一TV 接收器之一顯示單元，而且還可用作需要尺寸上小型化且緊湊化之電子設備(或一可攜式終端機)之一顯示單元。此電子設備或此一可攜式終端機之範例係一行動電話與一PDA。

圖69係大致顯示用作應本發明之一可攜式終端機600之電子設備之一外觀的一圖式。此一可攜式終端機600之一範例係一行動電話。

依據本發明之一具體實施例之行動電話600運用一揚聲器區段620、一顯示區段630、一操作區段640及一麥克風區段650，其均藉由側電話外殼610之頂部起依序配置來提供於行動電話600之電話外殼610之前面側上。

運用於具有以上所說明之組態之行動電話600內的顯示區段630一般係一液晶顯示裝置，其係依據至此所說明之具體實施例之主動矩陣液晶顯示裝置。

如上所說明，藉由在一可攜式終端機(諸如行動電話600)中運用依據至此所解釋之具體實施例之主動矩陣顯示裝置作為行動電話600之顯示區段630，行動電話600提供多個優點，諸如有效地防止閃爍在顯示螢幕上產生以及能夠高品質地顯示影像。

此外，可減低間距，可減少框架寬度並可降低顯示裝置之電力消耗。因而，還可減低可攜式終端機之主單元之電力消耗。

此外，習知此項技術者應明白，可根據設計要求及其他因素進行各種修改、組合、子組合及變更，只要在隨附申 請專利範圍或其等效內容的範疇內即可。

1‧‧‧液晶顯示裝置

2‧‧‧有效像素區段

3‧‧‧垂直驅動電路(VDRV)

4‧‧‧水平驅動電路(HDRV)

5－1至5－m‧‧‧掃描線(或閘極線)

6－1至6－n‧‧‧信號線

7‧‧‧供應線

21‧‧‧像素電路

100‧‧‧主動矩陣顯示裝置

101‧‧‧有效像素區段

102‧‧‧垂直驅動電路(V/CSDRV)

103‧‧‧水平驅動電路(HDRV)

104－1至104－m‧‧‧閘極線/掃描線

105－1至105－m‧‧‧電容器線

106－1至106－n‧‧‧信號線

107－2‧‧‧第二監控像素區段(MNTP2)

107－1‧‧‧第一監控(虛設)像素區段(MNTP1)

107A‧‧‧監控像素區段

107B‧‧‧偵測像素區段

107C‧‧‧偵測像素區段

109－2‧‧‧第二監控水平驅動電路(HDRVM2)

108‧‧‧垂直驅動電路(V/CSDRVM)

109－1‧‧‧第一監控水平驅動電路(HDRVM1)

110‧‧‧偵測結果輸出電路

110A‧‧‧Vcom校正系統

111‧‧‧校正電路

111A‧‧‧Vcs校正系統

112‧‧‧供應線

113‧‧‧Vsig校正系統

120‧‧‧監控電路

121‧‧‧開關

122‧‧‧開關

123‧‧‧比較結果輸出區段

124‧‧‧中點電位偵測電路

125‧‧‧輸出電路

130‧‧‧電源供應電路(VDD2)

140‧‧‧參考驅動器REFDRV

140A‧‧‧參考驅動器

140B‧‧‧參考驅動器

141‧‧‧數位至類比轉換器(DAC)

142‧‧‧電壓增壓區段

143‧‧‧類比緩衝器

302‧‧‧閘極線

303‧‧‧電容器線

304‧‧‧信號線

312‧‧‧閘極線

313‧‧‧電容器線

314‧‧‧信號線

400‧‧‧電位變形防止電路

401‧‧‧雙輸入OR閘

402至404‧‧‧移位暫存器

405‧‧‧SR正反器(SRFF)

406‧‧‧3輸入AND閘

407‧‧‧CS重設電路

408‧‧‧CS鎖存器電路

409‧‧‧輸出緩衝器

500‧‧‧偵測電路

501‧‧‧比較放大器

502‧‧‧CMOS緩衝器

503‧‧‧輸出緩衝器

600‧‧‧可攜式終端機

620‧‧‧揚聲器區段

630‧‧‧顯示區段

640‧‧‧操作區段

650‧‧‧麥克風區段

1020‧‧‧CS驅動器

1021‧‧‧可變電源供應器

1022‧‧‧位準供應線

1023‧‧‧第二位準供應線

1091－2‧‧‧負極性寫入電路

1091－1‧‧‧正極性寫入電路

1101‧‧‧比較器

1102‧‧‧放大器

1111‧‧‧比較器

1112‧‧‧放大器

1113‧‧‧記憶體

1131‧‧‧比較器

1132‧‧‧放大器

1133‧‧‧記憶體

1231‧‧‧比較器

1232‧‧‧反相器

1233‧‧‧源極隨耦器

a‧‧‧主動觸點

AN1‧‧‧2輸入AND閘

ARA1‧‧‧區域

ARA11‧‧‧第一監控像素區域

ARA2‧‧‧區域

ARA21‧‧‧第二監控像素區域

b‧‧‧被動觸點

c‧‧‧被動觸點

C1‧‧‧充電電容器

C120‧‧‧平滑電容器

C123‧‧‧平滑電容器

C2‧‧‧電荷泵電容器

C3‧‧‧偏離消除電容器

C4‧‧‧電容器

C501至C503‧‧‧電容器

COF‧‧‧額外電容器

COF107－1‧‧‧額外電容器

COF107－2‧‧‧額外電容器

Cs‧‧‧電容器線

Cs201‧‧‧儲存電容器

Cs21‧‧‧儲存電容器

Cs301‧‧‧儲存電容器

Cs311‧‧‧儲存電容器

Cs321‧‧‧儲存電容器

d‧‧‧被動觸點

DRG1‧‧‧分壓電阻器

DRG2‧‧‧分壓電阻器

GT1‧‧‧第一閘極線

GT2‧‧‧第二閘極線

I1‧‧‧電流源

I121‧‧‧恆定電流源

I122‧‧‧恆定電流源

I123‧‧‧恆定電流源

INV1‧‧‧反相器

INV2‧‧‧反相器

L322－1至L322－4‧‧‧信號線

LC201‧‧‧液晶單元

LC21‧‧‧液晶單元

LC301‧‧‧液晶單元

LC311‧‧‧液晶單元

LC321‧‧‧液晶單元

NA1‧‧‧2輸入NAND閘

ND121‧‧‧節點

ND122‧‧‧節點

ND123‧‧‧節點

ND124‧‧‧節點

ND1至ND7‧‧‧節點

ND201‧‧‧節點

ND201‧‧‧連接節點

ND301‧‧‧節點

ND311‧‧‧節點

ND321‧‧‧節點

ND8至ND11‧‧‧節點

NT1‧‧‧NMOS(n通道MOS)電晶體

NT121‧‧‧NMOS(n通道MOS)

NT122‧‧‧NMOS電晶體

pixA‧‧‧第一監控像素電路

PIXA‧‧‧像素電路

pixB‧‧‧第二監控像素電路

PIXB‧‧‧像素電路

PT121‧‧‧PMOS(p通道MOS)

PXLC‧‧‧監控像素電路

PXLCM11至PXLCM44‧‧‧ 監控像素電路

SW107－1‧‧‧開關

SW107－2‧‧‧開關

SW1－1至SW1－3‧‧‧開關

SW1至SWm‧‧‧開關

SW2－1及SW2－2‧‧‧開關

SW3‧‧‧輸出側開關

SW4－1‧‧‧開關

SW4－2‧‧‧開關

SW501至SW507‧‧‧開關

SW5至SW8‧‧‧開關

SWOF‧‧‧偏離開關

TFT201‧‧‧薄膜電晶體

TFT21‧‧‧薄膜電晶體

TFT301‧‧‧薄膜電晶體

TFT311‧‧‧薄膜電晶體

TFT321‧‧‧薄膜電晶體

TI‧‧‧輸入端子

TO‧‧‧輸出端子

VSR‧‧‧垂直移位暫存器

XQ‧‧‧反轉輸出端子

圖1係顯示一普通液晶顯示裝置之一典型組態的一方塊圖；圖2A至2E顯示在圖1所示之普通液晶顯示裝置中在執行所謂的1H Vcom反轉驅動方法中所產生之信號之時序圖；圖3係顯示在一正常白液晶單元之介電常數與一施加至一液晶單元之直流電壓之間關係的一圖式；圖4係顯示由本發明之一具體實施例所實施之一主動矩陣顯示裝置之一典型組態的一圖式；圖5係顯示運用於圖4所示之主動矩陣顯示裝置內之一有效像素區段之一典型具體組態的一電路圖；圖6係在說明該主動矩陣顯示裝置之電源供應器中所參考之一解釋圖；圖7A至7L顯示由依據該具體實施例之一垂直驅動電路作為各出現於一閘極線上之脈衝所產生之閘極脈衝與各由該垂直驅動電路在一電容器線上所確證之電容器信號的典型時序圖；圖8係顯示依據該具體實施例之一參考驅動器之基本組態的一方塊圖；圖9係在說明一動態範圍中所參考之一解釋圖；圖10A及10B各係顯示一種維持依據該具體實施例之參考驅動器之層次表達之程序的一圖式；圖11係顯示依據該具體實施例之參考驅動器之一基本等 效電路的一圖式；圖12顯示在圖11所示之參考驅動器中所運用之開關操作的時序圖；圖13A及13B顯示使用及不使用一電壓增壓操作所產生之信號的時序圖；圖14係顯示依據該具體實施例之另一參考驅動器之一具體典型組態的一電路圖；圖15顯示在圖14所示之參考驅動器中所運用之開關操作與參考驅動器中所產生之信號的時序圖；圖16係顯示一種脈衝產生電路之一典型組態的一圖式，該脈衝產生電路係用於產生用於控制在圖14所示之參考驅動器中所運用之開關之開啟及關閉狀態之脈衝；圖17A係顯示在一第一監控像素區段中所運用之一監控像素之一典型組態的一圖式而圖17B係顯示在一第二監控像素區段中所運用之一監控像素之一典型組態的一圖式；圖18係依據該具體實施例在說明一監控電路之基本概念中所參考之一圖式；圖19係顯示依據該具體實施例在圖18所示之監控電路內用作監控電路之一比較輸出區段之一具體典型組態的一圖式；圖20係顯示在藉由採用依據該具體實施例之驅動方法所實行之處理期間沿時間軸所出現之信號之波形的一圖式；圖21係顯示作為執行依據該具體實施例之驅動方法之一結果所獲得之一理想狀態的一圖式； 圖22A係顯示在一閘極脈衝與一負(－)極性像素電位與一共同電壓間電位差之間關係的一圖式而圖22B係顯示在一閘極脈衝與一正(＋)極性像素電位與共同電壓間電位差之間關係的一圖式；圖23係顯示各流過運用於一像素電流內之一TFT之洩漏電流之起因之模型的一圖式；圖24A係顯示對於負(－)極性在實施依據該具體實施例之一驅動方法中作為一閘極耦合效應與各流過運用於一像素電路內之一電晶體之洩漏電流之一結果所獲得之一狀態的圖式而圖24B係顯示對於正(＋)極性在實施依據該具體實施例之一驅動方法中作為一閘極耦合效應與各流過運用於一像素電路內之一電晶體之洩漏電流之一結果所獲得之一狀態的一圖式；圖25係顯示依據該具體實施例像素電位變動之起因作為其影響可藉由自動調整該共同電壓之中心值來排除之起因的一表格；圖26係顯示監控像素作為一包括於一有效像素區段內之部分的一圖式，該有效像素區段作為一般由一偵測像素與複數個偵測像素所組成的一部分；圖27係在說明一典型情況中所參考之一解釋圖，其中在一監控像素電位內所出現之一電位由於一信號線之一效應而變化，該信號線供應一視訊信號至一顯示像素電路作為一在一圖框中間變化的信號；圖28A係顯示一般在水平方向上佈置成直接連接至一共 同閘極之像素電路的複數個監控像素之一圖式而圖28B係顯示一般在垂直方向上佈局成直接連接至一共同閘極線之像素電路的複數個監控像素之一圖式；圖29係顯示依據該具體實施例在一監控像素區段內的一典型像素電路佈局之一圖式；圖30係顯示出現於圖29所示之監控像素區段內之驅動信號之波形的一圖式；圖31A及31B各係顯示在一監控電路內的一典型監控像素區段佈局之一圖式；圖32係顯示一像素電路之組態的一圖式以及在說明以下事實中所參考之一解釋圖：即使使監控像素電位與顯示像素電路進入相同操作條件下，仍相當可能在一監控像素電位中所偵測之一電位與在一顯示像素電路內實際出現之一電位之間的差異由於顯示面板表面變動(諸如液晶單元間隙變動與層間絕緣膜變動)而產生；圖33A及33B各係在說明一實行以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起之一偏離來校正該偵測中點電位之操作中所參考之一解釋圖；圖34係顯示一電路之一第一典型組態之一圖式，該電路係用於實行用以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起之一偏離來校正該偵測中點電位之操作；圖35係顯示一電路之一第二典型組態之一圖式，該電路 係用於實行用以藉由向一偵測中點電位有意提供由於在施加至監控像素電位之視訊信號Sig之間的一振幅差異所引起之一偏離來校正該偵測中點電位之操作；圖36A係顯示實施為一外部IC(諸如一COG)的一中點電位偵測系統及/或一Sig寫入系統之一圖式而圖36B係顯示實施為一外部IC(諸如一COF)的一中點電位偵測系統及/或一Sig寫入系統之一圖式；圖37係在說明一用以實行以藉由向一偵測中點電位有意提供一由一額外電容器所產生之偏離來校正該偵測中點電位之操作之一概述中所參考之一解釋圖；圖38係顯示一中點電位偵測電路之一典型組態的一電路圖，該中點電位偵測電路係用於實施用以藉由向一偵測中點電位提供一由額外電容器所產生之偏離來校正該偵測中點電位的一操作；圖39顯示連接該等額外電容器至其個別節點之時序之時序圖；圖40係顯示一種用於藉由有意提供一偏離至該等電位之每一者來校正偵測電位之電路的一像素電位短路模型之一圖式；圖41(1)係顯示對於該等額外電容器之特定電容之該等電位之波形的一圖式而圖41(2)係顯示對於該等額外電容器之其他電容(不同於其他電容)該等電位之波形的一圖式；圖42係顯示用於改變提供作為一COF之額外電容器之電容的一典型組態之一圖式； 圖43A係顯示在一用以藉由使用一交流電壓作為共同電壓來驅動一液晶單元之正常操作中在一像素電路內所出現之一未變形電位之波形的一圖式而圖43B係顯示在交替且反覆地使一開關進入短路且斷開狀態以便偵測電位之一系統的情況下一變形電位之波形的一解釋圖；圖44係在說明一種用於防止從一監控像素電位所偵測之一電位由於一用以使一傳達該偵測電位之偵測線進入一短路狀態之程序而變形之方法中所參考之一解釋圖；圖45係顯示一像素電路之組態的一圖式以及在具體說明該用於防止從一監控像素電位所偵測之一電位由於一用以使一傳達該偵測電位之偵測線進入一短路狀態之程序而變形之方法中所參考之一解釋圖；圖46係顯示一電位變形防止電路之一第一典型組態之一圖式，該電位變形防止電路用於防止一偵測電位在使傳達各出現於一監控像素電位內之電位的該等偵測線彼此短路之一程序中變形；圖47A及47B顯示出現於圖46所示之電位變形防止電路內之信號之時序圖；圖48係顯示該電位變形防止電路之一第二典型組態之一圖式，該電位變形防止電路用於防止一偵測電位在使傳達各出現於一監控像素電位內之電位的該等偵測線彼此短路之一程序中變形；圖49A及49B顯示出現於圖48所示之電位變形防止電路內之信號之時序圖； 圖50A至50C各係在說明在一顯示像素電路與一監控像素之間所產生電位差異之起因中所參考的一解釋圖；圖51A係顯示依據該具體實施例之一有效像素(又稱為一顯示像素電路)之一佈局模型的一圖式而圖51B係顯示依據該具體實施例之一監控像素(又稱為一偵測像素1)之一佈局模型的一圖式；圖52A及52B各係在說明一種用於使閘極線之時間常數彼此匹配之方法中所參考之一解釋圖；圖53A至53C各係顯示利用在用於使閘極線之時間常數彼此匹配之方法中所採取之一佈局選型之一範例的一圖式；圖54A至54E顯示在該具體實施例中驅動一液晶單元之主驅動波形之時序圖；圖55係顯示作為等式7中所使用之電容的一像素電路之電容的一圖式；圖56A及56B各係在說明一準則中所參考之一解釋圖，該準則係用於在該液晶顯示裝置中用作一液晶材料之一正常白液晶單元之情況下選擇施加至在一白顯示器內一液晶單元之一有效像素電位之值；圖57係顯示對於三種驅動方法，即依據本發明之具體實施例之一驅動方法、一相關電容耦合驅動方法及普通1H Vcom驅動方法，在一視訊信號電壓與一有效像素電位之間關係的一圖式；圖58係顯示對於依據本發明之具體實施例之驅動方法與 相關電容耦合驅動方法在視訊信號電壓與亮度之間關係的一圖式；圖59係顯示分別包括3個信號校正系統用於3個監控像素區段(各稱為一偵測像素區段、一感測器像素區段或一虛設像素區段)之一典型組態的一圖式；圖60係顯示包括於由該等信號校正系統所共用之複數個信號校正系統與一監控像素區段(又稱為一偵測像素區段)之一典型組態之一圖式；圖61A至61D各係在解釋一典型操作中所參考之一圖式，該典型操作係用以在作為共用一偵測像素區段之系統提供用於校正各種信號之複數個校正系統中切換該偵測像素區段(又稱為一監控像素區段)；圖62係顯示一典型組態之一圖式，其中一Vcom校正系統、一Vcs校正系統及一Vsig校正系統係固定於一外部IC上；圖63A至63C各係顯示一組態的一圖式，其中合併該Vcom校正系統、該Vcs校正系統及該Vsig校正系統中的兩個；圖64係顯示一更具體典型組態的一圖式，其中合併兩個校正系統，即該Vcom校正系統與該Vsig校正系統；圖65係顯示圖64所示之電路將該等監控偵測區段從該Vcom校正系統切換至該Vsig校正系統且反之亦然所採用之典型時序的一圖式；圖66係顯示在用於校正共同電壓Vcom之中心值之自動 信號校正系統中作為採用普通1H Vcom反轉驅動方法之一結果所產生之信號之典型波形的一圖式；圖67係顯示一偵測電路之一典型組態之一圖式，該偵測電路包括用於藉由採用普通1H Vcom反轉驅動方法來校正共同電壓Vcom之一自動信號校正系統；圖68顯示在圖67所示之偵測電路中所產生之信號之典型時序圖；以及圖69係大致顯示用作應本發明之一可攜式終端機之電子設備之一外觀的一圖式。

141‧‧‧數位至類比轉換器(DAC)

142‧‧‧電壓增壓區段

143‧‧‧類比緩衝器

Claims (12)

1. 一種顯示裝置，其包含：一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一個別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，其中該第二驅動電路包括一電壓驅動電路，其具有一電壓增壓功能用以實施一電壓增壓操作以增壓一具有一位準之輸入電壓，該位準具有一不足以一層次表達之動態範圍；該電壓驅動電路將作為該電壓增壓操作之一結果所獲得的一電壓或一未增壓電壓作為一信號輸出至該等信號線之一者；以及該電壓驅動電路具有一選擇功能，用於僅為預先決定的層次停用該電壓增壓功能，並為除該等預先決定層次 外的層次依據該輸入電壓之位準來實施該電壓增壓功能以增壓該輸入電壓至一輸出電壓。
2. 如請求項1之顯示裝置，其中該電壓驅動電路僅在當用於層次之該輸入電壓之該位準為零且具有大電壓變動時停用該電壓增壓功能。
3. 如請求項2之顯示裝置，其中該電壓驅動電路具有基於一電容耦合效應的一電壓增加功能且不使用該電容耦合效應用於層次零。
4. 如請求項1之顯示裝置，其進一步包含一監控電路，其係經組態用以偵測作為在該有效像素區段旁邊所提供之正極性與負極性監控像素上所出現之偵測電位之一中點所發現的一電位，並基於該偵測電位中點來校正具有一以預定時間間隔變化之位準的一共同電壓信號之中心值，其中在該有效像素驅動內所配置之該等像素電路之每一者包括一顯示元件，其具有一第一像素電極以及一第二像素電極，以及一儲存電容器，其具有一第一電極以及一第二電極，在該等像素電路之每一者中，該顯示元件之該第一像素電極與該儲存電容器之該第一電極係連接至該切換器件之一端子；在該等像素電路之每一者中，該儲存電容器之該第 二電極係連接至提供用於該個別列的該電容器線；以及具有以預先決定時間間隔變化之位準的該共同電壓係供應至該等顯示元件之每一者的該第二像素電極。
5. 一種在一顯示裝置中採用的驅動方法，該顯示裝置包括一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一個別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，該方法包含：在用以輸出一具有一依據一層次表達輸出之位準之信號至該等信號線之一者的一操作中，傳送一具有一位準之輸入電壓至該第二驅動電路，該位準具有一不足以該層次表達之動態範圍；僅為預先決定的層次停用一電壓增壓功能；以及為除該等預先決定層次外的層次，依據該輸入電壓之位準來增壓該輸入電壓至一輸出電壓。
6. 如請求項5之驅動方法，其中該停用進一步包含僅在當 該輸入電壓之該位準為為零且具有大電壓變動時停用該電壓增壓功能。
7. 如請求項6之驅動方法，其中該電壓驅動電路具有基於一電容耦合效應的一電壓增加功能且不使用該電容耦合效應用於層次零。
8. 如請求項5之驅動方法，其進一步包含藉由一監控電路偵測作為在該有效像素區段旁邊所提供之正極性與負極性監控像素上所出現之偵測電位之一中點所發現的一電位，以及基於該偵測電位中點來校正具有一以預定時間間隔變化之位準的一共同電壓信號之中心值，其中在該有效像素驅動內所配置之該等像素電路之每一者包括一顯示元件，其具有一第一像素電極以及一第二像素電極，以及一儲存電容器，其具有一第一電極以及一第二電極，在該等像素電路之每一者中，該顯示元件之該第一像素電極與該儲存電容器之該第一電極係連接至該切換器件之一端子；在該等像素電路之每一者中，該儲存電容器之該第二電極係連接至提供用於該個別列的該電容器線；以及具有以預先決定時間間隔變化之位準的該共同電壓係供應至該等顯示元件之每一者的該第二像素電極。
9. 一種電子設備，其包含 一顯示裝置，其包括：一有效像素區段，其具有配置以形成一矩陣的複數個像素電路，各像素電路包括一切換器件，透過其將像素視訊資料寫入至該像素電路內；複數個掃描線，各個掃描線經提供以用於在該有效像素區段上所配置之該等像素電路之列之一個別者以控制該等切換器件之傳導狀態；複數個電容器線，各個電容器線經配置以用於連接至該等像素電路之該等列之個別者；複數個信號線，各個信號線經配置以用於連接至該等像素電路之行之個別者以傳播該像素視訊資料；一第一驅動電路，其係經組態用以選擇性驅動該等掃描線與該等電容器線；以及一第二驅動電路，其係經組態用以驅動該等信號線，其中該第二驅動電路包括一電壓驅動電路，其具有一電壓增壓功能用於實行一電壓增壓操作以增壓一具有一位準之輸入電壓，該位準具有一不足以一層次表達之動態範圍，該電壓驅動電路將作為該電壓增壓操作之一結果所獲得的一電壓或一未增壓電壓作為一信號輸出至該等信號線之一者，以及該電壓驅動電路具有一選擇功能，用於僅為預先決定的層次停用該電壓增壓功能，並為除該等預先決定層 次外的層次依據該輸入電壓之位準來實施該電壓增壓功能以增壓該輸入電壓至一輸出電壓。
10. 如請求項9之電子設備，其中該電壓驅動電路僅在當該輸入電壓之該位準為為零且具有大電壓變動時停用該電壓增壓功能。
11. 如請求項10之電子設備，其中該電壓驅動電路具有基於一電容耦合效應的一電壓增加功能且不使用該電容耦合效應用於層次零。
12. 如請求項9之電子設備，其進一步包含一監控電路，其係經組態用以偵測作為在該有效像素區段旁邊所提供之正極性與負極性監控像素上所出現之偵測電位之一中點所發現的一電位，並基於該偵測電位中點來校正具有一以預定時間間隔變化之位準的一共同電壓信號之中心值，其中在該有效像素驅動內所配置之該等像素電路之每一者包括一顯示元件，其具有一第一像素電極以及一第二像素電極，以及一儲存電容器，其具有一第一電極以及一第二電極，在該等像素電路之每一者中，該顯示元件之該第一像素電極與該儲存電容器之該第一電極係連接至該切換器件之一端子；在該等像素電路之每一者中，該儲存電容器之該第 二電極係連接至提供用於該個別列的該電容器線；以及具有以預先決定時間間隔變化之位準的該共同電壓係供應至該等顯示元件之每一者的該第二像素電極。