KR20060125310A - 표시 기판 - Google Patents

표시 기판 Download PDF

Info

Publication number
KR20060125310A
KR20060125310A KR1020050047296A KR20050047296A KR20060125310A KR 20060125310 A KR20060125310 A KR 20060125310A KR 1020050047296 A KR1020050047296 A KR 1020050047296A KR 20050047296 A KR20050047296 A KR 20050047296A KR 20060125310 A KR20060125310 A KR 20060125310A
Authority
KR
South Korea
Prior art keywords
storage common
pixel
lines
storage
common wiring
Prior art date
Application number
KR1020050047296A
Other languages
English (en)
Inventor
김혁진
서동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050047296A priority Critical patent/KR20060125310A/ko
Publication of KR20060125310A publication Critical patent/KR20060125310A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

화소불량 리페어가 용이한 표시 기판이 개시된다. 표시 기판은 복수의 화소부들, 스토리지 공통배선, 복수의 연결부들을 포함한다. 복수의 화소부들은 게이트 배선들과 데이터 배선들에 의해 정의된다. 스토리지 공통배선은 각각의 화소부 내에 독립적으로 형성된다. 복수의 연결부들은 스토리지 공통배선과 인접한 화소부들내에 형성된 스토리지 공통배선들을 전기적으로 연결시킨다. 이에 따라, 복수의 화소부들에 스토리지 공통배선들을 각각 독립적으로 형성하고 스토리지 공통배선들을 복수의 연결부들로 연결시킴으로써, 화소 불량시 스토리지 공통배선에 대한 리페어 마진을 충분히 확보하여 화소 리페어 공정을 용이하게 할 수 있다.
화소 불량, 리페어, 스토리지 공통배선

Description

표시 기판{DISPLAY SUBSTRATE}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2a 내지 도 2c는 도 1에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 3은 본 발명의 다른 실시예에 따른 표시 기판의 평면도이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 화소 리페어 공정을 설명하기 위한 평면도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 스위칭 소자 111 : 게이트 전극
113 : 소스 전극 114 : 드레인 전극
121 : 스토리지 공통배선 141 : 화소 전극
142, 143 : 연결 패턴 131, 132, 133, 134, 135, 136, 137 : 콘택홀
본 발명은 표시 기판에 관한 것으로, 보다 상세하게는 화소 불량시 리페어가 용이한 표시 기판에 관한 것이다.
일반적으로 액정표시장치는 어레이 기판과 상기 어레이 기판에 대향하는 대향 기판과, 상기 기판들에 사이에 개재된 액정층을 포함하는 액정표시패널을 구비한다. 상기 어레이 기판은 복수의 게이트 배선들과 상기 게이트 배선들과 교차하는 복수의 데이터 배선들이 형성되며, 상기 게이트 배선들과 데이터 배선들에 의해 복수의 화소부가 정의된다. 각각의 화소부에는 상기 게이트 배선과 데이터 배선에 연결된 스위칭 소자(TFT : Thin Film Transistor)와, 상기 스위칭 소자에 연결된 화소 전극이 형성된다.
상기 어레이 기판의 사진 식각 공정을 통해 제조된다. 상기 어레이 기판 제조 공정시 배선들간의 쇼트 및 오픈에 의한 다양한 불량 등이 발생한다. 특히, 스토리지 공통배선과 데이터 배선간의 쇼트 불량, 스토리지 공통배선과 게이트 배선간의 쇼트 불량 등이 발생한다.
상기와 같이, 스토리지 공통배선에 의해 화소 불량이 발생할 경우, 레이저를 이용해 불량이 발생한 화소를 강제적으로 오픈시키는 리페어 공정을 수행한다. 상기 리페어 공정시 가장 취약한 부분은 인접한 화소부의 스토리지 공통배선과 연결된 스토리지 공통배선 연장 부분이다. 상기 연장 부분은 일반적으로 데이터 배선과 오버랩되어 인접한 화소부의 스토리지 공통배선과 연결되며, 개구율 저하를 막기 위해 스토리지 공통배선과 데이터 배선간의 간격은 매우 좁다.
따라서, 인접한 화소부의 스토리지 공통배선으로부터 불량 화소의 스토리지 공통배선을 절단하는 것이 상기 불량 화소 리페어 공정시 가장 어려운 과제이다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 화소 불량의 리페어 공정을 용이하게 하기 위한 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 복수의 화소부들, 스토리지 공통배선, 복수의 연결부들을 포함한다. 상기 복수의 화소부들은 게이트 배선들과 데이터 배선들에 의해 정의된다. 상기 스토리지 공통배선은 각각의 화소부 내에 독립적으로 형성된다. 상기 복수의 연결부들은 상기 스토리지 공통배선과 인접한 화소부들내에 형성된 스토리지 공통배선들을 전기적으로 연결시킨다.
각각의 연결부는 상기 스토리지 공통배선의 일부영역을 노출시키는 제1 콘택홀과, 상기 스토리지 공통배선과 인접한 스토리지 공통배선들의 일부영역들을 각각 노출시키는 제2 콘택홀들과, 상기 제1 콘택홀과 제2 콘택홀들을 통해 상기 스토리지 공통배선과 인접한 스토리지 공통배선들을 전기적으로 연결하는 연결 패턴을 포함한다.
상기 화소부에는 게이트 배선과 데이터 배선에 연결된 스위칭 소자와, 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 더 포함하며, 상기 연결 패턴은 상기 화소 전극과 동일한 금속층으로 형성된다.
상기 스토리지 공통배선은 상기 데이터 배선들과 평행하게 형성된다.
각각의 연결부는 역L-자 형상 또는 역V-자 형상이다.
이러한 표시 기판에 의하면, 복수의 화소부들에 스토리지 공통배선들을 각각 독립적으로 형성하고 상기 스토리지 공통배선들을 화소 전극 패턴으로 연결시킴으로써, 화소 불량시 스토리지 공통배선에 대한 리페어 마진을 충분히 확보하여 화소 리페어 공정을 용이하게 할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 상기 표시 기판은 복수의 게이트 배선들(GLn-1,GLn)과, 복수의 데이터 배선들(DLm-1,DLm)과, 상기 게이트 배선들(GLn-1,GLn) 및 데이터 배선들(DLm-1,DLm)에 의해 정의된 복수의 화소부(P)들을 포함한다.
각각의 상기 화소부(P)는 스위칭 소자(110), 스토리지 공통배선(121), 화소 전극(141) 및 복수의 연결부를 포함한다.
상기 스위칭 소자(110)는 상기 n 번째 게이트 배선(GLn)으로부터 연장된 게이트 전극(111)과, 상기 m 번째 데이터 배선(DLm)으로부터 연장된 소스 전극(113) 및 상기 화소 전극(141)과 연결된 드레인 전극(114)을 포함한다.
상기 스토리지 공통배선(121)은 인접한 화소부들에 대해 독립적으로 형성된다. 즉, 하나의 화소부(P)에 하나의 스토리지 공통배선이 형성된다. 상기 스토리지 공통배선(121)은 상기 인접한 데이터 배선들(DLm-1,DLm)과 중첩되지 않는 최소한의 이격거리를 갖도록 형성되며, 이에 의해 화소부(P)의 개구율을 향상시킨다.
상기 화소 전극(141)은 상기 스위칭 소자(110)의 드레인 전극(114)과 전기적 으로 연결된다.
상기 복수의 연결부들은 역L-자 형상으로 형성되고, 독립적으로 형성된 스토리지 공통배선(121)을 이웃한 화소부들의 스토리지 공통배선들(122,123,124,125)과 전기적으로 연결시킨다.
구체적으로, 제1 연결부는 콘택홀들(132,133,134)과 연결 패턴(142)을 포함한다. 콘택홀(132)은 상기 스토리지 공통배선(121)의 상측 일부영역을 노출시키고, 콘택홀(133)은 상측 화소부의 스토리지 공통배선(122)의 일부영역을 노출시키고, 콘택홀(134)은 좌측 화소부의 스토리지 공통배선(123)의 일부영역을 노출시킨다.
상기 연결 패턴(142)은 상기 콘택홀들(132,133,134)을 통해서 상기 스토리지 공통배선들(121,122,123)을 전기적으로 연결시킨다. 상기 연결 패턴(142)은 상기 화소 전극(141)과 동일한 금속층으로 형성된다.
제2 연결부는 콘택홀들(135,136,137)과 연결 패턴(143)을 포함한다. 콘택홀(135)은 상기 스토리지 공통배선(121)의 일부영역을 하측 일부영역을 노출시키고, 콘택홀(136)은 하측 화소부의 스토리지 공통배선(124)의 일부영역을 노출시키고, 콘택홀(137)은 사선측 화소부의 스토리지 공통배선(125)의 일부영역을 노출시킨다.
상기 연결 패턴(143)은 상기 콘택홀들(135,136,137)을 통해서 상기 스토리지 공통배선들(121,124,125)을 전기적으로 연결시킨다. 상기 연결 패턴(143)은 상기 화소 전극(141)과 동일한 금속층으로 형성된다.
이와 같은 방식으로, 복수의 화소부(P)들에 독립적으로 형성된 스토리지 공통배선들을 하나로 연결한다.
도 2a 내지 도 2c는 도 1에 도시된 표시 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 2a를 참조하면, 베이스 기판(101) 위에 게이트 금속층을 증착 및 패터닝하여 게이트 금속패턴들을 형성한다. 상기 게이트 금속패턴들은 게이트 배선들(GLn-1,GLn)과, 스위칭 소자의 게이트 전극(111)들 및 스토리지 공통배선들(121,122,123,124,125)을 포함한다.
상기 스토리지 공통배선(121)은 이웃하는 화소부들에 형성된 스토리지 공통배선들(122,123,124,125)에 대해 독립적으로 형성된다.
상기 스토리지 공통배선(121)이 독립적으로 형성됨에 따라 화소 리페어 공정시 리페어 마진을 확보하기 위해 상기 스토리지 공통배선(121)과 인접한 스토리지 공통배선(123) 간의 간격(d)을 국부적으로 넓혀 줄 필요가 없게 된다. 따라서, 상기 스토리지 공통배선(121)은 데이터 배선들(DLm-1,DLm)과 중첩되지 않는 최소한의 간격으로 형성되어 상기 화소부(P)의 개구율을 향상시킨다.
상기 게이트 금속패턴들이 형성된 베이스 기판(101) 위에 게이트 절연층(미도시) 및 채널층(미도시)을 증착 및 패터닝하여 상기 스위칭 소자의 채널부(미도시)를 형성한다.
도 2b를 참조하면, 상기 채널부가 형성된 베이스 기판(101) 위에 데이터 금속층을 증착 및 패터닝하여 데이터 금속패턴들을 형성한다. 상기 데이터 금속패턴들은 데이터 배선들(DLm-1,DLm)과, 스위칭 소자의 소스 및 드레인 전극(113,114)을 포함한다.
상기 데이터 금속패턴이 형성된 베이스 기판(101) 위에 패시베이션층(미도시)을 형성한다. 상기 패시베이션층(미도시)을 제거하여 콘택홀들(131,132,133,134,135,136,137)을 형성한다.
콘택홀(131)은 상기 드레인 전극(114)의 일부 영역을 노출시킨다.
콘택홀(132)은 상기 스토리지 공통배선(121)의 상부 제1 영역을 노출시킨다.
콘택홀(133)은 상기 화소부(P)의 상측에 위치한 화소부의 스토리지 공통배선(122) 일부 영역을 노출시키고, 콘택홀(134)은 상기 화소부(P)의 좌측에 위치한 화소부의 스토리지 공통배선(123) 일부 영역을 노출시킨다.
콘택홀(135)은 상기 스토리지 공통배선(121)의 하부 제2 영역을 노출시킨다.
콘택홀(136)은 상기 화소부(P)의 하측에 위치한 화소부의 스토리지 공통배선(124) 일부 영역을 노출시키고, 콘택홀(137)은 상기 화소부(P)의 하측 사선 방향으로 위치한 화소부의 스토리지 공통배선(125) 일부 영역을 노출시킨다.
도 2c를 참조하면, 상기 콘택홀들(131,132,133,134,135,136,137)이 형성된 베이스 기판(101) 위에 투명 금속층을 증착 및 패터닝하여 투명 금속패턴들을 형성한다. 상기 투명 금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 포함한다.
상기 투명 금속패턴들은 화소 전극(141)과, 연결 패턴들(142,143)을 포함한다. 상기 화소 전극(141)은 상기 제1 콘택홀(131)을 통해 상기 드레인 전극(114)과 전기적으로 연결된다.
연결 패턴(142)은 역L-자 형상으로, 상기 콘택홀들(132,133,134)을 통해 상기 스토리지 공통배선들(121,122,123)을 하나로 연결시킨다. 연결 패턴(143)은 역L-자 형상으로, 상기 콘택홀들(135,136,137)을 통해 상기 스토리지 공통배선들(122,124,125)을 하나로 연결시킨다.
도 3은 본 발명의 다른 실시예에 따른 표시 기판의 평면도이다. 이하에서는 도 1과 동일한 구성요소에 대해서는 동일한 도면부호로 설명한다.
도 3을 참조하면, 상기 표시 기판은 복수의 게이트 배선들(GLn-1,GLn)과, 복수의 데이터 배선들(DLm-1,DLm)과, 상기 게이트 배선들(GLn-1,GLn) 및 데이터 배선들(DLm-1,DLm)에 의해 정의된 복수의 화소부(P)들을 포함한다.
각각의 상기 화소부(P)는 스위칭 소자(110), 스토리지 공통배선(121), 화소 전극(241) 및 복수의 연결부(242,243)를 포함한다.
상기 스위칭 소자(110)는 상기 n 번째 게이트 배선(GLn)으로부터 연장된 게이트 전극(111)과, 상기 m 번째 데이터 배선(DLm)으로부터 연장된 소스 전극(113) 및 상기 화소 전극(241)과 연결된 드레인 전극(114)을 포함한다.
상기 스토리지 공통배선(121)은 인접한 화소부들에 대해 독립적으로 형성된다. 즉, 하나의 화소부(P)에 하나의 스토리지 공통배선이 형성된다. 상기 스토리지 공통배선(121)은 상기 인접한 데이터 배선들(DLm-1,DLm)과 중첩되지 않는 최소한의 이격거리를 갖도록 형성되며, 이에 의해 화소부(P)의 개구율을 향상시킨다.
상기 화소 전극(241)은 상기 스위칭 소자(110)의 드레인 전극(114)과 전기적으로 연결된다.
상기 복수의 연결부들은 역V-자 형상으로 독립적으로 형성된 스토리지 공통배선(121)을 이웃하는 화소부들의 스토리지 공통배선들(122,123,124,125)을 전기적으로 연결시킨다.
구체적으로, 제1 연결부는 콘택홀들(232,233,234)과 연결 패턴(242)을 포함한다. 콘택홀(232)은 상기 스토리지 공통배선(121)의 상측 일부영역을 노출시키고, 콘택홀(233)은 상측 화소부의 스토리지 공통배선(122)의 일부영역을 노출시키고, 콘택홀(234)은 좌측 화소부의 스토리지 공통배선(123)의 일부영역을 노출시킨다.
상기 연결 패턴(242)은 상기 콘택홀들(232,233,234)을 통해서 상기 스토리지 공통배선들(121,122,123)을 전기적으로 연결시킨다.
제2 연결부는 콘택홀들(235,236,237)과 연결 패턴(243)을 포함한다. 콘택홀(235)은 상기 스토리지 공통배선(121)의 일부영역을 하측 일부영역을 노출시키고, 콘택홀(236)은 하측 화소부의 스토리지 공통배선(124)의 일부영역을 노출시키고, 콘택홀(237)은 사선측 화소부의 스토리지 공통배선(125)의 일부영역을 노출시킨다.
상기 연결 패턴(243)은 상기 콘택홀들(235,236,237)을 통해서 상기 스토리지 공통배선들(121,124,125)을 전기적으로 연결시킨다.
이와 같은 방식으로, 복수의 화소부(P)들에 독립적으로 형성된 스토리지 공통배선들을 하나로 연결한다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 화소 리페어 공정을 설명하기 위한 평면도들이다.
도 4a를 참조하면, 상기 화소부(P)의 스토리지 공통배선과 데이터 배선 또는 스토리지 공통배선과 게이트 배선간에 쇼트 불량이 발생한 경우, 상기 화소부(P)를 리페어한다.
상기 불량 화소부의 리페어 공정은 도시된 바와 같이, 불량 화소부의 스위칭 소자(TFT)와 화소 전극(141)의 연결부분(L1)을 강제적으로 오픈시키고, 상기 화소부(P)의 스토리지 공통배선(121)과 전기적으로 연결된 이웃한 스토리지 공통배선들을 오픈시킨다. 즉, 복수의 연결부들(L2,L3,L4,L5)을 강제적으로 오픈시켜 상기 화소부(P)에 인가되는 전기적인 신호를 차단시킨다. 이후, 게이트 배선(GL)과 중첩되는 상기 화소 전극(141)의 일부 영역(LS)을 강제적으로 상기 게이트 배선(GL)과 쇼트시킨다. 이에 의해 전기적으로 플로팅 상태에 있는 상기 화소 전극(141)을 게이트 오프 전압 레벨(예컨대, 대략 -5V)로 유지시켜 블랙 계조를 표시하도록 한다.
도 4b를 참조하면, 상기 화소부(P')의 스토리지 공통배선과 데이터 배선 또는 스토리지 공통배선과 게이트 배선간에 쇼트 불량이 발생한 경우, 상기 화소부(P)를 리페어한다.
상기 불량 화소부의 리페어 공정은 도시된 바와 같이, 불량 화소부의 스위칭 소자(TFT')와 화소 전극(241)의 연결부분(L1')을 강제적으로 오픈시키고, 상기 화소부(P')의 스토리지 공통배선(121)과 이웃한 스토리지 공통배선들을 전기적으로 연결시킨 복수의 연결부들(L2',L3',L4',L5')을 강제적으로 오픈시킨다. 이에 의해 상기 화소부(P')에 인가되는 전기적인 신호를 차단시킨다. 또한, 게이트 배선(GL)과 중첩되는 상기 화소 전극(241)의 일부 영역(LS')을 강제적으로 상기 게이트 배선(GL)과 쇼트시켜 플로팅 상태의 상기 화소 전극(141)을 게이트 오프 전압 레벨로 유지시킨다. 이에 의해 리페어된 불량 화소부는 블랙 계조를 표시한다.
이와 같이, 상기 화소부의 스토리지 공통배선을 독립적으로 형성하고, 투명 금속패턴으로 상기 스토리지 공통배선과 인접한 화소부들의 스토리지 공통배선들을 전기적으로 연결시키는 구조를 채용함으로써 불량 화소 리페어 공정시 리페어를 위한 충분한 마진을 확보하여 리페어 공정을 용이하게 할 수 있다.
또한, 리페어 마진을 위해 기존에 국부적으로 간격을 넓게 형성한 스토리지 공통배선의 구조에 비해 개구율 향상을 도모할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 스토리지 공통배선을 단위 화소 단위로 독립적으로 형성하고, 화소 전극 패턴으로 상기 스토리지 공통배선과 인접한 화소부들에 형성된 스토리지 공통배선들을 전기적으로 연결시킨다.
이에 의해 상기 화소 전극 패턴으로 연결된 스토리지 공통배선들은 리페어 공정시 충분한 리페어 마진을 가짐으로써 리페어 공정을 용이하게 할 수 있다.
또한, 기존 스토리지 공통배선 구조에 비해 화소부의 개구율 향상을 도모할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 게이트 배선들과 데이터 배선들에 의해 정의된 복수의 화소부들;
    각각의 화소부 내에 독립적으로 형성된 스토리지 공통배선; 및
    상기 스토리지 공통배선과 인접한 화소부들내에 형성된 스토리지 공통배선들을 전기적으로 연결시키는 복수의 연결부들을 포함하는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 각각의 연결부는
    상기 스토리지 공통배선의 일부영역을 노출시키는 제1 콘택홀과, 상기 스토리지 공통배선과 인접한 스토리지 공통배선들의 일부영역들을 각각 노출시키는 제2 콘택홀들과, 상기 제1 콘택홀과 제2 콘택홀들을 통해 상기 스토리지 공통배선과 인접한 스토리지 공통배선들을 전기적으로 연결하는 연결 패턴을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 화소부에는
    게이트 배선과 데이터 배선에 연결된 스위칭 소자와, 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 더 포함하며,
    상기 연결 패턴은 상기 화소 전극과 동일한 금속층으로 형성된 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 스토리지 공통배선은 상기 데이터 배선들과 평행하게 형성된 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 각각의 연결부는 역L-자 형상인 것을 특징으로 하는 표시 기판.
  6. 제4항에 있어서, 상기 각각의 연결부는 역V-자 형상인 것을 특징으로 하는 표시 기판.
KR1020050047296A 2005-06-02 2005-06-02 표시 기판 KR20060125310A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047296A KR20060125310A (ko) 2005-06-02 2005-06-02 표시 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047296A KR20060125310A (ko) 2005-06-02 2005-06-02 표시 기판

Publications (1)

Publication Number Publication Date
KR20060125310A true KR20060125310A (ko) 2006-12-06

Family

ID=37729734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047296A KR20060125310A (ko) 2005-06-02 2005-06-02 표시 기판

Country Status (1)

Country Link
KR (1) KR20060125310A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327377B2 (en) 2019-03-21 2022-05-10 Samsung Display Co., Ltd. Display device and repairing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327377B2 (en) 2019-03-21 2022-05-10 Samsung Display Co., Ltd. Display device and repairing method thereof

Similar Documents

Publication Publication Date Title
KR101051012B1 (ko) 표시 패널용 모기판 및 그의 제조 방법
KR101327847B1 (ko) 액정표시장치와 그 제조방법
JP5084138B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
US8493540B2 (en) Display panel and method of manufacturing the same
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
KR20090117983A (ko) 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법
KR20070047861A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치
KR100919192B1 (ko) 리페어 배선을 포함하는 액정표시장치와 그 제조방법
KR20060125310A (ko) 표시 기판
KR100675315B1 (ko) 액정표시장치
KR100695614B1 (ko) 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20010103431A (ko) 액정표시장치용 어레이기판 제조방법
KR20080082145A (ko) 액정표시장치 및 리페어 방법
KR101119177B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
KR100752207B1 (ko) 액정표시장치
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR101741261B1 (ko) Ｍｐｓ 검사용 어레이 기판
KR100675930B1 (ko) 평판 디스플레이 어레이의 데이터 오픈 리페어 방법
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판
KR100679916B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
KR101232145B1 (ko) 액정표시장치의 검사용 기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination