KR20060104699A - 전자 방출 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 구동 전극들간 기생 캐패시턴스를 줄이기 위하여 절연층 형상을 개선한 전자 방출 소자 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향하여 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극과, 절연층을 사이에 두고 캐소드 전극 위에 형성되는 게이트 전극과, 캐소드 전극과 게이트 전극과의 교차 영역에서 캐소드 전극 위에 형성되는 전자 방출부와, 제2 기판에 형성되는 형광층과, 형광층의 일면에 형성되는 적어도 하나의 애노드 전극을 포함한다. 여기서, 게이트 전극은 전자 방출부에 대응하는 개구부를 구비하고, 절연층은 전자 방출부에 대응하는 제1 개구부와 교차 영역에 대응하는 제2 개구부로 이루어진 개구부를 구비한다.

전자방출부, 캐소드전극, 게이트전극, 절연층, 개구부, 캐패시턴스, 캐패시터

Description

전자 방출 소자 및 그 제조 방법 {ELECTRON EMISSION DEVICE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 2는 도 1의 전자 방출 소자의 제1 기판을 나타낸 부분 평면도이다.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위한 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 구동 전극들간 기생 캐패시턴스를 줄이기 위하여 절연층 형상을 개선한 전자 방출 소자 및 그 제조 방법에 관한 것이다.

일반적으로, 전자 방출 소자는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-유전체-금속(Metal- Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-유전체-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 카본 나노튜브와 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 애노드 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

상기 캐소드 전극과 게이트 전극은 절연층을 사이에 두고 서로 교차하는 방향을 따라 형성되고, 두 전극의 교차 영역마다 게이트 전극과 절연층에 개구부가 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되는 것이 일반적이다.

캐소드 전극과 게이트 전극 중 어느 하나의 전극에는 주사 신호 전압이 인가되고, 다른 하나의 전극에는 데이터 신호 전압이 인가된다. 이로써 캐소드 전극과 게이트 전극간 전압 차가 임계치 이상인 화소들에서 전자 방출부 주위에 전계가 형성되어 이로부터 전자 방출이 이루어진다.

그런데, FEA형 전자 방출 소자에서는 캐소드 전극과 게이트 전극 사이의 절연을 위해 이들 사이에 개재되는 절연층이 대략 12 정도의 유전율을 가지는 물질로 이루어지기 때문에, 캐소드 전극과 게이트 전극이 교차하는 부분에서 비교적 높은 캐패시턴스(capacitance)를 가지는 기생 캐패시터(parasitic capacitor)가 존재하게 된다.

이에 따라, 캐소드 전극과 게이트 전극에 각각의 구동 신호를 인가하여 전자 방출부의 전자 방출량을 제어하여 소정의 표시를 행하고자 할 때, 기생 캐패시터로 인해 구동 신호가 지연되는 등 신호 왜곡이 야기되어 양호한 표시를 이룰 수 없는 문제가 발생한다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 구동 전극들 사이에 발생되는 기생 캐패시터의 캐패시턴스(capacitance)를 최소화하여 신호 왜곡을 방지함으로써 화면의 표시 품질을 개선할 수 있는 전자 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향하여 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극과, 절연층을 사이에 두고 캐소드 전극 위에 형성되는 게이트 전극과, 캐소드 전극과 게이트 전극과의 교차 영역에서 캐소드 전극 위에 형성되는 전자 방출부와, 제2 기판에 형성되는 형광층과, 형광층의 일면에 형성되는 적어도 하나의 애노드 전극을 포함하며, 게이트 전극이 전자 방출부에 대응하는 개구부를 구비하고, 절연층이 전자 방출부에 대응하는 제1 개구부와 교차 영역에 대응하는 제2 개구부로 이루어진 개구부를 구비하는 전자 방출 소자를 제공한다.

상기 제2 개구부는 제1 개구부 하부에 위치한다.

상기 제2 개구부는 교차 영역보다 큰 크기를 가지거나, 교차 영역과 동일한 크기를 가질 수 있다.

또한, 상기의 목적의 달성하기 위하여 본 발명은,

기판 위에 캐소드 전극을 형성하고, 캐소드 전극 위 소저의 위치에 희생 절연층 패턴을 형성하고, 기판 전면 상에 희생 절연층 패턴에 비해 느린 식각 속도를 가지는 절연층을 형성하고, 절연층 위에 게이트 전극 물질층을 형성하고, 게이트 전극 물질층을 패터닝하여 희생 절연층 패턴 위의 절연층을 일부 노출시키는 개구부를 형성하고, 개구부에 의해 노출된 절연층을 식각함과 동시에 희생 절연층 패턴을 완전히 제거하여 상기 절연층에 개구부를 형성하고, 개구부가 형성된 게이트 전극 물질층을 패터닝하여 게이트 전극을 형성하는 단계들을 포함하는 전자 방출 소자의 제조 방법을 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 단면도이고, 도 2는 도 1에 도시한 제1 기판 구조물의 부분 평면도이다.

도면을 참조하면, 전자 방출 소자는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(30)을 포함한다. 제1 기판(10)과 제2 기판(30)은 가장자리가 하나로 접합되어 전자 방출 소자의 외관인 진공 용기를 구성한다. 제1 기판(10)에는 전자 방출을 위한 구조물(100)이 제공되고, 제2 기판(30)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구조물(200)이 제공된다.

먼저, 제1 기판(10) 위에는 캐소드 전극(12)들이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 형성되고, 캐소드 전극(12)을 덮으면서 제1 기판(10) 전면에 절연층(16)이 형성된다.

절연층(16) 위에는 게이트 전극(18)들이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 캐소드 전극(12)과 직교하는 방향(도면의 x축 방향)을 따라 형성된다.

본 실시예에서 캐소드 전극(12)과 게이트 전극(18)의 교차 영역을 화소 영역으로 정의하면, 화소 영역의 캐소드 전극(12) 위에는 전자 방출부(20)가 형성된다. 전자 방출부(20)는 캐소드 전극(12)과의 접촉으로 이와 전기적으로 연결된다.

절연층(16)에는 전자 방출부(20)에 대응하는 제1 개구부(16a)와 캐소드 전극(12)과 게이트 전극(18)의 교차 영역에 대응하고 제1 개구부(16a)와 관통하면서 제1 개구부(16a) 하부에 위치하는 제2 개구부(16b)로 이루어져 단면 구조가 역 T 형상을 가지는 개구부가 구비된다. 그리고, 게이트 전극(18)에는 절연층(16)의 제1 개구부(16a)와 관통하면서 전자 방출부(20)에 대응하는 개구부(18a)가 구비된다.

이에 따라, 캐소드 전극(12)과 게이트 전극(18)은 제1 기판(10)의 두께 방향(도면의 z축 방향)을 따라 절연층(16)을 사이에 두고 서로 중첩되는 영역이 발생하지 않으며, 두 전극 사이에는 절연층(16)이 아닌 진공 영역이 존재하게 되므로, 캐소드 전극(12)과 게이트 전극(18) 사이에 발생되는 기생 캐패시턴스를 최소화할 수 있다.

여기서, 절연층(16)의 제2 개구부(16b)는 도면에서와 같이 캐소드 전극(12)과 게이트 전극(18)의 교차 영역보다 큰 크기를 가지는 것이 바람직하나, 교차 영역과 동일한 크기를 가질 수도 있다. 즉, 제2 개구부(16b)가 캐소드 전극(12)과 동일한 폭을 가지며 형성될 수 있다.

또한, 도면에서는 화소 영역마다 1개의 전자 방출부(20)가 위치하고, 전자 방출부(20)의 형상과 절연층(16) 및 게이트 전극(18)의 개구부 형상이 평면상에서 사각인 경우를 도시하였으나, 전자 방출부(20)의 개수 및 형상과 절연층(16) 및 게이트 전극(18)의 개구부 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

전자 방출부(20)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터 사이즈 물질로 이루어진다. 전자 방출부(20)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 및 실리콘 나노와이어 등이 있으며, 전자 방출부(20)의 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

제1 기판(10)에 대향하는 제2 기판(30)의 일면에는 적색(Red; R), 녹색(Green; G), 청색(Blue; B) 형광체로 구성된 형광층(32)이 임의의 간격을 두고 형성되고, 형광층(32) 사이로 화면의 콘트라스트 향상 등을 위한 차광층으로서 흑색층(34)이 형성될 수 있다. 형광층(32)과 흑색층(34)을 덮으면서 제2 기판(30)의 전면으로 알루미늄(Al)과 같은 금속 재질로 이루어진 애노드 전극(36)이 형성된다.

애노드 전극(36)은 외부로부터 전자빔 가속에 필요한 전압을 인가 받으며, 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다. 이러한 애노드 전극(36)은 금속재질 대신 ITO와 같은 투명재질로 형성될 수도 있는데, 이 경우에는 애노드 전극(36)이 제2 기판(30) 상에 먼저 형성되고 그 위로 형광층(34)과 흑색층(32)이 형성된다.

상술한 제1 기판(10)과 제2 기판(30)은 게이트 전극(18)과 애노드 전극(36)이 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 글래스 프릿에 의해 일체로 접합되며, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 제1 기판(10)과 제2 기판(30) 사이의 비발광 영역에는 이들 사이의 간격을 일정하게 유지하도록 다수의 스페이서(40)가 배치된다.

이와 같이 구성되는 전자 방출 소자는 외부로부터 캐소드 전극(12)과 게이트 전극(18) 및 애노드 전극(36)에 소정의 전압을 공급하여 구동하는데, 예컨대 캐소드 전극(12)과 게이트 전극(18) 중 어느 하나의 전극에는 주사 신호 전압이 인가되고, 다른 하나의 전극에는 데이터 신호 전압이 인가되며, 애노드 전극(36)에는 수백 내지 수천 볼트의 (+)전압이 인가된다.

이에 따라, 캐소드 전극(12)과 게이트 전극(18)간 전압차가 임계치 이상인 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자가 방출되며, 방출된 전자들은 애노드 전극(36)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(34)에 충돌하여 이를 발광시킨다.

상기 구동 과정에서 본 실시예의 전자 방출 소자는 캐소드 전극(12)과 게이트 전극(18)의 교차 영역에서 일부분에만 절연층이 존재하고 나머지 부분에는 절연층(16)이 아닌 진공 영역이 존재하기 때문에, 캐소드 전극(12)과 게이트 전극(18) 사이에 발생하는 기생 캐패시터의 캐패시턴스를 감소시킬 수 있어 구동 신호의 왜곡을 억제할 수 있다.

다음으로, 도 3a 내지 도 3c를 참조하여 본 발명의 실시예에 따른 전자 방출 소자의 제조 방법을 설명한다.

도 3a를 참조하면, 제1 기판(10) 위에 일 방향을 따라 스트라이프 형상으로 캐소드 전극(12)을 형성하고, 캐소드 전극(12)을 덮도록 제1 기판(10) 전면에 희생 절연층을 형성한다. 그 다음, 이후 형성될 게이트 전극(18; 도 1 및 도 2 참조)에 의해 한정되는 캐소드 전극(11)과 게이트 전극(18)의 교차 영역에 대응하도록 희생 절연층을 패터닝하여 희생 절연층 패턴(14)을 형성한다. 이 때, 희생 절연층 패턴(14)은 도면에서와 같이 캐소드 전극(11)과 게이트 전극(18)의 교차 영역보다 큰 크기로 형성하는 것이 바람직하나, 교차 영역과 동일한 크기로 형성할 수도 있다.

도 3b를 참조하면, 희생 절연층 패턴(14)을 덮도록 제1 기판(10) 전면에 절연층(16)을 형성한다. 여기서, 절연층(16)은 동일한 절연층 식각액에 대하여 희생 절연층 패턴(14)보다 느린 식각 속도를 가지는 물질로 이루어진다. 그 다음, 절연층(16) 위에 크롬(Cr)과 같은 금속 재질로 이루어진 게이트 전극 물질층(18-1)을 형성한다.

도 3c를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(18-1)을 패터닝하여 희생 절연층 패턴(14) 위의 절연층(16)을 일부 노출시키는 개구부(18a)를 형성한다. 그 다음, 개구부(18a)에 의해 노출된 절연층(16)과 희생 절연층 패턴(14)을 절연층 식각액을 이용한 습식식각에 의해 동시에 식각한다. 그러면, 절연층(16)과 희생 절연층 패턴(14) 사이의 식각 속도 차이로 절연층(16)은 일부만 제거되고 희생 절연층 패턴(14)은 완전히 제거된다.

이로써, 절연층(16)에 게이트 전극 물질층(18-1)의 개구부(18a)와 관통하는 제1 개구부(16a)와, 캐소드 전극(12)과 게이트 전극(18)의 교차 영역에 대응하고 제1 개구부(16a)와 관통하면서 제1 개구부(16a) 하부에 위치하는 제2 개구부(16b)로 이루어져 단면 형상이 역 T 형상을 가지는 개구부가 형성된다.

그 후, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(18-1)을 패터닝하여 캐소드 전극(12)과 직교하는 방향을 따라 스트라이프 형상으로 배치되는 게이트 전극(18)을 형성한다.

그 다음, 게이트 전극(18) 및 절연층(16)에 구비된 개구부(16a, 16b, 18a)를 통해 노출된 캐소드 전극(12) 위로 후막형 또는 박막형의 전자 방출부(20)를 형성한다.

먼저, 후막형 전자 방출부(20)는 분말 상의 전자 방출 물질에 비히클과 바인 더 등의 유기물을 혼합하여 인쇄에 의해 적합한 점도를 갖는 페이스트 상의 전자 방출 물질을 형성하고, 노출된 캐소드 전극(12) 위로 이 전자 방출 물질을 스크린 인쇄한 후 전조 및 소성하는 과정에 의해 형성할 수 있다.

다른 한편으로, 후막형 전자 방출부(20)는 ① 전술한 페이스트 상의 전자 방출 물질에 감광성 물질을 더욱 포함시키고, ② 제1 기판(10)의 전면 상에 이 전자 방출 물질을 스크린 인쇄한 후, ③ 제1 기판(10)의 후면에 노광 마스크(미도시)를 개재한 상태에서 제1 기판(10)의 후면을 통해 자외선을 조사하여 캐소드 전극(12) 위에 채워진 전자 방출 물질을 선택적으로 경화시키고, ④ 현상을 통해 경화되지 않은 전자 방출 물질을 제거한 다음, 건조 및 소성하는 과정에 의해 형성할 수 있다.

이 경우, 제1 기판(10)은 투명 기판으로 이루어지고, 캐소드 전극(12)은 ITO(Indium Tin Oxide)와 같은 투명 도전 물질로 이루어진다.

그리고, 박막형 전자 방출부는 화학기상증착, 스퍼터링 또는 카본 나노튜브의 직접 성장법 등에 의해 형성할 수 있다.

한편, 상기에서는 전자 방출부가 전계가 가해지면 전자를 방출하는 물질들로 이루어진 FEA형에 대해 설명하였지만, 본 발명은 이러한 FEA형에만 한정되지 않고 다양하게 변형이 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 소자는 구동 전극인 캐소드 전극과 게이트 전극의 교차 영역에서 이들 사이에 절연층이 일부분에만 존재하고 나머지 부분에는 진공 영역이 존재하므로 이들 사이에 발생하는 기생 캐패시터의 캐패시턴스를 최소화할 수 있다. 그 결과, 기생 캐패시터에 의한 구동 신호의 왜곡을 억제할 수 있으므로 화면의 표시 품질을 개선할 수 있다.

Claims (8)

1. 서로 대향하여 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 형성되는 캐소드 전극과;

   절연층을 사이에 두고 상기 캐소드 전극 위에 형성되는 게이트 전극과;

   상기 캐소드 전극과 상기 게이트 전극과의 교차 영역에서 상기 캐소드 전극 위에 형성되는 전자 방출부와;

   상기 제2 기판에 형성되는 형광층과;

   상기 형광층의 일면에 형성되는 적어도 하나의 애노드 전극을 포함하며,

   상기 게이트 전극이 상기 전자 방출부에 대응하는 개구부를 구비하고,

   상기 절연층이 상기 전자 방출부에 대응하는 제1 개구부와 상기 교차 영역에 대응하는 제2 개구부로 이루어진 개구부를 구비하는 전자 방출 소자.
2. 제1항에 있어서,

   상기 제2 개구부가 상기 제1 개구부 하부에 위치하는 전자 방출 소자.
3. 제1항 또는 제2항에 있어서,

   상기 제2 개구부가 상기 교차 영역보다 큰 크기를 가지는 전자 방출 소자.
4. 제1항 또는 제2항에 있어서,

   상기 제2 개구부가 상기 교차 영역과 동일한 크기를 가지는 전자 방출 소자.
5. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어지는 전자 방출 소자.
6. 기판 위에 캐소드 전극을 형성하고;

   상기 캐소드 전극 위 소저의 위치에 희생 절연층 패턴을 형성하고;

   상기 기판 전면 상에 상기 희생 절연층 패턴에 비해 느린 식각 속도를 가지는 절연층을 형성하고;

   상기 절연층 위에 게이트 전극 물질층을 형성하고;

   상기 게이트 전극 물질층을 패터닝하여 상기 희생 절연층 패턴 위의 상기 절연층을 일부 노출시키는 개구부를 형성하고;

   상기 개구부에 의해 노출된 절연층을 식각함과 동시에 상기 희생 절연층 패턴을 완전히 제거하여 상기 절연층에 개구부를 형성하고;

   상기 개구부가 형성된 상기 게이트 전극 물질층을 패터닝하여 게이트 전극을 형성하는 단계들을 포함하는 전자 방출 소자의 제조 방법.
7. 제6항에 있어서,

   상기 희생 절연층 패턴은 상기 게이트 전극과 상기 캐소드 전극의 교차 영역보다 큰 크기로 형성하는 전자 방출 소자의 제조 방법.
8. 제6항에 있어서,

   상기 희생 절연층 패턴은 상기 게이트 전극과 상기 캐소드 전극의 교차 영역과 동일한 크기로 형성하는 전자 방출 소자의 제조 방법.

Images