KR20060064537A - 불휘발성 반도체 기억 장치 및 그 구동 방법 - Google Patents
불휘발성 반도체 기억 장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20060064537A KR20060064537A KR1020050118536A KR20050118536A KR20060064537A KR 20060064537 A KR20060064537 A KR 20060064537A KR 1020050118536 A KR1020050118536 A KR 1020050118536A KR 20050118536 A KR20050118536 A KR 20050118536A KR 20060064537 A KR20060064537 A KR 20060064537A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- word line
- transistor
- circuit
- transistors
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
Description
Claims (5)
- 전기적으로 재기입 가능한 불휘발성 메모리 셀이 매트릭스 형상으로 배치된 블록을 복수 갖는 메모리 셀 어레이와,상기 복수의 블록 중 임의의 블록을 선택하는 회로로서, 상기 불휘발성 메모리 셀에 워드선을 통해 접속된 복수의 트랜지스터를 갖는 회로와,상기 복수의 트랜지스터의 소스 또는 드레인에 인가하는 제1 전압 V1, 제2 전압 V2 및 제3 전압 V3(V3<V2<V1)으로서, 데이터를 기입할 때에 선택한 워드선에 접속한 상기 트랜지스터의 소스 또는 드레인에 인가하는 제1 전압 V1, 데이터를 기입할 때에 선택하지 않은 워드선에 접속한 상기 트랜지스터의 소스 또는 드레인에 인가하는 제2 전압 V2, 및 데이터를 기입할 때에 적어도 1개의 선택하지 않은 워드선에 접속한 상기 트랜지스터의 소스 또는 드레인에 인가하는 제3 전압 V3을 발생하는 회로를 갖고,상기 제3 전압 V3은 상기 트랜지스터의 기판 전압보다 높은 전압이며, 제1 및 제2 전압이 워드선에 인가되는 기간에 상기 복수의 트랜지스터의 소스 또는 드레인에 인가되는 전압 중에서 가장 낮은 전압으로 되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,데이터를 기입할 때에 상기 선택한 워드선에 접속된 상기 제1 전압이 인가되 는 트랜지스터와, 데이터를 기입할 때에 상기 선택되지 않은 워드선에 접속된 상기 제3 전압이 인가되는 트랜지스터는, 세로 방향 및 가로 방향으로 각각 이격하여 배치하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제1항에 있어서,상기 제3 전압 V3을 발생하는 회로는, 소정의 레퍼런스 전압을 이용하여 상기 제3 전압 V3을 발생하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제2 전압 V2와 상기 제3 전압 V3은 제1 전압 V1보다 먼저, 상기 선택하지 않은 워드선에 접속한 상기 복수의 트랜지스터에 동시에 인가되며, 그 타이밍으로부터 제1 전압이 선택한 워드선에 접속하는 상기 트랜지스터에 인가되기까지의 기간에, 선택한 워드선에 접속한 상기 트랜지스터에 제4 전압 V4(V3<V4)가 인가되는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
- 전기적으로 재기입 가능한 불휘발성 메모리 셀이 매트릭스 형상으로 배치된 블록을 복수 갖는 메모리 셀 어레이와,상기 복수의 블록 중 임의의 블록을 선택하는 회로로서, 상기 불휘발성 메모리 셀에 워드선을 통해 접속된 복수의 트랜지스터를 갖는 회로와,상기 복수의 트랜지스터의 소스 또는 드레인에 인가하는 제1 전압 V1, 제2 전압 V2 및 제3 전압 V3(V3<V2<V1)을 발생하는 회로를 갖는 불휘발성 반도체 기억 장치의 구동 방법으로서,데이터를 기입할 때, 선택한 워드선에 접속한 상기 트랜지스터의 소스 또는 드레인에 상기 제1 전압 V1을 인가하고, 선택하지 않은 워드선에 접속한 상기 트랜지스터의 소스 또는 드레인에 상기 제2 전압 V2를 인가하며, 또한 적어도 1개의 선택하지 않은 워드선에 접속한 상기 트랜지스터에 상기 제3 전압 V3을 인가하고,상기 제3 전압 V3은 상기 트랜지스터의 기판 전압보다 높은 전압으로서, 상기 제1 전압 V1 또는 상기 제2 전압 V2가 워드선에 인가되는 기간에 상기 복수의 트랜지스터의 소스 또는 드레인에 인가되는 전압 중에서 가장 낮은 전압으로 되도록 동작하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 구동 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004354942A JP4690713B2 (ja) | 2004-12-08 | 2004-12-08 | 不揮発性半導体記憶装置及びその駆動方法 |
JPJP-P-2004-00354942 | 2004-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060064537A true KR20060064537A (ko) | 2006-06-13 |
KR100661953B1 KR100661953B1 (ko) | 2006-12-28 |
Family
ID=36595524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050118536A KR100661953B1 (ko) | 2004-12-08 | 2005-12-07 | 불휘발성 반도체 기억 장치 및 그 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7313027B2 (ko) |
JP (1) | JP4690713B2 (ko) |
KR (1) | KR100661953B1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200049B2 (en) * | 2004-11-18 | 2007-04-03 | Samsung Electronics Co., Ltd. | Methods for accelerated erase operations in non-volatile memory devices and related devices |
US7583542B2 (en) * | 2006-03-28 | 2009-09-01 | Freescale Semiconductor Inc. | Memory with charge storage locations |
US7403434B1 (en) * | 2006-12-29 | 2008-07-22 | Sandisk Corporation | System for controlling voltage in non-volatile memory systems |
US7447093B2 (en) * | 2006-12-29 | 2008-11-04 | Sandisk Corporation | Method for controlling voltage in non-volatile memory systems |
KR101308014B1 (ko) * | 2007-07-10 | 2013-09-12 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 리커버리 방법 |
KR101407361B1 (ko) * | 2008-04-14 | 2014-06-13 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20090126102A (ko) | 2008-06-03 | 2009-12-08 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
JP5193796B2 (ja) * | 2008-10-21 | 2013-05-08 | 株式会社東芝 | 3次元積層型不揮発性半導体メモリ |
US7876618B2 (en) * | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
JP4991811B2 (ja) * | 2009-09-16 | 2012-08-01 | 株式会社東芝 | 不揮発性半導体記憶装置及びその試験方法 |
US8270223B2 (en) * | 2009-12-01 | 2012-09-18 | Macronix International Co., Ltd. | Memory device |
US8526233B2 (en) | 2011-05-23 | 2013-09-03 | Sandisk Technologies Inc. | Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation |
JP2013109804A (ja) * | 2011-11-21 | 2013-06-06 | Toshiba Corp | 半導体記憶装置 |
CN103426885A (zh) * | 2012-05-22 | 2013-12-04 | 亿而得微电子股份有限公司 | 非自我对准的非挥发性存储器结构 |
US8699273B2 (en) * | 2012-07-31 | 2014-04-15 | Spansion Llc | Bitline voltage regulation in non-volatile memory |
JP2015185179A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社東芝 | 抵抗変化メモリ |
JP7332343B2 (ja) * | 2019-05-28 | 2023-08-23 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
JP3197119B2 (ja) * | 1993-06-30 | 2001-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
US5507508A (en) * | 1995-06-02 | 1996-04-16 | Liang; Sung-Ming | Trunk case assembly |
US5715194A (en) * | 1996-07-24 | 1998-02-03 | Advanced Micro Devices, Inc. | Bias scheme of program inhibit for random programming in a nand flash memory |
JPH10223866A (ja) * | 1997-02-03 | 1998-08-21 | Toshiba Corp | 半導体記憶装置 |
JP3481817B2 (ja) * | 1997-04-07 | 2003-12-22 | 株式会社東芝 | 半導体記憶装置 |
JPH1145986A (ja) * | 1997-07-28 | 1999-02-16 | Sony Corp | 不揮発性半導体記憶装置 |
JP3810985B2 (ja) * | 2000-05-22 | 2006-08-16 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4503809B2 (ja) * | 2000-10-31 | 2010-07-14 | 株式会社東芝 | 半導体記憶装置 |
JP4044755B2 (ja) * | 2000-12-12 | 2008-02-06 | 三星電子株式会社 | 不揮発性半導体メモリ装置及びそれのプログラム方法 |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4796238B2 (ja) * | 2001-04-27 | 2011-10-19 | Okiセミコンダクタ株式会社 | ワード線駆動回路 |
JP3863485B2 (ja) * | 2002-11-29 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2005039016A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置、電子カード及び電子装置 |
KR100562506B1 (ko) * | 2003-12-01 | 2006-03-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100621634B1 (ko) * | 2005-05-06 | 2006-09-07 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
-
2004
- 2004-12-08 JP JP2004354942A patent/JP4690713B2/ja active Active
-
2005
- 2005-12-07 KR KR1020050118536A patent/KR100661953B1/ko active IP Right Grant
- 2005-12-07 US US11/295,567 patent/US7313027B2/en active Active
-
2007
- 2007-12-04 US US11/949,984 patent/US7453733B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7453733B2 (en) | 2008-11-18 |
US20080084750A1 (en) | 2008-04-10 |
US20060133143A1 (en) | 2006-06-22 |
JP2006164407A (ja) | 2006-06-22 |
KR100661953B1 (ko) | 2006-12-28 |
JP4690713B2 (ja) | 2011-06-01 |
US7313027B2 (en) | 2007-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100661953B1 (ko) | 불휘발성 반도체 기억 장치 및 그 구동 방법 | |
US10381096B2 (en) | Semiconductor memory device | |
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
JP5626812B2 (ja) | 半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
KR100395771B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 | |
US8437199B2 (en) | Semiconductor memory device and method of erasing the same | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP3702229B2 (ja) | 半導体記憶装置 | |
JP2013080535A (ja) | 半導体記憶装置 | |
KR101098695B1 (ko) | 비휘발성 반도체 메모리 | |
JP2010287283A (ja) | 不揮発性半導体メモリ | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP2007179647A (ja) | 不揮発性半導体記憶装置 | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US9330762B2 (en) | Semiconductor memory device | |
KR101330710B1 (ko) | 플래시 메모리 장치 | |
JP2009205728A (ja) | Nand型不揮発性半導体メモリ | |
JP5657063B2 (ja) | 半導体記憶装置 | |
KR20120119325A (ko) | 반도체 메모리 장치 | |
JP2008226383A (ja) | 不揮発性半導体記憶装置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
US20100124128A1 (en) | Nand flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181115 Year of fee payment: 13 |