KR20060056851A - 광학 디바이스 및 광학장치 - Google Patents

광학 디바이스 및 광학장치 Download PDF

Info

Publication number
KR20060056851A
KR20060056851A KR1020050102978A KR20050102978A KR20060056851A KR 20060056851 A KR20060056851 A KR 20060056851A KR 1020050102978 A KR1020050102978 A KR 1020050102978A KR 20050102978 A KR20050102978 A KR 20050102978A KR 20060056851 A KR20060056851 A KR 20060056851A
Authority
KR
South Korea
Prior art keywords
opening
optical
optical device
optical element
wiring board
Prior art date
Application number
KR1020050102978A
Other languages
English (en)
Inventor
다쿠 고우바라
마사노리 미나미오
가츠토시 시미즈
도시유키 후쿠다
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060056851A publication Critical patent/KR20060056851A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 장치에의 불필요한 광의 침입을 방지할 수 있는 동시에 장치의 박형화를 도모할 수 있는 광학 디바이스 및 광학장치를 제공하기 위한 것이다.
본 발명의 광학 디바이스(1)는, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부(2)가 형성된 디바이스 기판(10)과, 디바이스 기판(10) 내에 매입된 매입부와, 매입부로부터 이어져 디바이스 기판(10)으로부터 노출된 단자부를 구비하는 도전부(12)와, 개구부(2)의 제 1 개구를 피복하는 투광성 부재(6)와, 개구부(2)의 제 2 개구를 피복하여 형성되며, 도전부(12)와 전기적으로 접속됨과 동시에 광을 방사 또는 수광하는 광학소자가 투광성 부재(6)와 대향하는 면에 형성되는 광학소자 칩(5)을 구비한다. 그리고 도전부(12)의 단자부는, 디바이스 기판(10) 표면과 실질적으로 동일 면이며, 배선기판(101)에 직접 실장되는 실장부(14)이다.

Description

광학 디바이스 및 광학장치{OPTICAL DEVICE AND OPTICAL APPARATUS}
도 1은 제 1 실시예의 광학 디바이스(1) 구조를 나타내는 도.
도 2는 제 1 실시예의 광학장치(100) 구조를 나타내는 단면도.
도 3은 제 1 실시예의 광학 디바이스(1) 제조공정을 나타내는 단면도.
도 4는 제 1 실시예의 광학 디바이스(1) 일부의 제조공정을 나타내는 단면도.
도 5는 제 2 실시예의 광학장치(200) 구조를 나타내는 단면도.
도 6은 제 2 실시예의 광학장치(200) 제조공정 일부를 나타내는 단면도.
도 7은 제 3 실시예의 광학장치(300) 구조를 나타내는 단면도.
도 8은 종래예의 반도체장치 구조를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 광학 디바이스 2 : 개구부
5 : 광학소자 칩 5a : 광학소자 형성면
6 : 투광성부재 10 : 디바이스 기판
12 : 도전부 14 : 실장부
100, 200, 300 : 광학장치 101, 201, 301 : 배선기판
101a : 수용부(오목부) 201a : 수용부(관통공부)
202 : 봉입재 303 : 반도체소자 칩
본 발명은 광학 디바이스 및 광학장치에 관한 것이다. 특히 광을 방사 또는 수광하는 광학소자가 형성된 광학소자 칩을 구비하는 광학 디바이스 및 그 광학 디바이스를 구비하는 광학장치에 관한 것이다.
종래, 광을 방사 또는 수광하는 광학소자를 탑재하는 광학장치가 알려져 있다.
예를 들어, 일특개평 10-135397호 공보에는, 도 8에 나타내는 바와 같이, 표면에 오목부(507)를 구비하는 프린트기판(배선기판)(501)과, 오목부(507) 표면 이외의 프린트기판(501) 표면 상에 형성된 배선금속(502)과, 오목부(507) 표면에 탑재되어, 반도체소자(광학소자) 탑재부가 수지 봉입되어 이루어지는 표면실장형 반도체장치의 수지부(503)와, 외부리드(504)와, 외부리드(504)의 일부이며 프린트기판(501) 표면에 평행으로 형성되는 동시에 배선금속(502)과 접속하는 접합부(505)를 구비하여 이루어지는 반도체장치(광학장치)가 개시되어있다. 이 반도체장치에서는, 표면실장형 반도체장치의 수지부(503)가 프린트기판(501)의 오목부(507)에 수용되므로, 반도체장치의 박형화를 도모할 수 있다고 기재되어있다.
그러나 일특개평 10-135397호 공보에 기재된 반도체장치에서, 표면실장형 반 도체장치의 수지부(503)는 프린트기판(501)의 오목부(507) 표면상에 탑재될 뿐이다. 즉, 표면실장형 반도체장치의 수지부(503) 표면은 노출된다. 때문에 반도체장치의 외부로부터 불필요한 광이 침입해버릴 우려가 있다. 여기서 불필요한 광이란, 이 반도체장치가 수광하지 말아야 할 광, 또는 이 반도체장치가 방사하지 말아야 할 광을 의미한다.
반도체소자가 수광소자 등의 광을 수광하는 소자일 경우, 표면실장형 반도체장치의 수지부(503)는 이 불필요한 광을 수광해버린다. 그리고 수광소자가 탑재된 반도체장치에서는, 반도체소자로 수광된 광을 이용하여 화상해석처리 등을 하는 경우가 많다. 때문에 수광된 광이 불필요한 광을 포함하고 있으면, 이 반도체장치는 화상해석 등의 해석을 정확하게 실행할 수 없는 등의 문제점이 생긴다.
반도체소자가 발광소자 등의 광을 방사하는 소자일 경우, 불필요한 광은 반도체소자 등의 표면에서 반사되어, 반도체소자가 방사한 광과 혼합되어 반도체장치의 외부로 출사되어버린다. 그리고 발광소자를 탑재하는 반도체장치에서는, 반도체소자로부터 방사된 광을 데이터기입용 광원 등에 이용하는 경우가 많다. 따라서 반도체소자로부터 방사된 광이 불필요한 광을 포함하고 있으면, 원하는 광을 얻을 수 없어, 데이터를 데이터보존 매체에 정확하게 기입할 수 없는 등의 문제점이 생긴다.
이상으로부터, 이 반도체장치를 화상해석처리 등에 이용하면, 원하는 광을 수광할 수 없으며, 이 반도체장치를 데이터기입용 광원 등에 이용하면, 원하는 광을 방사할 수 없다. 따라서 높은 해석 정밀도 등이 요구되는 비디오카메라, 디지털 카메라, 디지털스틸카메라 등에 이 반도체장치를 내장시킬 수 없다.
또 최근, 비디오카메라, 디지털카메라, 디지털스틸카메라 등의 박형화가 요구되고 있으므로, 비디오카메라, 디지털카메라, 디지털스틸카메라 등에 탑재되는 반도체장치의 박형화도 요구되고 있다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 장치에의 불필요한 광의 침입을 방지할 수 있음과 동시에 장치의 박형화를 도모할 수 있는 광학 디바이스 및 광학장치를 제공하는 데 있다.
본 발명의 광학 디바이스는, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성되는 디바이스 기판과, 상기 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 상기 디바이스 기판으로부터 노출된 단자부를 구비하는 도전부와, 상기 개구부의 제 1 개구를 피복하는 투광성 부재와, 상기 개구부의 제 2 개구를 피복하여 형성되며, 상기 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하며, 상기 단자부는, 상기 디바이스 기판 표면과 실질적으로 동일 면이며, 배선기판에 직접 실장되는 실장부이다.
본 발명의 광학 디바이스에 있어서, 개구부과 표면에 대해 실질적으로 수직으로 이어져 형성된다는 것은, 개구부가 수학적으로 엄밀한 의미에서 수직으로 이어져 형성되는 것만이 아닌, 수학적으로 엄밀한 의미에서의 수직 방향에서 약간 어긋난 방향도 포함된다.
또 본 발명의 광학 디바이스에 있어서 투광성부재의 투광성이란, 광을 70% 이상 투과시킨다는 뜻이며, 바람직하게는 80% 이상의 광을 투과시킨다는 뜻이고, 더 바람직하게는 90% 이상의 광을 투과시킨다는 뜻이다.
또한 본 발명의 광학 디바이스에 있어서 광학소자란, CCD(charge-coupled device) 등의 고체촬상소자, CMOS(complementary metal oxide semiconductor), 복수의 수광소자가 이산적으로 배치된 것, 발광소자 등을 들 수 있다. 그리고 광학소자가 고체촬상소자일 경우에, 광학 디바이스는 고체촬상 디바이스이다. 또 광학소자가 수광소자 또는 발광소자일 경우에, 광학 디바이스는 수광 디바이스 또는 발광 디바이스이다.
또 본 발명의 광학 디바이스에 있어서 단자부가 디바이스 기판 표면과 실질적으로 동일 면이라는 것은, 단자부와 디바이스 기판 표면이 엄밀하게 동일 면임을 의미하는 것만이 아닌, 단자부가 디바이스 기판 표면으로부터 10㎛ 정도 돌출되어 형성돼도 되며, 단자부가 디바이스 기판 표면으로부터 10㎛ 정도 내부에 형성돼도 된다.
또한 본 발명의 광학 디바이스에 있어서 실장부가 배선기판에 직접 실장된다란, 문자 그대로 엄격한 뜻만이 아닌, 광학 디바이스를 배선 기판의 표면에 고정시키기 위한 것에만 사용하는 땜 등의 도전성 접착제 등을 개재하고, 실장부가 배선기판에 실장되는 것도 의미한다. 즉, 광학 디바이스를 배선기판의 표면에 고정시키기 위해 필요한 접착제의 양보다 많은 양의 접착제가 실장부에 도포되지 않음을 의미한다.
또 본 발명의 광학 디바이스에서는, 광학소자로부터 방사된 광이, 판형 부재의 개구부를 통과한 후, 투광성 부재를 투과하여 광학 디바이스의 외부로 방사된다. 또한 본 발명의 광학 디바이스에서 수광되는 광은, 투광성 부재를 투과하여 광학 디바이스의 내부로 입사된 후, 판형 부재의 개구부를 통과하여 광학 디바이스에서 수광된다.
그리고 본 발명의 광학 디바이스에서는, 상기 광학소자와 상기 도전부의 전기적 접속부가, 봉입재로 봉입되는 것이 바람직하다.
본 발명의 제 1 광학장치는, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성된 디바이스 기판과, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되는 동시에 광을 방사 또는 수광하는 광학소자가 이 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와, 상기 광학 디바이스를 실장하는 배선기판을 구비하며, 상기 광학소자 칩은, 상기 배선기판이 구비하는 수용부에 수용된다.
본 발명의 제 2 광학장치는, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성된 디바이스 기판과, 이 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 이 디바이스 기판으로부터 노출된 단자부를 구비하는 도전부와, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되며, 이 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와, 상기 광학 디바이스가 실장되며, 적어도 상기 광학소자 칩이 수용되는 수용부를 구비하는 배선기판을 구비하며, 최대 두께가, 상기 광학 디바이스의 최대 두께와 상기 수용부가 형성되지 않은 부분의 상기 배선기판의 최대 두께와의 합보다 작다.
제 2 광학장치에 있어서 광학장치의 두께란, 광학 디바이스가 배선기판에 실장된 상태에서의 배선기판의 이면과 투광성부재 표면 사이의 거리를 의미한다. 또 광학 디바이스의 두께란, 광학소자 칩의 이면과 투광성 부재 표면과의 거리를 의미한다. 또한 수용부가 형성되지 않은 부분의 배선기판 두께란, 배선기판의 이면과 배선기판 표면과의 거리, 즉 배선기판의 두께를 의미한다. 그리고 디바이스 기판, 투광성 부재, 광학소자 칩 및 배선기판 등이 각각 동일 두께를 갖지 않는 경우도 있으므로, 최대 두께로 한다. 즉, 광학소자 칩이 배선기판의 수용부에 수용되므로, 본 발명 광학장치의 최대 두께는, 광학 디바이스의 최대 두께와 배선기판의 최대 두께의 합보다 작은 값을 나타낸다.
본 발명의 제 3 광학장치는, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성된 디바이스 기판과, 이 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 이 디바이스 기판으로부터 노출된 단자부를 구비하는 도전부와, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되며, 이 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와, 상기 광학 디바이스가 실장되며, 적어도 상기 광학소자 칩이 수용되는 수용부를 구비하는 배선기판을 구비하며, 상기 수용부에는, 상기 광 학소자 칩에의 광 침입을 저지하는 광 저지부재가 구성된다. 그리고 상기 광 저지부재는, 상기 배선기판의 일부라도 되며, 상기 수용부를 봉입하는 봉입재라도 된다. 여기서 광 저지부재에 의해 광학장치에의 침입이 저지되는 광은, 이 광학장치가 수광하지 말아야 할 광, 또는 이 광학장치가 방사하지 말아야 할 광이다. 이하, 이 광을 불필요한 광이라 한다.
본 발명의 제 1, 제 2 및 제 3 광학장치에서, 실질적으로란 어구의 의미와, 실장부가 배선기판에 직접 실장된다는 어구의 의미는 상술한 대로다.
또 본 발명의 제 1, 제 2 및 제 3 광학장치에 있어서 광학소자는 상술한 대로다. 그리고 광학소자가 고체촬상소자일 경우에, 광학장치는 고체촬상장치이다. 또한 수광소자 또는 발광소자일 경우에, 광학장치는 DVD, CD, MD 등을 구비하는 시스템에 이용되는 광 픽업이다.
또 본 발명의 제 1, 제 2 및 제 3 광학장치에 있어서, 수용부는 광학소자 칩보다 큰 것이 바람직하다.
또한 본 발명의 제 1, 제 2 및 제 3 광학장치에 있어서, 상기 광학소자와 상기 도전부의 전기적 접속부는 봉입재로 봉입되는 것이 바람직하다. 여기서 말하는 광학소자와 도전부의 전기적 접속부의 뜻은 상술한 대로다.
또 본 발명의 제 1, 제 2 및 제 3 광학장치의 바람직한 실시예에 있어서, 상기 수용부는 상기 배선기판의 표면에 형성된 오목부이다. 이 경우, 제 3 광학장치의 광 저지부재는 배선기판의 일부이다. 또 이 오목부로 이루어지는 수용부가 수용부 봉입재로 봉입된다면, 광 저지부재는 배선기판의 일부와 이 수용부 봉입재이다. 그리고 이 경우, 상기 수용부에는, 추가로 DSP(digital signal processor) 등의 반도체소자 칩이 수용되는 것이 바람직하다. 본 발명의 제 1, 제 2 및 제 3 광학장치의 또 다른 바람직한 실시예에서, 상기 수용부는, 상기 배선기판의 표면에 대해 실질적으로 수직으로 형성된 관통공부이다. 그리고 이 경우, 상기 관통공부는, 관통공부 봉입재로 봉입되는 것이 바람직하며, 제 3 광학장치의 광 저지부재는 이 관통공부 봉입재이다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(실시예)
이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다. 또 본 발명은 이하에 나타내는 실시예에 한정되지 않는다.
(제 1 실시예)
제 1 실시예에서는, 도 1, 2, 3 및 4를 이용하여 광학 디바이스(1)의 구조, 광학장치(100)의 구조, 광학 디바이스(1)의 제조방법 및 광학장치(100)의 제조방법을 나타낸다. 여기서 도 1은 광학 디바이스(1)의 구조를 나타내는 도이며, 도 2는 광학장치(100)의 구조를 나타내는 단면도이고, 도 3은 광학 디바이스(1)의 제조공정을 나타내는 단면도이며, 도 4는 광학 디바이스(1)의 제조공정 일부를 나타내는 단면도이다. 또 도 1의 (b)는 광학 디바이스(1)의 이면도이며, 도 1의 (a)는 도 1의 (b)에서의 IA-IA선 단면도이다.
-광학 디바이스(1)의 구조와 광학장치(100)의 구조-
우선 광학 디바이스(1)의 구조를 나타낸다.
본 실시예의 광학 디바이스(1)는, 도 1에 나타내는 바와 같이, 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부(2)가 형성된 디바이스 기판(10)과, 개구부(2)의 제 1 개구를 피복하는 투광성 부재(6)와, 개구부(2)의 제 2 개구를 피복하여 형성된 광학소자 칩(5)을 구비한다. 그리고 광학소자 칩(5)은, 광학소자가 형성된 면(이하, "광학소자 형성면"이라 함)(5a)을 가지며, 이 광학소자 형성면(5a)이 투광성부재(6)와 대향하도록 광학소자 칩(5)이 배치된다. 또 광학 디바이스(1)는 광학소자와 전기적으로 접속되는 도전부(12)를 구비한다. 또한 광학소자 칩(5)과 개구부(2) 주변부 사이의 틈새는 제 1 실링수지(봉입재)(7)로 봉입되며, 또 투광성 부재(6)와 개구부(2) 주변부 사이의 틈새는 제 2 실링수지(15)로 봉입된다.
디바이스기판(10)은, 에폭시수지 등의 가소성수지 또는 세라믹 등으로 이루어진다. 또 디바이스 기판(10)에는, 광학 디바이스(1)의 X·Y방향 중심위치를 정하는 기준이 될 2 개의 위치결정용 구멍(10a, 10a)이 형성되며, 후술하는 광학 디바이스(1) 제조공정에서의 광학소자 칩(5) 탑재 시 기준위치나, 광학장치에 대해 렌즈 등의 광학계를 수납한 거울통을 장착할 때에 그 거울통의 장착위치 기준으로 이용된다. 여기서 이 위치결정용 구멍(10a)이 2 개소 이상 있으면 광학 디바이스(1)의 중심위치를 알 수 있으므로, 위치결정용 구멍(10a)은 2 개소 이상 있는 것이 바람직하다.
투광성 부재(6)는, 광을 70% 이상 투과시키는 부재, 바람직하게는 80% 이상의 광을 투과시키는 부재, 더 바람직하게는 90% 이상의 광을 투과시키는 부재로 이 루어진다. 예를 들어 유리, 투명플라스틱 등이다.
광학소자 칩(5)에는, CCD 등의 고체촬상소자, 복수의 수광소자가 이산적으로 배치된 것, 및 발광소자 중 어느 하나의 광학소자가 형성된다. 그리고 광학소자 형성면(5a)은 투광성 부재(6)와 대향된다. 때문에 광학소자가 광을 방사하는 소자라면, 그 광학소자로부터 방사된 광은 디바이스 기판(10)의 개구부(2)를 통과하고 투광성 부재(6)를 투과하여 광학 디바이스(1)의 외부로 출사된다. 또 광학소자가 광을 수광하는 소자라면, 광학소자에서 수광되는 광은 투광성 부재(6)를 투과함으로써 광학 디바이스(1)로 입사되어, 디바이스 기판(10)의 개구부(2)를 통과하여 광학소자에서 수광된다.
또 이 광학소자 형성면(5a)의 외주부에는 전극패드(5b)가 전기적으로 접속되며, 전극패드(5b)의 표면에는 범프(돌기전극)(8)가 전기적으로 접속된다.
도전부(12)는, 디바이스 기판(10)에 매입된 매입부와, 매입부로부터 연장되어 디바이스 기판(10)으로부터 노출된 단자부로 구성된다. 매입부는, 디바이스 기판(10)의 표면과 거의 평행으로 이어져 형성되는 도전줄기부와, 도전줄기부로부터 광학소자 칩(5)에 가까워지는 방향(제 2 개구에 가까워지는 방향)으로 이어져 형성되는 도전분기부로 구성된다. 도전분기부는 내측 도전분기부(12a)와, 외측 도전분기부(12b)로 구성되며, 이 순으로 개구부(2)에서 멀어지는 위치에 형성된다. 내측 도전분기부(12a)의 한쪽 끝 및 외측 도전분기부(12b)의 한쪽 끝은 상술한 바와 같이 도전줄기부와 일체로 형성되며, 내측 도전분기부(12a)의 다른 쪽 끝에는 범프(8)가 전기적으로 접속된다.
그리고 외측 도전분기부(12b)의 다른 쪽 끝은 디바이스 기판(10)으로부터 노출된다. 즉, 외측 도전분기부(12b)의 다른 쪽 끝이, 도전부(12)의 단자부이며, 후술하는 배선기판(101)에 직접 실장되는 실장부(14)이다. 이와 같이 광학 디바이스(1)는 실장부(14)를 구비하므로, 광학 디바이스(1)를 후술하는 배선기판(101)에 실장하면, 광학장치(100)의 두께를 비교적 얇게 할 수 있다.
또 상술한 바와 같이, 제 1 실링 수지(7)에 의해 광학소자 칩(5)과 개구부(2) 주변부 사이의 틈새는 봉입되며, 이로써 광학소자와 도전부(12)의 전기적 접속부가 봉입된다. 또한 제 2 실링 수지(15)에 의해 투광성부재와 개구부(2) 주변부 사이의 틈새는 봉입된다. 이상으로부터, 광학 디바이스(1) 내로 불필요한 광이 침입해버릴 우려는 매우 낮다. 또 제 1 실링 수지(7)에 의해 광학소자 칩(5)은 디바이스 기판(10)에 고정되며, 제 2 실링 수지(15)에 의해 투광성 부재(6)는 디바이스 기판(10)에 고정된다.
다음에 광학장치(100)의 구조를 나타낸다.
본 실시예의 광학장치(100)는 도 2에 나타내는 바와 같이, 상술한 광학 디바이스(1)와, 표면에 오목부로 이루어지는 수용부(101a)가 형성된 배선기판(101)을 구비하여 이루어진다. 그리고 이 수용부(101a)에는 광학소자 칩(5) 등이 수용된다. 또 광학 디바이스(1)의 실장부(14)가 배선기판(101)의 표면에 직접 실장된다. 구체적으로는, 도전성 접합부재(61)를 개재하고 실장부(14)와 배선기판(101)이 전기적으로 접속된다. 이 때, 도전성 접합부재(61)의 양은, 실장부(14)와 배선기판(101)을 전기적으로 접속하기 위해 필요최소한의 양인 것이 바람직하다.
최근, 비디오카메라, 디지털카메라, 디지털스틸카메라 등의 박형화가 요구됨에 따라, 이들에 내장되는 광학 디바이스나 광학장치의 박형화가 요구되고 있다. 일반적으로 비디오카메라, 디지털카메라, 디지털스틸카메라 등에는, 땜볼이 실장부에 전기적으로 접속된 광학 디바이스(이하, "종래의 광학 디바이스"라 함.)를 거의 평판형의 배선기판에 실장시켜 이루어지는 광학장치(이하, "종래의 광학장치"라 함.)가 내장된다. 그러나 이 종래의 광학장치는, 땜볼의 지름만큼 여분의 높이를 갖게 돼버린다. 또 땜볼을 형성하는 1 가지 이유는 광학소자 칩을 배선기판 표면에서 분리 형성하기 위함이므로, 땜볼의 지름을 작게 할 수도 없다. 따라서 종래의 광학장치에서는, 최대 두께가 종래 광학 디바이스의 최대 두께와 배선기판 최대 두께의 합보다 크다. 때문에 종래의 광학장치를 박형으로 하기는 어렵다.
한편 본 실시예의 광학 디바이스(1)는 상술한 바와 같이, 배선기판(101)에 직접 실장되는 실장부(14)를 구비한다. 즉, 광학 디바이스(1)의 외측 도전분기부(12b)의 다른 쪽 끝에는 땜볼이 형성되지 않는다. 따라서 광학 디바이스(1)를 이용하면, 종래의 광학장치에 비해, 땜볼 지름만큼의 여분의 높이를 갖지 않는 광학장치를 제조할 수 있다. 이로써 광학 디바이스(1)는 광학장치의 박형화를 도모할 수 있다.
또 이 광학 디바이스(1)를 실장하는 배선기판(101)은 수용부(101a)를 구비하며, 수용부(101a)에는 광학소자 칩(5) 등이 수용된다. 따라서 광학장치(100)의 최대 두께는, 광학 디바이스(1)의 최대 두께와 배선기판 최대 두께의 합보다 작다. 이상으로부터 광학장치(100)는, 종래의 광학장치에 비해 박형화를 도모할 수 있다. 구체적으로는, 광학장치(100)의 두께를 0.2㎜ 이상 0.8㎜ 이하라는 범위 내로 할 수 있다. 이상으로부터, 비디오카메라 등에 이 광학 디바이스(1) 및 광학장치(100)를 내장시키면, 이 비디오카메라 등을 박형으로 할 수 있다.
또한 본 실시예의 광학 디바이스(1)에서는, 상술한 바와 같이, 불필요한 광의 침입을 저지할 수 있다. 따라서 광학소자가 광을 수광하는 소자라면, 그 광학소자에서 수광된 광을 이용하여 화상처리 등의 해석을 정확하게 행할 수 있다. 또 광학 디바이스(1)에 침입해버린 불필요한 광이 광학소자의 표면 등에서 반사되어 광학 디바이스(1)의 외부로 방사돼버리는 일은 없으므로, 광학소자가 광을 방사하는 소자라면, 원하는 광만을 광학 디바이스(1) 외부로 방사할 수 있다. 따라서 본 실시예의 광학 디바이스(1)는, 일특개평 10-135397호 공보에 기재된 반도체소자를 탑재시켜 이루어지는 반도체 디바이스에 비해, 우수한 화상처리 정밀도를 나타내거나, 원하는 특성을 나타내는 광을 방사할 수 있다.
또 본 실시예의 광학장치(100)에서는, 수용부(101a) 주위의 배선기판이 광 저지부재로서 작용한다. 이로써 본 실시예의 광학장치(100)는, 일특개평 10-135397호 공보에 기재된 반도체장치에 비해, 우수한 화상처리 정밀도 등을 나타내거나, 원하는 특성을 나타내는 광을 방사할 수 있다.
그리고 이 광학 디바이스(1)를 실장하는 배선기판(101)은 수용부(101a)를 구비하므로, 종래의 광학장치와 마찬가지로, 광학소자 칩(5)을 배선기판(101)의 표면으로부터 분리 형성할 수 있다.
-광학 디바이스(1)의 제조공정-
우선 도 3의 (a)에 나타내는 공정에서, 배선패턴이 형성된 리드프레임(52)을 봉입테이프(20) 위에 탑재시킨다. 이 때, 리드프레임(52)의 대부분은, 그 하부에 하프에칭 또는 가압처리로 이루어지는 오목부가 형성되며, 내측 도전분기부(12a) 및 외측 도전분기부(12b)로 될 부분만이 오목부의 저면으로부터 하방으로 돌출된 구조이다. 이로써 봉입테이프(20)에 리드프레임(52)이 탑재되어 이루어지는 리드프레임재가 형성된다. 그리고 이 리드프레임(52)이, 상술한 도전부(12)가 된다.
다음에, 도 3의 (b)에 나타내는 공정에서 몰딩공정을 실시한다. 이 공정이 상세를 도 4의 (a) 및 (b)에 나타낸다. 이 공정에서는, 우선 상술한 리드프레임재를 몰딩금형(30)에 장착시킨다. 이 때, 몰딩금형(30)은, 도 4의 (a)에서는 일체로서 기재되지만, 거의 평판으로 이루어지는 하측 금형과, 하측 금형을 피복하는 상측 금형으로 구성된다. 그리고 상측 금형은, 1 개의 표면에 형성된 2 개의 다이캐비티(30a, 30a)와, 각 다이캐비티(30a) 사이를 가르는 구획부(30b)와, 각 다이캐비티(30a) 내에 각각 설치된 핀 부재(30c, 30c)를 구비하여 이루어진다. 여기서 구획부(30b)는 개구부(2)로 될 부분이며, 핀 부재(30c, 30c)는 각각 위치결정용 구멍(10a, 10a)이 될 부분이다. 그리고 리드프레임(52)을 위로 하여 상술한 리드프레임재를 하측 금형의 표면에 설치하며, 다이캐비티(30a)가 형성된 면을 하방으로 향하게 하고 또 리드프레임재를 피복하도록 상측 금형을 설치한다. 다음으로, 도 4의 (b)에 나타내는 바와 같이, 에폭시수지 등의 가소성 수지를 몰딩금형(30)의다이캐비티(30a)에 충전시킨다. 이 때, 가소성수지는 구획부(30b)와 핀 부재(30c, 30c)에는 충전되지 않는다. 그 후, 가소성수지가 고착되면 몰딩금형을 꺼내고, 리드프레 임재로부터 봉입테이프(20)를 벗긴다. 이로써 리드프레임(52)이 매입되어 이루어지는 성형체(50)가 형성된다. 이 때, 내측 도전분기부(12a)의 일부 및 외측 도전분기부(12b)의 일부는 노출되며, 외측 도전분기부(12b)의 노출된 부분이 실장부(14)이다. 또 내측 도전분기부(12a)의 노출된 부분에는, 후술하는 도 3의 (d)에 나타내는 공정에서 범프(8) 등이 형성된다.
이어서 도 3의 (c)에 나타내는 공정에서 성형체(50)를 상하 반전시켜 설치한다.
그리고 도시하지 않지만, 성형체(50)의 서로 인접하는 광학 디바이스 형성영역간의 경계부분을 절단부 중앙부분에서 블레이드로 절단하여, 성형체(50)를 개개의 광학 디바이스로 분할시킨다. 이로써 배선(12)이 매입되어 이루어지는 디바이스 기판(10)이 형성된다.
그 후, 도 3의 (d)에 나타내는 공정에서, 광학소자 칩(5)의 광학소자 형성면(5a)을 아래쪽으로 향하게 하여, 실장부(14)가 존재하는 면 쪽의 개구(제 2 개구)를 피복하도록 광학소자 칩(5)을 탑재시킨다. 이 때, 내측 도전분기부(12a)의 노출된 부분(내측 도전분기부(12a)의 다른 쪽 끝) 위에 범프(8)를 형성하고, 범프(8) 위에 광학소자 칩(5)의 전극패드(5b)를 형성하여 범프(8)와 전극패드(5b)를 플립칩 접속시킨다. 또 광학소자 칩(5)을 설치할 때, 디바이스 기판(10)에 형성된 위치결정용 구멍(10a)을 기준으로 하여 광학소자 칩(5)의 위치를 결정하면, 디바이스 기판(10)에 대하여, 즉 광학 디바이스(1)에 대해 광학소자 칩(5)을 원하는 방향으로 설치할 수 있다.
그리고 도 3의 (e)에 나타내는 공정에서, 제 1 실링수지(7)를 이용하여 내측 도전분기부(12a), 범프(8) 및 전극패드(5b)를 봉입한다. 이로써 광학소자와 도전부(12)의 전기적 접속부가 봉입된다. 즉, 제 1 실링수지(7)에 의해 광학소자 칩(5)과 개구부(2) 주변부 사이의 틈새가 봉입된다.
다음에, 도 3의 (f)에 나타내는 공정에서, 도 3의 (e)에 나타내는 공정에서 형성된 성형체를 상하 반전시켜 배치하고, 개구부(2)의 피복되지 않은 쪽 개구(제 1 개구)를 피복하여 투광성 부재(6)를 탑재시킨다. 그리고 제 2 실링수지(15)를 이용하여, 투광성 부재(6)와 개구부(2) 주변부 사이의 틈새를 봉입한다. 이상으로써, 광학 디바이스(1)가 제조된다.
그 후, 도시하지 않지만, 오목부로 이루어지는 수용부(101a)를 구비하는 배선기판(101 에 광학 디바이스(1)를 실장시킨다. 이 때, 광학 디바이스(1)의 발광소자 칩(5) 등을 수용부(101a)에 수용시키는 동시에, 땜 등의 도전성 접합부재(61)를 이용하여 실장부(14)와 배선기판(101)을 전기적으로 접속시킨다. 이상으로써 광학장치(100)가 제조된다.
그리고 광학 디바이스(1)는 땜볼을 구비하지 않으므로, 종래의 광학 디바이스에 비해, 광학 디바이스(1)의 제조원가를 낮게 억제할 수 있는 동시에 광학 디바이스(1)의 제조시간을 단축할 수 있다. 마찬가지로, 종래의 광학장치에 비해, 광학장치(100)의 제조원가를 낮게 억제할 수 있는 동시에 광학장치(100)의 제조시간을 단축할 수 있다.
(제 2 실시예)
제 2 실시예에서는, 도 5 및 도 6을 이용하여, 광학장치(200)의 구조와 제조방법을 나타낸다. 여기서 도 5는 광학장치(200)의 구조를 나타내는 단면도이며, 도 6은 광학장치의 제조공정을 나타내는 단면도이고, 이들 단면도는 도 1의 (b)의 IA-IA선에서의 단면도이다.
본 실시예의 광학 디바이스는 상기 제 1 실시예의 광학 디바이스(1)와 거의 동일하다. 따라서 여기서는 광학 디바이스의 구조 및 그 제조방법의 설명을 생략한다.
-광학장치(200)의 구조-
본 실시예의 광학장치(200)는, 도 5에 나타내는 바와 같이, 상기 제 1 실시예의 광학 디바이스와, 관통공부로 이루어지는 수용부(201a)(도 6의 (a)에 도시)가 형성되는 배선기판(201)을 구비하여 이루어진다. 그리고 이 수용부(201a)에는 광학소자 칩(5) 등이 수용되는 동시에, 봉입재(관통공부 봉입재)(202)로 봉입된다. 이와 같이 봉입재(202)를 이용하여 수용부(201a)를 봉입함으로써, 광학소자 칩(5)은 수용부(201a) 내에 고정되며, 또 불필요한 광이 수용부(201a)를 통과하여 광학장치(200) 내로 침입해버리는 일은 없다. 즉, 본 실시예에서는, 봉입재(202)가 광 저지부재이다. 또 광학장치(200)에서는 상기 제 1 실시예의 광학장치(100)와 마찬가지로, 도전성 접합부재(61)를 개재하고 실장부(14)와 배선기판(201)이 전기적으로 접속된다.
-광학장치(200)의 제조공정-
우선 도 6의 (a)에 나타내는 공정에서, 관통공부로 이루어지는 수용부(201a) 를 구비하여 이루어지는 배선기판(201)에, 상기 제 1 실시예에 기재된 제조공정에 따라 제조된 광학 디바이스(1)를 실장시킨다. 이 때, 수용부(201a)에 광학소자 칩(5) 등을 수용시킨다. 또 도전성 접합부재(61)를 이용하여, 광학 디바이스(1)의 실장부(14)와 배선기판(201)을 전기적으로 접속한다. 그리고 실장부(14)에는, 광학 디바이스(1)를 배선기판(201) 상에 실장시키기 위해 필요한 양의 도전성 접합부재(61)를 도포한다.
또 도 6의 (b)에 나타내는 공정에서, 관통공부로 이루어지는 수용부(201a)를 봉입한다. 이 때, 수용부(201a)를 위로 향하게 하고, 노즐(75)로부터 공급되는 봉입재(202)를 이용하여 수용부(201a)를 봉입한다. 이로써 본 실시예의 광학장치(200)를 제조할 수 있다.
본 실시예의 광학장치(200)와 상기 제 1 실시예의 광학장치(100)는, 배선기판의 수용부 형상이 다를 뿐이다. 상기 제 1 실시예에서는, 두께가 광학소자 칩(5)보다 두꺼운 수용부(101a)를 배선기판(101)에 형성해야만 한다. 한편, 배선기판(201)에서는 표면에 관통공부를 형성함으로써 수용부(201a)를 형성할 수 있으므로, 배선기판(201)이 광학소자 칩(5)보다 두꺼워도 되며, 광학소자 칩(5)이 배선기판(201)보다 두꺼워도 된다. 이상으로써, 광학장치(200)는 광학장치(100)에 비해 쉽게 설계할 수 있다.
(제 3 실시예)
제 3 실시예에서는, 도 7을 이용하여, 광학장치(300)의 구조와 제조방법을 나타낸다. 여기서 도 7은 광학장치(300)의 구조를 나타내는 단면도이며, 이 단면도 는 도 1의 (b)의 IA-IA선에서의 단면도이다.
본 실시예의 광학 디바이스는 상기 제 1 실시예의 광학 디바이스(1)와 거의 동일하다. 따라서 여기서는 광학 디바이스의 구조 및 그 제조방법의 설명을 생략한다.
-광학장치(300)의 구조-
본 실시예의 광학장치(300)는, 도 7에 나타내는 바와 같이, 상기 제 1 실시예의 광학 디바이스와, 오목부로 구성되는 수용부(도시 생략)가 형성되는 배선기판(301)을 구비한다. 그리고 이 수용부에는 광학소자 칩(5)과 DSP등의 반도체소자 칩(303)이 수용되며, 봉입재(수용부 봉입재)(202)로 봉입된다. 여기서 수용부의 표면에는 복수 개소의 배선(302, 302, ...)이 형성되며, 반도체소자 칩(303)의 표면에는 복수 개소의 배선(303a, ...)이 형성된다. 또 수용부의 각 배선(302)과 반도체소자 칩(303)의 각 배선(303a)은, 각각 와이어본딩이나 플립칩 접속 등에 의해 전기적으로 접속된다. 그리고 광학소자 칩(5)이 수용부에 수용되는 동시에 봉입재(202)에 의해 봉입됨으로써, 불필요한 광이 광학장치(300) 내에 침입해버리는 일은 거의 없다. 즉, 본 실시예에서는, 수용부 주위의 배선기판과 봉입재(202)가 광 저지부재이다. 또 광학장치(300)에서는 상기 제 1 실시예의 광학장치(100)와 마찬가지로, 도전성 접합부재(61)를 개재하고 실장부(14)와 배선기판(301)이 전기적으로 접속된다.
-광학장치(300)의 제조공정-
도시하지 않지만, 우선 관통공부로 이루어지는 수용부를 구비하여 이루어지 는 배선기판(301)에, 반도체소자 칩(303)을 실장시킨다. 이 때, 반도체소자 칩(303)의 각 배선(303a)과 수용부의 각 배선(302)을 각각 전기적으로 접속시켜, 반도체소자 칩(303)을 수용부에 수용시킨다.
다음에, 봉입재(202)를 이용하여 수용부를 봉입한다. 이로써 수용부 내에 반도체소자 칩(303)이 고정된다.
이어서 상기 제 1 실시예에 기재한 방법에 따라 제조된 광학 디바이스를 배선기판(301) 상에 실장시킨다. 이 때, 필요최소량의 도전성 접합부재(61)를 실장부(14)에 도포하는 동시에, 수용부를 봉입한 봉입재(202)의 표면상에 광학소자 칩(5)을 탑재시켜 광학 디바이스를 배선기판(301)에 실장시킨다. 이로써, 광학소자 칩(5)은 수용부에 수용되며, 본 실시예의 광학장치(300)를 제조할 수 있다.
본 실시예의 광학장치(300)는 반도체소자 칩(303)으로서 DSP를 내장하므로, 상기 제 1 실시예 및 제 2 실시예의 광학장치(100, 200)에 비해 고속으로 화상처리 등을 실행할 수 있다.
(그 밖의 실시예)
본 발명은 상기 제 1 실시예, 제 2 실시예 및 제 3 실시예에 대하여, 다음과 같은 구성으로 해도 된다.
디바이스 기판(10)에 형성된 위치결정용 구멍(10a) 대신에, 디바이스 기판(10)의 외주부에 위치결정용 단차부를 형성해도 된다. 이 위치결정용 단차부는 위치결정용 구멍(10a)과 거의 동일 기능을 발휘한다.
또 광학 디바이스(1)의 제조공정에서는, 도 3의 (e)에 나타낸 광학소자 칩 (5)을 디바이스 기판(10)에 장착시킨 후에 개개의 광학 디바이스로 분할시켜도 되며, 도 3의 (f)에 나타낸 투광성 부재(6)를 디바이스 기판(10)에 장착시킨 후에 개개의 디바이스로 분할시켜도 된다.
또한 디바이스기판(10)과 배선기판(101) 사이의 틈새에도 실링 수지가 도포되는 것이 바람직하다. 이 틈새에도 실링 수지가 도포되면, 광학장치(100) 내로의 불필요한 광의 침입을 완전히 저지할 수 있으므로 바람직하다.
또 광학 디바이스(1) 제조공정의 몰딩공정은, 리드프레임(52)을 봉입테이프(21) 위에 탑재시킨 상태로 실시하지만, 반드시 봉입테이프(21)를 이용할 필요는 없다. 단, 봉입테이프(21)를 사용할 경우에는, 상측 금형과 하측 금형으로 리드프레임(52)의 상하면을 클램핑할 수 있으므로, 금형 면과 리드프레임 상하면이 밀착된 상태를 안정적으로 얻을 수 있다. 즉, 금형 면과 리드프레임 상하면을 밀착시켜 가소성 수지를 충전시킬 수 있다. 그 결과, 성형에 의한 수지 버의 발생이 효과적으로 억제됨과 동시에, 실장부(14)가 디바이스기판(10)에 노출되어 이루어지는 구조가 얻어지므로, 광학 디바이스(1)를 배선기판(101)에 장착시키는 경우의 땜접합이 용이해지는 등, 실장의 용이화, 신속화를 도모할 수 있다.
본 발명은 상기 제 3 실시예에 대하여 다음과 같은 구성으로 해도 된다.
반도체소자 칩(303)은 실장되어 수용부 내에 설치되어도 되며, 실장되는 일없이 그대로 수용부 내에 설치되어도 된다. 또 반도체소자 칩(303)은 전원 IC나 주변부품이라도 된다.
이상 설명한 바와 같이, 본 발명의 광학 디바이스를 배선기판에 실장하면, 제조된 광학장치에의 불필요한 광 침입을 방지할 수 있음과 동시에 그 장치를 박형화 할 수 있다. 따라서 본 발명의 광학 디바이스는, 광학장치에의 불필요한 광 침입을 방지할 수 있음과 동시에 광학장치를 박형화 할 수 있다.
또 본 발명의 광학장치는, 그 장치에의 불필요한 광의 침입을 방지할 수 있음과 동시에 장치를 박형화 할 수 있다.
그리고 본 발명은, 광을 방사 또는 수광하는 광학소자가 형성된 광학소자 칩을 구비하는 광학 디바이스 및 그 광학 디바이스를 구비하는 광학장치 등에 유용하다.

Claims (13)

  1. 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성되는 디바이스 기판과,
    상기 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 상기 디바이스 기판으로부터 노출되는 단자부를 구비하는 도전부와,
    상기 개구부의 제 1 개구를 피복하는 투광성 부재와,
    상기 개구부의 제 2 개구를 피복하여 형성되며, 상기 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하며,
    상기 단자부는, 상기 디바이스 기판 표면과 실질적으로 동일 면이며, 배선기판에 직접 실장되는 실장부인 광학 디바이스.
  2. 제 1 항에 있어서,
    상기 광학소자와 상기 도전부의 전기적 접속부는 봉입재에 의해 봉입 되는, 광학 디바이스.
  3. 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성되는 디바이스 기판과, 이 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 이 디바이스 기판으로부터 노출되는 단자부를 구비하는 도전부와, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되며, 이 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와,
    상기 광학 디바이스를 실장하는 배선기판을 구비하며,
    상기 광학소자 칩은, 상기 배선기판이 구비하는 수용부에 수용되는 광학장치.
  4. 제 3 항에 있어서,
    상기 도전부의 상기 단자부는, 상기 디바이스 기판의 표면과 거의 동일 면이며, 상기 배선기판에 직접 실장되는 실장부인, 광학장치.
  5. 제 3 항에 있어서,
    상기 광학소자와 상기 도전부의 전기적 접속부는, 봉입재에 의해 봉입되는, 광학장치.
  6. 제 3 항에 있어서,
    상기 수용부는, 상기 배선기판의 표면에 형성된 오목부인, 광학장치.
  7. 제 6 항에 있어서,
    상기 수용부에는, 추가로 반도체소자 칩이 수용되는, 광학장치.
  8. 제 3 항에 있어서,
    상기 수용부는, 상기 배선기판의 표면에 대하여 실질적으로 수직으로 형성된 관통공부인, 광학장치.
  9. 제 8 항에 있어서,
    상기 관통공부는, 관통공부 봉입재에 의해 봉입되는, 광학장치.
  10. 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성되는 디바이스 기판과, 이 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 이 디바이스 기판으로부터 노출되는 단자부를 구비하는 도전부와, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되며, 이 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와,
    상기 광학 디바이스가 실장되며, 적어도 상기 광학소자 칩이 수용되는 수용부를 구비하는 배선기판을 구비하며,
    최대 두께가, 상기 광학 디바이스의 최대 두께와 상기 수용부가 형성되지 않은 부분의 상기 배선기판의 최대 두께와의 합보다 작은 광학장치.
  11. 표면에 대해 실질적으로 수직으로 이어져 관통하는 개구부가 형성되는 디바이스 기판과, 이 디바이스 기판 내에 매입되는 매입부와 이 매입부로부터 연장되어 이 디바이스 기판으로부터 노출되는 단자부를 구비하는 도전부와, 이 개구부의 제 1 개구를 피복하는 투광성 부재와, 이 개구부의 제 2 개구를 피복하여 형성되며, 이 도전부와 전기적으로 접속되는 동시에 광을 방사 또는 수광하는 광학소자가 상기 투광성 부재와 대향하는 면에 형성되는 광학소자 칩을 구비하는 광학 디바이스와,
    상기 광학 디바이스가 실장되며, 적어도 상기 광학소자 칩이 수용되는 수용부를 구비하는 배선기판을 구비하며,
    상기 수용부에는, 상기 광학소자 칩에의 광 침입을 저지하는 광 저지부재가 구성되는 광학장치.
  12. 제 11 항에 있어서,
    상기 광 저지부재는, 상기 배선기판의 일부인, 광학장치.
  13. 제 11 항에 있어서,
    상기 광 저지부재는, 상기 수용부를 봉입하는 수용부 봉입재인, 광학장치.
KR1020050102978A 2004-11-22 2005-10-31 광학 디바이스 및 광학장치 KR20060056851A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004337317A JP4196937B2 (ja) 2004-11-22 2004-11-22 光学装置
JPJP-P-2004-0337317 2004-11-22

Publications (1)

Publication Number Publication Date
KR20060056851A true KR20060056851A (ko) 2006-05-25

Family

ID=36461010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102978A KR20060056851A (ko) 2004-11-22 2005-10-31 광학 디바이스 및 광학장치

Country Status (5)

Country Link
US (1) US7302125B2 (ko)
JP (1) JP4196937B2 (ko)
KR (1) KR20060056851A (ko)
CN (1) CN100502019C (ko)
TW (1) TW200618267A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394432B (zh) * 2006-11-27 2013-04-21 Hon Hai Prec Ind Co Ltd 數位相機模組及其組裝方法
TW200904159A (en) * 2007-07-06 2009-01-16 Kye Systems Corp Thin type image capturing module
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
WO2011065485A1 (ja) * 2009-11-26 2011-06-03 京セラ株式会社 配線基板および撮像装置ならびに撮像装置モジュール
US20130128109A1 (en) * 2010-06-28 2013-05-23 Kyocera Corporation Wiring substrate, image pickup device, and image pickup module
JP5982380B2 (ja) * 2011-08-19 2016-08-31 富士フイルム株式会社 撮像素子モジュール及びその製造方法
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11164209A (ja) * 1997-11-25 1999-06-18 Toshiba Corp 固体撮像素子の取付装置
JP4244096B2 (ja) * 2000-04-14 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
JP2002289749A (ja) * 2001-03-28 2002-10-04 Hitachi Metals Ltd 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ
JP2002299592A (ja) * 2001-03-29 2002-10-11 Sony Corp 半導体装置
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP3932279B2 (ja) * 2002-11-13 2007-06-20 株式会社リコー 実装構造、光学センサモジュール及び光学センサモジュール実装構造
JP4160851B2 (ja) * 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
JP3729817B2 (ja) * 2003-04-28 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
CN100502019C (zh) 2009-06-17
JP4196937B2 (ja) 2008-12-17
CN1783503A (zh) 2006-06-07
TW200618267A (en) 2006-06-01
US20060110097A1 (en) 2006-05-25
JP2006147916A (ja) 2006-06-08
US7302125B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
US7436053B2 (en) Optical device and method for fabricating the same
KR100671094B1 (ko) 광학디바이스 및 그 제조방법
KR100459347B1 (ko) 광 반도체 장치 및 이것을 실장한 광 반도체 모듈
US6987312B2 (en) Semiconductor device with sensor and/or actuator surface and method for producing it
US8077248B2 (en) Optical device and production method thereof
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
KR100583509B1 (ko) 광학디바이스 및 그 제조방법
KR20060056851A (ko) 광학 디바이스 및 광학장치
US8659019B2 (en) Semiconductor device
US6693364B2 (en) Optical integrated circuit element package and process for making the same
US20110083322A1 (en) Optical device and method for manufacturing the same
US7242538B2 (en) Optical device
JP2009111334A (ja) 光学デバイスおよびその製造方法、並びに半導体デバイス
WO2023032260A1 (ja) 半導体装置および電子機器
US20240168245A1 (en) Integrated circuit comprising an assembly of an electronic chip, an optical element and a substrate and corresponding manufacturing method
EP0118554A1 (en) OPTICAL DEVICE.

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid