KR20060041022A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060041022A
KR20060041022A KR1020040090375A KR20040090375A KR20060041022A KR 20060041022 A KR20060041022 A KR 20060041022A KR 1020040090375 A KR1020040090375 A KR 1020040090375A KR 20040090375 A KR20040090375 A KR 20040090375A KR 20060041022 A KR20060041022 A KR 20060041022A
Authority
KR
South Korea
Prior art keywords
line
gate
lines
data
inspection
Prior art date
Application number
KR1020040090375A
Other languages
English (en)
Other versions
KR101100883B1 (ko
Inventor
박정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090375A priority Critical patent/KR101100883B1/ko
Priority to JP2005074987A priority patent/JP5014582B2/ja
Priority to TW094138958A priority patent/TWI398712B/zh
Priority to US11/268,877 priority patent/US7626670B2/en
Priority to CN2005101156855A priority patent/CN1773357B/zh
Publication of KR20060041022A publication Critical patent/KR20060041022A/ko
Priority to US12/535,547 priority patent/US7894034B2/en
Application granted granted Critical
Publication of KR101100883B1 publication Critical patent/KR101100883B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 게이트선, 게이트선과 교차하는 복수의 데이터선, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 복수의 스위칭 소자, 스위칭 소자와 각각 연결되어 있는 복수의 화소 전극, 게이트선 또는 데이터선의 끝 부분에 인접하게 적어도 하나 이상의 검사선, 게이트선과 데이터선과 스위칭 소자를 덮으며 게이트선 또는 데이터선의 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍과 각각의 게이트선 또는 데이터선에 대응하여 검사선을 드러내는 복수의 제2 접촉 구멍을 가지는 절연막, 절연막의 상부에 형성되어 있으며 복수의 제1 및 제2 접촉구를 통하여 적어도 하나의 검사선과 복수의 게이트선 또는 복수의 데이터선을 연결되어 있는 복수의 도전막이 공통으로 연결되어 이루어진 보조 검사선을 포함한다.
접촉불량, 검사선, VI, 액정표시장치

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이고,
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이고,
도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 게이트선과 게이트 VI 검사선이 연결되는 연결부인 A 부분을 개략적으로 도시한 배치도이고,
도 7은 도 6의 연결부 구성을 보다 구체적으로 확대하여 도시한 배치도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,
도 9 및 도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜 지스터 표시판에서 연결부의 구조를 도시한 배치도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 특히 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.
최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 EL 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 EL 표시 장치는 스위칭 소자를 포함하는 화소와 게이트선 및 데이터선을 포함하는 표시 신호선이 구비된 하부 표시판, 하부 표시판과 마주하며 색 필터가 구비되어 있는 상부 표시판, 그리고 표시 신호선에 구동 전압을 인가하는 여러 회로 요소를 포함한다.
이러한 평판 표시 장치를 제조하는 과정에서 표시 신호선 등의 단선이 있는 경우 이들을 일정한 검사를 통하여 미리 걸러낸다. 이러한 검사의 종류에는 어레이 테스트(array test), VI(visual inspection) 테스트, 그로스 테스트(gross test) 및 모듈 테스트(module test) 등이 있다.
어레이 테스트는 개별적인 셀(cell)들로 분리되기 전에 일정한 전압을 인가하고 출력 전압의 유무를 통하여 표시 신호선의 단선 여부를 알아보는 시험이며, VI 테스트는 개별적인 셀 들로 분리된 후 일정한 전압을 인가한 후 사람의 눈으로 보면서 표시 신호선의 단선 여부를 알아보는 시험이다. 그로스 테스트는 상부 표시판과 하부 표시판을 결합하고 구동 회로를 실장하기 전 실제 구동 전압과 동일한 전압을 인가하여 화면의 표시 상태를 통하여 화질 및 표시 신호선의 단선 여부를 알아보는 시험이며, 모듈 테스트는 구동 회로를 장착한 후 최종적으로 구동 회로의 적정 동작 여부를 알아보는 시험이다.
이때, 실제 구동 상황과 유사한 상황에서 이루어지는 그로스 테스트와 실제 구동 상황과 동일한 상황에서 이루어지는 모듈 테스트를 제외한 어레이 테스트와 VI 테스트는 표시 신호선을 몇 개의 묶음으로 나누어 시험하는 방법이 일반적으로 사용된다. 이를 위하여 어레이 테스트와 VI 테스트에서는 표시 신호선과 묶음별로 연결되는 검사용 배선을 별도로 두고 이 검사용 배선에 끝 부분이 넓은 패드를 연결하여 이 패드에 신호를 인가한다. 이때, 표시 신호선과 검사용 배선을 연결하기 위해서는 표시 신호선 및 검사용 배선과 다른 층에 위치하는 도전막을 이용하여 표시 신호선과 검사용 배선을 묶음으로 나누어 연결한다.
하지만, 표시 신호선 및 검사용 배선과 도전막 사이에서 접촉 불량 또는 제 조 공정시 식각액에 의한 침식이 빈번하게 발생하며, 이로 인하여 신호선과 배선 이 서로 단선되는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 표시 신호선과 검사용 배선을 연결하는 연결부의 접촉 신뢰도를 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 실시예에서는 표시 신호선과 검사용 배선을 연결하는 다수의 도전막을 공통으로 연결하거나 도전막과 연결되는 검사용 배선의 돌출부를 검사용 배선의 한쪽 방향에만 배치한다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 게이트선, 게이트선과 교차하는 복수의 데이터선, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 복수의 스위칭 소자, 스위칭 소자와 각각 연결되어 있는 복수의 화소 전극, 게이트선 또는 데이터선의 끝 부분에 인접하게 적어도 하나 이상의 검사선, 게이트선과 데이터선과 스위칭 소자를 덮으며 게이트선 또는 데이터선의 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍과 각각의 게이트선 또는 데이터선에 대응하여 검사선을 드러내는 복수의 제2 접촉 구멍을 가지는 절연막, 절연막의 상부에 형성되어 있으며 복수의 제1 및 제2 접촉구를 통하여 적어도 하나의 검사선과 복수의 게이트선 또는 복수의 데이터선을 연결되어 있는 복수의 도전막이 공통으로 연결되어 이루어진 보조 검사선을 포함한다.
게이트선 또는 데이터선의 끝 부분 각각은 확장부를 가지며, 각각의 확장부에 대응하여 검사선은 돌출부를 가지는 제1 및 제2 접촉 구멍은 확장부와 돌출부의 경계선을 드러내는 것이 바람직하다. 이때, 도전막은 제1 및 제2 접촉 구멍을 완전히 덮는 것이 바람직하다.
검사선은 제1 검사선과 제2 검사선으로 이루어지며, 제1 검사선은 복수의 게이트선 중 홀수 번째 게이트선과 대응하는 복수의 도전막을 통하여 홀수 번째 게이트선을 공통으로 연결하며, 제2 검사선은 복수의 게이트선 중 짝수 번째 게이트선과 대응하는 도전막을 통하여 짝수 번째 게이트선을 공통으로 연결하며, 보조 검사선은 홀수 번째 게이트선에 연결된 복수의 도전막을 공통으로 연결하는 제1 보조 검사선과 짝수 번째 게이트선에 연결된 복수의 도전막을 공통으로 연결하는 제2 보조 검사선으로 이루어진다.
제1 검사선과 제2 검사선의 돌출부는 게이트선의 끝 부분을 향하여 동일한 방향으로 돌출될 수 있으며, 게이트선의 끝 부분에 대하여 서로 다른 방향의 변으로부터 돌출될 수 있다.
보조 검사선은 상기 화소 전극과 동일한 층으로 이루어진 것이 바람직하고, 검사선은 게이트선과 동일한 층으로 이루어진 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판부(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm )과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소를 포함한다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 화소 회로(pixel circuit)(Px)를 포함한다.
스위칭 소자(Q)는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 화소 회로에 연결되어 있다. 또한, 스위칭 소자(Q)는 박막 트랜지스터인 것이 바람직하며, 특히 비정질 규소를 포함하는 것이 좋다.
평판 표시 장치의 대표격인 액정 표시 장치의 경우, 도 2에 도시한 바와 같이 하부 표시판(100)과 상부 표시판(200) 및 그 사이의 액정층(3)을 포함한다. 표시 신호선(G1-Gn, D1-Dm)과 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있다. 액정 표시 장치의 화소 회로는 스위칭 소자(Q)에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에 는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.
유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 삼원색, 예를 들면 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 상부 표시판(200)에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
액정 표시 장치의 표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.
다시 도 1을 참조하면, 계조 전압 생성부(800)는 화소의 휘도와 관련된 한 벌 또는 두 벌의 복수 계조 전압을 생성한다. 두 벌이 있는 경우 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 표시판부(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 이러한 게이트 구동부(400)는 실질적으로 시 프트 레지스터로서 일렬로 배열된 복수의 스테이지(stage)를 포함한다.
데이터 구동부(500)는 표시판부(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호 및 입력 영상 신호(R, G, B)를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 표시판부(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 도 2에 도시한 액정 표시 장치 등의 경우, 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)도 포함될 수 있다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(DAT)를 차례로 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환하고 이를 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 데이터선(D1-Dm)에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다.
도 2에 도시한 액정 표시 장치의 경우, 화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리한다. 이에 따라 액정층 (3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 도 2에 도시한 액정 표시 장치의 경우, 특히 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: "행 반전", "점 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: "열 반전", "점 반전")
그러면, 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.
도 3에 도시한 바와 같이, 게이트선(121, G1-Gn, 도 3 참조)과 데이터선(171, D1-Dm, 도 3 참조)이 구비된 액정 표시판 조립체(300)의 위쪽에는 액정 표시 장치를 구동하기 위한 신호 제어부(600) 및 계조 전압 생성부(800) 따위의 회로 요소가 구비되어 있는 인쇄 회로 기판(printed circuit board, PCB)(550)이 위치하고 있다. 액정 표시판 조립체(300)와 PCB(550)은 가요성 회로(flexible printed circuit, FPC) 기판(511, 512)을 통하여 서로 전기적 물리적으로 연결되어 있다.
가장 왼쪽에 위치한 FPC 기판(511)에는 복수의 데이터 전달선(521)과 복수의 구동 신호선(523)이 형성되어 있다. 데이터 전달선(521)은 조립체(300)에 형성된 리드선(321)을 통하여 데이터 구동 IC(540)의 입력 단자와 연결되어, 계조 신호를 전달한다. 구동 신호선(523)은 각 데이터 구동 IC(540) 및 게이트 구동 IC(440)의 동작에 필요한 전원 전압과 제어 신호 등을 조립체(300)에 형성된 리드선(321) 및 구동 신호선(323)을 통하여 각 구동 IC(540, 440)에 전달한다.
기타의 FPC 기판(512)에는 이에 연결된 데이터 구동 IC(540)에 구동 및 제어 신호를 전달하기 위한 복수의 구동 신호선(522)이 형성되어 있다.
이들 신호선(521-523)들은 PCB(550)의 회로 요소와 연결되어 이로부터 신호를 받는다.
한편 구동 신호선(523)은 별도의 FPC 기판에 형성될 수 있으며, 기타의 FPC 기판(512)의 구동 신호선(522)은 다른 FPC 기판(511)에 형성될 수 있다.
도 3에서와 같이 액정 표시판 조립체(300)에 구비된 가로 방향의 게이트선(121)과 세로 방향의 데이터선(171)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(D)을 이룬다. 표시 영역(D)의 바깥쪽(빗금친 부분)에는 블랙 매트릭스(220)가 구비되어 있어 표시 영역(D) 밖으로 누설되는 빛을 차단하고 있다. 게이트선(121)과 데이터선(171)은 표시 영역(D) 내에서 각각 실질적으로 평행한 상태를 유지하지만, 표시 영역(D)을 벗어나면 부채살처럼 그룹별로 한 곳으로 모여 서로 간의 간격이 좁아지고 다시 실질적인 평행 상태가 되는데, 이 영역을 팬 아웃(fan out) 영역이라 한다.
액정 표시판 조립체(300)의 표시 영역(D) 밖의 위쪽 가장 자리에는 복수 개의 데이터 구동 IC(540)가 가로 방향으로 차례로 장착되어 있으며, 데이터선(171)의 끝 부분(179)이 위치한다. 데이터 구동 IC(540) 사이에는 IC간 연결선(541)이 형성되어 있어, FPC 기판(511)을 통하여 가장 좌측에 위치한 데이터 구동 IC(540)에 공급되는 케리 신호(carry signal)를 다음 데이터 구동 IC(540)에 차례대로 전달한다.
또한 각 데이터 구동 IC(540)의 밑에는 한 개 이상의 데이터 VI 검사선(125)이 형성될 수 있다. 각 VI 검사선(125)은 주로 가로 방향으로 뻗어 있으며 그 한쪽이 위를 향하여 뻗고 그 끝에는 검사 패드(도시하지 않음)가 연결되어 있다. 각 데이터 VI 검사선(125)에는 보조선(178)을 통하여 다수의 데이터선(171)이 연결되어 있는데 데이터 VI 검사선(125)의 수가 둘 이상이면 검사선(125)과 데이터선(171)의 연결은 교대로 이루어진다. 예를 들어 도 3에는 두 개의 데이터 VI 검사선(125)이 있으며, 위쪽 검사선(125)에는 홀수 번째 데이터선(D1, D3, ...)이, 아래쪽 검사선(125)에는 짝수 번째 데이터선(D2, D4, ...)이 연결되어 있다.
또한 액정 표시판 조립체(300)의 왼쪽 가장 자리에는 네 개의 게이트 구동 IC(440)가 세로 방향으로 나란히 형성되어 있으며, 게이트선(121)의 끝 부분(129)이 위치한다. 게이트 구동 IC(440) 부근에는 앞서 언급한 복수의 구동 신호선(323)이 형성되어 있다. 이들 구동 신호선(323)은 FPC 기판(511)의 구동 신호선(523)과 게이트 구동 IC(440) 또는 게이트 구동 IC(440) 사이 등을 전기적으로 연결한다. 이때, 게이트 구동 IC(440)은 하부 표시판(100)에 스위칭 소자 또는 구동 신호선(323)과 직접 형성될 수 있어, 도면에서 보여지는 구조와 달리 다수의 박막 트랜지스터 또는 신호선을 포함하는 구조를 가질 수 있다.
각 게이트 구동 IC(440)의 밑에 또한 한 개 이상의 게이트 VI 검사선(126a, 126b)이 형성되어 있다. 각 VI 검사선(126a, 126b)은 주로 세로 방향으로 뻗어 있으며 그 한쪽 끝에는 검사 패드(도시하지 않음)가 연결된다. 각 게이트 VI 검사선(126a, 126b)에는 다수의 게이트선(121)이 연결되어 있는데 게이트 VI 검사선(126a, 126b)의 수가 둘 이상이면 검사선(126a, 126b)과 게이트선(121)의 연결은 교대로 이루어진다. 예를 들어 도 3에는 두 개의 게이트 VI 검사선(126a, 126b)이 있으며, 왼쪽 검사선(126a)에는 홀수 번째 게이트선(G1, G3, ...)이, 오른쪽 검사선(126b)에는 짝수 번째 데이터선(G2, G4, ...)이 연결되어 있다.
도 3에서 도면 부호 "L"은 제조 공정의 마지막 단계에서 다수의 게이트선(121) 및 데이터선(171)을 각각 전기적으로 분리하기 위해 검사선(125, 126a, 126b)으로부터 분리하기 위해 레이저가 조사되는 위치를 나타낸 것이다.
앞서 설명한 것처럼, 액정 표시판 조립체(300)는 두 개의 표시판(100, 200) 을 포함하며, 이중 박막 트랜지스터가 구비된 하부 표시판(100)을 "박막 트랜지스터 표시판"이라 하며, 박막 트랜지스터 표시판(100)의 구조에 대하여 도 4 내지 도 8을 참조하여 상세히 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이이다.
도 4 및 도 5에서 보는 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에는 n형 불순물이 고농도로 도핑되어 있는 소스 영역(153)과 드레인 영역(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널 영역(154)이 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있으며, 그 상부에는 일 방향으로 길게 뻗은 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(152)이 각각 형성되어 있다.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)을 포함하며, 유지 전극 영역(157)의 양쪽에도 저농도 도핑 영역(152)이 각각 형성되어 있으며, 유지 전극 영역(157)의 한쪽에는 고농도 도핑 영역(158)이 위치한다. 게이트선(121)의 한쪽 끝 부분(129, 도 3 참조)은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓은 폭을 가지는 것이 바람직하며, 표시 영역(D, 도 3 참조) 밖까지 연장되어 게이트 구동 IC(440)의 출력단에 전기적 또는 물질적으로 연결된다.
이때, 게이트선(121)은 낮은 비저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)의 단일 도전막 또는 이러한 단일 도전막과 몰리브덴 또는 몰리브덴 합금 또는 크롬 등의 도전 물질을 포함하는 도전막을 포함하여 다층 도전막으로 이루어질 수 있으며, 이후에 형성되는 다른 막은 프로파일을 완만하게 유도하기 위해 30-90° 범위의 경사각을 가지는 테이퍼 구조를 가진다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 게이트 절연막(140)과 함께 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(143, 145)를 포함하고 있다.
제1 층간 절연막(801) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분 은 제1 접촉구(143)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝 부분(179)은 외부 회로의 데이터 구동 IC(540, 도 3 참조)의 출력단과 연결하기 위해서 표시 영역(D) 밖까지 연장되어 있으며, 데이터선(171)보다 넓은 폭을 가지는 것이 바람직하다. 이때, 데이터 구동 IC(540)의 출력단에 연결되는 데이터선(171)의 끝 부분(179)이 위치하는 연결부(A)는 게이트선(121) 또는 이후에 형성되는 화소 전극(190)과 동일한 층으로 이루어진 이중막 또는 삼중막의 적층 구조를 가지며, 이에 대해서는 이후에 도면을 참조하여 구체적으로 설명하기로 한다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(145)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)이 형성되어 있는 제1 층간 절연막(180p) 위에는 위에 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 제2 층간 절연막(180q)이 형성되어 있다. 제2 층간 절연막(180q)은 드레인 전극(175)을 노출하는 제3 접촉구(185)를 가진다. 이때, 제2 층간 절연막(180q)은 유기 절연 물질로 이루어진 유기막과 질화 규소 또는 산화 규소로 이루어진 무기막을 포함하는 것이 바람직하다.
제2 층간 절연막(180q) 위에는 제3 접촉구(185)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다. 이때, 화소 전극(190)은 투과 모드(transparent mode)의 액정 표시 장치에서는 ITO 또는 IZO 등과 같은 투명한 도전 물질로 이루어진 도전막으로 이루어지며, 반사 모드(reflective mode)의 액정 표시 장치에서는 알루미늄 또는 그 합금 등과 같이 반사도를 가지는 도전 물질로 이루어지며, 반투과 모드(transflective mode)의 액정표시 장치에서는 투명한 도전 물질로 이루어진 투명 도전막과 반사도를 가지는 도전 물질로 이루어진 반사 도전막 모두를 포함하며, 반사 도전막은 투명 도전막의 상부에 배치하며, 투명 도전막을 드러내는 투과부를 가진다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200, 도 2 참조)의 기준 전극(270, 도 2 참조)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기, 유지 축전기 등을 둔다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
앞에서 설명한 바와 같이 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100) 도 3에서 보는 바와 같이, 표시 영역(D) 밖에는 게이트선(121) 및 데이터선 (171)은 게이트 구동 IC(440) 및 데이터 구동 IC(540)와 전기적으로 각각 연결하기 위한 끝 부분(129, 179)을 가지고 있으며, 이러한 끝 부분(129, 179)은 묶음으로 나뉘어 검사선(125, 126a, 125b))에 연결되어 있다. 게이트선(121)의 끝 부분(129)과 게이트용 VI 검사선(126a, 126b)을 연결하는 연결부의 구조에 도면을 참조하여 구체적으로 설명하기로 한다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 게이트선과 게이트 VI 검사선이 연결되는 연결부인 A 부분을 개략적으로 도시한 배치도이고, 도 7은 도 6의 연결부 구성을 보다 구체적으로 확대하여 도시한 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 6에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(100)에서 게이트 구동 IC(440, 도 3 참조)과 게이트선(121)이 전기적으로 연결되는 게이트선(121)의 끝 부분(129)은 연장되어 게이트 VI 검사선(126a, 126b)에 연결되어 있는데, 두 개의 검사선 중 하나(126a)는 끝 부분(129)을 통하여 홀수 번째 게이트선(121)과 공통으로 연결되어 있으며, 나머지 하나(126b)는 끝 부분(129)을 통하여 짝수 번째 게이트선(121)과 공통으로 연결되어 있다.
더욱 상세하게, 도 7 및 도 8에서 보는 바와 같이, 연결부에는 절연 기판(110) 상부에 차단층(111) 및 게이트 절연막(140)이 연장되어 있고, 게이트 절연막(140) 상부에는 각각 게이트선(121) 끝 부분(129), 제1 및 제2 게이트 VI 검사선(126a, 126b)이 형성되어 있다.
게이트선(121)의 끝 부분(129)은 가로 방향으로 뻗어 있으며, 다른 부분보다 넓은 폭을 이루는 확장부를 가진다.
제1 및 제2 게이트 VI 검사선(126a, 126b) 각각은 세로 방향으로 뻗어 있으며, 게이트선(121)으로부터 분리되어 있다. 제1 게이트 VI 검사선(126a)은 홀수 번째 게이트선(121)의 끝 부분(129)을 향하여 돌출되어 있는 돌출부를 가지며, 제2 게이트 VI 검사선(126b)은 짝수 번째 게이트선(121) 끝 부분(129)을 향하여 돌출되어 있는 돌출부를 가진다. 제1 및 제2 게이트 VI 검사선(126a, 126b)의 돌출부는 게이트선(121)을 향하여 모두 같은 방향으로 돌출되어 있으나, 서로 반대 방향으로 돌출될 수 있다.
게이트 절연막(140) 상부에는 게이트선(121)의 끝 부분(129) 및 제1/제2 게이트 VI 검사선(126a, 126b)을 덮는 제1 및 제2 층간 절연막(180p, 180q)이 차례로 형성되어 있다. 제1 및 제2 층간 절연막(180p, 180q)에는 게이트선(121) 끝 부분(129)의 확장부 및 제1 및 제2 게이트 VI 검사선(126a, 126b)의 돌출부를 각각 드러내는 접촉 구멍(188a, 188b, 189a, 189b)이 형성되어 있다. 이때, 접촉 구멍(188a, 188b, 189a, 189b)은 게이트선(121) 끝 부분(129)의 확장부 및 제1 및 제2 게이트 VI 검사선(126a, 126b)의 돌출부 경계선을 드러내고 있는 것이 바람직하다.
제2 층간 절연막 상부에는 화소 전극(190)과 동일한 층으로 이루어진 복수의 제1 및 제2 도전막(89a, 89b)이 형성되어 있다.
복수의 제1 도전막(89a)은 제1 보조 검사선(89a')을 통하여 공통으로 연결되어 일체를 이루며, 접촉 구멍(189a, 188a)을 통하여 홀수 번째 게이트선(121) 끝 부분(129)과 제1 게이트 VI 검사선(126a)에 연결되어, 이들을 서로 전기적 및 물리 적으로 연결한다. 제1 도전막(89a)은 제1 보조 검사선(89a')의 돌출부를 이루며, 이들은 접촉 구멍(189a, 188a)을 완전히 덮는다.
복수의 제2 도전막(89b)은 제2 보조 검사선(89b')을 통하여 공통으로 연결되어 일체를 이루며, 접촉 구멍(189b, 188b)을 통하여 짝수 번째 게이트선(121) 끝 부분(129)과 제2 게이트 VI 검사선(126b)에 연결되어, 이들을 서로 전기적 및 물리적으로 연결한다. 제2 도전막(89b)은 제2 보조 검사선(89b')의 돌출부를 이루며, 이들은 접촉 구멍(189b, 188b)을 완전히 덮는다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서는 복수의 제1 및 제2 도전막(89a, 89b)이 각각 제1 및 제2 보조 검사선(89a', 89b')으로 공통으로 연결되어 있어, 접촉 구멍(188a, 189a, 188b, 189b)을 넓은 면적으로 완전히 덮어 보호하고 있고 제1 및 제2 게이트 VI 검사선(126a, 126b)이 단선되는 것을 방지할 수 있다. 따라서, 제조 공정시 식각액에 의한 침식 또는 접촉 불량을 방지할 수 있어 연결부의 접촉 신뢰도를 향상시킬 수 있다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 연결부의 구조를 도시한 배치도이다.
도 9에서 보는 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판의 구조 대부분은 도 7 및 도 8과 동일하다. 즉, 연결부에는 각각의 게이트선(121) 끝 부분(129)이 가로 방향으로 뻗어 있고, 제1 및 제2 게이트 VI 검사선(126a, 126b)이 세로 방향으로 세로 방향으로 뻗어 있다. 이들을 덮는 제1 및 제2 층간 절연막(180p, 180q)에는 게이트선(121) 끝 부분(129)의 확장부 및 제1 및 제2 게이트 VI 검사선(126a, 126b)의 돌출부를 각각 드러내는 접촉 구멍(188a, 188b, 189a, 189b)이 형성되어 있다. 제2 층간 절연막(180q) 상부에는 접촉 구멍(188a, 188b, 189a, 189b)을 통하여 게이트선(121)의 끝 부분(129)과 제1 및 제2 게이트 VI 검사선(126a, 126b)을 각각 연결하는 복수의 제1 및 제2 도전막(89a, 89b)을 돌출부로 포함하는 제1 및 제2 보조 검사선(89a', 89b')이 형성되어 있다.
하지만, 도 7 및 도 8과 달리 제1 게이트 VI 검사선(126a)의 돌출부는 제2 게이트 VI 검사선(126b)의 돌출부와 달리 게이트선(121)으로부터 먼 제1 게이트 VI 검사선(126a) 변에서 돌출되어 있다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 연결부의 구조를 도시한 배치도이다.
도 10에서 보는 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판에서 연결부는 도 7 및 도 8과 동일하다.
하지만, 본 실시예에서는 제1 및 제2 보조 검사선을 포함하지 않아, 게이트선(121)의 끝 부분과 제1 및 제2 VI 검사선(126a, 126b)을 연결하는 복수의 제1 및 제2 도전막(89a, 89b) 각각은 서로 분리되어 있다.
이와 같은 본 발명의 실시예는 데이터선과 데이터 VI 검사선을 연결하는 연결부에도 동일하게 적용할 수 있으며, 연결부에는 데이터선(171)과 동일한 층으로 이루어진 보조 도전막이 제1 및 제2 보조 검사선 또는 게이트선(121)의 끝 부분에 추가될 수 있다. 또한, 이와 같은 본 실시예와 같은 연결부는 유기 발광 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다.
본 발명에서는 검사선의 돌출부를 모두 신호선을 향하여 동일한 방향으로 배치하거나 검사선과 신호선을 연결하는 도전막을 공통으로 연결함으로써 검사선 또는 검사선과 신호선이 연결되는 연결부에서 단선이 발생하는 것을 방지할 수 있다. 이를 통하여 연결부에서 접촉 저항을 안정적으로 확보고, 접촉 신뢰도를 향상시킬 수 있으며, 결과적으로 표시 장치의 표시 특성을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 복수의 게이트선,
    상기 게이트선과 교차하는 복수의 데이터선,
    상기 게이트선 중 하나와 상기 데이터선 중 하나에 각각 연결되어 있는 복수의 스위칭 소자,
    상기 스위칭 소자와 각각 연결되어 있는 복수의 화소 전극,
    복수의 상기 게이트선 또는 복수의 상기 데이터선의 끝 부분에 인접하게 배치되어 있는 적어도 하나 이상의 검사선,
    상기 게이트선, 상기 데이터선 및 상기 스위칭 소자를 덮으며, 상기 게이트선 또는 상기 데이터선의 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍과 각각의 상기 게이트선 또는 상기 데이터선에 대응하여 상기 검사선을 드러내는 복수의 제2 접촉 구멍을 가지는 절연막,
    상기 절연막의 상부에 형성되어 있으며, 복수의 상기 제1 및 제2 접촉구를 통하여 적어도 하나의 상기 검사선과 복수의 상기 게이트선 또는 복수의 상기 데이터선을 연결되어 있는 복수의 도전막이 공통으로 연결되어 이루어진 보조 검사선
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선 또는 상기 데이터선의 끝 부분 각각은 확장부를 가지며, 각각 의 상기 확장부에 대응하여 상기 검사선은 돌출부를 가지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 및 제2 접촉 구멍은 상기 확장부와 상기 돌출부의 경계선을 드러내는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 도전막은 상기 제1 및 제2 접촉 구멍을 완전히 덮는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 검사선은 제1 검사선과 제2 검사선으로 이루어지며,
    상기 제1 검사선은 복수의 상기 게이트선 중 홀수 번째 상기 게이트선에 대응하는 복수의 상기 도전막을 통하여 홀수 번째 상기 게이트선을 공통으로 연결하며, 상기 제2 검사선은 복수의 상기 게이트선 중 짝수 번째 상기 게이트선에 대응하는 상기 도전막을 통하여 짝수 번째 상기 게이트선을 공통으로 연결하며,
    상기 보조 검사선은 홀수 번째 상기 게이트선에 연결된 복수의 상기 도전막을 공통으로 연결하는 제1 보조 검사선과 짝수 번째 상기 게이트선에 연결된 복수의 상기 도전막을 공통으로 연결하는 제2 보조 검사선으로 이루어진 박막 트랜지스 터 표시판.
  6. 제5항에서,
    상기 제1 검사선과 상기 제2 검사선의 돌출부는 상기 게이트선의 끝 부분을 향하여 동일한 방향으로 돌출되어 있는 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 제1 검사선과 상기 제2 검사선의 돌출부는 상기 게이트선의 끝 부분에 대하여 서로 다른 방향의 변으로부터 돌출되어 있는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 보조 검사선은 상기 화소 전극과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 검사선은 상기 게이트선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
KR1020040090375A 2004-11-08 2004-11-08 박막 트랜지스터 표시판 KR101100883B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040090375A KR101100883B1 (ko) 2004-11-08 2004-11-08 박막 트랜지스터 표시판
JP2005074987A JP5014582B2 (ja) 2004-11-08 2005-03-16 薄膜トランジスタ表示板
TW094138958A TWI398712B (zh) 2004-11-08 2005-11-07 具通至測試線之改良式連接結構的薄膜電晶體陣列面板
US11/268,877 US7626670B2 (en) 2004-11-08 2005-11-07 TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
CN2005101156855A CN1773357B (zh) 2004-11-08 2005-11-08 改善了与测试线的连接的薄膜晶体管阵列面板
US12/535,547 US7894034B2 (en) 2004-11-08 2009-08-04 Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090375A KR101100883B1 (ko) 2004-11-08 2004-11-08 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20060041022A true KR20060041022A (ko) 2006-05-11
KR101100883B1 KR101100883B1 (ko) 2012-01-02

Family

ID=36727300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090375A KR101100883B1 (ko) 2004-11-08 2004-11-08 박막 트랜지스터 표시판

Country Status (5)

Country Link
US (2) US7626670B2 (ko)
JP (1) JP5014582B2 (ko)
KR (1) KR101100883B1 (ko)
CN (1) CN1773357B (ko)
TW (1) TWI398712B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252136A (zh) * 2008-03-31 2008-08-27 昆山龙腾光电有限公司 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置
CN101581839B (zh) * 2008-05-12 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管原板测试线及其制作方法
KR101202566B1 (ko) * 2008-10-01 2012-11-19 엘지디스플레이 주식회사 액정표시소자
CN101770122B (zh) * 2008-12-31 2012-09-26 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和测试方法
CN101989014A (zh) * 2009-08-05 2011-03-23 奇美电子股份有限公司 显示面板、其组装方法与液晶显示器
CN102236179B (zh) 2010-05-07 2014-03-19 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102280436B (zh) * 2010-06-09 2014-08-06 北京京东方光电科技有限公司 薄膜金属层接线结构及其制造方法和阵列基板
CN103608856B (zh) * 2011-07-19 2016-03-09 夏普株式会社 元件基板的制造方法
CN102662259A (zh) * 2012-04-27 2012-09-12 深圳市华星光电技术有限公司 液晶显示装置及其制造方法
KR101960076B1 (ko) 2013-01-31 2019-03-20 삼성디스플레이 주식회사 표시 장치
US9449967B1 (en) * 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
JP6189151B2 (ja) * 2013-09-13 2017-08-30 株式会社ジャパンディスプレイ 表示装置
CN104035217B (zh) * 2014-05-21 2016-08-24 深圳市华星光电技术有限公司 显示器阵列基板的***测试线路以及液晶显示面板
KR102487500B1 (ko) 2018-01-02 2023-01-12 삼성디스플레이 주식회사 표시 장치
TWI662341B (zh) * 2018-05-31 2019-06-11 友達光電股份有限公司 顯示裝置
CN109742037B (zh) * 2019-01-03 2021-01-26 京东方科技集团股份有限公司 一种测试基板及其制作方法、测试方法
TWI718772B (zh) 2019-11-20 2021-02-11 元太科技工業股份有限公司 顯示裝置
KR20210135385A (ko) * 2020-05-04 2021-11-15 삼성디스플레이 주식회사 게이트 검사부 및 이를 포함하는 표시 장치
CN114678406A (zh) * 2022-03-21 2022-06-28 鄂尔多斯市源盛光电有限责任公司 显示面板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250197A (ja) * 1993-02-23 1994-09-09 Fujitsu Ltd アクティブマトリクス型液晶表示パネル
JP2555987B2 (ja) * 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
JP3072707B2 (ja) 1995-10-31 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置及びその製造方法
KR100232177B1 (ko) 1996-07-22 1999-12-01 구본준 액정 표시 장치의 쇼팅바 및 그의 제조방법
KR100239779B1 (ko) 1996-12-04 2000-01-15 구본준 액정표시장치
JP3093739B2 (ja) * 1997-12-05 2000-10-03 三星電子株式会社 液晶表示装置及びその製造方法並びに不良検査方法
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TW543145B (en) 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
KR100831280B1 (ko) 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100900537B1 (ko) 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
WO2004027868A2 (en) * 2002-09-20 2004-04-01 Koninklijke Philips Electronics N.V. Electrical device, a method for manufacturing an electrical device, test structure, a method for manufacturing such a test structure and a method for testing a display panel
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR20040060044A (ko) 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20090296039A1 (en) 2009-12-03
US7894034B2 (en) 2011-02-22
CN1773357A (zh) 2006-05-17
JP2006133727A (ja) 2006-05-25
US7626670B2 (en) 2009-12-01
TWI398712B (zh) 2013-06-11
JP5014582B2 (ja) 2012-08-29
CN1773357B (zh) 2010-05-05
TW200619794A (en) 2006-06-16
US20060284633A1 (en) 2006-12-21
KR101100883B1 (ko) 2012-01-02

Similar Documents

Publication Publication Date Title
JP5014582B2 (ja) 薄膜トランジスタ表示板
KR101039023B1 (ko) 액정 표시 장치
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
JP4572854B2 (ja) 液晶装置及び電子機器
KR100890022B1 (ko) 액정 표시 장치 및 그 구동 방법
JP5215536B2 (ja) 液晶表示装置
KR100973810B1 (ko) 4색 액정 표시 장치
US7733312B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
TWI391728B (zh) 四色液晶顯示器
US20080180372A1 (en) Display device
KR101133762B1 (ko) 표시 장치용 표시판 및 이를 포함하는 표시 장치
KR101006438B1 (ko) 액정 표시 장치
JP2007114778A (ja) 薄膜トランジスタ表示板
KR101046927B1 (ko) 박막 트랜지스터 표시판
KR20080053644A (ko) 액정 표시 장치
KR20020095203A (ko) 디스플레이 디바이스
KR101133193B1 (ko) 액정 표시 장치
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20070080143A (ko) 액정표시장치
KR100973814B1 (ko) 액정 표시 장치
KR20040021893A (ko) 액정 표시 장치 및 그 구동 방법
KR100920346B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20040015595A (ko) 액정 표시 장치
KR20030086048A (ko) 액정 표시 장치, 그의 구동 장치 및 구동 방법
KR20050121887A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9