KR20050103272A - 액정 디스플레이의 능동 플레이트를 형성하는 방법 및 능동매트릭스 액정 디스플레이 장치 - Google Patents

액정 디스플레이의 능동 플레이트를 형성하는 방법 및 능동매트릭스 액정 디스플레이 장치 Download PDF

Info

Publication number
KR20050103272A
KR20050103272A KR1020057011189A KR20057011189A KR20050103272A KR 20050103272 A KR20050103272 A KR 20050103272A KR 1020057011189 A KR1020057011189 A KR 1020057011189A KR 20057011189 A KR20057011189 A KR 20057011189A KR 20050103272 A KR20050103272 A KR 20050103272A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
conductor
row
transistor
Prior art date
Application number
KR1020057011189A
Other languages
English (en)
Inventor
이안 디 프렌치
성-일 박
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이., 엘지.필립스 엘시디 주식회사 filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050103272A publication Critical patent/KR20050103272A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Substances (AREA)

Abstract

액정 디스플레이의 능동 플레이트는 다수의 열로서 배열된 절연층(76)을 포함하되, 각 절연층 열은 픽셀의 두 개의 인접 열의 픽셀 전극(12)과 오버래핑된다. 불투명한 도전체 층이 기판 위에 형성되고 패터닝되어 절연층의 상단에는 열 도전체(34)를, 박막 트랜지스터 층(66)의 상단에는 트랜지스터용의 소스 및 드레인 전극을 정의한다. 따라서, 절연층(76)은 열 도전체(34) 아래에 정의되고, 교차하는 행 및 열 도전체 사이에 배치된다. 또한, 절연층(76)의 열은 픽셀 전극(12)의 인접 쌍과 오버래핑되어, 열 도전체는 픽셀 전극과 오버래핑될 수 있어, 픽셀 개구를 증가시킨다. 그러나, 투명한 픽셀 전극(12)은 증착될 제 1 층이다. 이것은 고품질 능동 매트릭스 LCD(AMLCD) 디스플레이의 제조에 있어서 프로세스 간략화 및 대응 비용 절감이라는 장점을 제공한다.

Description

액정 디스플레이의 능동 플레이트를 형성하는 방법 및 능동 매트릭스 액정 디스플레이 장치{LIQUID CRYSTAL DISPLAYS}
본 발명은 능동 매트릭스 액정 디스플레이에 관한 것으로, 특히 이러한 디스플레이의 제조에 사용되는 능동 플레이트(active plate)로 알려져 있는 트랜지스터 기판에 관한 것이다.
액정 디스플레이는 전형적으로 능동 플레이트와 수동 플레이트를 포함하며 그 사이에 액정 물질이 삽입된다. 능동 플레이트는 트랜지스터 스위칭 장치의 어레이를 포함하되, 전형적으로 하나의 트랜지스터는 디스플레이의 각 픽셀과 연관된다. 각 픽셀은 개개의 픽셀의 휘도를 제어하는 신호가 인가되는 능동 플레이트 상의 픽셀 전극과도 연관된다.
도 1은 AMLCD의 투과 영역을 전형적으로 나타내는 도면이다. 기본 픽셀은 정방형이지만 적색(10a), 녹색(10b) 및 청색(10c)으로 색깔이 주어진 세 개의 수직 서브-픽셀(10)로 분할된다. 광학 개구를 증가시키기 위해(즉, 변조된 광 출력이 제공되는 영역을 증가시키기 위해), 검정 라인의 폭, 즉 H 및 W를 감소시킬 필요가 있다. 서브-픽셀의 높이 대 폭의 비율이 3:1이기 때문에, 열(column) 폭(W)을 어느 양만큼(예를 들어, 일 미크론) 감소시키게 되면 그에 대응하는 행 폭(H)의 감소에 따른 세배만큼 광학 개구를 증가시킬 것이다.
능동 플레이트의 대부분의 영역은 적어도 부분적으로 투명하고, 이것은 디스플레이가 전형적으로 백라이트에 의해 조명되기 때문에 필요하다. 주로, 불투명한 행 및 열 도전체가 커버하는 영역은 오직 플레이트의 불투명한 부분이다. 픽셀 전극이 투명 영역을 커버하지 않는 경우, 픽셀 전극에 의해 변조되지 않는 액정 물질 영역이 존재할 것이지만, 이 픽셀 전극은 백라이트로부터 광을 수신한다. 이것은 디스플레이의 대비 비율 및 흑도(blackness)를 감소시킨다.
도 2는 능동 플레이트 상에서 픽셀과 열 사이에 갭(16)이 존재하여 그를 통해 변조되지 않은 광(18)이 통과할 수 있도록 열 도전체(14) 사이에 제공된 픽셀 전극(12)이 제공되는 배열을 도시한다. LC 층의 영역(20)은 열(14)에 의해 차폐되지만, 영역(22)은 픽셀 전극(12)에 의해 변조된다. 이것은 "표준" 디스플레이로 지칭된다. 이러한 디스플레이에서, 블랙 마스크 층이 전형적으로 제공되어 능동 플레이트의 이들 영역을 차폐하고, 또한 트랜지스터를 차폐하는데 그 이유는 그들의 동작 특성이 광에 의존하기 때문이다. 종래에서는, 블랙 마스크 층은 능동 매트릭스 셀의 수동 플레이트 상에 위치한다. 셀 제조 동안 기판 상에서 플레이트 대 플레이트 정렬은 층 대 층 배열보다 덜 정확하다. 이것은 블랙 마스크가 픽셀의 에지에서 미광(stray light)을 차단하도록 블랙 마스크가 비교적 커야한다는 것을 의미한다. 도 3은 수동 플레이트 상에 블랙 마스크(24)를 갖춘 셀을 도시하고, 필요한 오버랩은 참조 번호(26)로 도시되어 있다. 블랙 마스크 층(24)의 열의 폭은 도 1의 폭(W)을 정의한다.
이 오버랩은 디스플레이 픽셀의 개구를 감소시키고, 이에 따라 디스플레이의 전력 효율을 감소시킨다. 이것은 특히 휴대용 제품과 같이 배터리로 동작하는 장치에 바람직하지 않다.
도 4는 도 1에 도시된 서브 픽셀을 구성하는 전기적 구성요소를 도시한다. 행 도전체(30)는 TFT(32)의 게이트에 접속되어 있고, 열 도전체(34)는 소스에 결합되어 있다. 픽셀 위에 제공된 액정 물질은 트랜지스터(32)의 드레인과 공통 접지면(38) 사이에서 연장하는 액정 셀(36)을 효과적으로 정의한다. 접지면(38)은 수동 플레이트로 정의되고 LC 셀의 다른 단자는 픽셀 전극(12)에 의해 정의된다. 픽셀 저장 캐패시터(40)는 트랜지스터(32)의 드레인과 픽셀의 인접 행과 연관된 행 도전체 사이에 또는 별개의 라인(41)에 접속된다.
필요한 마스킹 기능을 제공하는 능동 플레이트 층의 사용이 제안되었다. 예를 들어, 일 제안은 행 및 열 도전체(30,34)과 오버래핑하는 픽셀 전극(12)을 정의하여, 행 및 열 도전체와 픽셀 전극 사이에는 갭이 존재하지 않고, 갭이 없을 경우 차폐될 필요가 있는 것이다. 이것은 높은 개구 픽셀을 야기하며, 필드 차폐된 픽셀(FSP) 설계로 지칭된다.
도 5는 FSP 패널의 TFT의 단면도이고 도 6은 열을 따라 취한 단면도이다.
픽셀 전극(50)은 도 5에 도시되어 있는 바와 같이 행 도전체와 오버래핑되고 도 6에 도시되어 있는 바와 같이 열 도전체(34)와 오버래핑된다. 행 및 열 도전체는 도 6에 개략적으로 도시되어 있는 바와 같이 광의 통과를 차단한다. 픽셀 전극은 폴리머 층(54) 위에 제공되고 폴리머 층(54)의 비아(56)를 통해 TFT(32)의 드레인(52)과 접촉한다.
폴리머 층에 대한 주요 기능적 요구사항은 이 층이 콘택트 홀 및 낮은 정전용량을 갖는 균일하고 매우 투명한 층이어야 한다는 것이다. 그것은 또한 열의 에지 위에서 LC 셀의 회위 라인(disclination line)을 야기할 수 있는 층계를 제거하는 양호한 평탄화 특성을 가져야 한다. 전형적으로, 일 미크론 두께 이상의 벤조시클로부텐(BCB) 층이 사용되는데, 그 이유는 그것의 높은 투명성, 낮은 유전 상수(εR=2.7) 및 양호한 평탕화 특성 때문이다.
이 BCB 층은 비싼 물질 및 처리 비용으로 인해 사용하는데 고가이다. 감광성 BCB를 구입하는 것이 가능할 수 있지만, 이것은 이 애플리케이션용으로 사용될 수 없는데, 그 이유는 그것은 높은 광학 투과성을 가지고 있지 않기 때문이다. 이것은 제조 동안 에칭 마스크 층이 사용되어야 한다는 것을 의미한다. BCB를 에칭하는 어떠한 것도 포토레지스트를 에칭하기 때문에 포토레지스트 에칭 층을 사용하는 것은 어렵다. 이것은 BCB의 두께를 약 1 미크론으로 제한한다. 금속 및 포토레지스트 층의 결합이 사용되어 BCB를 패터닝하는 경우, 가외의 프로세싱 장비 및 프로세싱이 필요하기 때문에 이 결합물은 매우 고가이게 된다.
도 1은 알려져 있는 컬러 AMLCD의 평면도,
도 2는 알려져 있는 표준 AMLCD의 단면도,
도 3은 블랙 마스크 층이 사용되어 도 2의 AMLCD의 성능을 개선하는 방법을 도시하는 도면,
도 4는 각 픽셀의 전기적 요소를 도시하는 도면,
도 5는 트랜지스터의 단면에서 알려져 있는 필드 차폐된 픽셀 설계를 도시하는 도면,
도 6은 열의 단면에서 알려져 있는 필드 차폐된 픽셀 설계를 도시하는 도면,
도 7은 트랜지스터의 단면에서 본 발명의 디스플레이의 능동 플레이트를 도시하는 도면,
도 8은 열의 단면에서 본 발명의 디스플레이의 능동 플레이트를 도시하는 도면,
도 9a 내지 도 9d는 본 발명의 방법에 따라 픽셀 전극 및 행 도전체를 생성하는 단계를 도시하는 도면,
도 10은 도 9a 내지 도 9d의 방법으로부터 얻어지는 구조체의 평면도,
도 11a 내지 도 11d는 본 발명에 따라 트랜지스터 본체 및 절연 층을 생성하는 단계를 도시하는 방법.
도 12는 도 11a 내지 도 11d의 방법 단계에 따라 증착된 트랜지스터 층 및 절연층의 형상의 평면도,
도 13은 도 11a 내지 도 11d의 방법으로부터 얻어지는 구조체의 평면도,
도 14a 내지 도 14e는 본 발명의 따라 열 도전체와 소스 및 드레인 전극을 생성하는 단계를 도시하는 도면,
도 15는 도 14a 내지 도 14d의 방법 단계에 따라 증착된 열 도전체와 소스 및 드레인 전극의 형상의 평면도,
도 16은 완전한 장치 구조체의 평면도.
본 발명에 따라, 액정 디스플레이용의 능동 플레이트를 형성하는 방법이 제공되는데, 이 방법은 실질적으로 투명한 도전체 층을 증착 및 패터닝하여 행 및 열로 배열된 절연 기판 위의 픽셀 전극 어레이를 정의하는 단계와, 행 도전체 및 절연 기판의 상이한 영역 위에서 픽셀 전극에 접속된 게이트 도전체 부분을 정의하는 단계와, 게이트 도전체 부분 위에 박막 트랜지스터 층을 증착하고 정의하여 트랜지스터 본체를 형성하되, 박막 트랜지스터 층은 적어도 게이트 절연체 및 반도체 층을 포함하는 단계와, 다수의 열로서 배열된 절연 층을 형성하되, 각 절연 층 열은 픽셀의 두 개의 인접 열의 픽셀 전극과 오버래핑되는 단계와, 기판 위에 불투명한 도전체 층을 형성하여 절연층의 상단에 열 도전체를 정의하고, 박막 트랜지스터 층의 상단에는 트랜지스터용 소스 및 드레인 전극을 정의하되, 이 트랜지스터용 전극 중 하나는 열 도전체에 접속되고 다른 하나는 연관된 픽셀 전극에 접속되는 단계를 포함한다.
이 방법에 있어서, 절연 층은 열 도전체 아래에 정의되고, 교차하는 행 및 열 도전체 사이에 배치된다. 또한, 절연 층의 열은 픽셀 전극의 인접 쌍과 오버래핑되고, 그 결과 열 도전체는 픽셀 전극과 오버래핑될 수 있어 픽셀 개구를 증가시킬 수 있다. 그러나, 투명한 픽셀 전극은 증착될 제 1 층이다. 이것은 처리가 간단해지고 고품질의 능동 매트릭스 LCD(AMLCD) 디스플레이의 제조를 위한 대응 비용이 감소한다는 장점을 제공한다. 본 발명은 도 1에 도시된 폭(W)을 감소시키기 위한 효율적이고 비용이 적게 드는 방법을 제공한다.
각 트랜지스터 본체의 박막 트랜지스터 층은 또한 인접 픽셀 전극과 오버래핑될 수 있다. 이러한 방식에 있어서, 트랜지스터 층은 또한 열 도전체 아래에 배치되고 행 및 열 도전체 사이에 부가적인 분리를 제공한다. 특히, 게이트 절연체 층은 부가적인 용량성 분리를 제공한다.
절연층은 바람직하게 폴리머 예를 들어 포토-아크릴 폴리머를 포함하고, 필드 차폐 층으로서 동작한다.
픽셀 전극 및 행 도전체의 어레이의 정의는 제 1 단일-마스크 프로세스를 통해 수행될 수 있다. 트랜지스터 본체 및 절연층의 형성은 제 2 단일-마스크 프로세스를 통해 수행될 수 있다. 열 도전체와 소스 및 드레인 전극의 형성은 제 3 단일-마스크 프로세스를 통해 수행될 수 있다. 그러므로, 3개의 마스크 프로세스는 디스플레이의 제조에 사용될 수 있다. 각 단일 마스크 프로세스는 하프톤 포토-마스크를 사용할 수 있다.
본 발명은 또한 능동 플레이트와 수동 플레이트 및 그 사이에 배치되는 액정을 포함하는 능동 매트릭스 액정 디스플레이 장치를 제공하는데, 능동 플레이트는, 절연 기판과, 실질적으로 투명한 픽셀 전극의 행 및 열 어레이 및 기판 위에서 상이한 영역을 점유하는, 게이트 도전체 부분을 구비한 행 도전체 어레이와, 게이트 도전체 부분에 걸쳐 트랜지스터 본체를 정의하는 박막 트랜지스터 층과, 각각이 픽셀의 두 개의 인접 열의 픽셀 전극과 오버래핑되는, 다수의 열로 배열된 절연 층과, 절연 층의 상단에 제공된 불투명한 열 도전체와, 하나는 열 도전체에 접속되고 다른 하나는 연관된 픽셀 전극에 접속되는, 박막 트랜지스터 층의 상단에 있는 트랜지스터용 소스 및 드레인 전극을 포함한다.
이 장치는 본 발명의 방법에 의해 형성되고 열 도전체를 행 도전체와 분리하고 행 도전체가 픽셀 전극의 인접 열과 오버래핑될 수 있도록(따라서 그 사이의 공간을 완전히 채울 수 있도록)하는 절연체 행을 갖는다.
또 다시, 박막 트랜지스터 층은 트랜지스터 본체 외에 절연층 아래에 배치되는 열을 정의할 수 있다.
본 발명의 예가 이제 첨부한 도면을 참조하여 자세히 설명될 것이다.
도 7 및 도 8은 트랜지스터의 단면(도 7)과 열의 단면(도 8)으로, 본 발명의 디스플레이의 능동 플레이트를 도시한다. 이 단면의 위치는 도 16에서 알 수 있다.
능동 플레이트는 픽셀 전극(12) 어레이가 직접 증착되는 절연 기판(60)을 포함한다. 행 도전체(30)의 어레이는 또한 기판 위에 직접 제공되고, 픽셀 전극과는 다른 영역을 점유한다. 픽셀 전극은 실질적으로 투명하고, 바람직하게 ITO로부터 형성되는 반면, 행 도전체는 픽셀 전극의 ITO 층(62) 및 도전성을 증가시키고 행 도전체를 불투명하게 하는 부가적인 층(64)을 포함한다. 행 도전체(30)는 도 7에서 알 수 있는 바와 같이 게이트 도전체를 정의하는 부분을 갖는다.
박막 트랜지스터 층(66)은 게이트 도전체 위에 제공되어 트랜지스터 본체(68)를 정의한다. 이들 층은 실리콘 질화물 게이트 절연체(70), 비정질 실리콘 층(72) 및 n형 도핑된 실리콘 콘택트 층(74)을 포함한다. 이들 층(66)은 트랜지스터 본체를 정의할 뿐만 아니라 인접 픽셀 전극(도 7의 12a)까지 연장한다. 이 예에서, 트랜지스터 층은 도 8에서 알 수 있는 바와 같이 열 아래에서 연장한다.
폴리머 절연층(76)은 다수의 열로 정의되는데, 각 절연층 열은 도 8에 도시되어 있는 바와 같이 픽셀의 두 개의 인접 열의 픽셀 전극(12)과 오버래핑된다. 불투명한 열 도전체(34)는 폴리머 절연층(76)의 상단에 제공되고, 열 도전체(34)를 정의하는 금속 층은 또한 박막 트랜지스터 층(66)의 상단에 트랜지스터(68)용 소스(82) 및 드레인(84) 전극을 정의한다. 소스 및 드레인 중 하나(82)는 열 도전체(80)에 접속되고 다른 하나(84)는 연관된 픽셀 전극(12b)에 접속된다.
폴리머 필드 차폐 층(76)이 없는 경우, 픽셀과 열(34) 사이의 정전용량은 매우 높아진다. 실리콘 질화물 게이트 절연체 층만을 사용하는 것은 불가능한데, 그 이유는 이 절연체 층은 6.4의 유전 상수를 가지고 있고 또한 충분히 낮은 정전용량을 제공하기 위해서는 비현실적인 두께의 층이 필요할 수 있기 때문이다.
높은 광학 개구 비율 어레이의 이 설계에는 몇가지 장점이 있다. 먼저 폴리머가 투명할 필요가 없다는 것이다. 이것은 큰 범위의 폴리머가 사용될 수 있다는 것을 의미한다. 이것은 비용을 보다 낮출 수 있고 보다 짧은, 보다 간단한 제조 프로세스를 위한 길을 개척한다. 폴리머 층은 또한 그러한 양호한 평탄화 특성을 가질 필요는 없는데, 그 이유는 이 층이 가시적 픽셀의 에지 위를 가로지르지 않기 때문이다. 보다 많은 폴리머 선택물과 보다 간단한 제조 프로세스의 결합은 제조에 있어서 실질적인 비용 절감을 가져온다. 몇몇 다른 폴리머, 예를 들어 감광성 폴리이미드 또는 아크릴 층이 사용될 수 있다.
도 7 및 도 8에 도시된 장치를 제조하는 방법이 부가적인 캐패시터 전극과 함께 설명될 것이다. 후속하는 설명으로부터 알 수 있는 바와 같이 특히 하프톤 포토 마스크를 사용하는 세 개의 마스크 프로세스가 사용될 수 있다. 하프톤 마스크는 그레이 마스크로서 회절발 또는 실리콘 풍부 실리콘 질화물로 이루어질 수 있다. 양 기법은 광 처리량을 감소시켜 마스크의 투명한 영역과 금속으로 커버된 영역 사이에 조도가 중간정도인 영역을 생성한다. 이러한 방식에 있어서, 하프톤 마스크는 두 개의 상이한 두께의 포토폴리머가 있는 영역, 및 포토폴리머가 완전히 제거된 영역을 정의하는데 사용될 수 있다. 이것은 필요한 포토마스크의 총 수를 줄이는데 사용될 수 있다.
도 9,11 및 14에 있어서, 단면의 좌측 열은 도 7에 대응하는 TFT의 단면이고, 단면의 우측 열은 도 8에 대응하는 열의 단면이다. 도면에서 층의 두께 및 폭은 명료함을 위해 과장되었고 또는 왜곡되었다.
도 9,11 및 14 각각은 본 발명의 방법의 세 개의 마스크 프로세스 중 하나를 도시한다.
도 9a 내지 도 9d는 픽셀 전극 및 행 도전체를 생성하는 초기 단계를 도시한다.
도 9a에서, 스퍼터 증착 기법이 사용되어 ITO 층(62) 및 게이트 금속 층(64)을 증착한다. 하프톤 마스크(81)는 금속 및 ITO를 에칭하는데 사용된다. 도시되어 있는 바와 같이, 하프톤 마스크는 행 도전체 및 게이트 도전체를 정의하는 층(62,64)의 부분보다 더 두껍다. 도 9b에서, 산소 플라즈마가 사용되어 포토레지스트의 얇은 층을 에칭하여, 본래 얇은 포토레지스트를 가진 영역, 즉 게이트 도전체 영역(30)의 포토레지스트만을 남겨둔다. 도 9c에서, 게이트 금속은 픽셀 전극 영역으로부터 에칭된다. 도 9d에서 포토레지스트의 제거는 두 개의 층 ITO 및 게이트 금속 스택의 형태를 갖는 ITO 픽셀 전극 및 행 도전체(30)를 남겨둔다.
도 10은 도 9a 내지 도 9d의 방법으로부터 얻어지는 구조체의 평면도이다. 도시되어 있는 바와 같이, 픽셀 전극(12)의 행 및 열의 어레이가 제공되어 있는데, 행 도전체(30)의 어레이는 픽셀 전극의 행 사이의 공간을 점유한다. 행 도전체(30)는 게이트 도전체 부분(30b) 및 행 부분(30a)을 갖는다. 이 예에서, 행 부분(30b)은 캐패시터 단자로서 동작하는 보다 넓은 부분(30c)을 가지며, 이는 이하에서 더 분명해질 것이다.
도 10의 단면의 화살표는 도 9의 좌측 및 우측 열의 단면을 나타낸다.
도 11a 내지 도 11d는 본 발명에 따라 트랜지스터 본체 및 절연 층을 생성하는 단계를 도시한다.
도 11에서, 플라즈마 증착이 사용되어 실리콘 질화물(SiN)(70), 비정질 실리콘(72) 및 n+ 도핑된 비정질 실리콘(74)으로 구성된 TFT 스택(66)을 정의한다.
도 11b에서, 포토-아크릴과 같은 포토폴리머(80)는 SiN 게이트 절연체 층의 원하는 형상 및 필드 차폐 절연체 형상에 대응하는 두 개의 레벨로 패터닝된다. 위에서 설명한 바와 같이, 필드 차폐 절연체는 열로서 배열되고, 따라서 열에는 보다 두꺼운 포토폴리머의 영역(80a)이 제공된다.
도 11c에서, TFT 스택은 플라즈마 에칭되어 TFT 층(66)은 열 및 TFT 트랜지스터 본체를 정의한다.
도 11d에서, 포토-폴리머는 부분적으로 에칭되어 본래 두꺼운 층의 폴리머가 있던 곳, 즉 열 위에 패턴(76)만을 남겨둔다.
포토폴리머(76)의 폭은 사실 도 11d의 두 개의 단면에서는 동일하지만, 도면들에서는 편의상 왜곡되었다. 열은 사실 일정한 폭을 갖는다.
도 12는 도 11a 내지 도 11d의 방법에 따라 증착된 트랜지스터 층 및 절연 층의 형상에 대한 평면도이다. 도 12에서, 절연층(76)을 형성한 포토폴리머는 아래의 TFT 층보다 약간 좁게 도시되어 있다. 이것은 단지 그들 모두가 보여질 수 있도록 하기 위한 것이지만, 사실 좌측 측면은 동일한 패턴으로 에칭되었고 그들은일직선으로 정렬될 것이다. TFT 영역은 또한 좌측 열에 대해서만 도시되어 있지만, 사실은 픽셀 패턴은 반복될 것이다.
도 13은 도 9 및 도 11의 방법 단계로부터 얻어지는 결합된 구조체에 대한 평면도이다.
도 14a 내지 도 14e는 열 도전체와 소스 및 드레인 전극을 생성하는 단계를 도시한다.
도 14a에서, 상단 금속 층(90)은 기판 위에 증착(스퍼터링)되고 하프톤 마스크(92)가 사용되어 포토레지스트 층을 두 개의 두께로 정의한다. 보다 낮은 두께(92a)는 TFT용이되 n+ 비정질 실리콘 층의 일부분은 TFT의 게이트 영역에서 제거되고, 보다 두꺼운 두께(92b)는 열 도전체와 소스 및 드레인 콘택트용이다.
도 14b에서, 상단 금속(90)은 금속 열과 소스 및 드레인 콘택트를 남겨두도록 에칭된다(그러나 여전히 게이트 위에는 갭을 남겨두지 않는다).
도 14c에서, 포토레지스트 층은 게이트 위의 영역이 노출될 때까지 O2 플라즈마를 사용하여 얇아진다.
도 14d에서, 상단 금속은 또 다시 TFT 채널 영역에서만 에칭된다. 그런 다음 플라즈마 에칭이 사용되어 기저부의 n+ 비정질 실리콘 층을 또한 제거함으로써, n+ 층은 소스 및 드레인용의 콘택트 부분만을 형성한다.
도 14e에서, 상단 포토레지스트 층(92)이 제거된다.
도 15는 도 14a 내지 도 14d의 방법 단계에 따라 증착된 열 도전체와 소스 및 드레인 전극의 형상에 대한 평면도를 도시한다. 노출된 비정질 실리콘 트랜지스터 본체(72)도 도시되어 있다. 상단 금속 층(90)은 또한 캐패시터 상단 콘택트(94)를 정의하도록 패터닝된다.
도 16은 완전한 장치 구조체를 평면도로 도시한다. TFT에는 별개의 폴리머 또는 SiN 층에 의해 패시베이션이 수행될 수 있고, 또는 LC 폴리이미드 정렬 층이 사용될 수 있다.
본 발명은 임의의 고 광학 개구 투과성의 TN AMLCD에 적용될 수 있다.
위의 예에서, 폴리머 필드 차폐 층(76)은 TFT 스택(실리콘 질화물과 비정질 실리콘 층) 위에 놓여질 수 있지만, 이 TFT 스택은 열 아래로부터 생략될 수 있고 이러한 설계는 여전히 동작할 것이다. 폴리머 스택에 필요한 결정적인 특징은 수용가능한 레벨로 혼선을 줄일만큼 충분히 낮은 정전용량을 갖는 것이다.
하나의 특정 예만이 위에서 설명되었다. 다양한 층을 형성하는데 사용되는 물질은 종래에서 쉽게 얻어지는 것이다. 특정 예에서 도시된 것에 대한 프로세싱 조건 및 다양한 선택적 부가 층은 당업자에게 분명할 것이다.

Claims (12)

  1. 액정 디스플레이의 능동 플레이트를 형성하는 방법에 있어서,
    실질적으로 투명한 도전체 층을 증착 및 패터닝하여 행 및 열로 배열된 픽셀 전극(12) 어레이를 절연 기판 위에 정의하는 단계와,
    행 도전체(30)와, 상기 절연 기판의 다른 영역 위에서 상기 픽셀 전극에 접속된 게이트 도전체 부분(30b)을 정의하는 단계와,
    상기 게이트 도전체 부분 위에 박막 트랜지스터 층(66)을 증착 및 패터닝하여 트랜지스터 본체를 형성하되, 상기 박막 트랜지스터 층은 적어도 게이트 절연체(70) 및 반도체 층(72)을 포함하는 단계와,
    다수의 열로서 정렬된 절연층(76)을 형성하되, 각 절연층 열은 픽셀의 두 개의 인접한 열의 상기 픽셀 전극(12)과 오버래핑되는 단계와,
    상기 기판 위에 불투명한 도전체 층을 형성하고 상기 불투명한 도전체 층을 패터닝하여 상기 절연층(76)의 상단에는 열 도전체(34)를, 상기 박막 트랜지스터(66)의 상단에는 상기 트랜지스터용 소스(82) 및 드레인(84) 전극을 정의하되, 상기 전극 중 하나는 열 도전체에 접속되고 다른 하나는 연관된 픽셀 전극에 접속되는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    각 트랜지스터 본체의 상기 박막 트랜지스터 층(66)은 또한 인접 픽셀 전극(12)과 오버래핑되는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층(76)은 폴리머를 포함하는 방법.
  4. 제 3 항에 있어서,
    상기 폴리머는 포토-아크릴 폴리머를 포함하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 픽셀 전극(12) 어레이와 상기 행 도전체(30)를 정의하는 단계는 제 1의 단일 마스크 프로세스를 통해 수행되는 방법.
  6. 제 5 항에 있어서,
    트랜지스터 본체 및 상기 절연층을 형성하는 단계는 제 2의 단일 마스크 프로세스를 통해 수행되는 방법.
  7. 제 6 항에 있어서,
    상기 열 도전체(34)와 상기 소스 및 드레인 전극(82,84)을 형성하는 단계는 제 3의 단일 마스크 프로세스를 통해 수행되는 방법.
  8. 제 7 항에 있어서,
    각 단일 마스크 프로세스는 하프톤 포토-마스크를 사용하는 방법.
  9. 능동 플레이트 및 수동 플레이트와 그 사이의 액정을 포함하는 능동 매트릭스 액정 디스플레이 장치에 있어서,
    상기 능동 플레이트는,
    절연 기판(60)과,
    실질적으로 투명한 픽셀 전극(12)의 행 및 열 어레이와, 상기 기판 위의 다른 영역을 점유하는, 게이트 도전체 부분(30b)을 갖는 행 도전체(30)의 어레이와,
    상기 게이트 도전체 부분 위에서 트랜지스터 본체를 정의하는 박막 트랜지스터 층(66)과,
    다수의 열로서 배열된 절연층(76)- 각 절연층 열은 픽셀의 두 개의 인접 열의 상기 픽셀(12)과 오버래핑됨 -과,
    상기 절연층(76)의 상단에 제공된 불투명한 열 도전체(34)와,
    상기 박막 트랜지스터 층(66)의 상단에 있는 상기 트랜지스터용의 소스 및 드레인 전극(82,84)- 그 중 하나는 열 도전체(34)에 접속되고 다른 하나는 연관된 픽셀 전극(12)에 접속됨 -
    을 포함하는 능동 매트릭스 액정 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 박막 트랜지스터 층(66)은 상기 트랜지스터 본체 이외에 상기 절연층 아래에 놓이는 열을 정의하는 장치.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 절연층(76)은 폴리머를 포함하는 장치.
  12. 제 11 항에 있어서,
    상기 폴리머는 포토-아크릴 폴리머를 포함하는 장치.
KR1020057011189A 2002-12-19 2003-12-09 액정 디스플레이의 능동 플레이트를 형성하는 방법 및 능동매트릭스 액정 디스플레이 장치 KR20050103272A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0229699.4 2002-12-19
GBGB0229699.4A GB0229699D0 (en) 2002-12-19 2002-12-19 Liquid crystal displays

Publications (1)

Publication Number Publication Date
KR20050103272A true KR20050103272A (ko) 2005-10-28

Family

ID=9950072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011189A KR20050103272A (ko) 2002-12-19 2003-12-09 액정 디스플레이의 능동 플레이트를 형성하는 방법 및 능동매트릭스 액정 디스플레이 장치

Country Status (11)

Country Link
US (1) US20060205102A1 (ko)
EP (1) EP1576415B1 (ko)
JP (1) JP2006510941A (ko)
KR (1) KR20050103272A (ko)
CN (1) CN1729423A (ko)
AT (1) ATE330251T1 (ko)
AU (1) AU2003283774A1 (ko)
DE (1) DE60306200T2 (ko)
GB (1) GB0229699D0 (ko)
TW (1) TW200502626A (ko)
WO (1) WO2004057416A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN1956172A (zh) * 2005-10-26 2007-05-02 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
CN100499082C (zh) 2005-11-10 2009-06-10 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
WO2009129391A2 (en) * 2008-04-17 2009-10-22 Applied Materials, Inc. Low temperature thin film transistor process, device property, and device stability improvement
TWI333275B (en) * 2008-05-09 2010-11-11 Au Optronics Corp Method for fabricating light sensor
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
TWI529914B (zh) * 2009-08-07 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101181050B1 (ko) * 2011-01-31 2012-09-10 주식회사 동부하이텍 전원 관리 소자
JP2017167403A (ja) * 2016-03-17 2017-09-21 株式会社ジャパンディスプレイ 表示装置
KR20200102620A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP2768313B2 (ja) * 1995-06-13 1998-06-25 日本電気株式会社 反射型液晶表示装置
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
US6005648A (en) * 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
WO2004057416A1 (en) 2004-07-08
CN1729423A (zh) 2006-02-01
US20060205102A1 (en) 2006-09-14
GB0229699D0 (en) 2003-01-29
EP1576415B1 (en) 2006-06-14
TW200502626A (en) 2005-01-16
JP2006510941A (ja) 2006-03-30
AU2003283774A1 (en) 2004-07-14
EP1576415A1 (en) 2005-09-21
DE60306200T2 (de) 2007-05-03
DE60306200D1 (de) 2006-07-27
AU2003283774A8 (en) 2004-07-14
ATE330251T1 (de) 2006-07-15

Similar Documents

Publication Publication Date Title
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치
EP0803078B1 (en) Liquid crystal display with high capacitance pixel
US6323918B1 (en) Liquid crystal display device and process for production thereof
JP4919644B2 (ja) 液晶表示装置
KR20020017992A (ko) 액티브 매트릭스 기판, 그 제조방법 및 표시장치
KR100929675B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20030011985A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
EP1576415B1 (en) Liquid crystal displays
KR100625027B1 (ko) 액정표시소자와 그 제조방법
JPH06130418A (ja) アクティブマトリクス基板
KR100658058B1 (ko) 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법
KR100771516B1 (ko) 박막트랜지스터 액정표시장치
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP3905436B2 (ja) 液晶表示装置
JPH1031228A (ja) 液晶表示装置及びその製造方法
CN114089570B (zh) 阵列基板及其制备方法、显示面板及显示装置
KR20050008877A (ko) 박막 트랜지스터 표시판
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR20050062692A (ko) 액정표시장치 및 그 제조 방법
US20020047949A1 (en) Liquid crystal displays
KR101160821B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR101028996B1 (ko) 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid