KR101181050B1 - 전원 관리 소자 - Google Patents
전원 관리 소자 Download PDFInfo
- Publication number
- KR101181050B1 KR101181050B1 KR1020110009517A KR20110009517A KR101181050B1 KR 101181050 B1 KR101181050 B1 KR 101181050B1 KR 1020110009517 A KR1020110009517 A KR 1020110009517A KR 20110009517 A KR20110009517 A KR 20110009517A KR 101181050 B1 KR101181050 B1 KR 101181050B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- field diffusion
- diffusion preventing
- electric field
- power management
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 전원 관리 소자는 기판과, 상기 기판 상에 형성된 HS(High-Side) 영역과, 상기 HS 영역과 소자 분리막에 의해 이격 형성된 LS(Low-Side) 영역과, 상기 소자 분리막 상을 지나 HS 영역에 고전압 전류가 흐르도록 연결된 금속 배선과, 상기 금속 배선과 소자 분리막 사이에 형성된 전계확산 방지부를 포함한다.
상기와 같은 발명은 금속 배선의 하부에 전계확산 방지부를 형성함으로써, HS 영역 및 LS 영역에 충분한 파괴 전압이 확보될 수 있는 효과가 있다.
상기와 같은 발명은 금속 배선의 하부에 전계확산 방지부를 형성함으로써, HS 영역 및 LS 영역에 충분한 파괴 전압이 확보될 수 있는 효과가 있다.
Description
실시예는 전원 관리 소자에 관한 것으로, 보다 상세하게는 전원 관리 소자의 HS 영역과 LS 영역 간의 전기적 격리 구조에 관한 것이다.
일반적으로, 전원 관리 소자(Power Management Integrated Circuit, PMIC)는 영역에 인가되는 전압에 따라 HS(High-Side) 영역과 LS(Low-Side) 영역으로 구분되며, HS 영역과 LS 영역은 소자 분리막에 의해 전기적으로 분리된다.
상기와 같은 전원 관리 소자는 HS 영역과 LS 영역을 가로지르는 금속 배선에 의해 전압 및 전류가 전달되며, 일정 영역에 임의의 전압이 걸린 상태 또는 일정 영역이 접지된 상태에서 HS 영역과 LS 영역 간의 기생 전류와 파괴 전압은 동작 전압을 기준으로 일정 부분 확보되어야 안정적으로 동작할 수 있다.
하지만, 종래 전원 관리 소자의 동작 전압이 상당히 높을 경우, 금속 배선과 소자 분리막 사이에는 특정 전계가 발생되며, 이로부터 기생 전류 및 파괴 전압에 의한 동작 전압이 충분히 확보되지 못하는 문제점이 발생된다.
실시예는 전원 관리 소자의 HS(High-Side) 영역과 LS(Low-Side) 영역 간의 동작 신뢰도를 향상시키기 위한 전원 관리 소자를 제공하는 것을 그 목적으로 한다.
일 실시예에 따른 전원 관리 소자는 기판과, 상기 기판 상에 형성된 HS 영역과, 상기 HS 영역과 소자 분리막에 의해 이격 형성된 LS 영역과, 상기 소자 분리막 상을 지나 HS 영역에 고전압 전류가 흐르도록 연결된 금속 배선과, 상기 금속 배선과 소자 분리막 사이에 형성된 전계확산 방지부를 포함한다.
실시예에 따른 전원 관리 소자는 금속 배선의 하부에 전계확산 방지부를 형성함으로써, HS 영역 및 LS 영역에 충분한 파괴 전압이 확보될 수 있는 효과가 있다.
도 1은 본 발명에 따른 전원 관리 소자를 나타낸 단면도.
도 2는 본 발명에 따른 전계확산 방지부를 중심으로 나타낸 전원 관리 소자의 단면도.
도 3은 본 발명에 따른 전원 관리 소자의 유도 전류가 발생된 영역을 나타낸 단면도.
도 4는 본 발명에 따른 전원 관리 소자의 온-스테이트 상태에서의 동작 전압을 나타낸 그래프.
도 5는 본 발명에 따른 전원 관리 소자의 오프-스테이트 상태에서의 동작 전압을 나타낸 그래프.
도 6 내지 도 8은 본 발명에 따른 전원 관리 소자의 변형예를 나타낸 단면도.
도 2는 본 발명에 따른 전계확산 방지부를 중심으로 나타낸 전원 관리 소자의 단면도.
도 3은 본 발명에 따른 전원 관리 소자의 유도 전류가 발생된 영역을 나타낸 단면도.
도 4는 본 발명에 따른 전원 관리 소자의 온-스테이트 상태에서의 동작 전압을 나타낸 그래프.
도 5는 본 발명에 따른 전원 관리 소자의 오프-스테이트 상태에서의 동작 전압을 나타낸 그래프.
도 6 내지 도 8은 본 발명에 따른 전원 관리 소자의 변형예를 나타낸 단면도.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 전원 관리 소자를 나타낸 단면도이고, 도 2는 본 발명에 따른 전계확산 방지부를 중심으로 나타낸 전원 관리 소자의 단면도이고, 도 3은 본 발명에 따른 전원 관리 소자의 유도 전류가 발생된 영역을 나타낸 단면도이고, 도 4는 본 발명에 따른 전원 관리 소자의 온-스테이트 상태에서의 동작 전압을 나타낸 그래프이고, 도 5는 본 발명에 따른 전원 관리 소자의 오프-스테이트 상태에서의 동작 전압을 나타낸 그래프이고, 도 6 내지 도 8은 본 발명에 따른 전원 관리 소자의 변형예를 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 전원 관리 소자는 기판(100)과, 상기 기판(100) 상에 형성된 HS 영역(200)과, 상기 HS 영역(200)과 소자 분리막(400)에 의해 이격 형성된 LS 영역(300)과, 상기 소자 분리막(400) 상을 지나 HS 영역(200)에 고전압 전류가 흐르도록 연결된 금속 배선(500)과, 상기 금속 배선(500)과 소자 분리막(400) 사이에 형성된 전계확산 방지부(700)를 포함한다.
기판(P-SUB, 100)은 P형의 웨이퍼로서, 기판(100) 상에는 N형 매몰층(NBL, N-Buried Layer, 미도시)과 P형 에피층(P-EPI, epitaxial layer, 미도시)을 포함할 수 있다.
기판(100)의 일측에는 HS 영역(200)이 형성된다. HS 영역(200)에는 HS 소자(220)가 N-타입 웰(240)에 의해 둘러싸여 있으며, HS 영역에는 게이트 전극, 게이트 절연막, 소스 영역, 소스 전극, 드레인 영역, 드레인 전극, 스페이서, P형 웰 영역 및 N형 웰 영역을 더 포함하여 이루어질 수 있다.
기판(100) 상에 형성된 HS 영역(200)의 타측에는 LS 영역(300)이 소자 분리막(400)에 의해 이격 형성된다. LS 영역(300)에는 LS 소자(320)가 N-타입 웰(340)에 의해 둘러싸여 형성되며, HS 영역(200)과 마찬가지로 게이트 전극, 게이트 절연막, 소스 영역, 소스 전극, 드레인 영역, 드레인 전극, 스페이서, P형 웰 영역 및 N형 웰 영역을 더 포함하여 이루어질 수 있다.
소자 분리막(400)은 전원 관리 소자를 HS 영역(200)과 LS 영역(300)으로 구분시키기 위해 형성된 것으로, 소자 분리막(400)은 일정 폭을 가지도록 적절하게 형성시킬 수 있다. 이러한 소자 분리막(400)은 LOCOS(Local Oxidation of Silicon)층으로 형성되거나, 사이즈가 작은 서브 마이크론(sub micron)급의 경우 STI(Shallow Trench Isolation) 구조로 형성될 수 있다.
HS 소자(220)에는 소스 영역에서 생성된 고전압 전류가 드레인 영역에 흐르도록 제1 금속배선(500)이 연결되어 있으며, 제1 금속배선(500)은 소스 영역으로부터 형성되어 소자 분리막(400)을 지나 HS 소자(220)에 연결된다. 여기서, HS 소자(220)로는 드레인 또는 소스 단일 수 있다.
이와 마찬가지로 LS 소자(320)에도 제2 금속배선(600)이 소스 영역으로부터 연결되어 전류가 흐를 수 있다. 여기서, 제2 금속배선(600)은 소자 분리막(400) 상을 지나지 않고 바로 LS 소자(320)에 직접 연결될 수 있다.
한편, HS 소자(220)에 연결된 제1 금속배선(500)의 하부에는 본 발명에 따른 전계확산 방지부(700)가 형성될 수 있다. 전계확산 방지부(700)의 일단은 LS 소자(320)에 연결될 수 있으며, 전계확산 방지부(700)의 길이(L)는 소자 분리막(400)과 HS 영역(200)의 일부를 덮을 수 있도록 형성되는 것이 바람직하다.
전계확산 방지부(700)는 금속(Metal) 재질로 형성될 수 있으며, 전계확산 방지부(700)와 제1 금속배선(500)의 거리(h2)는 제1 금속배선(500)과 소자 분리막(400) 사이의 거리(h1)의 1/2 이하가 되는 것이 바람직하다.
예컨대, 제1 금속배선(500)과 소자 분리막(400) 사이의 거리(h1)가 15,000Å 일 경우, 전계확산 방지부(700)와 제1 금속배선(500) 사이의 거리(h2)는 7,500Å 일 수 있다.
또한, 전계확산 방지부(700)는 제1 금속배선(500)의 대응되는 위치에 형성될 수 있도록 라인 형상으로 형성될 수 있으며, 정방형의 플레이트 형상으로 형성될 수도 있다.
상기와 같이 구성된 HS 소자(220), LS 소자(320), 제1 금속배선(500), 제2 금속배선(600) 및 전계확산 방지부(700)는 절연막(800)에 의해 둘러싸여 형성될 수 있다.
도 3에 도시된 바와 같이, 전원 관리 소자는 온-스테이트(On-State)로 동작할 경우, 제1 금속배선(500)에는 HS 영역(200)에 인가되는 700V의 전압이 흐르게 되고 전계확산 방지부(700)는 LS 영역(300)에 인가되는 660V의 전압이 흐르게 된다. 이로 인해 A, B, D 영역에는 전계 발생에 의한 기생 전류가 발생되지 않으며, C 영역에만 동작 전압에 맞는 전류가 발생된다.
이와 마찬가지로 전원 관리 소자가 오프-스테이트(Off-State)로 동작할 경우, 제1 금속배선(500)에는 약 40V의 전압이 흐르게 되고, 전계확산 방지부(700)는 접지(Ground)되기 때문에 A, B, D 영역에는 기생 전류가 발생되지 않는다. 이로 인해 C 영역에만 동작 전압에 맞는 전류가 발생된다.
상기와 같은 동작 상태가 진행되는 동안 파괴 전압(Breakdown voltage)은 동작 전압의 최소 10% 이상이 확보될 수 있다.
상기와 같이 본 발명에 따른 전계확산 방지부(700)가 형성된 전원 관리 소자의 전기적 격리 구조에 따른 동작 전압을 살펴보면, 도 4에 도시된 바와 같이, 온 스테이트로 동작할 경우, 본 발명에 따른 동작 전압의 범위(F)는 종래 동작 전압의 범위(E) 보다 넓어져 전원 관리 소자가 안정적으로 동작될 수 있다.
또한, 도 5에 도시된 바와 같이, 오프 스테이트로 동작할 경우에도 마찬가지로 동작 전압의 범위(F)가 상당히 넓어진 것을 알 수 있다.
따라서, 본 발명에 따른 전원 관리 소자의 전기적 격리 구조는 동작 신뢰성을 상당히 향상시킬 수 있는 효과가 있다.
상기에서는 본 발명에 따른 전계확산 방지부(700)를 제1 금속배선(500)의 하부에 하나만 형성하였지만, 이에 한정되지 않고 도 6 내지 도 8과 같이 형성될 수 있다.
도 6에 도시된 바와 같이, 전원 관리 소자는 기판(100) 상에 HS 영역(200)과 LS 영역(300)이 이격 형성되어 있으며, HS 영역(200)과 LS 영역(300)은 소자 분리막(400)에 의해 분리 형성된다.
HS 영역(200)의 HS 소자(220)에는 금속 배선(500)이 소자 분리막(400) 상부를 지나도록 연결되며, 금속 배선(500)의 하부에는 전계확산 방지부(700)가 형성된다.
전계확산 방지부(700)는 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)를 포함하며, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)는 상하로 상하로 이격되어 형성될 수 있다.
제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)의 일측은 LS 영역(300)의 LS 소자(320)에 연결된다. 또한, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)의 타측은 소자 분리막(400)과 HS 영역(200)의 일부를 덮도록 형성되며, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740) 각각의 길이는 서로 대응되는 것이 바람직하다.
물론, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)는 서로 다른 길이를 가지도록 형성될 수 있으며, 바람직하게는 금속 배선(500)과 인접한 제1 전계확산 방지부(720)의 길이가 제2 전계확산 방지부(740)의 길이보다 더욱 긴 것이 바람직하다.
상기에서는 2개의 전계확산 방지부(700)를 포함하도록 전원 관리 소자를 형성하였지만, 이에 한정되지 않고 3개 이상의 전계확산 방지부를 형성하여도 무방하다.
또한, 도 7에 도시된 바와 같이, 전원 관리 소자는 기판(100) 상에 HS 영역(200)과 LS 영역(300)이 이격 형성되어 있으며, HS 영역(200)과 LS 영역(300)은 소자 분리막(400)에 의해 분리 형성된다.
HS 영역(200)의 HS 소자(220)에는 금속 배선(500)이 소자 분리막(400) 상을 지나도록 연결되며, 금속 배선(500)의 하부에는 전계확산 방지부(700)가 형성된다.
전계확산 방지부(700)는 상하로 이격 형성된 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)를 포함하며, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)의 타측은 연결부(760)에 의해 서로 연결된다.
상기에서는 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)의 타측 끝단을 연결하였지만, 이에 한정되지 않고, 제1 전계확산 방지부(720)와 제2 전계확산 방지부(740)의 어느 일측에 연결되어도 무방하다.
또한, 도 8에 도시된 바와 같이, 전원 관리 소자는 기판(100) 상에 HS 영역(200)과 LS 영역(300)이 이격 형성되어 있으며, HS 영역(200)과 LS 영역(300)은 소자 분리막(400)에 의해 분리 형성된다.
HS 영역(200)의 HS 소자(220)에는 금속 배선(500)이 소자 분리막(400) 상을 지나도록 연결되며, 금속 배선(500)의 하부에는 전계확산 방지부(700)가 형성된다.
전계확산 방지부(700)는 제1 수평부(720)와, 상기 제1 수평부(720)로부터 하부로 연장 형성된 수직부(770)와, 상기 수직부(770)의 일측으로부터 제1 수평부(720)와 평행한 제2 수평부(780)를 포함한다.
수직부(770)는 소자 분리막(400) 상의 일측 상에 위치하도록 형성되며, 제2 수평부(780)의 일측은 수직부(770)와 연결되어 소자 분리막(400)과 HS 영역(200) 일부를 덮도록 연장되어 형성될 수 있다.
상기와 같이, 본 발명에 따른 전원 관리 소자는 HS 영역에 고전압 전류가 흐르는 금속 배선의 하부에 전계확산 방지부를 형성함으로써, 금속 배선으로부터 발생된 전계에 의해 소자 분리막에 유도 전류가 발생되는 것을 방지할 수 있으며, 이는 전원 관리 소자의 전기적 격리 구조에 대한 신뢰성을 향상시킬 수 있다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명은 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
100: 기판 200: HS 영역
220: HS 소자 300: LS 영역
320: LS 소자 400: 소자 분리막
500: 금속 배선 700: 전계확산 방지부
220: HS 소자 300: LS 영역
320: LS 소자 400: 소자 분리막
500: 금속 배선 700: 전계확산 방지부
Claims (10)
- 기판;
상기 기판 상에 형성된 HS(High-Side) 영역;
상기 HS 영역과 소자 분리막에 의해 이격 형성된 LS(Low-Side) 영역;
상기 소자 분리막 상을 지나 HS 영역에 고전압 전류가 흐르도록 연결된 제1 금속 배선; 및
상기 제1 금속 배선과 소자 분리막 사이에 형성된 전계확산 방지부;
를 포함하는 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부는 LS 영역에 연결 형성된 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부는 제1 금속 배선에 대응되는 위치에 형성된 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부는 HS 영역의 일부를 덮도록 연장 형성된 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부는 금속을 포함하는 전원 관리 소자. - 청구항 1에 있어서,
상기 제1 금속 배선과 전계확산 방지부의 거리는 제1 금속 배선과 소자 분리막 사이 거리의 1/2 이하인 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부는 상하 이격되도록 다수개로 형성된 전원 관리 소자. - 청구항 7에 있어서,
상기 상하 이격 형성된 전계확산 방지부를 연결하는 연결부를 더 포함하는 전원 관리 소자. - 청구항 1에 있어서,
상기 전계확산 방지부의 하부에 형성된 수직부와, 상기 수직부로부터 HS 영역을 향해 연장 형성된 수평부를 더 포함하는 전원 관리 소자. - 청구항 9에 있어서,
상기 수평부는 소자 분리막의 일부를 덮거나 HS 영역의 일부를 덮도록 연장 형성된 전원 관리 소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110009517A KR101181050B1 (ko) | 2011-01-31 | 2011-01-31 | 전원 관리 소자 |
US13/111,396 US8461668B2 (en) | 2011-01-31 | 2011-05-19 | Power management integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110009517A KR101181050B1 (ko) | 2011-01-31 | 2011-01-31 | 전원 관리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120088274A KR20120088274A (ko) | 2012-08-08 |
KR101181050B1 true KR101181050B1 (ko) | 2012-09-10 |
Family
ID=46576655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110009517A KR101181050B1 (ko) | 2011-01-31 | 2011-01-31 | 전원 관리 소자 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8461668B2 (ko) |
KR (1) | KR101181050B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031423A (ja) | 1998-06-15 | 2000-01-28 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
JP2008078486A (ja) | 2006-09-22 | 2008-04-03 | Oki Electric Ind Co Ltd | 半導体素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0229699D0 (en) * | 2002-12-19 | 2003-01-29 | Koninkl Philips Electronics Nv | Liquid crystal displays |
KR100882990B1 (ko) * | 2007-12-27 | 2009-02-12 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
-
2011
- 2011-01-31 KR KR1020110009517A patent/KR101181050B1/ko active IP Right Grant
- 2011-05-19 US US13/111,396 patent/US8461668B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031423A (ja) | 1998-06-15 | 2000-01-28 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
JP2008078486A (ja) | 2006-09-22 | 2008-04-03 | Oki Electric Ind Co Ltd | 半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
US8461668B2 (en) | 2013-06-11 |
US20120193750A1 (en) | 2012-08-02 |
KR20120088274A (ko) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9048213B2 (en) | Semiconductor device | |
KR102238303B1 (ko) | 고전압 접합 종단(hvjt) 디바이스와 고전압 금속 산화물 반도체(hvmos) 디바이스의 집적 | |
US8629513B2 (en) | HV interconnection solution using floating conductors | |
US8269305B2 (en) | High-voltage semiconductor device | |
JP6458878B2 (ja) | 半導体装置 | |
JP6600491B2 (ja) | Esd素子を有する半導体装置 | |
CN110010672B (zh) | 具有高压器件的半导体器件结构 | |
JP2006310719A (ja) | 半導体装置 | |
JP5798024B2 (ja) | 半導体装置 | |
KR101418396B1 (ko) | 전력 반도체 소자 | |
US20130095650A1 (en) | System And Method For Constructing Waffle Transistors | |
JP5432750B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20140012123A (ko) | 반도체장치 및 그 제조방법 | |
KR20140112629A (ko) | Ldmos 소자와 그 제조 방법 | |
JP5092174B2 (ja) | 半導体装置 | |
JP5359072B2 (ja) | 半導体装置 | |
JP6013876B2 (ja) | 半導体装置 | |
US9761668B2 (en) | Semiconductor device | |
JP7147703B2 (ja) | 半導体装置 | |
KR101181050B1 (ko) | 전원 관리 소자 | |
US8952483B2 (en) | Semiconductor device | |
KR101999312B1 (ko) | 반도체 장치 | |
CN108878542A (zh) | 半导体元件 | |
KR20120004954A (ko) | 반도체 장치 | |
JP6084357B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150812 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160812 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170809 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 7 |