KR20050096639A - 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법 - Google Patents

리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법 Download PDF

Info

Publication number
KR20050096639A
KR20050096639A KR1020040022079A KR20040022079A KR20050096639A KR 20050096639 A KR20050096639 A KR 20050096639A KR 1020040022079 A KR1020040022079 A KR 1020040022079A KR 20040022079 A KR20040022079 A KR 20040022079A KR 20050096639 A KR20050096639 A KR 20050096639A
Authority
KR
South Korea
Prior art keywords
matrices
matrix
refresh
word line
refreshing
Prior art date
Application number
KR1020040022079A
Other languages
English (en)
Inventor
구본성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040022079A priority Critical patent/KR20050096639A/ko
Publication of KR20050096639A publication Critical patent/KR20050096639A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그 리프레쉬 방법에 관한 것으로서, 보다 상세하게는 센스앰프를 공유하지 않는 매트릭스의 워드라인을 교번적으로 리프레쉬를 수행함으로써, 리프래쉬 동작시 프리차지시간 tRP을 충분히 확보하여 불량을 감소시키는 기술이다.
이를 위해 본 발명은 메모리 셀 어레이로 구성되는 복수개의 매트릭스와, 상기 복수개의 매트릭스의 셀의 데이터를 증폭시키기 위해 상기 복수개의 매트릭스에 공유되는 복수개의 센스앰프와, 상기 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성하는 리프레쉬 카운터를 포함하여 구성함을 특징으로 한다.

Description

리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그 리프레쉬 방법{ Semiconductor memory device having refresh counter and refresh method thereof}
본 발명은 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그 리프레쉬 방법에 관한 것으로서, 보다 상세하게는 센스앰프를 공유하지 않는 매트릭스를 교번적으로 리프레쉬를 수행함으로써, 리프래쉬 동작시 프리차지시간 tRP을 충분히 확보하여 불량을 감소시키는 기술이다.
일반적으로 메모리 장치는 다수의 메모리 셀(cell)에 데이터를 저장하거나 저장된 데이터를 리드하기 위한 경로로써 다수의 비트 라인 및 다수의 워드라인을 포함하고, 비트 라인 및 워드라인을 선택하는 회로 및 다수의 감지 증폭기 등의 주변 회로를 포함한다.
메모리 장치 중에 DRAM은 하나의 선택 트랜지스터와 하나의 저장 캐패시터로 구성되기 때문에 집적도(integration density)를 높일 수 있다. 그러나, DRAM은 저장 캐패시터에 저장된 전하가 선택 트랜지스터를 통해 누설되기 때문에 저장된 전하를 재충전(recharge)하는 리프레쉬를 주기적으로 수행해야 한다.
리프레쉬를 수행하는 방법은 ROR(RAS Only Refresh), 히든 리프레쉬(Hidden Refresh), 및 CBR(CAS before RAS) 리프레쉬 등이 있다.
먼저, ROR은 /CAS(Column Address Strobe)가 프리차지 레벨을 유지하고 있는 동안 /RAS 만을 활성화시켜 메모리 셀들에 대한 리프레쉬를 수행하는 방법이다. 이러한 ROR을 수행하기 위해서는 각 리프레쉬 동작들을 위해 외부로부터 리프레쉬 어드레스 메모리 장치로 제공되어야 하며, 각 리프레쉬 동작 중에는 메모리 장치와 연결되어 있는 어드레스 버스들이 다른 목적들을 위해서는 사용될 수 없다.
또한, 히든 리프레쉬는 리드 동작과 CBR 동작이 혼합된 형태이다. 즉 리드 사이클에서 /CAS가 로우 레벨로 활성화되어 있으면 출력 데이터는 계속 유효한 상태를 유지하는데, 이때 /RAS가 하이 레벨로 되었다가 다시 로우 레벨로 되돌아가면 이때부터는 CBR 상태이기 때문에 CBR 리프레쉬 한 사이클이 완료된다. 여기서, 데이터 출력 버퍼는 /CAS에 의해서만 제어되기 때문에 CBR 리프레쉬 동안 유효 데이터가 출력되어 외부에서 보기에는 정상 리드 동작과 동일하지만 내부적으로는 리프레쉬 카운터에 의해 생성된 내부 어드레스를 사용하여 리프레쉬 동작이 수행된다.
마지막으로, CBR 리프레쉬은 외부로부터 리프레쉬 어드레스를 입력하는 대신에 칩에 내장된 리프레쉬 카운터(Refresh Counter)에서 로우 어드레스를 발생시켜 리프레쉬를 수행하는 방법이다.
CBR 리프레쉬에서는 외부에서 로우 어드레스가 입력되지 않고 대신 CBR 리프레쉬 요구가 있을 때마다 디램 반도체 장치 내부의 어드레스 발생 회로로부터 로우 어드레스를 발생시킨다. 외부로부터 디램 반도체 장치로 입력되는 로우 어드레스는 어드레스 버퍼를 통하여 디램 셀 어레이로 입력된다. 어드레스 버퍼에는 어드레스 스위치를 부착하여 정상 동작시 외부 어드레스를 받아들이고 CBR 리프레쉬시에는 내부 어드레스를 받아들이도록 한다.
도 1은 종래의 반도체 메모리 장치의 셀 어레이 개략도이다.
종래의 반도체 메모리 장치의 셀 어레이는 복수개의 매트릭스 MAT A, MAT B, MAT C, MAT D 등와 복수개의 매트릭스 사이에 공유되어 연결되는 센스앰프(1, 3, 5)를 구비한다.
리프레쉬 모드시에 리프레쉬 카운터로부터 생성된 워드라인 어드레스에 따라 모든 매트릭스 MAT A, MAT B, MAT C, MAT D를 순차적으로 활성화시켜 리프레쉬를 실행하게 된다. 즉, 종래의 반도체 메모리 장치는 매트릭스 MAT A의 워드라인 0부터 1FF까지 순차적으로 리프레쉬를 수행하고, 다음에 매트릭스 MAT B의 워드라인 200 부터 3FF까지 리프레쉬를 수행한다. 이러한 방식으로 매트릭스 MAT D의 워드라인 7FF까지 리프레쉬를 모두 수행한다.
이와같이, 종래의 리프레쉬 카운터는 워드라인 어드레스를 단순히 1씩 증가시켜 출력함으로써 모든 매트릭스의 워드라인을 순차적으로 리프레쉬한다. 예를들어, 종래의 리프레쉬 카운터는 모든 매트릭스의 모든 워드라인 어드레스를 0번부터 7FF까지 순차적으로 1씩 증가시킨다.
따라서, 연속적인 리프레쉬 동작으로 인해 전류가 많이 소모되어 많은 노이즈를 유발시켜 반도체 메모리 장치의 프리차지시간 tRP 특성을 악화시키고 도 2와 같이, 매트릭스 A의 0번의 워드라인을 활성화 시킨 후 프리차지시간 tRP을 충분히 확보하지 못한 채 연속하여 매트릭스 A의 그 다음 1번의 워드라인을 활성화시킴으로써 프리차지시간 tRP의 부족으로 인해 불량을 유발하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 리프레쉬 동작시에 리프레쉬를 수행한 매트릭스와 센스앰프를 공유하지 않는 다른 매트릭스의 워드라인을 리프레쉬 시키되, 이전 리프레쉬를 수행한 매트릭스 워드라인이 프리차지시킴으로써, 충분한 프리차지시간 tRP을 확보하여 불량을 방지하는데 있다.
상기 과제를 달성하기 위한 본 발명은 메모리 셀 어레이로 구성되는 복수개의 매트릭스와, 상기 복수개의 매트릭스의 셀의 데이터를 증폭시키기 위해 상기 복수개의 매트릭스에 공유되는 복수개의 센스앰프와, 상기 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성하는 리프레쉬 카운터를 포함하여 구성함을 특징으로 한다.
또한, 반도체 메모리 장치에 있어서, 리프레쉬 카운터는, 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성하는 어드레스 생성부와, 상기 어드레스 생성부의 출력단에 연결되어, 상기 복수개의 매트릭스 중 리프레쉬를 수행할 매트릭스를 선택하는 신호를 생성하는 매트릭스 선택신호 생성부를 포함하여 구성함을 특징으로 한다.
또한, 반도체 메모리 장치의 리프레쉬 방법에 있어서, 리프레쉬를 수행할 매트릭스의 워드라인 어드레스를 생성하는 제 1 단계와, 상기 워드라인 어드레스에 따라, 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬시켜 프리차지시간을 확보하는 제 2 단계를 포함함을 특징으로 한다.
본 발명은 리프레쉬 동작을 필요로 하는 모든 반도체 기억소자에 적용될 수 있으며, 씨비알(CBR: Cas Before Ras) 리프레쉬 모드를 이용하는 기억소자에 있어서 더욱 효과적이다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 리프레쉬 카운터의 구성도이다.
리프레쉬 카운터는 어드레스 생성부(100)와 매트릭스 선택신호 생성부(200)로 구성된다.
어드레스 생성부(100)는 복수개의 D 플립플롭(10 내지 19)을 직렬 연결하여 구비하고, 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성한다.
매트릭스 선택신호 생성부(200)는 D 플립플롭(20, 21)을 직렬 연결하여 구비하고, 리프레쉬를 수행할 매트릭스를 선택하는 신호를 생성한다.
D 플립플롭(10)은 어드레스신호 A9에 의해 동기되고, 복수개의 D 플립플롭(11 내지 21)은 앞단의 D 플립플롭(10 내지 20)의 출력에 의해 각각 동기되고, 각각 자신의 출력 A0 내지 A12을 데이터 입력으로 수신하여 출력값 /Q을 출력한다. 이때, D 플립플롭(10 내지 21)의 각 출력은 도 4와 같이 출력되고, D 플립플롭(10 내지 19)의 출력 A0 내지 A10은 매트릭스의 워드라인 어드레스가 되고, D 플립플롭(20, 21)의 출력 A11, A12은 매트릭스 선택신호가 된다.
상기와 같이 구성되는 리프레쉬 카운터는 워드라인 어드레스를 매트릭스별로 교번적으로 워드라인이 선택되도록 증가시킨다. 이렇게 리프레쉬 카운터가 출력하는 워드라인 어드레스는 로오 디코더(미도시)를 통해 디코딩되어 매트릭스로 전달된다. 일반적인 반도체 메모리장치의 셀 어레이의 개략도인 도 1을 참조하여 본 발명의 리프레쉬 카운터로부터 출력된 매트릭스별로 교번적인 워드라인 어드레스를 이용한 반도체 메모리 장치의 동작을 구체적으로 설명한다.
먼저, 도 1의 매트릭스 MAT A의 000번 워드라인을 리프레쉬하고 매트릭스 MAT A와 센스앰프(1)를 공유하지 않는 다른 매트릭스 MAT C의 400번 워드라인을 리프레쉬하고, 매트릭스 MAT A의 001번 워드라인을 리프레쉬 하고, 매트릭스 MAT C의 401번 워드라인을 리프레쉬 한 후, 매트릭스 MAT A의 002번 워드라인을 리프레쉬한다. 이와같은 방식으로 매트릭스 MAT A와 MAT C의 워드라인을 모드 리프레쉬 한 후 MAT B와 MAT D의 워드라인을 교번적으로 리프레쉬 한다.
상기와 같이, 센스앰프를 공유하지 않는 매트릭스별로 교변적으로 워드라인을 리프레쉬함으로써, 매트릭스 MAT C가 리프레쉬 되는 동안 매트릭스 MAT C에 공유된 센스앰프(3)가 구동되고 매트릭스 MAT A에 공유된 센스앰프(1)가 구동되지 않으므로 매트릭스 MAT C가 리프레쉬 되는 동안 매트릭스 MAT A가 충분히 프리차지되므로 프리차지시간 tRP을 충분히 확보할 수 있다.
이는 도 5에 도시한 바와 같이, 매트릭스 MAT A의 워드라인이 시간 tRAS 동안 구동된 후 프리차지시간 tRP동안 프리차지되고, 매트릭스 MAT A의 워드라인이 프리차지되는 동안 매트릭스 MAT C의 워드라인이 tRAS동안 리프레쉬 된다. 이때, 프리차지시간 tRP는 매트릭스 MAT C의 워드라인이 리프레쉬되는 동안 즉, 매트릭스 MAT A에 공유된 센스앰프(1)가 다시 동작할때까지의 시간을 의미한다.
이상에서 살펴본 바와 같이, 본 발명은 리프레쉬 동작시에 워드라인 어드레스를 매트릭스별로 교번적인 순서로 카운팅시켜 매트릭스별로 교번적으로 리프레쉬 동작을 수행함으로써, 충분한 프리차지시간 tRP을 확보하여 불량을 방지할 수 있고, 리프레쉬 주기를 감소시켜 반도체 메모리 장치의 속도를 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 반도체 메모리 장치의 셀 어레이 개략도.
도 2는 종래의 기술에 따른 반도체 메모리 장치의 리프레쉬 동작시의 타이밍도.
도 3은 본 발명의 실시예에 따른 리프레쉬 카운터의 구성도.
도 4는 도 3의 리프레쉬 카운터의 워드라인 어드레스신호의 타이밍도.
도 5 본 발명의 실시예에 따른 반도체 메모리 장치의 리프래쉬 동작시의 타이밍도.

Claims (5)

  1. 메모리 셀 어레이로 구성되는 복수개의 매트릭스;
    상기 복수개의 매트릭스의 셀의 데이터를 증폭시키기 위해 상기 복수개의 매트릭스에 공유되는 복수개의 센스앰프; 및
    상기 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성하는 리프레쉬 카운터;
    를 포함하여 구성함을 특징으로 하는 리프레쉬 카운터를 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 리프레쉬 카운터는,
    복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬 시키기 위한 워드라인 어드레스를 생성하는 어드레스 생성부; 및
    상기 어드레스 생성부의 출력단에 연결되어, 상기 복수개의 매트릭스 중 리프레쉬를 수행할 매트릭스를 선택하는 신호를 생성하는 매트릭스 선택신호 생성부;
    를 구비함을 특징으로 하는 리프레쉬 카운터를 포함하는 반도체 메모리 장치.
  3. 제 2항에 있어서, 상기 어드레스 생성부는,
    복수개의 D 플립플롭을 직렬 연결하여 구비하고,
    상기 복수개의 D 플립플롭은,
    이전 D 플립플롭의 출력을 클럭입력으로 수신하고 각각 자신의 출력을 데이터 입력으로 수신하여, 각각 상기 워드라인 어드레스를 출력하는 것을 특징으로 하는 리프레쉬 카운터를 포함하는 반도체 메모리 장치.
  4. 반도체 메모리 장치의 리프레쉬 방법에 있어서,
    리프레쉬를 수행할 매트릭스의 워드라인 어드레스를 생성하는 제 1 단계; 및
    상기 워드라인 어드레스에 따라, 복수개의 매트릭스 중 센스앰프를 공유하지 않는 매트릭스별로 교번적으로 워드라인을 리프레쉬시켜 프리차지시간을 확보하는 제 2 단계;
    를 포함함을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
  5. 제 4항에 있어서, 상기 제 2 단계는,
    선택된 매트릭스의 워드라인을 리프레쉬 시키는 동안 이전 리프레쉬된 매트릭스의 워드라인을 프리차지시키는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
KR1020040022079A 2004-03-31 2004-03-31 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법 KR20050096639A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040022079A KR20050096639A (ko) 2004-03-31 2004-03-31 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040022079A KR20050096639A (ko) 2004-03-31 2004-03-31 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법

Publications (1)

Publication Number Publication Date
KR20050096639A true KR20050096639A (ko) 2005-10-06

Family

ID=37276685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040022079A KR20050096639A (ko) 2004-03-31 2004-03-31 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법

Country Status (1)

Country Link
KR (1) KR20050096639A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040917B2 (en) 2006-05-03 2011-10-18 Samsung Electronics Co., Ltd. Apparatus and method for upgrading codec

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040917B2 (en) 2006-05-03 2011-10-18 Samsung Electronics Co., Ltd. Apparatus and method for upgrading codec

Similar Documents

Publication Publication Date Title
JP3140461B2 (ja) ランダム・アクセス・メモリ
US6233192B1 (en) Semiconductor memory device
US6744684B2 (en) Semiconductor memory device with simple refresh control
US5251176A (en) Dynamic type semiconductor memory device with a refresh function and method for refreshing the same
US5349562A (en) Dynamic random access memory device suitable for shortening time required for testing self-refresh function
US6529433B2 (en) Refresh mechanism in dynamic memories
US5251178A (en) Low-power integrated circuit memory
KR20070087477A (ko) 향상된 리프레시 메커니즘을 갖는 동적 반도체 메모리
KR960012013A (ko) 동기형 반도체 기억 장치
US6518595B2 (en) Semiconductor memory device for reducing power consumption during refresh
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US6421797B1 (en) Integrated circuit memory devices and methods for generating multiple parallel bit memory test results per clock cycle
US6657920B2 (en) Circuit for generating internal address in semiconductor memory device
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
JPH04318391A (ja) 半導体記憶装置
US7002867B2 (en) Refresh control circuit for ICs with a memory array
US6809984B2 (en) Multiport memory circuit composed of 1Tr-1C memory cells
KR100405582B1 (ko) 동기형 반도체 기억 장치
KR100221748B1 (ko) 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치
JPH08297969A (ja) ダイナミック型半導体記憶装置
KR20050096639A (ko) 리프레쉬 카운터를 포함하는 반도체 메모리 장치 및 그리프레쉬 방법
JP2860403B2 (ja) ダイナミック型半導体記憶装置
JP3179791B2 (ja) 半導体記憶装置
JPH10255468A (ja) Ｄｒａｍのリフレッシュ装置
US20100293352A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application