KR20050094478A - 단자간 접속 방법 및 반도체 장치의 실장 방법 - Google Patents

단자간 접속 방법 및 반도체 장치의 실장 방법 Download PDF

Info

Publication number
KR20050094478A
KR20050094478A KR1020057014486A KR20057014486A KR20050094478A KR 20050094478 A KR20050094478 A KR 20050094478A KR 1020057014486 A KR1020057014486 A KR 1020057014486A KR 20057014486 A KR20057014486 A KR 20057014486A KR 20050094478 A KR20050094478 A KR 20050094478A
Authority
KR
South Korea
Prior art keywords
resin
terminal
electroconductive particle
conductive
anisotropic conductive
Prior art date
Application number
KR1020057014486A
Other languages
English (en)
Other versions
KR101057608B1 (ko
Inventor
고조 후지모토
기요카즈 야스다
종민 김
Original Assignee
센주긴조쿠고교 가부시키가이샤
고조 후지모토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센주긴조쿠고교 가부시키가이샤, 고조 후지모토 filed Critical 센주긴조쿠고교 가부시키가이샤
Publication of KR20050094478A publication Critical patent/KR20050094478A/ko
Application granted granted Critical
Publication of KR101057608B1 publication Critical patent/KR101057608B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29305—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29314—Thallium [Tl] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Die Bonding (AREA)

Abstract

대향하는 전극 등의 단자 사이에서 우수한 전기적 접속을 얻기 위한 단자간 접합 방법, 및 그 접합 방법을 사용한 반도체 장치의 실장 방법을 제공한다. 반도체 칩 (20) 의 전극 패드 (21) 와, 전극 패드 (21) 에 대향하도록 형성된 기판 (10) 상의 랜드 (11) 를, 도전성 접착제를 사이에 두고 대향하도록 배치한다. 그 후, 도전성 접착제에 함유된 도전성 입자의 융점보다도 높으면서 또한 수지의 경화가 완료되지 않은 온도로 도전성 접착제를 가열하여, 도전성 입자끼리 결합시킨다. 또, 도전성 접착제 중의 수지를 완전히 경화시킴으로써, 반도체 칩 (20) 과 기판 (10) 을 고착한다.

Description

단자간 접속 방법 및 반도체 장치의 실장 방법{METHOD FOR INTERCONNECTING TERMINALS AND METHOD FOR MOUNTING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 칩이나 디스크리트(discrete) 부품 등의 전자 부품에 형성된 전극 등의 단자를 외부 단자에 접속하기 위한 단자간 접합 방법, 및, 그 접합 방법을 사용한 반도체 장치의 실장 방법에 관한 것이다.
일렉트로닉스 분야에서는, 전자기기의 고속화나 대용량화, 소형화나 경량화의 요구에 따라서 반도체 칩이나 디스크리트 부품 등과 같은 전자 부품의 고집적화나 고밀도화를 실현하기 위한 실장 기술의 개발이 진행되고 있다. 이러한 반도체 장치의 실장 기술의 하나로서 베어 칩을 사용한 플립 칩 실장법이 제안되어 있다.
플립 칩 실장법에서는, 우선 베어 칩 상에 복수의 전극 패드를 형성하고, 이 전극 패드 상에 땜납이나 금 등을 사용하여 범프를 형성한다. 이어서, 이 베어 칩의 범프와, 기판의 회로 전극 (이하, 랜드로 기재한다) 을 접합하기 위해, 베어 칩의 전극 패드가 형성된 면과, 기판의 랜드가 형성된 면을 대향시키고, 상기 전극 패드를 대응하는 상기 랜드에 전기적으로 접속한다. 또, 베어 칩과 기판과의 전기적 접속 강도와 기계적 접착 강도를 확보하기 위해, 상기한 바와 같이 패드와 랜드를 접합한 후, 수지를 부어 베어 칩과 기판을 고정화하는 언더-필법을 실시하는 경우도 있다.
그런데, 내열 온도가 낮은 광 디바이스 등의 전자 부품 등을 실장하는 경우에는, 전자 부품의 열열화를 방지하기 위해서 전극 패드 (범프)와 랜드를 저온에서 접합할 것이 요구되고 있다. 이러한 저온 접합을 가능하게 하는 기술로서, 필름형의 이방성 도전 필름 (Anisotropic Conductive Film; ACF) 이나, 페이스트형의 이방성 도전 페이스트 (Anisotropic Conductive Paste; ACP) 등의 도전성 접착제를 사용한 플립 칩 실장법이 제안되어 있다 (예를 들어, 특허 문헌 1, 2 등을 참조).
상기 도전성 접착제는, 금속 등의 도전성 입자를 수지 중에 분산시킴으로써, 전극 패드 (범프) 와 랜드와의 사이 (이하, 대향 전극 사이로 기재한다) 에서는 도전성을 얻을 수 있고, 인접하는 전극 패드 사이나 인접하는 랜드 사이 (이하, 양자를 인접 전극 사이로 총칭한다) 에서는 절연성을 얻을 수 있는 전극 접합 재료이다. 즉, 이 도전성 접착제에 함유되는 도전성 입자에 의해, 대향 전극 사이의 도통을 가능하게 하는 한편, 상기 도전성 접착제에 함유되는 수지에 의해, 인접 전극간 절연성을 확보함과 함께, 대향 전극 사이를 접착시켜 베어 칩과 기판을 고정하고 있다.
상기 도전성 접착제에서는, 통상 수지 중에 도전성 입자가 균일하게 분산되어 있다. 그리고, 이 분산된 도전성 입자가, 상기 전극 패드 (범프) 및 랜드에 물리적으로 접촉함으로써 대향 전극 사이의 전기적인 접속을 가능하게 하고 있다.
그러나, 상기한 바와 같이, 수지 중에 도전성 입자가 균일하게 분산된 도전성 접착제를 사용한 경우, 도전성 접착제에 함유되는 도전성 입자를, 대향 전극 사이의 도통을 위해 유효하게 이용할 수 없을 가능성이 있다. 즉, 수지 중에는 도전성 입자가 균일하게 분산되어 있기 때문에, 대향 전극 사이의 도통에 기여하고 있는 도전성 입자는 상기 도전성 접착제에 포함되는 일부의 도전성 입자인 것으로 생각된다 (비특허 문헌 1 참조). 그러므로, 상기 도전성 접착제에 의해서는 대향 전극 사이의 전기적 접속에 충분한 신뢰성이 얻어지지 않을 가능성이 있고, 또한, 대향 전극 사이의 도통에 기여하지 않은 도전성 입자는 인접 전극 사이의 절연성을 저해하는 원인이 된다. 그리고, 도전성 접착제에 함유되는 도전성 입자를 유효하게 이용할 수 없기 때문에, 저비용화를 실현하는 것도 어려워진다.
그래서, 특허 문헌 3 에서는, 도전성 입자로서, 전계를 인가함으로써 전기장 방향으로 배열하는 전계 배열 효과를 갖는 입자를 사용하고 있다. 즉, 특허 문헌 3 에서는, 베어 칩과 기판 사이에 도전성 접착제를 공급함과 함께, 이 도전성 접착제에 전계를 인가하여 도전성 입자를 배열시킴으로써 대향 전극 사이를 전기적으로 접속하고 있다.
특허 문헌 1: 국제 공개 제00/57469호 (2000 년 9월 28 일 공개)
특허 문헌 2: 일본 공개특허공보 평10-4126호 (헤이세이 10(1998) 년 1 월 6 일 공개)
특허 문헌 3: 일본 공개특허공보 평8-315883호 (헤이세이 8(1996) 년 11 월 29 일 공개)
비특허 문헌 1: 「일렉트로닉스 실장 기술의 최근의 요구」, 폴리파일 (Polyfile), Vol.35, No.3, p.14-18, 1998 년
비특허 문헌 2: 오오타 유우스케 외, 「수지 접속에 있어서의 접합부 특성의 평가에 관한 연구」, 메이트 (Mate) 2002 프로시딩스 (제 8 회 일렉트로닉스에 있어서의 마이크로 접합ㆍ실장 기술 심포지움 (8th Symposium on 'Microjoining and Assembly Technology in Electronics') 논문집), p.169 -174, 2002 년
도 1 은, 본 발명에 관련된 반도체 장치의 실장 방법에 의해, 대향 전극 사이가 접합된 반도체 장치의 일 실시형태를 나타내는 단면도이다.
도 2(a) 및 도 2(b) 는, 상기 대향 전극 사이의 접합 방법을 나타내는 단면도이다.
도 3(a)∼(c) 는, 상기 대향 전극 사이에 공급된 도전성 접착제에 의한 접합 메카니즘을 설명하는 단면도이다.
도 4 는, Sn/48In 조성을 갖는 합금의 시차열 분석 스펙트럼이다.
도 5(a) 는, 에피클론 SR-A 의 시차열 분석 스펙트럼이고, 도 5(b) 는, 펭귄 시멘트 RD-0205 의 시차열 분석 스펙트럼이다.
도 6 은, Sn/48In 조성을 갖는 합금과, 에피클론 SR-A 를 함유하는 도전성 접착제의 시차열 분석 스펙트럼이다.
도 7 은, 실시예 1 에서 얻은 가열전 시료의 단면 관찰 화상이다.
도 8 은, 리플로우로(爐)에서 설정되는 온도 변화를 나타내는 그래프이다.
도 9(a) 및 도 9(b) 는, 실시예 1 에서 얻은 가열 후 시료의 단면 관찰 화상으로, 동 도 (a) 는, 도전성 입자 사이 및 구리판과 도전성 입자 사이의 접합을 나타내고, 동 도 (b) 는 도전성 입자 사이의 접합을 나타낸다.
도 10(a) 및 도 10(b) 는, 실시예 2 에서 얻은 가열 후 시료의 단면 관찰 화상이다.
도 11 은, 실시예 3 에서 얻은 가열 후 시료의 단면 관찰 화상이다.
도 12(a) 및 도 12(b) 는, 실시예 4 에 관련된 반도체 장치의 실장 방법에 의해 대향 전극 사이를 접합하는 상태를 나타내는 단면도이다.
도 13(a) 내지 (c) 는, 도 12 에 나타내는 실장 프로세스에 의해 얻어진 시료의 X 선 투과 사진이다.
도 14(a) 는, 도 12 에 나타내는 실장 프로세스에 의해 얻어진 실장 후의 시료의 단면 사진이고, 도 14(b) 는 동 도 (a) 의 사진을 설명하는 단면도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 실시의 일 형태에 관해서 도 1 내지 도 3 에 기초하여 설명하면, 이하와 같다.
도 1 에 나타내는 바와 같이, 본 실시형태의 반도체 장치에서는, 단자인 회로 전극 (이하, 랜드로 기재한다: 11) 을 갖는 규소 등으로 이루어지는 기판 (배선 기판: 10) 상에 도전성 수지층 (1a) 를 사이에 두고 반도체 칩 (20) 이 실장되어 있다. 반도체 장치의 기판 (10) 상의 랜드 (11) 는, 반도체 칩 (20) 상에 형성된 전극 패드 (단자: 21) 에 대응하도록 패터닝되고, 랜드 (11) 와 전극 패드 (21) 가 대향하고 있다. 또, 반도체 칩 (20) 표면에 형성된 전극 패드 (21) 는, 반도체 칩 (20) 상에 형성된 도시하지 않은 집적 회로를 외부에 접속하기 위해 형성되어 있다. 상기 전극 패드 (21) 상에는, 땜납이나 금 등을 사용하여 범프를 형성할 수도 있다.
상기 반도체 장치에서는, 도 1 에 나타내는 바와 같이, 기판 (10) 상의 랜드 (11) 와 반도체 칩 (20) 표면의 전극 패드 (21) 가 도전성 수지층 (1a) 을 사이에 두고 서로 전기적으로 접속되어 있다. 이 도전성 수지층 (1a) 는, 절연성의 경화 수지 (2a) 에 도전 물질 (3a) 이 함유되어 있고, 도전성 수지층 (1a) 에 함유되는 도전 물질 (3a) 이 상기 전극 패드 (21) 와 랜드 (11) 를 전기적으로 접속하고 있다. 이 도전 물질 (3a) 은, 상세한 것은 후술하지만 복수의 도전성 입자 (3b) 가 용융되어 응집ㆍ결합한 것이다.
다음으로, 상기 반도체 장치에서, 기판 (10) 상의 랜드 (11) 와 반도체 칩 (20) 상의 전극 패드 (21) 를 접합하는 접합 방법에 관해서 도 2 및 도 3 에 기초하여 설명한다.
우선, 전극 패드 (21) 가 형성된 반도체 칩 (20) 과, 반도체 칩 (20) 표면의 전극 패드 (21) 에 대응하도록 랜드 (11) 가 패터닝된 기판 (10) 을 준비한다. 전극 패드 (21) 의 표면이나 랜드 (11) 의 표면은, 후술하는 「젖은」 도전성 입자와의 접촉을 양호하게 하기 위해 세정, 연마, 도금, 표면 활성화 등의 처리가 실시되어 있어도 된다. 그리고, 도 2(a) 에 나타내는 바와 같이, 기판 (10) 또는 기판 (10) 의 랜드 (11) 상에 수지 (수지 성분: 2b) 중에 도전성 입자 (3b) 가 분산되어 이루어지는 도전성 접착제 (이방성 도전 수지 조성물: 1b) 를 공급한다. 여기서, 상세한 것은 후술하지만, 상기 도전성 접착제 (1b) 에 함유되는 수지 (2b) 는, 도전성 입자 (3b) 의 용융 온도 (융점) 에서는 경화가 완료되지 않고, 또한 도전성 입자의 일부가 유동 가능한 정도의 점도를 갖고 있는 것이 바람직하다.
여기서, 도전성 접착제 (1b) 는, 필름형, 페이스트형, 분말형 등 그 형상이 특별히 한정되지 않는다. 그 때문에 상기 도전성 접착제 (1b) 는, 그 형상에 적합한 공급 방법으로 기판 (10) 또는 랜드 (11) 상에 공급되면 된다. 즉, 필름형의 도전성 접착제 (1b) 이면, 기판 (10) 이나 랜드 (11) 상에 직접 배치하거나 또는 전사하면 된다. 또한, 페이스트형의 도전성 접착제 (1b) 이면, 기판 (10) 이나 랜드 (11) 상에 직접 적하해도 되고, 스크린 인쇄법, 오프셋 인쇄법, 회전 도포법 등에 의해 공급해도 된다. 또, 도 2(a), (b) 에는, 페이스트형의 도전성 접착제 (1b) 를 도포한 경우를 나타내고 있다.
계속해서, 기판 (10) 상의 랜드 (11) 와, 반도체 칩 (20) 상의 전극 패드 (21) 의 위치를 맞추고, 도 2(b) 에 나타내는 바와 같이 기판 (10) 상에 공급된 도전성 접착제 (1b) 상에 반도체 칩 (20) 을 배치한다. 이 때, 기판 (10) 의 랜드 (11) 와 반도체 칩 (20) 의 전극 패드 (21) 와의 사이 (이하, 대향 전극 사이로 기재한다) 의 거리가 소정 이상이 되도록 기판 (10) 상에 도시하지 않은 스페이서를 배치하고, 이 스페이서가 사이에 끼워지도록 반도체 칩 (20) 을 배치해도 된다.
기판 (10) 상에 반도체 칩 (20) 을 배치한 상기 시점에서의 대향 전극 사이의 거리는, 기판 (10) 또는 랜드 (11) 상의 도전성 접착제 (1b) 와, 반도체 칩 (20) 의 전극 패드 (21) 가 접촉되어 있으면 된다. 다시 말하면, 기판 (10) 이나 랜드 (11) 상에 공급되는 도전성 접착제 (1b) 는, 대향 전극 사이에 소정 이상의 거리가 얻어지도록 공급하면 된다.
상기한 바와 같이 기판 (10) 과 반도체 칩 (20) 이, 도전성 접착제 (1b) 를 사이에 두고 대향한 상태에서는, 도 3(a) 에 나타내는 바와 같이, 랜드 (11) 와 전극 패드 (21) 사이 (대향 전극 사이) 의 도전성 접착제 (1b) 내에, 도전성 입자 (3b) 가 균일하게 분산되어 있다.
도 3(a) 에 나타내는 바와 같이, 랜드 (11) 와 전극 패드 (21) 가 도전성 접착제 (1b) 를 사이에 두도록 배치한 후, 상기 기판 (10) 및 반도체 칩 (20 ; 도 2(b) 참조) 을 도전성 입자 (3b) 의 융점 이상의 온도까지 서서히 가열한다. 이 가열에 의해, 도전성 접착제 (1b) 에 함유된 수지 (2b) 는 경화가 완료된 상태로는 되지 않으며, 바람직하게는 수지 (2b) 내에서 도전성 입자 (3b) 가 움직이기 쉬워지는 점도를 갖고 있으면 된다. 그리고, 계속 가열하여 온도가 상기 도전성 입자 (3b) 의 융점에 이르면, 도 3(b) 에 나타내는 바와 같이 도전성 입자 (3b) 가 용융됨과 함께 서로 근방에 위치하는 도전성 입자 (3b) 가 수지 (2b) 내를 이동하여 응집하기 시작한다.
이 때, 랜드 (11) 의 표면 및 전극 패드 (21) 의 표면 (이하, 양자를 전극 표면이라 총칭함) 에, 용융된 도전성 입자 (3b) 가 펼쳐진 「젖은」 상태가 얻어진다. 그리고, 이 전극 표면에 「젖은」 도전성 입자 (3b) 에, 도전성 접착제 (1b) 중에 함유되는 다른 도전성 입자 (3b) 가 모이고, 도 3(c) 에 나타내는 바와 같이 이들 도전성 입자 (3b) 가 용융·응집하여 화학적으로 결합한다. 이로 인해 대향 전극 사이가 복수의 도전성 입자가 결합하여 이루어지는 도전 물질 (3a) 에 의해 접합된 상태가 되어, 대향 전극 사이에 도통 경로가 형성된다. 이와 같이, 대향 전극 사이에 화학적으로 결합한 도전 물질 (3a) 이 형성됨으로써, 신뢰성이 높고 금속 접합과 레벨이 동등한 접속 저항을 얻을 수 있다.
또 도전성 입자 (3b) 의 융점에 온도가 도달한 시점에서, 반도체 칩 (20) 이 기판 (10) 에 근접하도록 가압하여 대향 전극 사이의 거리를 작게 해도 된다. 즉, 도전성 접착제 (1b) 를 사이에 두고 반도체 칩 (20) 과 기판 (10) 을 압접하여 대향 전극 사이의 거리를 작게 해도 된다. 이로써 전극 표면에 「젖은」 도전성 입자 (3b) 에 다른 도전성 입자가 응집되기 쉬워져, 대향 전극 사이에 신뢰성이 높은 전기적인 접합을 형성하는 것이 가능해진다. 반도체 칩 (20) 을 기판 (10) 에 가까이 하였을 때의 대향 전극 사이의 거리는 특별히 한정되지 않지만, 도전성 입자 (3b) 입경의 수 배∼수십 배가 되도록 설정하는 것이 바람직하고, 구체적으로는 1㎛ 이상 500㎛ 이하로 설정하는 것이 바람직하다.
또한 상기한 바와 같이 도전성 입자 (3b) 의 융점까지 가열하도록 해도 되지만, 도전성 입자 (3b) 를 충분히 용융시켜 대향 전극 사이에 신뢰성이 높은 전기적 도통을 얻기 위해서는, 도전성 입자 (3b) 의 융점보다도 높은 온도까지 가열하는 것이 바람직하다. 구체적으로는, 도전성 입자 (3b) 의 융점보다도 10℃∼30℃ 정도 높은 온도까지 가열하면 도전성 입자가 충분히 용융되어, 대향 전극 사이의 양호한 도통을 얻을 수 있다.
상기한 바와 같이, 도전성 입자 (3b) 가 용융됨으로써 도 3(c) 에 나타내는 도전 물질 (3a) 이 형성되어 대향 전극 사이의 도통 경로가 확보되면, 기판 (10) 과 반도체 칩 (20) 사이에 도포된 도전성 접착제 (1b) 에 함유되는 수지 (2b) 를 완전히 경화시킨다. 이로 인해, 도 1 에 나타내는 바와 같이 경화 수지 (2a) 내에 도전 물질 (3a) 이 형성된 도전성 수지층 (1a) 이 얻어지고, 기판 (10) 과 반도체 칩 (20) 이 고착된다. 또, 도전성 접착제 (1b) 에 함유되는 수지 (2b) 를 경화시키는 경화 조건은, 사용하는 수지 (2b) 의 종류나 성질에 따라 적절히 설정하면 된다. 예를 들어, 열경화성 수지를 사용한 경우에는 수지 (2b) 의 경화 온도까지 가온하면 되고, 열가소성 수지를 사용한 경우에 수지 (2b) 가 경화하는 온도까지 냉각하면 된다. 또 광경화성 수지를 사용한 경우에는 광조사를 하여 중합 반응을 개시시키면 된다.
이와 같이, 기판 (10) 과 반도체 칩 (20) 사이에 공급된 도전성 접착제 (1b) 의 수지 (2b) 가 경화됨으로써 대향 전극 사이의 도통 상태를 확보할 수 있다. 또한 수지 (2b) 가 경화됨으로써 기판 (10) 과 반도체 칩 (20) 을 충분한 기계적 강도로 고착할 수 있다.
다음으로, 상기의 접합 방법으로 기판 (10) 상에 반도체 칩 (20) 을 실장하기 위해 사용하는 도전성 접착제 (1b ; 도 3(a) 참조) 에 관해 설명한다. 도전성 접착제 (1b) 는 적어도 도전성 입자 (3b) 와 수지 (2b) 를 함유하고 있으면 되고, 필요에 따라 도전성 입자 (3b) 및 수지 (2b) 이외의 물질을 함유하고 있어도 된다.
상기 도전성 접착제 (1b) 에 함유되는 도전성 입자 (3b) 는 특별히 한정되지 않지만, 반도체 장치에서는, 기판 (10) 에 탑재하는 반도체 칩이나 전자 부품 등의 열 열화를 방지하기 위해 가열 처리는 250℃ 이하에서 이루어지는 것이 바람직하다. 그러므로, 250℃ 이하에서 가열 처리할 수 있도록 250℃ 이하의 융점을 갖는 도전성 입자 (3b) 를 사용하는 것이 바람직하다.
이러한 도전성 입자 (3b) 로는, 구체적으로는 주석(Sn), 인듐(In), 비스무트(Bi), 구리(Cu), 아연(Zn), 납(Pb), 카드뮴(Cd), 갈륨(Ga), 은(Ag), 탈륨(Tl) 등의 금속이나 이들 금속으로 이루어지는 합금을 들 수 있다. 상기 합금으로는, 예를 들어 Sn/48In, Sn/57Bi/1Ag, Sn/9Zn, Sn/8Zn/3Bi, Sn/3.5Ag (모두 조성비) 나 표 1 에 나타내는 금속이나 합금 등을 들 수 있다. 또 표 1 에는 각 금속 및 각 합금의 융점도 함께 나타내고 있다.
상기 도전성 입자 (3b) 는 입경이 100㎛ 이하인 것이 바람직하고, 50㎛ 이하인 것이 더 바람직하다. 또한 입경의 하한치는 1㎛ 이상인 것이 바람직하고, 3㎛ 이상인 것이 더 바람직하다. 일반적으로 도전성 입자 (3b) 의 입경의 상한치는 전극 패드나 랜드 등의 전극 치수나 구조에 의존하며, 통상 인접전극 사이의 절연성을 확보하기 위해서는 (전극의 피치)×0.5 이하의 입경을 갖고 있는 것이 바람직하다. 이에 반하여, 도전성 입자 (3b) 의 입경의 하한치가 1㎛ 미만이면 전극 표면에 「젖은」 도전성 입자 (3b) 에 다른 도전성 입자 (3b) 가 응집되기 어려워진다.
또한 상기 도전성 입자 (3b) 의 형상은 특별히 한정되지 않고, 구형, 편평구형, 판형, 부정형 등 여러 가지 형상인 것을 사용하면 된다.
그리고 도전성 접착제 (1b) 중에 함유되는 상기 도전성 입자 (3b) 의 체적비는 하한치가 20체적% 이상인 것이 바람직하고, 30체적% 이상인 것이 더 바람직하다. 또한 상기 도전성 입자 (3b) 의 체적비의 상한치는 70체적% 이하인 것이 바람직하고, 60체적% 이하인 것이 더 바람직하다.
상기 도전성 입자 (3b) 의 도전성 접착제 (1b) 중에서의 체적비가 20체적% 미만이면, 중량비에 의해 도전성 입자 (3b) 의 수지 (2b) 내에서의 분산이 저해된다. 이에 반하여, 체적비가 70체적% 를 초과하면 도전성 입자 (3b) 가 과밀도로 배치되기 때문에, 도전성 입자 (3b) 와 수지 (2b) 의 혼합상태가 불균일해질 가능성이 있다.
그리고 상기 수지 (2b) 는 절연성을 갖고, 또한 도전성 접착제 (1b) 에 함유되는 도전성 입자 (3b) 의 융점 온도에서 경화가 완료되지 않는 것이라면 특별히 한정되지 않는다. 게다가 상기 수지 (2b) 는 수지 (2b) 내를 상기 도전성 입자 (3b) 가 유동 가능해지도록 도전성 입자 (3b) 의 융점 온도에서 경화율이 100% 미만인 것이 바람직하다.
상기 수지 (2b) 는 상기 조건을 만족하는 것이라면 특별히 한정되지 않지만, 예를 들어 열경화성 수지, 열가소성 수지, 광경화성 수지 등 중에서 1종 또는 2종 이상을 사용하면 된다.
상기 열경화성 수지로는, 예를 들어 에폭시계 수지, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지, 페놀계 수지, 멜라민계 수지, 알키드계 수지, 우레아 수지, 아크릴계 수지, 불포화 폴리에스테르 수지 등을 들 수 있다.
상기 열가소성 수지로는, 아세트산비닐계 수지, 폴리비닐부티랄계 수지, 염화비닐계 수지, 스티렌계 수지, 비닐메틸에테르계 수지, 우레탄계 수지, 글리부틸 수지, 에틸렌-아세트산비닐 공중합계 수지, 스티렌-부타디엔 공중합계 수지, 폴리부타디엔 수지, 폴리비닐알코올계 수지 등을 들 수 있다.
상기 광경화성 수지란, 광중합성 모노머나 광중합성 올리고머와, 광중합 개시제 등을 혼합한 것으로, 광조사에 의해 중합 반응이 개시되는 것을 한다. 광중합성 모노머나 광중합성 올리고머로는, 예를 들어 아크릴산에스테르류 모노머, 메타크릴산에스테르류 모노머, 에테르아크릴레이트, 우레탄아크릴레이트, 에폭시아크릴레이트, 아미노 수지 아크릴레이트, 불포화 폴리에스테르, 실리콘계 수지 등을 들 수 있다.
또 상기 수지 (2b) 로서, 도전성 입자 (3b) 의 표면이나 전극 표면을 활성화시키는 표면 활성화 효과를 갖는 표면 활성화 수지를 사용해도 된다. 표면 활성화 수지란 도전성 입자 (3b) 의 표면이나 전극 표면을 환원하는 환원성을 갖는 것을 말하며, 예를 들어 가열에 의해 유기산을 유리하는 수지를 말한다. 이러한 표면 활성화 수지를 사용하면, 도전성 입자 (3b) 의 표면이나 전극 표면을 활성화시켜 전극 표면에서의 도전성 입자 (3b) 의 「젖음」을 양호하게 함과 함께 도전성 입자 (3b) 끼리가 결합하기 쉬워져 더 큰 입경의 도전성 입자를 얻을 수 있다.
상기 표면 활성화 수지로는, 예를 들어 에폭시계 수지인 펭귄 시멘트 RD-0205, RD-0128 (선스타기켄사 제조) 등을 들 수 있다.
또 상기 도전성 접착제 (1b) 에 함유되는 상기 도전성 입자 (3b) 의 융점 및 수지 (2b) 의 경화 온도는 시차열 (DSC) 분석에 의해서 결정하고 있다. 즉, 시차열 분석에 의해 얻어진 스펙트럼의 피크에 기초하여 도전성 입자 (3b) 의 융점 및 수지 (2b) 의 경화 온도를 결정하고, 사용하는 도전성 입자 (3b) 및 수지 (2b) 의 조합을 결정하고 있다.
또한 상기 도전성 접착제 (1b) 에는, 도전성 입자 (3b) 및 수지 (2b) 이외의 물질로서 플럭스, 표면 활성제, 경화제 등을 함유하고 있어도 된다.
상기 플럭스는, 예를 들어 수지, 무기산, 아민, 유기산 등의 환원제이다. 이 플럭스는 용융된 도전성 입자 (3b) 의 표면, 랜드 (11) 의 표면이나 전극 패드 (21) 표면의 산화물 등의 표면 이물을 환원함으로써 가용성 또한 가융성 화합물로 바꾸어 제거한다. 또한 표면 이물이 제거되어 청정해진 상기 도전성 입자 (3b) 의 표면, 랜드 (11) 의 표면이나 전극 패드 (21) 의 표면을 피복하여 다시 산화되는 것을 방지한다.
상기 플럭스는, 도전성 입자 (3b) 의 융점보다도 높고, 또한 대향 전극 사이를 접합하기 위해 실시하는 가열 처리시의 최고 온도보다도 낮은 비등점을 갖고 있는 것이 바람직하다. 상기 도전성 접착제 (1b) 중 플럭스의 함유율은 20중량% 이하인 것이 바람직하고, 10중량% 이하인 것이 더 바람직하다. 플럭스의 함유율이 20중량% 를 초과하면 보이드가 발생하기 쉽고, 접합부에서의 접합 특성이 저하하는 원인이 되어 바람직하지 않다.
또한 상기 표면 활성제는, 예를 들어 에틸렌글리콜이나 글리세린 등의 글리콜; 말레산이나 아디프산 등의 유기산; 아민, 아미노산, 아민의 유기산염, 아민의 할로겐염 등의 아민계 화합물; 무기산이나 무기산염 등이고, 용융한 도전성 입자 (3b) 의 표면, 랜드 (11) 의 표면이나 전극 패드 (21) 의 표면의 산화물 등의 표면이물을 용해하여 제거한다.
상기 표면 활성제는 도전성 입자 (3b) 의 융점보다도 높은 비등점을 갖고, 또한 대향 전극 사이를 접합하기 위해 실시하는 가열 처리시의 최고 온도보다도 낮은 온도에서 증발하는 것이 바람직하다. 상기 도전성 접착제 (1b) 중 표면 활성제의 함유율은 20중량% 이하인 것이 바람직하고, 10중량% 이하인 것이 더 바람직하다.
그리고 상기 경화제는, 예를 들어 디시안디아미드나 이미다졸 등이며, 에폭시 수지의 경화를 촉진한다.
또한 상기에서 설명한 도전성 접착제를 사용한 대향 전극 사이의 전기적 접합은 반도체 칩 (20) 상의 전극 패드 (21) 와, 기판 (10) 상의 랜드 (11) 의 접합 등의 칩 접합용에 한정되는 것은 아니다. 즉, 랜드 (11) 가 형성되어 있는 측과는 반대측의 기판 (10) 표면에서의 접착, 광학 부품 등의 전자 부품과 기판 (10) 과의 접합, 액정 디스플레이의 TCP (Tape Carrier Package) 실장 등 여러 가지 전기적 접합에 이용할 수 있다. 특히 융점이 낮은 도전성 입자 (3b) 를 함유하는 도전성 접착제를 사용하면, 발광 다이오드나 광 수광소자 등의 내열성이 낮은 전자 부품에도 적용할 수 있다. 그리고 광학 부품의 접합을 상기 수법으로 실시하면 흐려지는 현상이 발생하는 일이 없기 때문에 투명도를 확보할 수 있다.
이와 같이 상기에서 설명한 대향 전극 사이의 전기적인 접속방법은, 반도체 칩에 형성된 전극이나, 광학 부품이나 디스크리트 부품 등의 각종 전자 부품의 전극, 배선 기판에 형성된 전극 등, 여러 가지 외부 접속용 단자에 사용할 수 있다.
발명의 개시
그러나, 상기 종래의 도전성 접착제에서는, 도전성 접착제에 함유되는 도전성 입자가 수지에 덮여 있기 때문에, 가령 도전성 입자끼리가 배열함으로써 물리적으로 접촉하더라도 도전성 입자를 덮는 수지가 도통 불량을 야기한다는 문제가 있다.
즉, 상기 특허 문헌 3 에 기재된 기술에서는, 수지 중에 분산되어 있는 도전성 입자가 전계의 인가에 의해서 유전 분극하고, 이 유전 분극에 기인하는 정전 인력에 의해 대향 전극 사이에 도전성 입자가 배열된다. 그 때문에, 도전성 입자가 서로 직접 접촉하여 배열되는 것은 아니고, 상기 수지를 개재하여 접촉하고 있을 가능성이 있다. 이러한 경우, 도전성 입자 사이에서의 도전성 저하가 야기되기 때문에, 대향 전극 사이의 전기적 접속에 충분한 신뢰성을 얻기가 어려워지고, 반도체 장치의 수율 저하를 불러 일으킨다.
또한, 상기 특허 문헌 3 에 기재된 도전성 입자는, 유전성을 갖고, 전기 저항율이 108Ωㆍ㎝∼10-3Ωㆍ㎝ 가 바람직하다고 되어 있다 (단락 [OO27] 등). 그러므로, 금속과 같은 정도의 도전성을 기대할 수 없다. 또, 정전기에 매우 약한 전자 디바이스에 대하여 외부로부터 전계를 인가하여 도전성 입자를 배열시키는 것은, 상기 전자 디바이스의 신뢰성에도 문제를 준다.
본 발명은, 상기 종래의 문제점을 해결하기 위해 이루어진 것으로, 그 목적은, 서로 대향하는 전극 등의 단자간 충분한 전기적 접속을 확보함과 함께, 단자 사이에서 금속 접합과 동일한 정도의 전기 저항을 얻을 수 있는, 단자간 접합 방법, 및, 그 접합 방법을 사용한 반도체 장치의 실장 방법을 제공한다.
본 발명의 단자간 접속 방법은, 적어도 도전성 입자와 그 도전성 입자의 융점에서 경화가 완료되지 않은 수지 성분을 함유하는 이방성 도전 수지 조성물을 사이에 두고, 단자끼리를 서로 대향시켜 배치하는 단자 배치 단계와, 상기 도전성 입자의 융점보다도 높으면서, 또한 상기 수지 성분의 경화가 완료되지 않은 온도로, 상기 이방성 도전 수지 조성물을 가열하는 수지 가열 단계와, 상기 수지 성분을 경화시키는 수지 성분 경화 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 도전성 입자의 융점보다도 높은 온도로 그 이방성 도전 수지 조성물이 가열되어, 이 온도에서 경화가 완료되지 않은 수지 성분 내에서 도전성 입자가 용융된다. 도전성 입자는 수지 성분 내에서 자유롭게 이동할 수 있기 때문에, 단자와 이방성 도전 수지와의 계면인 단자 표면에 용융된 도전성 입자가 퍼져, 「젖음」상태가 된다. 또한, 용융된 도전성 입자끼리 수지 성분 내에서 응집하여 화학적으로 결합한다. 그 결과, 이들 용융된 도전성 입자가, 대향하는 단자끼리를 전기적으로 접속하도록 배치된다. 그 후, 수지 성분을 경화시키면, 단자 사이를 도통시킨 상태로 이방성 도전 수지를 사이에 두고도 대향하는 단자 끼리를 고착시킬 수 있다.
이와 같이, 본 발명에 의하면, 도전성 입자를 용융시켜 자기 응집시킴으로써, 도전성 입자 사이 및, 도전성 입자와 단자 사이에 금속 결합 등의 화학적인 결합을 형성할 수 있다. 요컨대, 서로 대향하는 단자 사이는, 화학적 결합에 의해서 접속된 상태가 된다. 그러므로, 상기 단자 사이의 전기 저항을 금속 접합과 동등 레벨로 얻을 수 있기 때문에, 상기 단자 사이의 전기적 접속이 신뢰성이 높아진다.
본 발명의 별도의 양태로는, 상기한 단자간 접속 방법에 있어서, 상기 수지 가열 단계에서 상기 이방성 도전 수지 조성물을 사이에 두고 양 단자를 압접시켜도 된다.
이 양태에 의하면, 이방성 도전 수지 조성물에 함유되는 도전성 입자가 용융되는 온도에서, 일방의 단자가 이방성 도전 수지 조성물을 사이에 두고 타방의 단자에 근접하도록 양 단자를 압접하여 대향하는 단자간 거리를 작게 하고 있다. 그 때문, 도전성 입자가 단자 표면에 「젖기」쉬워지고, 또한, 도전성 입자끼리 응집되기 쉬워진다. 이것에 의해, 대향하는 단자 사이에서, 보다 확실하게 용융된 도전성 입자끼리를 결합시킬 수 있기 때문에, 단자 사이에 신뢰성이 높은 도통 경로를 얻을 수 있다.
본 발명의 다른 별도의 양태로는, 상기 수지 성분은, 단자 표면 및 도전성 입자 표면 중의 적어도 일방을 환원하는 환원성을 갖는 수지여도 된다.
이 양태에 의하면, 상기 수지 성분은, 단자 표면이나 도전성 입자 표면에 대한 환원성을 갖고 있기 때문에, 단자 표면이나 도전성 입자 표면을 활성화할 수 있다. 그러므로, 상기 환원성을 갖는 수지 성분을 함유하는 이방성 도전 수지 조성물을 사용하면, 단자 표면이나 도전성 입자 표면이 환원되어 표면이 활성화되기 때문에, 단자 표면과 도전성 입자가 접합하기 쉬워지고, 또한 도전성 입자끼리 접합하기 쉬워진다. 그 결과, 대향하는 단자 사이의 도전성 입자에 의한 접합을 보다 확실하게 할 수 있기 때문에, 단자 사이에 형성되는 도통 경로의 신뢰성을 향상시킬 수 있다.
본 발명의 또 다른 별도의 양태로는, 상기 단자 배치 단계에 있어서의 상기 이방성 도전 수지 조성물이, 대향하는 각 상기 단자 사이를 포함하고, 각 상기 단자가 형성되어 있는 부재 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록, 상기 이방성 도전 수지 조성물을 공급해도 된다.
이 양태에 의하면, 단자가 형성되어 있는 부재 사이에 끼워지는 대향 공간 전체에 충전된 이방성 도전 수지 조성물의 가열ㆍ경화 후에는, 단자 부분에 도전성 입자가 응집하고, 단자 이외의 부분에는 수지만이 존재한다. 이렇게 해서 단자 사이가 금속 접합되고, 인접하는 단자 사이에는 수지 재료에 의해 절연이 취해짐과 함께, 충분한 접착 강도가 확보된 접착 접합이 달성된다.
이것에 의해, 이방성 도전 수지 조성물의 공급 공정이 간단하게 되어 프로세스가 대폭 삭감됨과 함께, 금속 접합과 수지 접합이 동시에 달성되게 된다. 또한, 단자 사이의 접속 공정에서는 저온 가공이 가능해진다.
본 발명의 반도체 장치의 실장 방법은, 반도체 칩의 전극 패드와, 그 전극 패드에 대응하도록 형성된 배선 기판상의 회로 전극을, 적어도 도전성 입자와 수지 성분을 함유하는 이방성 도전 수지 조성물을 사이에 두고 대향하도록 배치하는 전극 배치 단계와, 상기 도전성 입자의 융점보다도 높으면서, 또한 상기 수지 성분의 경화가 완료되지 않은 온도로, 상기 이방성 도전 수지 조성물을 가열하는 수지 가열 단계와, 상기 수지 성분을 경화시키는 수지 성분 경화 단계를 포함하는 것을 특징으로 한다.
이 방법에 의하면, 반도체 장치에서, 반도체 칩의 전극 패드와 배선 기판 상의 회로 전극을 전기적으로 접합하는 경우에, 전술한 단자간 접합 방법을 사용할 수 있다. 이것에 의해, 최근의 반도체 칩 등의 파인피치화에도 대응할 수 있는 실장 방법을 제공할 수 있다. 그 결과, 반도체 장치의 수율을 향상시킬 수 있다.
그 경우, 비교적 융점이 낮은 도전성 입자를 사용함으로써 배선 기판 상에 반도체 칩을 실장할 때의 가열 온도를 낮게 설정할 수 있다. 그러므로, 본 발명의 반도체 장치의 실장 방법은, 내열성이 낮은 광학 소자 등의 전자 부품을 실장하는 경우 등에 바람직하게 사용할 수 있다.
별도의 면에서는, 본 발명의 반도체 장치의 실장 방법은, 상기 전극 배치 단계에 있어서의 상기 이방성 도전 수지 조성물이, 대향하는 상기 전극 패드와 상기 회로 전극과의 사이를 포함하고, 상기 반도체 칩과 상기 배선 기판 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록, 상기 이방성 도전 수지 조성물을 공급하는 것을 특징으로 한다.
이 방법에 의하면, 반도체 칩과 배선 기판 사이에 끼워지는 대향 공간 전체에 충전되어 있는 이방성 도전 수지 조성물의 가열ㆍ경화 후에는, 전극 패드 및 회로 전극 부분에 도전성 입자가 응집하고, 그 이외의 부분에는 수지만이 존재한다. 이렇게 해서 전극 패드와 회로 전극 사이가 금속 접합되고, 인접하는 전극 패드-회로 전극 사이에는 수지 재료에 의해 절연이 취해짐과 함께, 충분한 접착 강도가 확보된 접착 접합이 달성된다.
이것에 의해, 이방성 도전 수지 조성물의 공급 공정이 간단하게 되어 프로세스가 대폭 삭감됨과 함께, 금속 접합과 수지 접합이 동시에 달성되게 된다. 또한, 반도체 장치의 실장 공정에서는 저온 가공이 가능해진다.
이상과 같이, 본 발명의 단자간 접속 방법에 의하면 다음과 같은 이익이 얻어진다.
(1) 도전성 입자가 용융ㆍ응집하고, 그 도전성 입자끼리 화학적으로 결합하며, 또한, 단자 표면에 용융된 도전성 입자가 퍼져 「젖은」 상태가 된다. 그 결과, 단자 사이는 금속 결합에 의해 접합된 상태가 되기 때문에, 단자 사이의 전기 저항을 금속의 전기 저항과 동등한 레벨로 할 수 있다는 효과를 나타낸다. 이것에 의해, 대향하는 단자 사이의 전기적인 접속의 신뢰성을 향상시킬 수 있다.
(2) 상기 이방성 도전 수지 조성물의 가열 공정에서, 이방성 도전 수지 조성물을 사이에 두고 양 단자를 압접시켜 양 단자 사이의 거리를 작게 하면, 용융된 도전성 입자가 응집하여 결합하기 쉬워지므로, 단자간 전기적 접속의 신뢰성을 한층 더 향상시킬 수 있다.
(3) 상기 이방성 도전 수지 조성물에 함유되는 수지 성분이, 단자 표면 및 도전성 입자 표면 중의 적어도 일방을 환원하는 환원성을 갖는 표면 활성화 효과를 갖고 있는 경우에도 단자 표면과 도전성 입자의 접합이나, 도전성 입자끼리의 접합이 용이해지기 때문에, 단자 사이에 형성되는 도통 경로의 신뢰성을 향상시킬 수 있다.
(4) 상기 단자 배치 단계에 있어서의 상기 이방성 도전 수지가, 대향하는 각 상기 단자 사이를 포함하고, 각 상기 단자가 형성되어 있는 부재 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록 상기 이방성 도전 수지 조성물을 공급함으로써, 이방성 도전 수지 조성물의 공급 공정이 간단해져 프로세스가 대폭 삭감됨과 함께, 금속 접합과 수지 접합이 동시에 달성된다. 또한, 단자 사이의 접속 공정에서는 저온 가공이 가능해진다.
또, 본 발명의 반도체 장치의 실장 방법에 의하면 다음과 같은 이익이 얻어진다.
(1) 반도체 칩의 전극 패드와, 그 전극 패드에 대응하도록 형성된 배선 기판 상의 회로 전극을 접속하는 방법의 경우, 최근의 반도체 칩 등의 파인피치화에도 대응할 수 있기 때문에 반도체 장치의 수율을 향상시킬 수 있다. 또한, 비교적 저온에서의 처리가 가능하기 때문에, 내열성이 낮은 광학 소자 등의 전자 부품을 실장하는 경우 등에 바람직하게 사용할 수 있다.
(2) 전술한 전극 배치 단계에 있어서의 상기 이방성 도전 수지 조성물이, 대향하는 상기 전극 패드와 상기 회로 전극 사이를 포함하고, 상기 반도체 칩과 상기 배선 기판 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록 상기 이방성 도전 수지 조성물을 공급하는 경우, 이방성 도전 수지의 공급 공정이 간단해져 프로세스가 대폭 삭감됨과 함께, 금속 접합과 수지 접합이 동시에 달성된다. 또한, 반도체 장치의 실장 공정에서는 저온 가공이 가능해진다.
이와 같이 본 발명에 의하면, 이방성 도전 수지 조성물, 요컨대 저융점 금속 필러 함유 수지 조성물을 가열하는 수지 가열 단계에 있어서, 이 이방성 도전 조성물에 함유되는 도전성 입자 (저융점 금속 필러) 를 유동 가능하게 하고, 용융ㆍ응집시켜 단자 사이 또는 전극 사이를 화학적 결합 또는 금속 접합에 의해 접속하는 것이다. 이방성 도전 수지 조성물을 단자 사이 또는 전극 사이에만 공급하는 경우에는, 수지가 액상인 상태로 도전성 입자, 즉 저융점 금속 필러가 용융하여 단자 사이 또는 전극 사이에 응집함으로써 전기적 접속이 달성되고, 그 후의 수지 성분의 경화에 의해 추가적으로 상기 단자 사이 또는 전극 사이가 수지 접속된다. 회로 기판과 반도체 칩의 사이 전체에 이방성 도전 수지를 충전하는 경우에는, 단자 사이 또는 전극 사이에 용융ㆍ응집된 도전성 입자 (저융점 금속 필러) 에 의해 전기적 접속이 달성되고, 그 후의 수지 성분의 경화에 의해 추가적으로 상기 단자 사이 또는 전극 사이가 수지 접속된다.
이하, 본 발명의 실시예에 대하여 도 4 내지 도 10 에 기초하여 설명한다. 본 실시예에서는, 도전성 접착제에 함유되는 도전성 입자로서 Sn/48In 의 조성을 갖는 합금을 사용하고, 수지로서 열경화성 수지를 사용하였지만, 본 발명은 이것에 한정되는 것은 아니다.
<시차열 (DSC) 분석>
도전성 접착제에 사용하는 이하의 도전성 입자 및 수지, 그리고 도전성 접착제의 DSC 분석을 실행하였다. Perkin Elmer사 제조 (상품명 DSC7) 의 분석장치를 사용하였다.
(1) 도전성 입자
도전성 입자로서 Sn/48In 의 조성을 갖는 합금을 사용하여, 승온 속도 5℃/sec 로 DSC 분석하였다. 그 결과를 도 4 에 나타낸다. 도 4 에 기초하여 해석한 결과, 상기 합금의 용융 개시 온도는 115.93℃ 이고, 스펙트럼의 피크 위치에서의 온도는 119.45℃ 이었다.
(2) 수지
수지로서 환원성을 갖고 있지 않은 에폭시계 수지인 에피클론 SR-A (다이닛폰잉크화학공업사 제조), 환원성을 갖고 있는 에폭시계 수지인 펭귄 시멘트 RD-0205 (선스타기켄사 제조) 에 대하여, 승온 속도 5℃/sec 로 DSC 분석하였다. 그 결과를 도 5(a), (b) 에 각각 나타낸다. 도 5(a), (b) 에 기초하여 해석하여 상기 각 수지의 경화 개시 온도 및 스펙트럼의 피크 위치에서의 온도 (피크 온도) 를 구한 결과를 표 2 에 나타낸다.
수지 경화 개시 온도(℃) 피크 온도(℃)
에피클론 SR-A 109.31 125.88
펭귄 시멘트 RD-0205 81.95 140.70
(3) 도전성 접착제
도전성 입자의 체적 함유율이 50% 가 되도록 상기 (1) 의 합금 (0.843g) 과 상기 (2) 의 에피클론 SR-A (0.157g) 를 혼합하여 도전성 접착제를 조제하고, 그 도전성 접착제에 대하여 승온 속도 5℃/sec 로 DSC 분석하였다. 그 결과를 도 6 에 나타낸다. 도 6 에 나타내는 바와 같이, 이 도전성 접착제 내에서의 합금의 용융 온도는 스펙트럼의 피크 위치에서 119℃ 이며, 도 4 에 나타내는 결과와 거의 일치하였다.
실시예 1
10㎜×10㎜×1㎜ 의 구리판을 금강사지(emery paper)로 연마한 후, 다시 버프로 연마하였다. 이어서, 연마한 한 쌍의 구리판을 6% 염산에 의한 탈산 및 아세톤을 사용한 초음파 세정에 의한 탈지에 의해 표면 처리하였다. 이어서, 도전성 입자의 체적 함유율이 50% 가 되도록 도전성 입자로서의 Sn/48In 합금과, 수지로서의 에피클론 SR-A 를 혼합하여 도전성 접착제를 조제하고, 이 도전성 접착제를 한 쪽 구리판 표면에 도포하고 다시 이 구리판 표면에 스테인리스강구의 스페이서를 배치하였다. 계속해서 구리판 상에 도포된 도전성 접착제 상에 다른 쪽 구리판을 배치하고 이 구리판 상에 100g 의 분동을 올리고 몇 초간 방치한 후 분동을 내려, 얻어진 시료 (이하, 가열전 시료) 의 도전성 접착제 내의 도전성 입자를 관찰하였다. 그 결과를 도 7 에 나타낸다.
그리고 상기 가열전 시료를 리플로우로에 넣고 도 8 에 나타내는 온도 프로파일에 따라 개시 1분만에 140℃ 까지 가열하여 그 후 3분간 140℃ 를 유지하고, 다음 1분만에 180℃ 까지 더 가열하여 180℃ 의 온도를 1시간 유지하였다. 이로써 도전성 입자를 용융시키고, 그 후 수지를 경화시켜 가열 후 시료를 얻었다. 그 결과를 도 9(a), (b) 에 나타낸다.
도 7 에 나타내는 바와 같이, 도전성 접착제가 경화되기 전의 가열전 시료에서는 도전성 입자가 수지 내에 균일하게 분산되어 있는 것을 알 수 있다. 이에 반하여 도 9(a) 에 나타내는 바와 같이, 도전성 접착제가 경화된 가열후 시료에서는, 구리판 표면 상에 도전성 입자가 「젖어」, 구리판과 도전성 입자가 접속되어 있는 것을 알 수 있다. 또한 도 9(b) 에 나타내는 바와 같이, 가열에 의해 도전성 입자가 용융됨으로써 도전성 입자 사이에 금속결합이 발생하고 있는 것을 알 수 있다. 이로써 한 쌍의 구리판 사이가 도전성 입자에 의해 도통되는 것을 알 수 있다.
실시예 2
도전성 입자의 체적 함유율이 30% 가 되도록 도전성 입자로서의 Sn/48In 합금과, 수지로서 펭귄 시멘트 RD-0205 를 혼합한 도전성 접착제를 사용한 것 이외에는 상기 실시예 1 과 동일한 수법으로 가열후 시료를 얻었다.
그 결과를 도 10(a), (b) 에 나타낸다. 도 10(a), (b) 에 나타내는 바와 같이, 한 쌍의 구리판 사이에 도전성 입자의 용융에 의해 도통 경로가 형성되어 접합되어 있는 것을 알 수 있다.
실시예 3
도전성 접착제에 함유되는 수지의 표면 활성화 효과에 대하여 조사하기 위해, 구리판 사이의 거리를 300㎛ 로 제어하여 도전성 입자의 용융상태를 조사하였다.
즉, 10㎜×10㎜×1㎜ 의 구리판을 실시예 1 과 동일한 수법으로 연마하고 또한 표면 처리하였다. 이어서, 도전성 입자의 체적 함유율이 50% 가 되도록 도전성 입자로서의 Sn/48In 합금 (0.8454g) 과, 수지로서의 펭귄 시멘트 RD-0205 (0.1546g) 를 혼합하고 도전성 접착제를 조제하여, 이 도전성 접착제를 한 쪽 구리판 표면에 도포하였다. 그리고, 구리판 사이의 거리를 300㎛ 로 제어하기 위해, 이 구리판 표면에 구경 300㎛ 의 스테인리스강구의 스페이서를 배치하였다. 계속해서 구리판 상에 도포된 도전성 접착제 상에 다른 쪽 구리판을 배치하고 이 구리판 상에 100g 의 분동을 올리고 몇 초간 방치한 후 분동을 내려, 실시예 1 과 동일하게 리플로우로에 넣고 도 8 에 나타내는 온도 프로파일로 가열하여 가열후 시료를 얻었다. 그 결과를 도 11 에 나타낸다.
도 11 에 나타내는 바와 같이, 구리판 사이에 공급된 도전성 접착제 내에는 입경이 상대적으로 큰 도전성 입자가 보이고, 또 구리판 표면에 도전성 입자에 의한 「젖는」 현상이 보이는 점에서, 가열 처리에 의해 도전성 입자끼리 결합되었다고 생각할 수 있다. 따라서, 도전성 접착제에 함유되는 수지가 환원성을 갖는 경우, 구리판 표면이나 도전성 입자 표면을 활성화시켜 도전성 입자끼리의 결합이나 도전성 입자와 구리판 표면의 결합을 용이하게 할 수 있다고 생각된다.
실시예 4
다음으로, 도 12 내지 도 14 에 기초하여 실시예 4 를 설명한다.
본 실시예에서는, 반도체 장치에서 반도체 칩 (20) 을 실장할 때 도전성 접착제 (1b) 의 공급형태가 도 2 의 경우와 다르다. 도 2 에는 도전성 접착제 (1b) 가 처음에 랜드 (11) 상에만 도포되고, 전극 패드 (21) 와 랜드 (11) 를 도전성 접착제 (1b) 를 사이에 두고 대향하도록 배치하는 전극 배치 단계 (단자 배치 단계) 에서 대향 전극 사이에만 도전성 접착제 (1b) 가 배치되어 있는 상태로 되어있는 모습이 나타나 있다.
이에 반하여 본 실시예에서는, 전극 배치 단계에서, 도 12(a) 에 나타내는 바와 같이 도전성 접착제 (1b) 가, 대향하는 전극 패드 (21) 와 랜드 (11) 사이를 포함하며 기판 (10) 과 반도체 칩 (20) 사이에 끼워지는 대향 공간 전체에 충전되는 상태가 되도록 도전성 접착제 (1b) 를 공급한다.
상기 서술한 도 12(a) 와 같이 도전성 접착제 (1b) 가 충전되도록, 도전성 접착제 (1b) 를 처음에 랜드 (11) 상뿐만 아니라 기판 (10) 상의 반도체 칩 (20) 과 서로 대향되는 면 거의 전체에 도포한다. 이것은, 도 2(a) 를 사용하여 기판 (10) 또는 기판 (10) 의 랜드 (11) 상에 도전성 접착제 (1b) 를 공급하는 것을 설명한 부분의, 기판 (10) 상에 대한 공급에 상당한다. 도전성 접착제 (1b) 를 기판 (10) 상에 도포한 후, 전극 배치 단계에서 반도체 칩 (20) 을 기판 (10) 에 대향하도록 배치하고, 도전성 접착제 (1b) 가 기판 (10) 과 반도체 칩 (20) 사이에 끼워지는 대향 공간 전체에 충전되는 상태가 되게 한다.
이어서, 도전성 접착제 (1b) 의 도전성 입자 (3b) 의 융점보다도 높고, 또 도전성 접착제 (1b) 의 수지 (2b) 가 경화되지 않는 온도로 가열하고, 도전성 입자 (3b) 를 「젖음」을 이용하여 대향 전극면에 응집시키고 대향 전극 사이의 거리를 좁혀 도통할 수 있는 프로세스를 거친다. 바람직하게는, 더 높은 온도에서 수지 (2b) 를 경화시킨다.
여기에서, 도 12(a) 에서 설명한 도전성 접착제 (1b) 의 공급형태 이외에 재료, 가열 프로파일, 대향 전극 사이의 거리 제어 (이후, 높이 제어라 함) 등의 프로세스는 상기 서술한 실시예와 동일하다. 이로써 도 12(b) 의 반도체 장치가 제조된다. 기판 (10) 과 반도체 칩 (20) 사이에는 도전성 수지층 (1a) 이 형성되는데, 이 중 전극 패드 (21) 와 랜드 (11) 사이의 영역을 도전 물질 (3a) 이 차지하고 있고, 전극 패드 (21) - 랜드 (11) 사이의 영역 이외의 영역을 경화 수지 (2a) 가 차지하고 있다.
또 기판 (10) 과 반도체 칩 (20) 사이에 끼워지는 대향 공간 전체에 충전되는 상태가 되도록 도전성 접착제 (1b) 를 공급할 때 미리 기판 (10) 과 반도체 칩 (20) 을 서로 대향시켜 두고, 그로 인해 형성된 대향 공간 전체에 도전성 접착제 (1b) 를 주입하는 방법도 있다. 그러나, 기판 (10) 과 반도체 칩 (20) 의 갭이 작아지도록 실시되는 실장 공정에서는, 상기 주입보다도 상기 서술한 바와 같이 미리 기판 (10) 상에 도포하는 프리코트가, 도전성 접착제 (1b) 의 공급이 간단하고 또 확실하게 대향 공간 전체를 도전성 접착제 (1b) 로 충전할 수 있다.
다음으로, 도 12 의 실장 프로세스의 확인 실험을 하였다. 기판으로서 배선 폭 318㎛, 배선 간격 318㎛ 의 구리 스트라이프 배선이 형성된 유리 에폭시 기판 (FR4) 을 2장 사용하여, 그것들 사이에 도전성 접착제 (1b) 를 도포하였다. 여기에서는 유리 에폭시 기판의 서로 대향하는 구리 패드가 단자이다. 도전성 접착제 (1b) 는 저융점 금속 필러 함유 수지이고, 그 도전성 입자 (3b) 로서 Sn/48In 의 조성을 갖는 합금을 사용하고, 수지 (2b) 로서 펭귄 시멘트 RD-0205 를 사용하였다. 도전성 접착제 (1b) 의 가열에는 도 8 의 가열 프로파일을 사용하였다. 높이 제어에 대해서는, 도전성 입자 (3b) 의 용융전은 300㎛ 로 하고, 도전성 입자 (3b) 의 용융후는 100㎛ 로 하였다.
도 13 에, 도 12 에 나타내는 실장 프로세스에 의해 얻어진 시료의 X 선 투과 사진을 나타낸다. 도 13(a) 는 도전성 접착제 (1b) 의 도포전에서의 시료를 기판면에 수직인 방향으로 본 상태, 도 13(b) 는 도전성 접착제 (1b) 의 도포후에서의 시료를 기판면에 수직인 방향으로 본 상태, 도 13(c) 는 실장후의 시료를 기판면에 수직인 방향으로 본 상태를 각각 나타낸다. 또, 도 13(a) 의 a 는 배선 폭을 나타내고, b 는 배선 간격을 나타낸다. 또한 도 14(a) 에 실장후 시료의 단면 사진을 나타낸다. 도 14(b) 는 도 14(a) 의 단면을 도면으로 나타낸 것이다.
이것으로 알 수 있는 바와 같이, 기판 사이에 끼워지는 대향 공간 전체에 충전한 도전성 접착제 (1b ; 저융점 금속 필러 함유 수지 조성물) 를 가열·가압함으로써, 도전성 접착제 (1b) 의 경화후에는 구리 부분에 금속입자가 응집되고 구리 이외의 부분에는 수지만이 존재한다. 이렇게 하여 구리 패드 사이가 Sn/In 합금에 의해 금속 접합되며, 인접하는 구리 패드 사이에는 수지 재료에 의해 절연됨과 함께 충분한 접착강도가 확보된 접착 접합이 달성된다.
이상과 같이 본 실시예에서의 프로세스에 의해 도전성 접착제 (1b) 의 도포 공정이 간단해져 프로세스가 대폭 삭감됨과 함께, 금속 접합과 수지 접합이 동시에 달성되게 된다. 따라서, 범프 형성이나, 도전성 페이스트의 부분적 도포, 전극부분에 개구부를 형성하거나 하는 등의 미세 가공이 불필요해진다. 또한 이방성 도전 수지 조성물을 기판 전체면에 도포하여 패드 부분만의 도통을 얻음에도 불구하고 충분한 도통이 얻어짐과 함께 도통하지 않아도 될 인접전극 사이의 절연성이 충분해진다. 또한 상기 프로세스에 의해 실장 공정에서는 저온 가공이 가능해진다.
본 발명은 일렉트로닉스 기술 분야에서의 실장 방법에 널리 사용할 수 있고, 특히 휴대전화나 PDA 에서 볼 수 있는 모바일 기기 등에서 액정 표시 패널의 주변부에서의 접합 등에 사용할 수 있다.

Claims (7)

  1. 적어도 도전성 입자와 그 도전성 입자의 융점에서 경화가 완료되지 않은 수지 성분을 함유하는 이방성 도전 수지 조성물을 사이에 두고, 단자끼리를 서로 대향시켜 배치하는 단자 배치 단계와,
    상기 도전성 입자의 융점보다도 높으면서, 또한 상기 수지 성분의 경화가 완료되지 않은 온도로, 상기 이방성 도전 수지 조성물을 가열하는 수지 가열 단계와,
    상기 수지 성분을 경화시키는 수지 성분 경화 단계를 포함하는 것을 특징으로 하는 단자간 접속 방법.
  2. 제 1 항에 있어서, 상기 수지 가열 단계에서, 상기 이방성 도전 수지 조성물을 사이에 두고, 양 단자를 압접시키는 것을 특징으로 하는 단자간 접속 방법.
  3. 제 1 항에 있어서, 상기 수지 성분은, 단자 표면 및 도전성 입자 표면 중의 적어도 일방을 환원하는 환원성을 갖는 수지인 것을 특징으로 하는 단자간 접속 방법.
  4. 제 2 항에 있어서, 상기 수지 성분은, 단자 표면 및 도전성 입자 표면 중의 적어도 일방을 환원하는 환원성을 갖는 수지인 것을 특징으로 하는 단자간 접속 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 단자 배치 단계에 있어서의 상기 이방성 도전 수지 조성물이, 대향하는 각 상기 단자 사이를 포함하고, 각 상기 단자가 형성되어 있는 부재 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록, 상기 이방성 도전 수지 조성물을 공급하는 것을 특징으로 하는 단자간 접속 방법.
  6. 반도체 칩의 전극 패드와, 그 전극 패드에 대응하도록 형성된 배선 기판상의 회로 전극을, 적어도 도전성 입자와 수지 성분을 함유하는 이방성 도전 수지 조성물을 사이에 두고 대향하도록 배치하는 전극 배치 단계와,
    상기 도전성 입자의 융점보다도 높으면서, 또한 상기 수지 성분의 경화가 완료되지 않은 온도로, 상기 이방성 도전 수지 조성물을 가열하는 수지 가열 단계와,
    상기 수지 성분을 경화시키는 수지 성분 경화 단계를 포함하는 것을 특징으로 하는 반도체 장치의 실장 방법.
  7. 제 6 항에 있어서, 상기 전극 배치 단계에 있어서의 상기 이방성 도전 수지 조성물이, 대향하는 상기 전극 패드와 상기 회로 전극과의 사이를 포함하고, 상기 반도체 칩과 상기 배선 기판 사이에 끼워지는 대향 공간 전체에 충전되어 있는 상태가 되도록, 상기 이방성 도전 수지 조성물을 공급하는 것을 특징으로 하는 반도체 장치의 실장 방법.
KR1020057014486A 2003-02-05 2004-02-04 단자간 접속 방법 및 반도체 장치의 실장 방법 KR101057608B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003028647 2003-02-05
JPJP-P-2003-00028647 2003-02-05
PCT/JP2004/001157 WO2004070827A1 (ja) 2003-02-05 2004-02-04 端子間の接続方法及び半導体装置の実装方法

Publications (2)

Publication Number Publication Date
KR20050094478A true KR20050094478A (ko) 2005-09-27
KR101057608B1 KR101057608B1 (ko) 2011-08-18

Family

ID=32844209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014486A KR101057608B1 (ko) 2003-02-05 2004-02-04 단자간 접속 방법 및 반도체 장치의 실장 방법

Country Status (5)

Country Link
US (1) US7524748B2 (ko)
EP (1) EP1615263A4 (ko)
KR (1) KR101057608B1 (ko)
CN (1) CN100409423C (ko)
WO (1) WO2004070827A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128619A1 (ko) * 2008-04-15 2009-10-22 Jung Young Seok 판형 도전입자를 포함한 실리콘 콘택터
KR100952712B1 (ko) * 2007-12-27 2010-04-13 주식회사 아이에스시테크놀러지 판형 도전입자를 포함한 실리콘 콘택터
US8420722B2 (en) 2008-07-10 2013-04-16 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
KR20150135419A (ko) * 2013-03-26 2015-12-02 오스람 옵토 세미컨덕터스 게엠베하 In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체
WO2017196092A1 (ko) * 2016-05-11 2017-11-16 주식회사 아이에스시 검사용 소켓 및 도전성 입자
KR20190122845A (ko) * 2017-03-15 2019-10-30 이뮤노라이트, 엘엘씨 접착제 접합 조성물 및 이것으로 제조된 전자 부품
KR20200027399A (ko) * 2018-09-03 2020-03-12 한국전자통신연구원 레이저 접합 방법

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
JP4595471B2 (ja) * 2004-09-30 2010-12-08 住友電気工業株式会社 導電性ペースト、及びそれを用いた多層プリント配線板の製造方法
KR100568496B1 (ko) * 2004-10-21 2006-04-07 삼성전자주식회사 주석-인듐 합금층을 갖는 필름 회로 기판
JP4543899B2 (ja) * 2004-11-24 2010-09-15 パナソニック株式会社 フリップチップ実装方法およびフリップチップ実装装置
WO2006064831A1 (ja) * 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物
WO2006082909A1 (ja) * 2005-02-03 2006-08-10 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とその実装方法及びバンプ形成方法
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
US7726545B2 (en) 2005-03-16 2010-06-01 Panasonic Corporation Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
WO2006101155A1 (ja) * 2005-03-24 2006-09-28 Matsushita Electric Industrial Co., Ltd. 電子部品の実装方法および電子回路装置
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
KR101181140B1 (ko) * 2005-03-29 2012-09-14 파나소닉 주식회사 플립칩 실장방법 및 기판간 접속방법
KR101109221B1 (ko) * 2005-03-29 2012-01-30 파나소닉 주식회사 플립칩 실장방법 및 범프형성방법
CN101156236B (zh) * 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US20060234405A1 (en) * 2005-04-13 2006-10-19 Best Scott C Semiconductor device with self-aligning contactless interface
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
CN101176200B (zh) * 2005-05-17 2010-11-03 松下电器产业株式会社 倒装片安装方法、倒装片安装装置及倒装片安装体
WO2007096946A1 (ja) * 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
WO2007105535A1 (ja) * 2006-03-14 2007-09-20 Matsushita Electric Industrial Co., Ltd. 電子部品実装構造体およびその製造方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
JP4591399B2 (ja) * 2006-04-03 2010-12-01 パナソニック株式会社 部品接合方法ならびに部品接合構造
CN101432861B (zh) * 2006-04-27 2011-02-09 松下电器产业株式会社 连接构造体及其制造方法
US7433555B2 (en) * 2006-05-22 2008-10-07 Visera Technologies Company Ltd Optoelectronic device chip having a composite spacer structure and method making same
JP4830744B2 (ja) * 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
US8120188B2 (en) * 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
CN101675558B (zh) * 2007-03-12 2013-05-08 千住金属工业株式会社 各向异性导电材料
KR101087344B1 (ko) * 2007-03-23 2011-11-25 파나소닉 주식회사 도전성 범프와 그 제조 방법 및 전자 부품 실장 구조체
US9426899B2 (en) * 2007-04-27 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component assembly
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US20090278213A1 (en) * 2008-05-08 2009-11-12 International Business Machines Corporation Electrode arrays and methods of fabricating the same using printing plates to arrange particles in an array
DE102008030843B4 (de) 2008-06-30 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP5277068B2 (ja) * 2008-07-14 2013-08-28 パナソニック株式会社 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
DE102009058435A1 (de) 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
SG182787A1 (en) * 2010-01-29 2012-08-30 Sumitomo Bakelite Co Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device
CN101807531A (zh) * 2010-03-30 2010-08-18 上海凯虹电子有限公司 一种超薄芯片的封装方法以及封装体
WO2012049984A1 (ja) * 2010-10-14 2012-04-19 日立化成工業株式会社 太陽電池モジュール
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
KR101829392B1 (ko) 2011-08-23 2018-02-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
US8872315B2 (en) * 2012-08-09 2014-10-28 Infineon Technologies Ag Electronic device and method of fabricating an electronic device
KR101535600B1 (ko) * 2012-11-06 2015-07-09 제일모직주식회사 이방성 도전 필름 및 반도체 장치
TW201424057A (zh) * 2012-12-03 2014-06-16 Ritedia Corp 晶片板上封裝結構及其製備方法
JP2015135878A (ja) * 2014-01-16 2015-07-27 デクセリアルズ株式会社 接続体、接続体の製造方法、接続方法、異方性導電接着剤
JP6337630B2 (ja) * 2014-06-12 2018-06-06 日立化成株式会社 回路接続材料及び回路接続構造体
CN107408616A (zh) * 2015-03-18 2017-11-28 迪睿合株式会社 发光装置制造方法
US20170045768A1 (en) * 2015-08-11 2017-02-16 Himax Display, Inc. Liquid crystal display panel and method of fabricating the same
WO2017082277A1 (ja) * 2015-11-10 2017-05-18 積水化学工業株式会社 接続構造体の製造方法、固定治具、及び蓋部材を備えた固定治具
CN105609426B (zh) * 2016-01-21 2018-01-05 华中科技大学 一种用于低温焊接的免清洗纳米浆料制备方法
US9620434B1 (en) * 2016-03-07 2017-04-11 Toyota Motor Engineering & Manufacturing North America, Inc. High temperature bonding processes incorporating metal particles and bonded substrates formed therefrom
TWI696300B (zh) 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
US10756119B2 (en) * 2016-04-20 2020-08-25 Samsung Display Co., Ltd. Display device and method for manufacturing same
US11101052B2 (en) 2016-10-06 2021-08-24 Sekisui Chemical Co., Ltd. Conductive material, connection structure and method for producing connection structure
US11224131B2 (en) * 2018-04-04 2022-01-11 Lenovo (Singapore) Pte. Ltd. Systems and methods for surface mounting cable connections
JP7032367B2 (ja) * 2019-10-25 2022-03-08 デクセリアルズ株式会社 接続体の製造方法、異方性導電接合材料、及び接続体
CN114170925A (zh) * 2021-12-07 2022-03-11 Tcl华星光电技术有限公司 显示模组及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5964685A (ja) * 1982-10-05 1984-04-12 Shin Etsu Polymer Co Ltd 異方導電熱接着性フイルム
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH10502677A (ja) * 1994-06-29 1998-03-10 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 異方性導電性の接着剤及び異方性導電性の接着剤の製造方法
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
JP3417110B2 (ja) * 1994-12-30 2003-06-16 カシオ計算機株式会社 電子部品の接続方法
JPH08315883A (ja) 1995-03-14 1996-11-29 Fujikura Rubber Ltd コネクタおよびコネクタ付基板とそれらの製造方法
JPH104126A (ja) 1996-06-14 1998-01-06 Sony Corp 実装基板、電子部品実装方法及び半導体装置
JPH114064A (ja) * 1997-06-12 1999-01-06 Nec Corp 異方性導電樹脂及びこれを用いた電子部品の実装構造
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP2003152023A (ja) 1999-03-23 2003-05-23 Citizen Watch Co Ltd 半導体装置の接続構造とその製造方法
TW561266B (en) * 1999-09-17 2003-11-11 Jsr Corp Anisotropic conductive sheet, its manufacturing method, and connector
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US6663799B2 (en) * 2000-09-28 2003-12-16 Jsr Corporation Conductive metal particles, conductive composite metal particles and applied products using the same
JP4626839B2 (ja) 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
JP4171257B2 (ja) * 2001-09-26 2008-10-22 富士通株式会社 回路基板と電子部品との接合方法
US6802446B2 (en) * 2002-02-01 2004-10-12 Delphi Technologies, Inc. Conductive adhesive material with metallurgically-bonded conductive particles

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952712B1 (ko) * 2007-12-27 2010-04-13 주식회사 아이에스시테크놀러지 판형 도전입자를 포함한 실리콘 콘택터
US8334595B2 (en) 2007-12-27 2012-12-18 Isc Technology Co., Ltd. Silicon contactor including plate type powders for testing semiconductor device
WO2009128619A1 (ko) * 2008-04-15 2009-10-22 Jung Young Seok 판형 도전입자를 포함한 실리콘 콘택터
US8420722B2 (en) 2008-07-10 2013-04-16 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
US8802760B2 (en) 2008-07-10 2014-08-12 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
US9155236B2 (en) 2008-07-10 2015-10-06 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
US9462736B2 (en) 2008-07-10 2016-10-04 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same
KR20150135419A (ko) * 2013-03-26 2015-12-02 오스람 옵토 세미컨덕터스 게엠베하 In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체
WO2017196092A1 (ko) * 2016-05-11 2017-11-16 주식회사 아이에스시 검사용 소켓 및 도전성 입자
KR20190122845A (ko) * 2017-03-15 2019-10-30 이뮤노라이트, 엘엘씨 접착제 접합 조성물 및 이것으로 제조된 전자 부품
KR20200027399A (ko) * 2018-09-03 2020-03-12 한국전자통신연구원 레이저 접합 방법

Also Published As

Publication number Publication date
US7524748B2 (en) 2009-04-28
US20070001313A1 (en) 2007-01-04
EP1615263A1 (en) 2006-01-11
CN100409423C (zh) 2008-08-06
CN1820361A (zh) 2006-08-16
KR101057608B1 (ko) 2011-08-18
EP1615263A4 (en) 2006-10-18
WO2004070827A1 (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
KR101057608B1 (ko) 단자간 접속 방법 및 반도체 장치의 실장 방법
JP3769688B2 (ja) 端子間の接続方法及び半導体装置の実装方法
CN101322233B (zh) 使用超声振动在电气器件之间结合的方法
US7537961B2 (en) Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
EP0708582A1 (en) Electrically conductive paste materials and applications
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
US20020005247A1 (en) Electrically conductive paste materials and applications
JPH03131089A (ja) 回路基板の接続方法
US20030008133A1 (en) Anisotropic conductive film and method of fabricating the same for ultra-fine pitch COG application
JP2002501821A (ja) 粒子の非ランダム単層にコーティングを形成する方法、及びそれによって形成された製品
JP6358535B2 (ja) 配線板間接続構造、および配線板間接続方法
JP2007277526A (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
KR100777255B1 (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
KR100724720B1 (ko) 도전성 접착제와 이 도전성 접착제를 이용한 단자간의 접속 방법
JP3183272B2 (ja) 半導体装置およびその製造方法
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JPH11219982A (ja) 導電粒子及びそれを用いた異方性導電接着剤
KR20190080250A (ko) 솔더입자를 포함한 시트를 사용한 부품 실장 방법
Lu et al. Electrically conductive adhesives (ECAs)
JP2009188063A (ja) 端子間の接続方法、および半導体素子の実装方法
Lu et al. Electrically conductive adhesives–a lead-free alternative
KR100742654B1 (ko) 다층 구조 도전성 접착제와 이 다층 구조 도전성 접착제를이용한 단자간의 접속 방법 및 반도체 장치의 실장 방법
KR101051045B1 (ko) 도전성 접착제를 이용한 단자간 접속방법
JP3505321B2 (ja) 導電性微粒子及び基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 9