KR20050089831A - 비디오 데이터 재 정렬 장치와, 집적 회로 및 비디오데이터 포맷 변환 방법 - Google Patents

비디오 데이터 재 정렬 장치와, 집적 회로 및 비디오데이터 포맷 변환 방법 Download PDF

Info

Publication number
KR20050089831A
KR20050089831A KR1020057011188A KR20057011188A KR20050089831A KR 20050089831 A KR20050089831 A KR 20050089831A KR 1020057011188 A KR1020057011188 A KR 1020057011188A KR 20057011188 A KR20057011188 A KR 20057011188A KR 20050089831 A KR20050089831 A KR 20050089831A
Authority
KR
South Korea
Prior art keywords
video data
subfield
separated
rgb
subfields
Prior art date
Application number
KR1020057011188A
Other languages
English (en)
Inventor
롭 앤 베우커
테우니스 풋
게르벤 제이 헥스트라
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32682158&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20050089831(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050089831A publication Critical patent/KR20050089831A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Image Input (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

포괄 장치(14)는 PDP(Plasma Discharge Panel)와, DMD(Digital Micro-mirror Device)와, LCOS(Liquid Crystal On Silicon)와, 전위 스캔 CRT(Cathode Ray Tube) 디스플레이와 같은 다양한 유형의 디스플레이에 대한 비디오 데이터를 재 정렬한다. 일 실시예에 있어서, 그 장치(14)는 단일 IC 유닛으로 제조된 제 1 프로그램 가능 전위 프로세서(18)와, 메모리(20,120) 및 제 2 프로그램 가능 전위 프로세서(22,122)를 포함한다.

Description

비디오 데이터 재 정렬 장치와, 집적 회로 및 비디오 데이터 포맷 변환 방법{APPARATUS FOR RE-ORDERING VIDEO DATA FOR DISPLAYS USING TWO TRANSPOSE STEPS AND STORAGE OF INTERMEDIATE PARTIALLY RE-ORDERED VIDEO DATA}
본 발명은 다양한 유형의 디스플레이를 위한 비디오 데이터를 재 정렬하는 집적 회로에 관한 것이다. 본 발명은 PDP(Plasma Discharge Panel)와, DMD(Digital Micro-mirror Device)와, LCOS(Liquid Crystal On Silicon) 장치 및 전위 스캔 CRT 디스플레이(transpose scan Cathode Ray Tube display)을 위한 비디오 데이터의 재 정렬과 관련된 특정 어플리케이션을 제공하며, 그에 대한 특정 참조와 함께 설명될 것이다. 그러나, 본 발명이 다른 유형의 디스플레이 및 다른 어플리케이션을 수용할 수 있음을 알아야 한다.
디지탈 TV의 출현 및 PC(Personal Computer) 디스플레이의 진보에 따라 새로운 유형의 디스플레이 및 기존의 디스플레이(예를 들어, CRT 디스플레이)에 대한 새로운 디스플레이 구동 스킴이 나타나고 있다. 예를 들어, 새로운 디스플레이는 PDP, DMD, LCOS 장치를 포함한다. 예를 들어, 디스플레이를 위한 새로운 구동 스킴은 전위 스캔으로 알려져 있다. 이러한 새로운 기술들은 디지털 디스플레이 처리에 의존하며, 전형적으로 다양한 상호 접속된 개별적 ASIC(Application Specific Integrated Circuit)을 이용하여 구현된다.
종래의 디스플레이는, 통상적으로, 래스터 스캐닝 시스템(raster scanning system)을 이용하여 작동한다. 래스터 스캐닝 시스템에 있어서, 디스플레이는 라인 방향에 실질적으로 수직한 방향으로 라인 내의 비디오 데이터르 스캔하고 스캔 라인을 진행시킴으로서 라인 스캐닝을 반복한다. 전형적인 래스터 스캔에서는 라인들이 수평 방향으로 스캔되지만, 스캔 라인은 수직 방향으로 전진한다. 반대로, 전위 스캔 방식을 이용하는 장치에서는, 라인들이 수직 방향으로 스캔되고, 스캔 라인이 수평 방향으로 전진한다. 전위 스캐닝은 래스터 및 수렴(Raster and Convergence: R&C) 문제, 랜딩(landing) 문제, 포커싱 균일성 및 와이드 스크린 디스플레이(wide screen display)의 편향 감도를 개선한다고 알려져 있다. 전위된 스캐닝은 매트릭스 디스플레이 및 CRT와 같은 다른 유형의 디스플레이에 바람직하다. 전위된 스캐닝은 비디오 신호가 또한 전위되어야 함을 암시한다.
PDP는, 전형적으로, 대형 CRT에 필적하는 와이드 스크린을 가지되, CRT보다 훨씬 작은 깊이(depth)(예를 들어, 6인치(15cm))를 필요로 한다. PDP의 기본적인 아이디어는 수십만개의 작은 형광을 조사한다는 것이다. 각각의 형광은 가스 및 인광 물질(phosphor material)을 함유한 작은 플라즈마 셀이다. 플라즈마 셀은 두개의 유리 평판 사이에 배치되고 매트릭스로 배열된다. 각 플라즈마 셀은 이진 픽셀에 대응한다. 적색, 녹색, 청색 컬럼(column)의 어플리케이션에 의해 컬러가 생성된다. PDP 제어기는, 각 셀이 온(on)되는 시간 분량만큼 각 플라즈마 셀의 세기를 가변시킴으로서 소정 이미지내에 상이한 색조(shade)를 생성한다. 컬러 PDP내의 플라즈마 셀은 3개의 개별적인 서브 셀로 구성되며, 서브 셀의 각각은 다른 컬러의 인광 물질(예를 들어, 적, 녹, 청)을 가진다. 시청자가 지각하는 바와 같이, 이들 컬러들은 서로 혼합되어 픽셀에 대해 전체적인 컬러를 생성한다.
다른 셀 또는 서브 셀을 통해 흐르는 전류 펄스를 가변시킴으로서, PDP 제어기는 각 픽셀 또는 서브 픽셀의 세기를 증감시킬 수 있다. 예를 들어, 적색, 녹색, 청색을 수백번 다르게 조합하면, 전체 컬러 스펙트럼에 걸쳐 다른 컬러를 생성할 수 있다. 유사하게, 흑백의 단색 PDP의 픽셀 세기를 가변시킴으로서, 흑색과 백색 사이의 다양한 그레이 스케일(gray sclae)이 생성될 수 있다.
LCOS 장치는 LCD 기술에 기반한다. 그러나, 크리스탈과 전극이 편광 평판 사이에 샌드위치된 종래의 LCD와는 대조적으로, LCOS 장치에서는 크리스탈이 실리콘 칩의 표면상에 코팅된다. 이미지의 형성을 구동하는 전자 회로는 칩내에 에칭되어 반사(예를 들어, 알루미늄 처리된) 표면으로 코팅된다. 편광기들은 광이 칩에서 바운드되기 전의 광 경로와 바운드된 후의 광 경로에 배치된다. LCOS 장치는 고해상도를 가지는데, 그 이유는 수백만 픽셀이 하나의 칩상에서 에칭될 수 있기 때문이다. LCOS 장치는 프로젝션 TV 및 프로젝션 모니터를 위해 제조되었지만, 착용 가능한 컴퓨터 및 헤드업(head-up) 디스플레이와 같은 니어-아이(near-eye) 어플리케이션에 이용되는 마이크로 디스플레이를 위해 이용될 수 있다.
LCOS 프로젝터의 경우에는 이하의 단계를 수반한다. 즉, a) 디지털 신호는 주어진 구성으로 배열하도록 칩상에 전압을 유발하여 이미지를 형성한다. b) 램프로 부터의 광(적색, 녹색, 청색)은 편광기를 통과한다. c) 광은 LCOS 칩의 표면에서 바운드된다. d) 반사된 광은 제 2 편광기를 통과한다. e) 렌즈는 제 2 편광기를 통과한 광을 수집한다. f) 렌즈는 이미지를 확대하여 스크린상에 포커싱(focusing)한다. LCOS를 이용한 경우에는 여러가지 가능한 구성이 있다. 프로젝터는 3개의 개별적인 광 소오스(예를 들어, 적색, 녹색 및 청색)로 서로 다른 LCOS 칩위를 비춘다. 다른 구성에 있어서, LCOS 장치는 필터휠(filter wheel)을 가진 하나의 소오스와 하나의 칩을 포함한다. 다른 구성에 잇어서, 컬러 프리즘은 백색광르 컬러바로 분리시키는데 이용된다. 또 다른 구성에 있어서, LCOS 장치는 이들 3가지 선택 사양들을 얼마간 조합하여 이용할 수 있다.
DMD는, 어레이의 크기에 따라, 상부에 대략 800 내지 100만개 이상의 작은 미러들이 마련된 칩이다. DMD상의 각각의 16㎛2 미러(㎛는 1미터의 100만분의 1)는 3개의 물리층과 2개의 "에어갭(air gap)"층으로 구성된다. 이 에어갭층은 3개의 물리층을 분리시키고, 그 미러가 +10° 또는 -10°로 경사지도록 한다. 어드레스 전극들중 어느 하나에 전압이 인가되면, 미러들은 +10°또는 -10°로 경사지며, 이는 디지털 신호의 "온" 또는 "오프"를 나타낸다.
프로젝터에서는 광을 DMD 상에 비춘다. "온" 미러를 때리는 광은 프로젝션 렌즈를 통해 스크린상에 반사된다. "오프" 미러를 때리는 광은 광 흡수기로 반사된다. 각 미러는 개별적으로 제어되며, 다른 미러에 독립적이다. 영화의 각 프레임은 적색, 청색 및 녹색 성분으로 분리되며, 예를 들어, 각 컬러에 대한 서브-픽셀 성분을 나타내는 1,310,000 샘플로 디지탈화된다. 그 시스템내의 각 미러는 이들 샘플들중 하나의 샘플에 의해 제어된다. 광과 DMD 사이에 컬러 필터휠을 이용하고, 각각의 개별적인 DMD 미러 픽셀이 온되는 시간 분량을 가변시킴으로서, 풀-컬러 디지털 픽쳐(full-color digital picture)가 스크린상에 프로젝션된다.
이들 다양한 유형의 디스플레이 및 다른 디스플레이의 경우, 디스플레이에 대한 비디오 데이터를 처리하기 위한 범용 부품을 갖는 것이 바람직할 것임을 알 수 있을 것이다.
도 1은 예시적인 디스플레이 처리 시스템내의 재 정렬 장치를 나타낸 블럭도,
도 2는 예시적인 재 정렬 장치의 블럭도,
도 3은 다른 예시적인 재 정렬 장치의 블럭도,
도 4는 재 정렬 장치의 제 1 전위 프로세서를 예시적으로 나타낸 블럭도,
도 5a는 픽셀 데이터를 단색 서브 필드 데이터로 변환하는 예시적인 도면,
도 5b는 픽셀 데이터 R,G,B를 서브 필드 데이터로 변환하는 예시적인 도면,
도 5c는 예시적인 서브 필드(i)에 대한 서브 필드 데이터의 임시 저장을 예시적으로 나타낸 도면,
도 5d는 예시적인 RGB 서브 필드(i)에 대한 RGB 서브 필드 데이터의 임시 저장을 예시적으로 나타낸 도면,
도 6은 비디오 데이터의 소정 프레임의 디스플레이와 관련하여 시간에 따른 서브 필드의 디스플레이를 예시적으로 나타낸 도면,
도 7은 재 정렬 장치의 저장 모듈을 예시적으로 나타낸 블럭도,
도 8은 재 정렬 장치의 제 2 전위 프로세서를 예시적으로 나타낸 블럭도,
도 9는 비디오 데이터의 소정 프레임의 디스플레이와 관련하여 시간에 따른 3개의 스크롤링 컬러바(scrolling color bar)에 대한 시퀀스를 예시적으로 나타낸 도면,
도 10은 재 정렬 장치의 제 2 전위 프로세서의 또 다른 예시적인 실시예를 나타낸 블럭도.
본 발명의 일 실시예에서는, 디스플레이를 위한 비디오 데이터를 재 정렬하는 장치가 제공된다. 그 장치는, a) 비디오 데이터를 수신하고, 그 비디오 데이터에 대해 제 1 전위 프로세스를 실행하여 부분적으로 재 정렬된 비디오 데이터를 생성하는 수단과, b) 부분적으로 재 정렬된 비디오 데이터를 저장하는 수단과, c) 부분적으로 재 정렬된 비디오 데이터를 독출하고, 그러한 부분적으로 재 정렬된 비디오 데이터에 대해 제 2 전위 프로세스를 실행하여 전반적으로 재 정렬된 비디오 데이터를 생성하는 수단(22,122)을 포함한다.
일 측면에 있어서, 그 장치는 2 유형 이상의 디스플레이에 대한 비디오 데이터를 재 정렬할 수 있다. 다른 측면에 있어서, 그 장치는 제 1 전위 프로세서, 저장 모듈(module) 및 제 2 전위 프로세서를 포함한다.
본 발명의 한가지 장점은 그 장치가 여러 유형의 디스플레이(예를 들어, PDP, DMD, LCOS 장치 및 전위 스캔 CRT)와 호환될 수 있으며 그에 따라 그 장치가 포괄적이고 범용일 수 있다는 것이다.
다른 장점은 디스플레이를 위한 비디오 데이터를 재정렬하거나 전위시키는 장치에 대한 고안의 특유성이 감소된다는 점이다.
다른 장점은 PDP 및 DMD에 있어서 비디오 데이터를 서브-필드 데이터로 변환하는데 있어서의 효율, 특히 관련 메모리 억세스의 효율이 증가된다는 점이다.
추가적인 장점은 디스플레이 처리 시스템의 개발 노력이 감소되는다는 점이다.
다른 장점은 이하의 상세한 설명을 참조하는 당업자라면 잘 알 수 있을 것이다.
도면은 본 발명의 예시적인 실시예를 나타내기 위한 것으로, 그러한 실시예가 본 발명을 제한하는 것으로 해석되어서는 안될 것이다. 본 발명은, 도면 및 그에 관한 설명에서 제공한 것 이상의 여러 부품 및 그 부품들의 배열과, 여러 단계 및 그 단계들의 배열을 형성할 수 있다. 도면내의 동일 참조번호는 동일 소자를 나타내며, 유사한 참조 번호(예를 들어, 20,120)는 유사한 소자를 나타낸다.
도 1을 참조하면, 디스플레이 처리 시스템(10)은 전처리 모듈(12)과, 재 정렬 장치(14)와, 후처리 모듈(16)을 포함한다. 전처리 모듈(12)은 비디오 데이터를 수신하여 임의의 전반적인 이미지 처리 단계를 수행한다. 전처리는, 예를 들어, 임미지 향상(예를 들어, 컬러 보정, 감마(gamma) 보정 및/또는 균일성 보정), 움직임 묘사 향상 및/또는 스케일링을 포함한다. 재 정렬 장치(12)는 전처리 모듈로 부터 전처리된 비디오 데이터를 수신하고, 임의의 단계를 수행하여 전처리된 비디오 데이터를 재 정렬하거나 전위시킨다. 전위는, 예를 들어, 수평 스캔 비디오 데이터 스트림을 수직 스캔 비디오 데이터 스트림으로 변환하고, 복합 RGB 비디오 데이터를 그의 구성 성분인 R, G, B 컬러로 분할하고, 하향으로 수직하게 스크롤하는 R,G,B 수평 컬러바의 비디오 데이터 스트림을 구성하고, 하나 이상의 컬러를 시 기반 서브 필드(time-based sub-field)로 분할하는 것을 포함함으로써, 디스플레이 장치의 픽셀 세기를 개별적으로 제어한다. 전위는 인터레이스형 비디오 데이터(interlaced video data)를 비디오 데이터의 프로그래시브 프레임(progressive frame)으로 재 정렬하거나 그 반대의 작용을 한다. 후처리 모듈(16)은 전위된 비디오 데이터를 수신하여 선택된 디스플레이 장치를 구동하기 위한 임의의 처리 단계를 수행한다.
전형적으로, 디스플레이 처리 시스템(10)은 하나의 이상의 인쇄 회로 카드 어셈블리로 구현된다. 재 정렬 장치(14)는, 전형적으로, 하나 이상의 집적 회로(IC) 장치로 구현된다. 바람직한 실시예에 있어서, 재 정렬 장치(14)는 프로그램 가능하다. 다른 실시예에 있어서, 재 정렬 장치(14)는 하나 이상의 ASIC이다. 디스플레이 처리 시스템(10) 및 재 정렬 장치(14)의 다른 구현도 가능하다.
도 2를 참조하면, 재 정렬 장치(14)는 제 1 전위 프로세서(18)와, 저장 모듈 또는 메모리(20)와 제 2 전위 프로세서(22)를 포함한다. 제 1 전위 프로세서(18)는 전처리된 비디오 데이터를 수신하고, 사전 프로그램된 단계를 실행하여 비디오 데이터를 부분적으로 전위시키고, 저장 모듈(20)에 부분적으로 전위된 비디오 데이터를 기록한다. 저장 모듈(20)은 부분적으로 전위된 비디오 데이터를 메모리의 하나 이상의 블럭(프레임 버퍼라고 함)에 저장한다. 제 2 전위 프로세서(22)는 저장 매체(20)로 부터 부분적으로 전위된 비디오 데이터를 독출하여, 비디오 데이터를 재정렬하거나 전위시키기 위한 임의의 단계를 수행하고, 전위된 비디오 데이터를 후처리 모듈(16)에 전송한다.
바람직한 실시예에 있어서, 제 1 전위 프로세서(18)와, 저장 매체(20) 및 제 2 전위 프로세서(22)는 단일 프로그램 가능 IC를 정의하도록 공통 기판(S)상에서 제조된다. IC는 비디오 입력 터미널(Tvi), 재 정렬 비디오 출력 터미널(Tvo) 및 내부의 프로그램 가능 부품 또는 장치(즉, 가요성 하드웨어 블럭)의 프로그래밍 또는 "버닝(burning)" 을 위한 터미널(Tp)을 포함한다. 다른 실시예에 있어서, 제 1 전위 프로세서(18) 및 제 2 전위 프로세서(22)는 프로그램 가능 IC내에 조합될 수 있으며, 저장 모듈(20)은 하나 이상의 접속 가능 비디오 RAM IC를 포함한다. 또 다른 실시예에 있어서, 제 1 전위 프로세서(18)는 제 1 프로그램 가능 IC를 포함하고, 저장 모듈(20)은 하나 이상의 추가적인 IC를 포함하고, 제 2 전위 프로세서(22)는 제 2 프로그램 가능 IC를 포함한다. 또 다른 실시예에 있어서, 제 1 전위 프로세서(18), 저장 모듈(20) 및 제 2 전위 프로세서(22)는 ASIC내에 조합된다. 또 다른 실시예에 있어서, 제 1 및 제 2 전위 프로세서(18,22)는 하나 이상의 ASIC으로 배열될 수 있으며 저장 매체(20)는 하나 이상의 추가적인 IC를 포함할 수 있다. 재 정렬 장치(14)의 추가적인 구현도 고려될 수 있다.
도 3을 참조하면, 다른 실시예의 재 정렬 장치(14)는 저장 모듈(120)과 제 1 및 제 2 전위 프로세서(18,22)를 포함한다. 저장 모듈(120)은 제 1 저장 블럭(24)과 제 2 저장 블럭(26)으로 분할될 수 있는 메모리를 더 포함한다. 제 1 및 제 2 저장 블럭(24,26)은 제 1 및 제 2 전위 프로세서(18,22)에 의해 핑퐁방식으로 이용된다. 다시 말해, 제 1 전위 프로세서(18)가 부분적으로 전위된 비디오 데이터를 제 1 저장 블럭(24)내의 하나 이상의 프레임 버퍼에 기록할 때, 제 2 전위 프로세서(22)는 제 2 저장 블럭(26)내의 하나 이상의 프레임 버퍼로 부터 부분적으로 전위된 비디오 데이터를 독출한다. 이들 독출 및 기록 동작이 완료되면, 제 1 및 제 2 전위 프로세서(18,22)는 서로 엇갈리는 저장 블럭(즉, 26,24)에 대한 독출 및 기록을 수행하도록 절환된다. 이러한 교번 싸이클은 비디오 데이터가 처리중인 때에는 핑퐁방식으로 계속된다.
도 4를 참조하면, 예시적인 실시예의 제 1 전위 프로세서(18)는 입력 통신 프로세스(28)와, 기록 프로세스(30)와, 저장 모듈 어드레싱 프로세스(31)와, RGB 분리 프로세스(28)와, 서브 필드 생성 프로세스(34)와, 서브 필드 룩업 테이블(36) 및 구성 식별 프로세스(38)를 포함한다. 다른 실시예의 제 1 전위 프로세서(18)는 이들 프로세스들을 다양하게 조합하여 생성될 수 있다. 임의의 이들 다양한 실시예 및 다른 실시예에 있어서, 제 1 전위 프로세서(18)는, 또한, 비디오 데이터의 부분적인 재 정렬 또는 전위와 관련한 추가적인 프로세스를 포함할 수 있다. 예를 들어, 컬러 스페이스(space) 변환 프로세스와, 특수 효과 프로세스등(전처리의 일부로서 실행되는 것이 아니라면)이 포함될 수 있다.
설명된 실시예에 있어서, 입력 통신 프로세스(28)는 전처리 모듈로 부터 전처리된 비디오 데이터를 수신하여, 전처리된 비디오 데이터르 하나 이상의 다른 프로세스에 제공한다. 도시된 바와 같이, 입력 통신 프로세스(28)는 기록 프로세스(30)와, RGB 분리 프로세스(32) 및 서브 필드 생성 프로세스(34)와 통신한다. 전형적으로, 전처리된 비디오 데이터는 RGB 비디오 데이터 스트림이다. 그러나, 다른 형태의 비디오 데이터(예를 들어, 단색 또는 YUV 비디오 데이터)도 가능하다.
RGB 분리 프로세스(32)는 RGB 비디오 데이터를 개별적인 R,G,B 비디오 데이터 스트림으로 분리한다. 도시된 바와 같이, 개별적인 R,G,B 비디오 데이터 스트림은 기록 프로세스(30) 및 서브 필드 생성 프로세스(34)에 전송된다.
서브 필드 생성 프로세스(34)는 비디오 데이터 스트림을 수신하고, 서브 필드 룩업 테이블(36)을 이용하여 그 비디오 데이터 스트림의 각 픽셀을 N개의 서브 필드들(즉, 서브 필드 0 내지 서브 필드 N)을 위한 데이터 비트로 변환한다. 서브 필드 룩업 테이블(36)은 픽셀 데이터 값들간의 사전 정의된 교차 참조와, 단색 및 RGB 컬러 성분에 대한 대응하는 N개의 서브 필드 비트 세트를 저장한다. 전형적으로, 서브 필드 룩업 테이블(36)은 내장형 메모리이다. 대안적으로, 서브 필드 룩업 테이블(36)은 외장형 메모리일 수 있다. 서브 필드 룩업 테이블(36)은 저장 모듈(20,120)을 구성하는 하나 이상의 부품과 관련된 메모리의 블럭일 수 있다. 도시된 바와 같이, 서브 필드 데이터 스트림은 기록 프로세스(30) 및 RGB 분리 프로세스(32)로 전송된다.
RGB 분리 프로세스(32)는 RGB 비디오 데이터를 개별적인 R,G,B 비디오 데이터 스트림으로 분리하고, RGB 서브 필드 데이터를 R,G,B 서브 필드 데이터 스트림으로 분리한다. 도시된 바와 같이, 개별적인 R,G,B 비디오 및 서브 필드 데이터 스트림은 기록 프로세스(30)에 전송된다.
예시적인 제 1 동작에 있어서, 제 1 전위 프로세서(18)는 입력 통신 프로세스(28)에 있는 RGB 비디오 데이터의 전처리된 스트림을 수신하여 전처리된 비디오 데이터를 기록 프로세스(30)에 제공한다. 저장 모듈 어드레싱 프로세스(31)는 하나 이상의 어드레스 포인터, 어드레스 포인터를 증가시키는 프로세스, 프레임 반복 싸이클이 기록되는 동안에 전체 갯수의 픽셀 및/또는 스캔 라인이 기록될 때를 결정하는 프로세스 및 반복 싸이클이 완료되면 어드레스 포인터를 리셋하는 프로세스를 포함한다. 비디오 데이터 어드레스 프로세스(31)는 어드레스 정보를 기록 프로세스(30)에 제공한다. 기록 프로세스(30)는, 어드레스 정보에 따라 RGB 비디오 데이터를 저장하기 위해 할당된 저장 모듈(20,120)내의 프레임 버퍼에 전처리된 RGB 비디오 데이터 스트림을 기록한다. 제 1 전위 프로세스는 수평 스캔 라인을 비디오 데이터의 프레임으로 재 정렬하는 것에 관한 역다중화 작용으로서 간주된다.
RGB 비디오 데이터가 비 인터레이스형이면, 수평 스캔 라인은 저장 모듈 어드레싱 프로세스(31)에 의해 순차적이고 연속적인 방식으로 프레임 버퍼에 전달된다. 비 인터레이스형 RGB 비디오 데이터가 인터레이스형 RGB 비디오 데이터로 변환될 예정이면, 저장 모듈 어드레싱 프로세스(31)는 홀수 수평 스캔 라인을 홀수 프레임 버퍼로 지향시키고, 짝수 수평 스캔 라인을 짝수 프레임 버퍼로 지향시킨다. RGB 비디오 데이터가 인터레이스형이면, 저장 모듈 어드레싱 프로세스(31)는 수평 스캔 라인의 프레임 버퍼로의 전달 제어를 소정 간격으로 수행하여 프레임 버퍼내에 홀수 및 짝수 수평 스캔 라인의 인터레이스를 효과적으로 수행한다. 대안적으로, 인터레이스형 RGB 비디오 데이터의 경우, 수평 스캔 라인은 순차적이고 연속적인 방식으로 홀수 및 짝수 프레임 버퍼에 전달된다.
예시적인 제 2 동작에 있어서, 입력 통신 프로세스(28)는 전처리된 비디오 데이터를 RGB 분리 프로세스(32)로 제공한다. RGB 분리 프로세스는 개별적인 R,G,B 비디오 데이터 스트림을 생성하여 그들을 기록 프로세스(30)에 제공한다. 기록 프로세스(30)는, 비디오 데이터 어드레스 프로세스(31)에 의해 제공된 어드레스 정보에 따라 R 분리, G 분리, B 분리 비디오 데이터를 저장하기 위해 할당된 저장 모듈(20,120)내의 프레임 버퍼에 개별적인 R,G,B 비디오 데이터 스트림을 기록한다.
예시적인 제 3 동작에 있어서, 입력 통신 프로세스(28)는 전처리된 RGB 비디오 데이터를 서브 필드 생성 프로세스(34)에 제공한다. 서브 필드 생성 프로세스(34)는, 서브 필드 룩업 테이블(36)과 연계하여, N개의 RGB 서브 필드 비디오 데이터 세트를 생성하고 그들을 기록 프로세스(30)에 제공한다. 기록 프로세스(30)는, 비디오 데이터 어드레스 프로세스(31)에 의해 제공된 어드레스 정보에 따라 RGB 서브 필드 비디오 데이터를 저장하기 위해 할당된 저장 모듈(20,120)내의 프레임 버퍼에 RGB 서브 필드 비디오 데이터의 스트림을 기록한다.
예시적인 제 4 동작에 있어서, 입력 통신 프로세스(28)는 전처리된 비디오 데이터를 서브 필드 생성 프로세스(34)에 제공한다. 서브 필드 생성 프로세스(34)는, 서브 필드 룩업 테이블(36)과 연계하여, N개의 서브 필드 RGB 비디오 데이터 세트를 생성하여, 그들을 RGB 분리 프로세스(32)에 제공한다. RGB 분리 프로세스(32)는 각각의 컬러 분리(color separation)마다 개별적인 R,G,B 서브 필드 비디오 데이터를 생성한다. 이에 따라 N개의 R 분리 서브 필드 비디오 데이터 세트와, N개의 G 분리 서브 필드 비디오 데이터 세트와, N개의 B 분리 서브 필드 비디오 데이터 세트가 생성된다. RGB 분리 프로세스는 R,G,B 서브 필드 비디오 데이터를 기록 프로세스(30)에 제공한다. 기록 프로세스(30)는, 비디오 데이터 어드레스 프로세스(31)에 의해 제공된 어드레스 정보에 따라 R 분리 서브 필드, G 분리 서브 필드, B 분리 서브 필드 비디오 데이터를 저장하기 위해 할당된 저장 모듈(20,120)의 개별적인 프레임 버퍼에 개별적인 서브 필드 비디오 데이터 스트림을 기록한다.
예시적인 제 5 동작에 있어서, 입력 통신 프로세스(28)는 전처리된 비디오 데이터를 서브 필드 생성 프로세스(34)로 제공한다. 서브 필드 생성 프로세스(34)는, 서브 필드 룩업 테이블(36)과 연계하여, N개의 단색 서브 필드 비디오 데이터 세트를 생성하고, 그들을 기록 프로세스(30)에 제공한다. 기록 프로세스(30)는, 비디오 데이터 어드레스 프로세스(31)에 의해 제공된 어드레스 정보에 따라 단색 서브 필드 비디오 데이터를 저장하기 위해 할당된 저장 모듈(20,120)의 프레임 버퍼에 단색 서브 필드 비디오 데이터 스트림을 기록한다.
도 5a는, 예를 들어, 단색 디지털 마이크로 미러 장치(DMD)에 대한 비디오 데이터를 전위시키는데 필요한, 픽셀 데이터를 단색 서브 필드 데이터로 변환하는 것에 대한 예시적인 도면이다. 도시된 바와 같이, 픽셀(x,y)에 대한 픽셀 데이터(101)는 8비트 워드(101)(즉, 비트 d0-d7)로 표시된다. 서브 필드 룩업 테이블(36)은, 픽셀(x,y)의 대해, 서브 필드 데이터(103)에 대한 8비트 워드(101)를 교차 참조한다. 이 예시에서는 7개의 서브 필드(즉, 서브 필드 SF0 내지 서브 필드 SF6)가 있다. 픽셀(x,y)은 각 서브 픽셀내에서 1비트로 표시된다. 따라서, 픽셀(x,y)에 대한 단색 서브 필드 데이터는 이진수이다.
도 5a에 도시된 변환은 비디오 데이터 프레임내의 각 픽셀마다 실행된다. 전형적으로, 서브 필드 데이터의 임시 저장은, 개별적 비트를 전송하기 보다는, 데이터 버스를 통한 병렬 전송이 실행될 수 있도록 구현된다. 예를 들어, 시스템이 32비트 데이터 버스와 함께 동작한다면, 서브 필드 데이터의 32비트를 병렬로 전송하는 것이 가장 효율적이다. 도 5c는 서브 필드 생성 프로세스(34)내의 예시적인 서브 필드(i)에 대한 서브 필드 데이터의 임시 저장의 예시적인 도면을 제공한다. 이 예시에서, 서브 필드 생성 프로세스(34)는 임시 저장을 위한 다수의 시프트 레지스터를 포함한다. 도 5a에 도시된 바와 같이, 서브 필드 생성 프로세스는 프레임의 각 픽셀마다 각 서브 필드내의 1비트 이진 데이터를 제공한다. 예를 들어, SF i, di(아이템 127)는 주어진 픽셀의 서브 필드(i)에 대한 1비트 이진 데이터 출력을 나타낸다. 이러한 서브 필드 데이터는 직렬 시프트 레지스터(129,131,133,135)를 통해 전달됨으로서 임시 저장된다. 예를 들어, 32비트 데이터 버스를 가진 본 실시예에서는 32비트 시프트 레지스터가 있다. 제 1 픽셀의 서브 필드 데이터(즉, di0,0)는 초기에 제 1 시프트 레지스터(129)에 전송된다. 제 2 픽셀의 서브 필드 데이터(즉, di0,1)의 전송이 준비되면, 서브 필드 데이터di0,0는 다음 시프트 레지스터(313)로 시프트되고, 서브 필드 데이터di0,1는 제 1 시프트 레지스터(129)로 전송된다. 이러한 프로세스는, 블럭내의 마지막 픽셀(즉, dix,y)의 서브 필드 데이터가, 도 5c에 도시된 상태인 제 1 시프트 레지스터(129)에 전송될 때 까지 계속된다. 제 1 픽셀의 서브 필드 데이터di0,0가 마지막 시프트 레지스터(135)로 시프트되었고, 제 2 픽셀의 서브 필드 데이터di0,1가 마지막 시프트 레지스터의 옆에 있는 레지스터로 시프트되었음을 알아야 한다. 이 시점에서, 기록 프로세스(30)는, 임시 시프트 레지스터로 부터 서브 필드(i)의 저장을 위해 할당된 저장 모듈(20,120)내의 프레임 버퍼(137)로, 서브 필드(i)의 서브 필드 데이터의 제 1 워드를 병렬 전송한다.
물론, 도 5c에 도시된 전체 프로세스는 각 서브 필드(예를 들어 SF0 내지 SF6)에 대해 병렬로 실행된다. 추가적으로, 시프트 레지스트의 전체 구조는 2배로 구현되고 핑퐁 방식으로 작동한다. 다시 말해, 한 세트의 시프트 레지스터가 상술한 직렬 전송을 실행하는 중에, 다른 세트는 병렬 전송을 실행하거나, 그의 반대 작용을 한다. 핑퐁 동작은, RGB 서브 필드 데이터가 생성되고 전체 프레임에 대해 저장될때 까지 계속된다. 전체 프로세스는 각 프레임에 대해 반복된다.
도 5b는 예를 들어, 플라즈마 디스플레이 패널(PDP) 및 컬러 DMD의 비디오 데이터를 전위시키는데 필요한, 픽셀 데이터의 RGB 서브 필드 데이터로의 변환에 대한 예시적인 도면을 제공한다. 도시된 바와 같이, 픽셀(x,y)에 대한 픽셀 데이터(101)는 24비트 워드(101)(즉, 비트 d0-d23)로 표시된다. R 서브 필드 룩업 테이블(36r)은, 픽셀(x,y)의 서브 필드 데이터(103)의 제 1 성분으로서 R 서브 픽셀 데이터(103r)에 대해 적색 컬러 성분을 지정하는 24비트 워드(101)의 8비트를 교차 참조한다. 유사하게, G 서브 필드 룩업 테이블(36g)은, 픽셀(x,y)의 서브 필드 데이터(103)의 한 성분으로서 G 서브 픽셀 데이터(103g)에 대해 녹색 컬러 성분을 지정하는 24비트 워드(101)의 8비트를 교차 참조한다. 추가적으로, B 서브 필드 룩업 테이블(36b)은, 픽셀(x,y)의 서브 필드 데이터(103)의 한 성분으로서, B 서브 픽셀 데이터(103b)에 대해 청색 컬러 성분을 지정하는 24비트 워드(101)의 8비트를 교차 참조한다. 이 예시에서는 7개의 RGB 서브 필드(즉, 서브 필드 SF0 내지 서브 필드 SF6)가 있다. 픽셀(x,y)은 각 서브 픽셀에 있어서 3비트로 표시된다. 즉, 서브 필드(103)에 있어서 제 1 비트(즉, d0-r 내지 d6-r)는 R 서브 픽셀 데이터를 나타내고, 제 2 비트(즉, d0-g 내지 d6-g)는 G 서브 픽셀 데이터를 나타내며, 제 3 비트(즉, d0-b 내지 d6-b)는 B 서브 픽셀 데이터를 나타낸다. 따라서, 픽셀(x,y)의 RGB 서브 필드 데이터는 3비트 이진수이다.
도 5d는 서브 필드 생성 프로세스(34)내의 예시적인 RGB 서브 필드(i)의 RGB 서브 필드 데이터의 임시 저장에 대한 예시적인 도면을 제공한다. 이 예시에 있어서, 도 5c와 유사하게, 서브 필드 생성 프로세스(34)는 임시 저장을 위해 다수의 시프트 레지스터를 포함한다. 그러나, 도 5b에 도시된 바와 같이, RGB 서브 필드 생성 프로세스는 그 프레임의 각 픽셀마다 각 RGB 서브 필드의 3비트 이진 데이터를 제공한다. 예를 들어, di-r, di-g 및 di-b(아이템 139)는 주어진 픽셀의 RGB 서브 필드(i)에 대한 3비트 이진 데이터 출력을 나타낸다. 이러한 RGB 서브 필드 데이터는 직렬 3비트 시프트 레지스터(141,143,145)를 통해 전송되어 임시 저장된다. 다시, 32비트 데이터 버스를 가진 본 실시예에서는 32비트 시프트 레지스터가 있다. 제 1 픽셀의 RGB 서브 필드 데이터(di-r0,0, di-g0,0, di-b0,0)는 제 1 시프트 레지스터(141)에 초기에 전송된다. 제 2 픽셀의 RGB 서브 필드 데이터(di-r0,1, di-g0,1, di-b0,1)가 전송 준비되면, RGB 서브 필드 데이터(di-r0,0, di-g0,0, di-b0,0)는 다음 시프트 레지스터(143)로 시프트되고, RGB 서브 필드 데이터(di-r0,1, di-g0,1, di-b0,1)는 제 1 시프트 레지스터(141)로 전송된다. 이 프로세스는, 블럭내의 마지막 픽셀의 RGB 서브 필드 데이터(즉, di-rx,y, di-gx,y, di-bx,y)가, 도 5d에 도시된 상태인, 제 1 시프트 레지스터(141)로 전송될 때 까지 계속된다. 제 1 픽셀의 RGB 서브 필드 데이터(di-r0,0, di-g0,0, di-b0,0)는 마지막 시프트 레지스터(147)로 시프트되었고, 제 2 픽셀의 RGB 서브 필드 데이터(di-r0,1, di-g0,1, di-b0,1)는 마지막 시프트 레지스터의 옆 레지스터(145)로 시프트되었음을 알아야 한다. 이 시점에서, 기록 프로세스(30)는, 임시 시프트 레지스터로 부터 RGB 서브 필드(i)의 저장을 위해 할당된 저장 모듈(20,120)내의 RGB 프레임 버퍼(149)로, RGB 서브 필드(i)의 RGB 서브 필드 데이터의 제 1 워드를 병렬 전송한다.
물론, 도 5c와 유사하게, 도 5d에 도시된 전체 프로세스는 각 RGB 서브 필드(예를 들어, SF0 내지 SF6)에 대해 병렬로 실행된다. 추가적으로, 시프트 레지스트의 전체 구조는 2배로 구현되고, RGB 서브 필드 데이터가 전체 프레임에 대한 생성되고 저장될 때까지 핑퐁 방식으로 작동한다. 전체 프로세스는 각 프레임에 대해 반복된다.
서브 필드 생성 프로세스(34)(도 4)에 대해 보다 전반적으로 참조하면, N개의 서브 필드의 각 서브 필드는 사전 정의된 시간 유닛에 대응한다. 전형적으로, 서브 필드 0은 기본 시간 유닛(t0)에 의해 정의되고, 서브 필드 1은 t1에 의해 정의되며, 서브 필드 N-1은 tN-1에 의해 정의된다. 그러나, 시간 유닛 및 스케일링에 대한 대안적인 스킴이 가능하다. 시간 유닛 값 및/또는 스케일링의 선택은 다른 시간 유닛 및/또는 다른 스케일링 스킴을 구현하는 다수 유형의 디스플레이 장치들과의 호환성을 위해 달라질 수 있다.
도 6은 비디오 데이터(107)의 복합 프레임의 디스플레이와 관련하여 시간에 따른 8개의 서브 필드(105)의 디스플레이에 대한 예시적인 도면을 제공한다. 디스플레이된 서브 필드 시퀀스는 비디오 데이터의 복합 프레임과 전반적으로 동등한 이미지를 생성한다. 따라서, 모든 서브 필드의 시퀀스는 통상적인 프레임 반복 속도(예를 들어, 30Hz, 60Hz등)와 관련이 있다. 본 예시에 있어서, 기본 시간 유닛은 t이고, 각 서브 필드는 시간 t동안에 디스플레이된다. 따라서, 서브 필드 SF0은 0과 t 사이에 디스플레이되고, 서브 필드 SF1은 t와 2t사이에 디스플레이되며, 서브 필드 SF7은 7t와 8t 사이에 디스플레이된다. 8개의 서브 필드(즉, SF0-SF7)를 디스플레이하기 위한 전체 시간(8t)은 통상적인 프레임 속도와 대응한다. 예를 들어, 통상적인 프레임 반복 속도가 50Hz이면, 본 예시에서의 서브 필드 디스플레이 속도는 대략 400Hz이다.
각 서브 필드가 시간 유닛에 대응하기 때문에, 서브 필드 데이터 비트의 1과 0의 조합은, 비디오 데이터의 각 복합 프레임 동안 대응하는 픽셀이 조사될 시간의 백분율을 결정한다. 픽셀 데이터를 한 세트의 서브 필드 비트로 변환하면 개별적으로 제어되는 부품(예를 들어, PDP, DMD등)의 매트릭스로 구성된 디스플레이 장치를 구동하는데 유용하다. 전형적으로, 이들 개별적으로 제어되는 부품의 각각은 디스플레이될 이미지내의 소정 픽셀 또는 서브 픽셀과 관련된다. 그 부품이 온/오프되는 시간 분량을 변경함으로서, 개별적으로 제어되는 부품의 각각의 세기를 제어한다. 세기의 차이는 디스플레이되는 이미지내의 개별 픽셀에 대해 다른 컬러 색조를 유발한다.
도 4를 참조하면, 입력 통신 프로세스(28)와, 기록 프로세스(30) 및 저장 모듈 어드레싱 프로세스(31)를 포함하는 제 1 전위 프로세서(18)의 일 실시예는, 일터레이스형 비디오 데이터를 비 인터레이스형 비디오 데이터로 재 정렬하거나, 그의 반대 작용을 수행하는 전위 스캔 CRT(Cathode Ray Tube)와 호환 가능하다. 입력 통신 프로세스(28)와, RGB 분리 프로세스(32)와, 기록 프로세스(30) 및 저장 모듈 어드레싱 프로세스(31)를 포함하는 제 1 전위 프로세서(18)의 실시예는, LCOS 장치와 호환 가능하다. 입력 통신 프로세스(28)와, 서브 필드 생성 프로세스(34)와, 서브 필드 룩업 테이블(36)과, 기록 프로세스(30) 및 저장 모듈 어드레싱 프로세스(31)를 포함하는 제 1 전위 프로세서(18)의 실시예는, PDP 및 단색 DMD와 호환 가능하다. 입력 통신 프로세스(28)와, RGB 분리 프로세스(32)와, 서브 필드 생성 프로세스(34)와, 서브 필드 룩업 테이블(26)과, 기록 프로세스(30) 및 저장 모듈 어드레싱 프로세스(31)를 포함하는 제 1 전위 프로세서(18)의 실시예는 컬러 DMD와 호환 가능하다.
제 1 전위 프로세서(18)내의 구성 식별 프로세스(38)는 여러 전용 디스플레이 처리 시스템(10)내의 재 정렬 장치(14)의 이용을 용이하게 한다. 예를 들어, 디스플레이 처리 시스템(10)이 전용 디스플레이 장치를 위해 제조되면, 구성 식별 프로세스(38)는 제 1 전위 프로세서(18)내의 활성 프로세스들을 전용 디스플레이 장치와 관련된 것에 맞추는데 이용될 수 있다. 따라서, 제 1 전위 프로세서(18)와 관련된 포괄적 프로세서들은 처리 효율을 증가시키기 위해 활성화되거나 불활성화될 수 있다.
도 7을 참조하면, 하나 이상의 메모리 블럭을 포함하는 저장 모듈(20)의 예시적인 실시예가 도시된다. 각 메모리 블럭은 제 1 전위 프로세서(18)로 부터의 부분적으로 전위된 비디오 데이터를 하나 이상의 프레임 버퍼에 저장한다. 제 1 메모리 블럭(40)은 RGB 프레임 버퍼내의 복합 RGB 프레임과 관련된 부분 전위된 비디오 데이터를 저장하는데 할당된다. 제 1 메모리 블럭(40)은 전이 스캔 CRT와 호환 가능하다. 제 1 전위 프로세서가 홀수 및 짝수 수평 스캔 라인을 조합하면, 제 1 메모리 블럭(40)은 인터레이스형 비디오 데이터를 비 인터레이스형 비디오 데이터로 재 정렬하는 것과 호환될 수 있다. 제 2 전위 프로세서가 홀수 및 짝수 스캔 라인을 조합하면, 제 1 메모리 블럭(40)은 홀수 수평 스캔 라인을 저장하기 위한 홀수 서브 블럭과, 짝수 수평 스캔 라인을 저장하기 위한 짝수 서브 블럭을 포함한다. 추가적으로, 제 2 전위 프로세서가 홀수 및 짝수 수평 스캔 라인들을 분리하면, 제 1 메모리 블럭(40)은 비 인터레이스형 비디오 데이터를 인터레이스형 비디오 데이터로 재 정렬하는 것과 호환될 수 있다. 제 1 전위 프로세서가 홀수 및 짝수 수평 스캔 라인을 분리하면, 제 1 메모리 블럭(40)은 홀수 수평 스캔 라인을 저장하기 위한 홀수 서브 블럭과, 짝수 수평 스캔 라인을 저장하기 위한 짝수 서브 블럭을 포함한다.
제 2 메모리 블럭(42)은 개별적인 R,G,B 프레임과 관련된 부분 전위된 비디오 데이터를 저장하는데 할당된다. 3개의 메모리 서브 블럭(44,46,48)은, 분리된 R 비디오 데이터, G 비디오 데이터 및 B 비디오 데이터를 각각 저장하기 위한, R 분리 프레임 버퍼와, G 분리 프레임 버퍼 및 B 분리 프레임 버퍼로서 제 2 메모리 블럭(42)내에 할당된다. 제 2 메모리 블럭(42)은 LCOS 장치와 호환 가능하다.
제 3 메모리 블럭(50)은 N개의 서브 블럭들과 관련된 부분 전위된 비디오 데이터를 저장하는데 할당된다. N개의 서브 블럭들(예를 들어, 52,54)은 서브필드 비디오 데이터를 저장하기 위한 서브 필드(0 내지 N-1) 프레임 버퍼들로서 제 3 메모리 블럭(50)내에 할당된다. 제 3 메모리 블럭(50)은 단색 DMD와 호환 가능하다.
제 4 메모리 블럭(51)은 N개의 RGB 서브 필드와 연관된 부분 전위된 비디오 데이터를 저장하는데 할당된다. N개의 서브 블럭(예를 들어, 53,55)은 RGB 서브 필드 비디오 데이터를 저장하기 위한 RGB 서브 필드(0 내지 N-1) 프레임 버퍼들로서, 제 4 메모리 블럭(51)내에 할당된다. 제 4 메모리 블럭(51)은 PDP와 호환 가능하다.
제 5 메모리 블럭(56)은 R,G,B 컬러 분리의 각각에 대한 N개의 서브 필드와 연관된 부분 전위된 비디오 데이터를 저장하는데 할당된다. N개의 서브 블럭(예를 들어, 58,60)은 R 컬러 분리와 연관된 서브 필드 비디오 데이터를 저장하기 위한 R 분리 서브 필드들(0 내지 N-1)로서 할당된다. 유사하게, N개의 서브 블럭(예를 들어, 62.64)은 G 컬러 분리와 연관된 서브 필드 비디오 데이터를 저장하기 위한 G 분리 서브 필드(0 내지 N-1)로서 할당되고, N개의 서브 블럭(예를 들어, 66,68)은 B 컬러 분리와 연관된 B 서브 필드들을 저장하는데 할당된다. 그러므로, 각 컬러 분리마다 N 개의 서브 필드가 제공되면, 제 4 메모리 블럭(56)은 3N개의 서브 블럭을 포함한다. 제 4 메모리 블럭(56)은 컬러 DMD와 호환 가능하다.
다양한 다른 실시예에 있어서, 저장 모듈(20)은 제 1 메모리 블럭, 제 2 메모리 블럭, 제 3 메모리 블럭, 제 4 메모리 블럭 및 제 5 메모리 블럭에 대한 임의의 조합을 포함할 수 있다. 다른 유형의 부분 전위된 비디오 데이터 프레임을 저장하기 위한 추가적인 메모리 블럭도 또한 가능하다. 또한 도 7에 도시된 메모리 블럭의 구성 및 다른 구성은, 도 3을 참조하여 설명한 바와 같이, 핑퐁 방식으로 기록 및 독출 작용을 교번하기 위한 2중 메모리 블럭을 가질 수 잇다.
물론, 재 정렬 장치가 각 유형의 재 정렬을 동시에 지원할 필요가 없는 일 실시예에서는, 임의의 메모리 블럭이 물리적 메모리를 공유할 수 있다. 예를 들어, 전위 스캔 CRT 재 정렬이 특정 시점에 필요하면, 제 1 메모리 블럭은 제 2 메모리 블럭과, 제 3 메모리 블럭과, 제 4 메모리 블럭 및 제 5 메모리 블럭을 오버레이(overlay)할 수 있다. 유사하게, 단지 컬러 DMD 재 정렬만이 특정 시점에 필요하면, 제 5 메모리 블럭은 제 1 메모리 블럭과, 제 2 메모리 블럭과, 제 3 메모리 블럭 및 제 4 메모리 블럭을 오버레이 할 수 있다. 전형적으로, 포괄적 재 정렬 장치는, 궁극적으로, 한가지 유형의 재 정렬 전용으로 되고, 물리적 메모리는 최대 메모리를 요구하는 재 정렬 처리에 맞는 크기로 형성된다.
도 8을 참조하면, 제 2 전위 프로세서(22)의 예시적 실시예는 비디오 데이터 어드레싱 프로세스(70)와, RGB 독출 프로세스(72)와, 출력 통신 프로세스(74)와, 컬러바 시퀀스 프로세스(76)와, R 분리 독출 프로세스(78)와, G 분리 독출 프로세스(80)와, B 분리 독출 프로세스(82)와, 서브 필드 시퀀스 프로세스(88)와, 서브 필드 독출 프로세스(90)와, RGB 서브 필드 독출 프로세스(91) 및 구성 식별 프로세스(92)를 포함한다. 제 2 전위 프로세스(22)의 다른 실시예는, 이들 프로세스들을 다양하게 조합하여 생성될 수 있다. 임의의 이들 다양한 실시예 및 다른 실시예에서는, 제 2 전위 프로세서(22)가 비디오 데이터의 재 정렬 또는 전위와 관련된 추가적인 프로세스를 포함할 수 있다. 예를 들어, 컬러 분리, 특수 효과 프로세스등을 조합한 프로세스가(후처리의 일부로서 실행되는 것이 아니라면) 포함될 수 있다.
예시된 실시예에 있어서, 비디오 데이터 어드레싱 프로세스(70)는 저장 모듈(20,120)의 프레임 버퍼에 비디오 데이터를 위치시키는 하나 이상의 어드레스 포인터와, 어드레스 포인터를 증가시키는 프로세스와, 프레임 반복 싸이클이 기록되는 동안에 전체 갯수의 픽셀 및/또는 스캔 라인이 기록될 때를 결정하는 프로세스 및 반복 싸이클이 완료되면 어드레스 포인터를 리셋하는 프로세스를 포함한다. 도시된 바와 같이, 비디오 데이터 어드레싱 프로세스(70)는 RGB 독출 프로세스(72)와, R 분리 독출 프로세스(78)와, G 분리 독출 프로세스(80)와, B 분리 독출 프로세스(82)와, 서브 필드 독출 프로세스(90) 및 RGB 서브 필드 독출 프로세스(91)와 통신한다. 프레임 버퍼내의 비디오 데이터를 어드레싱하는 대안적인 방법도 가능하다.
RGB 독출 프로세스(72)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고, 후속적으로 RGB 프레임 버퍼(40)로 부터 픽셀 데이터를 독출한다. 전형적으로, 비디오 데이터 어드레스 프로세스(70)로 부터 RGB 독출 프로레스(72)로의 어드레스 정보는, RGB 프레임 버퍼로 부터의 픽셀 데이터가 왼쪽에서 오른쪽으로 프레임을 가로질러 이동하는 하강 수직 스캔 라인을 형성하도록 하는 방식으로 증가된다. RGB 독출 프로세스(72)는 이러한 전위된 RGB 비디오 데이터 스트림을 출력 통신 프로세스(74)로 제공한다. 출력 통신 프로세스(74)는 전위된 RGB 비디오 데이터 스트림을 후처리 모듈(16)로 제공한다. 상술한 바와 같이, 제 2 전위 프로세서(22)에 의해 제공된 전위된 RGB 비디오 데이터 스트림은 전위 스캔 CRT와 호환 가능하다.
대안적으로, 비디오 데이터 어드레스 프로세스(70)는, RGB 프레임 버퍼로 부터 독출된 픽셀 데이터가 다른 적합한 방향으로 스캔 라인을 형성하도록 하는 방식으로 증가된다. 또한, 스캔 라인은, 다양한 디스플레이와 호환 가능한 원하는 특성에 따라 오른쪽에서 왼쪽으로, 및/또는 위 또는 아래로 진행한다.
RGB 비디오 데이터가 비 인터레이스형이면, 스캔 라인은, 비디오 데이터 어드레싱 프로세스(70)의 명령에 따라, RGB 독출 프로세스(72)에 의해 순차적이고 연속적인 방식으로 프레임 버퍼로 부터 독출된다. 그러나, 비 인터페이스형 RGB 비디오 데이터가 인터레이스형 RGB 비디오 데이터로 변환될 예정이면, 비디오 데이터 어드레싱 프로세스(70)는 RGB 독출 프로세스(72)에 명령하여, RGB 프레임 버퍼내의 각 비디오 데이터 프레임으로 부터 두개의 인터레이스형 프레임을 구성하도록 한다. 제 1 인터레이스형 프레임에 있어서, RGB 독출 프로세스(72)는 RGB 프레임 버퍼로 부터 홀수 스캔 라인을 독출한다. 그러면, 제 2 인터레이스형 프레임에 있어서, RGB 독출 프로세스(72)는 RGB 프레임 버퍼로 부터 짝수 스캔 라인을 독출한다. 제 1 전위 프로세서가 이미 홀수 스캔 라인과 짝수 스캔 라인을 분리했으면, 비디오 데이터 어드레싱 프로세스(70)는 RGB 독출 프로세스(72)를 홀수 프레임 버퍼로 지향시키고, 그 다음 짝수 프레임 버퍼로 지향시킨다. 물론 임의의 프로세스에서는, 시퀀스가 짝수, 그 다음에는 홀수로 반전될 수 있다.
RGB 비디오 데이터가 인터레이스형이고, 비 인터레이스형으로 변환될 예정이면, 비디오 데이터 어드레싱 프로세스(70)는 홀수 프레임 버퍼로 부터 홀수 스캔 라인을 독출하고 짝수 프레임 버퍼로 부터 짝수 스캔 라인을 독출하는 작용을 교번적으로 수행하도록 RGB 독출 프로세스(72)에게 명령한다. 제 1 전위 프로세서가 홀수 및 짝수 스캔 라인을 이미 조합하였으면, 비디오 데이터 어드레싱 프로세서(70)는 RGB 프레임 버퍼로 부터 순차적이고 계속적으로 스캔 라인을 독출하도록 RGB 독출 프로세스에게 명령한다.
컬러바 시퀀스 프로세스(76)(예를들어, LCOS 장치)는 컬라바 시퀀스를 가진 조사 패턴으로 디스플레이하는 디스플레이 유형에 기반한다. 전형적으로, 그 시퀀스내에는 3개의 컬러바(도 9의 아이템 109,111,113)가 있다. 통상적으로, 그 시퀀스는 상측에서 하측으로 적색-녹색-청색순이지만, 다른 시퀀스도 가능하다. 컬러바 시퀀스 프로세스(76)는 각 컬러바내의 수평 스캔 라인수와 관련된 값을 포함한다. 전형적으로 각 컬러바는 수평 스캔 라인과 동일한 수를 가진다. 따라서, 각 바내의 스캔 라인수는 대략 R,G,B 분리 프레임 버퍼(44,46,48)내의 수평 스캔 라인의 1/3이며, 후속하는 프레임은 선택된 디스플레이상에서 랜더링된다. 예를 들어, 프레임이 600 수평 스캔 라인을 포함하면, 각 컬러바(아이템 115,117,119)는 대략 200 스캔 라인을 포함한다. 또한, 조사 패턴은 컬러바(아이템 115,117,119)들 간에 수평 흑색바(예를 들어 3개 또는 4개의 스캔 라인)(아이템 151,153,155)를 포함한다. 전형적으로, 수평 흑색바는 디스플레이 장치에 의해 여러개의 스캔 라인상에 배치된다.
따라서, 시간 t1에서의 조사 패턴 도면에 도시된 바와 같이, 라인 1-4는 제 1 흑색바(151)에 의해 점유되고, 적색 컬러바(115)는 라인 5-200에서 조사되며, 라인 201-204는 제 2 흑색바(153)에 의해 점유되고, 녹색 컬러바(117)는 라인 205-400에서 조사되며, 라인 401-404는 제 3 흑색바(155)에 의해 점유되고, 청색 컬러바(119)는 라인 405-600에서 조사된다. 물론, 적색, 녹색 및 청색 컬러바와 흑색바를 배열하는 다른 스킴도 가능하다.
도 8에 도시된 바와 같이, 컬러바 시퀀스 프로세스(76)는 비디오 데이터 어드레싱 프로세스(70)와 통신한다. 비디오 데이터 어드레싱 프로세스(70)는 컬러바 시퀀스 프로세스(70)로 부터 시퀀스 및 컬러바 크기 정보를 수신하여, R 분리, G 분리 및 B 분리 프레임 버퍼(44,46,48)와 각각 연관된 어드레스 포인터를 제어한다. R 분리 독출 프로세스(78)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고 후속적으로 R 분리 프레임 버퍼(44)로 부터 픽셀 데이터를 독출한다. 유사하게, G 분리 독출 프로세스(80)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고 후속적으로 G 분리 프레임 버퍼(46)로 부터 픽셀 데이터를 독출한다. B 분리 독출 프로세스(80)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고 후속적으로 B 분리 프레임 버퍼(48)로 부터 픽셀 데이터를 독출한다.
예를 들어, 도 9에 도시된 바와 같이, 600 수평 스캔 라인과 적색-녹색-청색 컬러바 시퀀스를 가진 프레임의 경우, 초기화시에, R 분리 프레임 버퍼의 수평 스캔 라인 #1과, G 분리 프레임 버퍼의 수평 스캔 라인 #201과, B 분리 프레임 버퍼의 수평 스캔 라인 #401이 디스플레이상에 조사되면 조사 프로세스를 시작한다. 이러한 R,G,B 시퀀스에 있어서, 각 스캔 라인은, 3개의 컬러바 조사 패턴이 충진될 때 까지, 증가되고 디스플레이상에 조사된다. 이 포인트는 도 9의 시간 t1에서 반영되고, 아이템 109에 의해 도시된다.
시간 t1에서, 갱신 프로세스는, 컬러바가 하나의 스캔 라인 아래로 단번에 스크롤되면, 시작된다. 예를 들어, 시간 t1에서, R 분리 독출 프로세스(78)는 R 분리 프레임 버퍼(44)의 수평 스캔 라인 #201로 부터 비디오 데이터를 독출하여 그것을 출력 통신 프로세스(74)에 전달한다. G 분리 독출 프로세스(80)는 G 분리 프레임 버퍼(46)의 수평 스캔 라인 #401로 부터 비디오 데이터를 독출하여 그것을 출력 통신 프로세스(74)에 전달한다. B 분리 독출 프로세스(78)는 B 분리 프레임 버퍼(48)의 수평 스캔 라인 #1로 부터 비디오 데이터를 독출하여 그것을 출력 통신 프로세스(74)에 전달한다. 출력 통신 프로세스(74)는 적색, 청색 및 녹색 스캔 라인에 대한 비디오 데이터를 후처리 모듈(16)에 제공한다. 시간 t1에서, 스캔 라인1, 201 및 401은 흑색바(151,153,155) 아래에 있으며, 조사 패턴에 있어서 그 컬러바들로 부터 하강한 다음 스캔 라인임을 알아야 한다.
다음, 컬러바 시퀀스 프로세스(76)는 각 스캔 라인을 증가시키고 그 프로세스는 반복된다. 예를 들어, R 분리 독출 프로세스(78)는 R 분리 프레임 버퍼로 부터 스캔 라인 #202를 독출하고, G 분리 독출 프로세스(80)는 G 분리 프레임 버퍼로 부터 스캔 라인 #402를 독출하고, B 분리 독출 프로세스(82)는 B 분리 프레임 버퍼로 부터 스캔 라인 #2를 독출한다. 컬러바 갱신 프로세스는 이러한 방식으로 계속적으로 반복된다. 200 스캔 라인 이후, t2에서, R 분리 독출 프로세스(78)는 R 분리 프레임 버퍼로 부터 스캔 라인 #401을 독출하고, G 분리 독출 프로세스(80)는 G 분리 프레임 버퍼로 부터 스캔 라인 #1을 독출하며, B 분리 독출 프로세스(82)는 B 분리 프레임 버퍼로 부터 스캔 라인 #201을 독출한다. t2에서의 대응하는 조사 패턴(111)은 청색, 적색 및 녹색 컬러바의 상부에 있는 흑색바를 나타낸다. 유사하게, 200개의 추가적인 스캔 라인 이후, t3에서, R 분리 독출 프로세스(78)는 R 분리 프레임 버퍼로 부터 스캔 라인 #1을 독출하고, G 분리 독출 프로세스(80)는 G 분리 프레임 버퍼로 부터 스캔 라인 #201을 독출하며, B 분리 독출 프로세스(82)는 B 분리 프레임 버퍼로 부터 스캔 라인 #401을 독출한다. t3에서의 대응하는 조사 패턴(113)은 녹색, 청색 및 적색 컬러바의 상부에 있는 흑색바를 나타낸다. t3에서, 각 컬러 분리에 대해 모두 600개의 스캔 라인이 비디오 데이터의 제 1 프레임에 대해 제공되었으며, 새로운 프레임 반복 싸이클이 시작된다.
도 8을 참조하면, 전형적으로, 비디오 데이터 어드레스 프로세스(7)로 부터 R,G,B 분리 독출 프로세스(78,80,82)로의 어드레스 정보는, 프레임 버퍼로 부터 독출된 픽셀 데이터가 프레임 버퍼를 통해 하향하는 프레임을 가로질러 좌측에서 우측으로 수형 스캔 라인을 형성하는 방식으로 증가된다. 대안적으로, 비디오 데이터 어드레스 프로세스(70)는 R 분리, G 분리 및 B 분리 프레임 버퍼로 부터 독출된 픽셀 데이터가 다른 적합한 방향으로 스캔 라인을 형성하는 방식으로 증가된다. 또한, 스캔 라인은 다양한 디스플레이와 호환 가능한 원하는 특성에 따라, 우측에서 좌측으로, 및/또는 상부에서 하부로 진행될 수 있다.
상술한 바와 같이, 도 9에서는 장치상에서 조사 패턴의 R,G,B 컬러바가 하향으로 스크롤하고, 시간에 따라 프레임의 상부에 다시 나타남을 보여주고 있다. t1에서의 조사 패턴(109)에 있어서, 컬러바는 상부에서 하부로 적색-녹색-청색 시퀀스이다. t2에서의 조사 패턴(111)에 있어서, 컬러바는 200라인 아래로 스크롤되었다. 유사하게, t3에서의 조사 패턴(113)에 있어서, 컬러바는 또 다른 200라인 아래로 스크롤되었다. t3에서 제 2 전위 프로세서(22)는 다음 프레임으로의 진행을 준비한다.
도 9는, 600 스캔 라인을 가진 비디오 데이터의 프레임에 있어서, 프레임 반복 싸이클동안 컬러 분리 프레임들의 각각으로 부터의 모든 스캔 라인을 포함하기 위해서는, 적어도 600개의 적색-녹색-청색 스캔 라인 시퀀스가 후처리 모듈(16)로 전달되어야 함을 보여준다. 또한, 적새-녹색-청색 스캔 라인의 각 시퀀스가 일관된 간격으로 통신되어야 함을 보여주고 있다. 상술한 바와 같이, 제 2 전위 프로세서(22)에 의해 제공된 전위 비디오 데이터 스트림은 LCOS 장치와 호환 가능하다.
도 8을 참조하면, 서브 필드 시퀀스 프로세스(88)는 생성된 서브 필드수와 관련된 값, 서브 필드를 독출하기 위한 시퀀스 및 각 서브 필드가 디스플레이될 시간 분량과 관련된 값을 포함한다. 서브 필드 시퀀스 프로세스(88)는 비디오 데이터 어드레스 프로세스(7)와 통신한다. 비디오 데이터 어드레싱 프로세스(70)는 서브 필드 시퀀스 프로세스(88)로 부터 서브 필드 정보를 수신하여, 서브 필드 0 프레임 버퍼 내지 서브 필드 N 프레임 버퍼(52,54)와 관련된 어드레스 포인터를 제어한다.
서브 필드 독출 프로세스(90)는 비디오 데이터 어드레싱 프로세스(70)로부터 어드레스 정보를 수신하고, 후속적으로 서브 필드 0 프레임 버퍼(52)로 부터 픽셀 데이터를 독출한다. 전형적으로, 비디오 데이터 어드레스 프로세스(70)에서 서브 필드 독출 프로세스(90)로의 어드레스 정보는, 프레임 버퍼로 부터 독출된 픽셀 데이터가 좌측에서 우측으로 연장되고 프레임 아래로 진행하는 수평 스캔 라인을 형성하는 방식으로 증가된다. 서브 필드 독출 프로세스(90)는 서브 필드 0 비디오 데이터를 출력 통신 프로세스(74)에 제공한다. 출력 통신 프로세스(74)는 서브 필드 0 비디오 데이터를 후처리 모듈(16)에 제공한다.
서브 필드 독출 프로세스(90)가 서브 필드 0 프레임 버퍼(52)와 관련된 모든 비디오 데이터를 적절한 시간 간격(즉, 서브 필드 반복 속도)으로 처리하였으면, 비디오 데이터 어드레스 프로세스(70)는 다음 서브 필드 프레임 버퍼(예를 들어, 서브 필드 1 프레임 버퍼)로 부터 비디오 데이터를 독출하도록 서브 필드 독출 프로세스(90)에게 명령한다. 제 2 전위 프로세스(22)는, 상술한 바와 같이, 다음 서브 필드 프레임 버퍼로 부터 서브 필드 0에 대한 비디오 데이터를 처리하고, 서브 필드 N 프레임 버퍼(54)가 처리될 때 까지, 동일한 방식으로 각각의 순차적인 서브 필드에 대한 처리를 계속한다. 서브 필드 N 프레임 버퍼(54)가 처리되면, 프레임 반복 싸이클이 완료되고, 제 2 전위 프로세서(22)는 서브 필드 0과 함께 시작하는 다음 프레임을 처리할 준비를 한다. 상술한 바와 같이, 제 2 전위 프로세서(22)에 의해 제공된 전위된 서브 필드 비디오 데이터는 단색 DMD와 호환 가능하다.
서브 필드 시퀀스 프로세스(88)는, 또한, 상술한 바와 같이, RGB 서브 필드 독출 프로세스와 연계하여 작동한다. 비디오 데이터 어드레싱 프로세스(70)는 서브 필드 시퀀스 프로세스(88)로 부터 RGB 서브 필드 정보를 수신하여, RGB 서브 필드 0 내지 RGB 서브 필드 N 프레임 버퍼(53,55)와 연관된 어드레스 포인터를 제어한다.
RGB 서브 필드 독출 프로세스(91)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고, 후속적으로, RGB 서브 필드 0 프레임 버퍼(53)로 부터 픽셀 데이터를 독출한다. 전형적으로, 비디오 데이터 어드레스 프로세스(7)에서 RGB 서브 필드 독출 프로세스(91)로의 어드레스 정보는, 프레임 버퍼로 부터 독출된 픽셀 데이터가 좌측에서 우측으로 연장되고 프레임 아래로 진행하는 수평 스캔 라인을 형성하는 방식으로 증가된다. RGB 서브 필드 독출 프로세스(91)는 RGB 서브 필드 0 비디오 데이터를 출력 통신 프로세스(74)로 제공한다. 출력 통신 프로세스(74)는 서브 필드 0 비디오 데이터를 후 처리 모듈(16)로 제공한다.
RGB 서브 필드 독출 프로세스(91)가 RGB 서브 필드 0 프레임 버퍼(53)와 관련된 모든 비디오 데이터를 적절한 시간 간격(즉, 서브 필드 반복 속도)으로 처리하였으면, 비디오 데이터 어드레스 프로세스(70)는 다음 RGB 서브 필드 프레임 버퍼(예를 들어, RGB 서브 필드 1 프레임 버퍼)로 부터 비디오 데이터를 독출하도록 RGB 서브 필드 독출 프로세스(91)에게 명령한다. 제 2 전위 프로세스(22)는, 상술한 바와 같이, 다음 RGB 서브 필드 프레임 버퍼로 부터 RGB 서브 필드 0에 대한 비디오 데이터를 처리하고, RGB 서브 필드 N 프레임 버퍼(55)가 처리될 때 까지, 동일한 방식으로 각각의 순차적인 RGB 서브 필드에 대한 처리를 계속한다. RGB 서브 필드 N 프레임 버퍼(55)가 처리되면, 프레임 반복 싸이클이 완료되고, 제 2 전위 프로세서(22)는 RGB 서브 필드 0과 함께 시작하는 다음 프레임을 처리할 준비를 한다. 상술한 바와 같이, 제 2 전위 프로세서(22)에 의해 제공된 전위된 RGB 서브 필드 비디오 데이터는 PDP와 호환 가능하다.
제 2 전위 프로세스내의 구성 식별 프로세스(92)는 다양한 전용 디스플레이 처리 시스템(10)의 재 정렬 장치(14)의 이용을 용이하게 한다. 예를 들어, 디스플레이 처리 시스템(10)이 전용 디스플레이 장치를 위해 제조되면, 구성 식별 프로세스(92)는 제 2 전위 프로세서(18)내의 활성 프로세스를 전송 디스플레이 장치와 관련된 것들에 맞추는데 이용된다. 따라서, 제 2 전위 프로세서(18)와 관련된 포괄 프로세스는 프로세스 효율을 증가시키기 위해 활성화되거나 불활성화될 수 있다.
도 10을 참조하면, 제 2 전위 프로세서(122)에 대한 다른 예시적인 실시예는 서브 필드 시퀀스 프로세스(88)와, 비디오 데이터 어드레싱 프로세스(70)와, R 분리 서브 필드 독출 프로세스(94)와, G 분리 서브 필드 독출 프로세스(96)와, B 분리 서브 필드 독출 프로세스(98) 및 출력 통신 프로세스(74)를 포함한다. 제 2 전위 프로세서의 다른 실시예는 도 10의 프로세스와 도 8의 제 2 전위 프로세스(22)의 프로세스들을 포함한다.
예시된 실시예에 있어서, 비디오 데이터 어드레싱 프로세스(70)는 도 8의 제 2 전위 프로세서(22)에 대해 상술한 것과 같다. 서브 필드 시퀀스 프로세스(88)는 생성된 R,G,B 분리 서브 필드수와 관련된 하나 이상의 값과, R,G,B 분리 서브 필드를 독출하기 위한 시퀀스, 및 각 서브 필드가 디스플레이될 시간 분량과 관련된 값을 포함한다. 서브 필드 시퀀스 프로세스(88)는 비디오 데이터 어드레싱 프로세스(70)와 통신한다. 비디오 데이터 어드레싱 프로세스(70)는 서브 필드 시퀀스 프로세스(88)로 부터 R 분리 서브 필드 정보를 수신하여, R 분리 서브 필드 0 내지 서브 필드 N 프레임 버퍼(58,60)와 관련된 어드레스 포인터를 제어한다. 유사하게, 비디오 데이터 어드레싱 프로세스(70)는 G 분리 서브 필드 정보를 수신하여, G 분리 서브 필드 0 내지 서브 필드 N 프레임 버퍼(62,64)와 관련된 어드레스 포인터를 제어한다. 추가적으로, 비디오 데이터 어드레싱 프로세스(70)는 B 분리 서브 필드 정보를 수신하여, B 분리 서브 필드 0 내지 서브 필드 N 프레임 버퍼(66,68)와 관련된 어드레스 포인터를 제어한다.
R 분리 서브 필드 독출 프로세스(94)는 비디오 데이터 어드레싱 프로세스(70)로 부터 어드레스 정보를 수신하고, 후속적으로, R 분리 서브 필드 0 프레임 버퍼(58)로 부터 픽셀 데이터를 독출한다. 전형적으로, 비디오 데이터 어드레스 프로세스(70)에서 R 분리 서브 필드 독출 프로세스(94)로의 어드레스 정보는, 프레임 버퍼로 부터 독출된 픽셀 데이타가 좌측에서 우측으로 연장되고 프레임 아래로 진행하는 수평 스캔 라인을 형성하는 방식으로 증가된다. R 분리 서브 필드 독출 프로세스(94)는 출력 통신 프로세스(74)에 서브 필드 0 비디오 데이터를 제공한다. 출력 통신 프로세스(74)는 후처리 모듈(16)에 서브 필드 0 비디오 데이터를 제공한다.
R 분리 서브 필드 독출 프로세스(94)가 R 분리 서브 필드 0 프레임 버퍼(58)와 연관된 모든 비디오 데이터를 적절한 시간 간격(즉, 서브 필드 반복 속도)으로 처리하였으면, 비디오 데이터 어드레스 프로세스(70)는 다음 R 분리 서브 필드 프레임 버퍼(예를 들어, R 분리 서브 필드 1 프레임 버퍼)로 부터 비디오 데이터를 독출하도록 R 분리 서브 필드 독출 프로세스(94)에게 명령한다. 제 2 전위 프로세스(122)는, 상술한 바와 같이, 다음 R 분리 서브 필드 프레임 버퍼로 부터 R 분리 서브 필드 0에 대한 비디오 데이터를 처리하고, R 분리 서브 필드 N 프레임 버퍼(60)가 처리될 때 까지, 동일한 방식으로 각각의 순차적인 R 분리 서브 필드에 대한 처리를 계속한다.
제 2 전위 프로세서(122)는 G 분리 서브 필드 독출 프로세스(96)를 이용하여 G 분리 서브 필드 프레임 버퍼(62,64)로 부터 비디오 데이터를 독출하고, R 분리 서브 필드에 대해 상술한 바와 동일한 방식으로 G 분리 서브 필드 비디오 데이터를 처리한다. 유사하게, 제 2 전위 프로세서(122)는 B 분리 서브 필드 독출 프로세스(98)를 이용하여 B 분리 서브 필드 프레임 버퍼(66,68)로 부터 비디오 데이터를 독출하고, 동일한 방식으로 B 분리 서브 필드 비디오 데이터를 처리한다. 제 2 전위 프로세서(122)는, G 및 B 분리 서브 필드 데이터를, 실질적으로, 서브 필드 타이밍 및 프레임 반복 싸이클에 대해 주어진 프레임의 R 분리 서브 필드 데이터와 병행하여 처리한다.
R,G,B 분리 서브 필드 N 프레임 버퍼(60,64,68)가 처리되면, 프레임 반복 싸이클은 완료되고, 제 2 전위 프로세서(122)는 R,G,B 분리 서브 필드 0과 함께 시작하는 다음 프레임에 대한 처리를 준비하다. 상술한 바와 같이, 제 2 전위 프로세서(122)에 의해 제공된 전위된 R,G,B 서브 필드 비디오 데이터는 컬러 DMD와 호환 가능하다.
본 명세서에서는 본 발명이 예시적인 구현과 함께 설명되었지만, 다른 대안, 수정 및 변형이 당업자에게 명백함을 알 수 있을 것이다. 따라서, 상술한 본 발명의 실시예는 본 발명의 사상 및 범주를 제한하는 것이 아니라 단지 예시적인 것이다. 보다 구체적으로, 본 발명은 첨부된 청구항 및 그에 대응하는 것의 사상 및 범주내의, 본 명세서에서 설명한 예시적인 실시예의 모든 대안, 수정 및 변형을 포괄한다.

Claims (30)

  1. 디스플레이를 위한 비디오 데이터를 재 정렬하는 장치(14)로써,
    (a)비디오 데이터를 수신하여, 그러한 데이터에 대해 제 1 전위 프로세스를 실행함으로서 부분적으로 재정렬된 비디오 데이터를 생성하는 제 1 전위 수단(18)과;
    (b) 상기 부분적으로 재정렬된 비디오 데이터를 저장하는 수단(20,120); 및
    (c) 상기 부분적으로 재정렬된 비디오 데이터를 독출하고, 그러한 부분적으로 재 정렬된 비디오 데이터에 대해 제 2 전위 프로세스를 실행함으로서, 전체적으로 재 정렬된 비디오 데이터를 생성하는 제 2 전위 수단(22,122)를 포함하는,
    비디오 데이터 재 정렬 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 전위 수단은, 하나 이상의 프로그램 가능 하드웨어 블럭을 포함하는,
    비디오 데이터 재 정렬 장치.
  3. 제 1 항에 있어서,
    상기 제 1 전위 수단은, 제 1 프로그램 가능 프로세서를 포함하고, 상기 제 2 전위 수단은 제 2 프로그램 가능 프로세서를 포함함으로서, 상기 장치는 다수의 디스플레이 포맷중 어느 포맷이라도 프로그램 가능하게 되는,
    비디오 데이터 재 정렬 장치.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 프로세서는 공통 기판(S)상에 제조되는,
    비디오 데이터 재 정렬 장치.
  5. 제 4 항에 있어서,
    상기 저장 수단(20,120)은 상기 공통 기판상에 제조되는 컴퓨터 메모리를 포함하는,
    비디오 데이터 재 정렬 장치.
  6. 제 4 항에 있어서,
    상기 저장 수단은, 상기 제 1 및 제 2 프로그램 가능 프로세서와 전기적으로 접속된 개별 IC를 포함하는,
    비디오 데이터 재 정렬 장치.
  7. 제 3 항에 있어서,
    상기 제 1 및 제 2 프로세서는, 전위 스캔 CRT 디스플레이, LCOS 장치, PDP, 단색 DMD 및 컬러 DMD를 포함하는 그룹으로 부터 선택된 2 이상 유형의 디스플레이에 대한 비디오 데이터를 재 정렬하도록 프로그램될 수 있는,
    비디오 데이터 재 정렬 장치.
  8. 제 1 항에 있어서,
    상기 저장 수단(120)은 부분적으로 재 정렬된 비디오 데이터의 적어도 두개의 연속적인 프레임을 저장하는 수단(24,26)을 포함하는,
    비디오 데이터 재 정렬 장치.
  9. 제 8 항에 있어서,
    상기 제 2 전위 수단(22,122)은 상기 저장 수단(120,24,26)으로 부터 제 1 프레임과 관련된 부분적으로 재 정렬된 비디오 데이터를 독출하도록 프로그램된 프로세서를 포함하고, 상기 제 1 전위 수단(18)은 제 2 프레임과 관련된 부분적으로 재 정렬된 비디오 데이터를 상기 저장 수단(120,24,26)에 기록하는,
    비디오 데이터 재 정렬 장치.
  10. 제 1 항에 있어서,
    상기 제 1 전위 수단(18)은,
    RGB 비디오 데이터를 수신하는 수단(28)과;
    상기 RGB 비디오 데이터를 상기 저장 수단(20,120)에 기록하는 수단(30,31)과;
    상기 RGB 비디오 데이터를 개별적인 R,G,B 비디오 데이터로 분리하는 수단(32); 및
    상기 저장 수단(20,120)에 상기 R,G,B 비디오 데이터를 기록하는 수단(30,31)을 포함하는
    비디오 데이터 재 정렬 장치.
  11. 제 10 항에 있어서,
    상기 저장 수단(20,120)은,
    상기 RGB 비디오 데이터의 적어도 하나의 프레임을 저장하는 수단(40)과;
    R 분리 비디오 데이터의 적어도 하나의 프레임과, G 분리 비디오 데이터의 적어도 하나의 프레임, 및 B 분리 비디오 데이터의 적어도 하나의 프레임을 저장하는 수단(42,44,46,48)을 포함하는,
    비디오 데이터 재 정렬 장치.
  12. 제 11 항에 있어서,
    상기 제 2 전위 수단(22)은,
    상기 저장 수단(20,120)에 저장된 상기 RGB 비디오 데이터를 어드레싱하는 수단(70)과;
    상기 저장 수단(20,120)에 저장된 상기 RGB 비디오 데이터를 독출하여 전체적으로 재 정렬된 RGB 비디오 데이터를 생성하는 수단(72)과;
    상기 전체적으로 재 정렬된 RGB 비디오 데이터를 디스플레이 처리 시스템의 다운스트림 모듈로 전송하는 수단(74)과;
    상기 저장 수단(20,120)에 저장된 R,G,B 분리 비디오 데이터를 어드레싱하는 수단(70,76)과;
    상기 저장 수단(20,120)에 저장된 R,G,B 분리 비디오 데이터를 독출하는 수단(78,80,82)과;
    상기 R,G,B 분리 비디오 데이터를, 연속적으로 하향 스크롤되는 R,G,B 스캔 라인을 가진 전체적으로 재 정렬된 R,G,B 컬러바로 재 정렬하는 수단(70,76,78,80,82); 및
    상기 전체적으로 재 정렬된 R,G,B 컬러바 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈로 전송하는 수단(74)을 포함하는,
    비디오 데이터 재 정렬 장치.
  13. 제 12 항에 있어서,
    상기 독출 수단(22)은, 선택된 디스플레이에 기반하여 상기 수신 수단에 대한 작동 구성을 식별하는 수단(92)을 포함하는,
    비디오 데이터 재 정렬 장치.
  14. 제 10 항에 있어서,
    상기 수신 수단(18)은,
    수신된 비디오 데이터의 프레임과 연관된 다수의 서브 필드 - 각 서브 필드는 상기 수신된 비디오 데이터와 연관된 서브 필드 비디오 데이터를 포함함 - 를 생성하는 수단(34,36)과;
    상기 다수의 서브 필드에 대한 서브 필드 비디오 데이터를 상기 저장 수단(20,120)에 기록하는 수단(30,31)을 포함하는,
    비디오 데이터 재 정렬 장치.
  15. 제 14 항에 있어서,
    상기 생성 수단(34,36)은, 연속적으로 생성되는 기 설정된 분량의 서브 필드 데이터를 임시 저장하는 수단(129,131,133,135)을 포함하고, 상기 기록 수단(30,31)은 상기 기 설정된 분량의 서브 필드 데이터를 상기 임시 저장 수단에서 상기 저장 수단(20,120)으로 병렬 전송하는,
    비디오 데이터 재 정렬 장치.
  16. 제 14 항에 있어서,
    상기 저장 수단(20,120)은, 다수의 서브 필드에 대한 서브 필드 비디오 데이터를 저장하는 수단(50,52,54)을 포함하는,
    비디오 데이터 재 정렬 장치.
  17. 제 16 항에 있어서,
    상기 독출 수단(22)은,
    상기 저장 수단(20,120)내의 상기 다수의 서브 필드에 대한 서브 필드 비디오 데이터를 어드레싱하는 수단(70,88)과;
    상기 저장 수단(20,120)내의 다수의 서브 필드에 대한 서브 필드 비디오 데이터를 독출하여, 전체적으로 재 정렬된 서브 필드 비디오 데이터를 생성하는 수단(90); 및
    상기 전체적으로 재 정렬된 서브 필드 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈로 전송하는 수단(74)을 포함하는,
    비디오 데이터 재 정렬 장치.
  18. 제 14 항에 있어서,
    상기 서브 필드는 RGB 서브 필드이고, 상기 서브 필드 데이터는 RGB 서브 필드 데이터인,
    비디오 데이터 재 정렬 장치.
  19. 제 14 항에 있어서,
    상기 생성 수단(34,36)은, 연속적으로 생성된 기설정된 분량의 RGB 서브 필드 데이터를 임시 저장하는 수단(141,143,145,147)을 포함하고, 상기 기록 수단(30,31)은 상기 기설정된 분량의 RGB 서브 필드 데이터를 상기 임시 저장 수단에서 상기 저장 수단(20,120)으로 병렬 전송하는,
    비디오 데이터 재 정렬 장치.
  20. 제 18 항에 있어서,
    상기 저장 수단(20,120)은, 상기 다수의 RGB 서브 필드에 대한 RGB 서브 필드 비디오 데이터를 저장하는 수단(51,53,55)을 포함하는,
    비디오 데이터 재 정렬 장치.
  21. 제 20 항에 있어서,
    상기 독출 수단(22)은,
    상기 저장 수단(20,120)내의 상기 다수의 RGB 서브 필드에 대한 RGB 서브 필드 비디오 데이터를 어드레싱하는 수단(70,88)과;
    상기 저장 수단(20,120)내의 다수의 RGB 서브 필드에 대한 RGB 서브 필드 비디오 데이터를 독출하여, 전체적으로 재 정렬된 RGB 서브 필드 비디오 데이터를 생성하는 수단(91); 및
    상기 전체적으로 재 정렬된 RGB 서브 필드 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈로 전송하는 수단(74)을 포함하는,
    비디오 데이터 재 정렬 장치.
  22. 제 10 항에 있어서,
    상기 수신 수단(18)은,
    R 분리 비디오 데이터의 프레임과 연관된 다수의 R 분리 서브 필드 - 각 R 분리 서브 필드는 상기 R 분리 비디오 데이터와 연관된 R 분리 서브 필드 비디오 데이터를 포함함 - 를 생성하는 수단(34,36)과;
    G 분리 비디오 데이터의 프레임과 연관된 다수의 G 분리 서브 필드 - 각 G 분리 서브 필드는 상기 G 분리 비디오 데이터와 연관된 G 분리 서브 필드 비디오 데이터를 포함함 - 를 생성하는 수단(34,36)과;
    B 분리 비디오 데이터의 프레임과 연관된 다수의 B 분리 서브 필드 - 각 B 분리 서브 필드는 상기 B 분리 비디오 데이터와 연관된 B 분리 서브 필드 비디오 데이터를 포함함 - 를 생성하는 수단(34,36)과;
    상기 다수의 R 분리 서브 필드에 대한 R 분리 서브 필드 비디오 데이터와, 상기 다수의 G 분리 서브 필드에 대한 G 분리 서브 필드 비디오 데이터와, 상기 다수의 B 분리 서브 필드에 대한 B 분리 서브 필드 비디오 데이터를 상기 저장 수단(20,120)에 기록하는 수단(30)을 포함하는,
    비디오 데이터 재 정렬 장치.
  23. 제 22 항에 있어서,
    상기 저장 수단(20,120)은,
    상기 다수의 R 분리 서브 필드에 대한 R 분리 서브 필드 비디오 데이터를 저장하는 수단(56,58,60)과;
    상기 다수의 G 분리 서브 필드에 대한 G 분리 서브 필드 비디오 데이터를 저장하는 수단(56,62,64); 및
    상기 다수의 B 분리 서브 필드에 대한 B 분리 서브 필드 비디오 데이터를 저장하는 수단(56,66,68)을 포함하는,
    비디오 데이터 재 정렬 장치.
  24. 제 23 항에 있어서,
    상기 독출 수단은,
    상기 저장 수단(20,120)내의 상기 다수의 R 분리 서브 필드에 대한 R 분리 서브 필드 비디오 데이터를 어드레싱하는 수단(70,88)과;
    상기 저장 수단(20,120)내의 상기 다수의 R 분리 서브 필드에 대한 R 분리 서브 필드 비디오 데이터를 독출하여, 전체적으로 재 정렬된 R 분리 서브 필드 비디오 데이터를 생성하는 수단(94)과;
    상기 전체적으로 재 정렬된 R 분리 서브 필드 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈에 전송하는 수단(74)과,
    상기 저장 수단(20,120)내의 상기 다수의 G 분리 서브 필드에 대한 G 분리 서브 필드 비디오 데이터를 어드레싱하는 수단(70,88)과;
    상기 저장 수단(20,120)내의 상기 다수의 G 분리 서브 필드에 대한 G 분리 서브 필드 비디오 데이터를 독출하여, 전체적으로 재 정렬된 G 분리 서브 필드 비디오 데이터를 생성하는 수단(96)과;
    상기 전체적으로 재 정렬된 G 분리 서브 필드 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈에 전송하는 수단(74)과,
    상기 저장 수단(20,120)내의 상기 다수의 B 분리 서브 필드에 대한 B 분리 서브 필드 비디오 데이터를 어드레싱하는 수단(70,88)과;
    상기 저장 수단(20,120)내의 상기 다수의 B 분리 서브 필드에 대한 B 분리 서브 필드 비디오 데이터를 독출하여, 전체적으로 재 정렬된 B 분리 서브 필드 비디오 데이터를 생성하는 수단(98); 및
    상기 전체적으로 재 정렬된 G 분리 서브 필드 비디오 데이터를 디스플레이 처리 시스템(10)의 다운스트림 모듈에 전송하는 수단(74)을 포함하는,
    비디오 데이터 재 정렬 장치.
  25. 제 10 항에 있어서,
    상기 수신 수단(18)은, 선택된 디스플레이에 기초하여 상기 수신 수단에 대한 동작 구성을 식별하는 수단(38)을 포함하는,
    비디오 데이틔 재 정렬 장치.
  26. 선택된 디스플레이 포맷으로 비디오 데이터를 재 정렬하는 집적 회로로써,
    기판,
    상기 기판상에 제조되고, 비디오 입력 및 프로그램 터미널에 연결된 제 1 프로그램 가능 프로세서와;
    상기 기판상에 제조되고, 비디오 출력 및 프로그램 터미널에 연결된 제 2 프로세서; 및
    상기 제 1 및 제 2 프로세서와 전기적으로 연결된 메모리 - 상기 메모리에는 상기 제 1 프로세서로 부터의 데이터가 기록되고, 상기 데이터는 상기 제 2 프로세서에 의해 독출됨 - 를 포함하는,
    집적 회로.
  27. 제 26 항에 있어서,
    상기 메모리는 기판상에 제조되는,
    집적 회로.
  28. 비디오 데이터를 제 1 포맷에서 제 2 포맷으로 변환하는 방법으로써,
    제 1 프로세서를 제 1 변환 - 상기 제 1 변환은 상기 제 1 포맷의 비디오 데이터를 메모리에 저장하기 위해 중간 포맷 데이터로 변환함 - 으로 프로그램하는 단계와;
    제 2 프로세서를 제 2 변환 - 상기 제 2 변환은 상기 메모리로 부터의 중간 포맷 데이터를 제 2 비디오 포맷으로 변환함 - 으로 프로그램하는 단계를 포함하는,
    비디오 데이터 포맷 변환 방법.
  29. 제 28 항에 있어서,
    상기 제 1 포맷 비디오 데이터를 제 1 프로세서로 전송하는 단계와,
    상기 전송된 제 1 포맷 비디오 데이터를, 상기 제 1 프로세서에 의해, 상기 중간 포맷 데이터로 변환하는 단계와;
    상기 중간 포맷 데이터를 상기 메모리에 기록하는 단계; 및
    상기 중간 포맷 데이터를 상기 메모리로 부터 독출하여, 상기 중간 포맷 데이터를 상기 제 2 포맷 비디오 데이터로 변환하는 단계를 더 포함하는
    비디오 데이터 포맷 변환 방법.
  30. 제 28 항에 있어서,
    상기 제 1 프로세서 및 제 2 프로세서와 상기 메모리를 공통 기판상에 제조하는 단계를 더 포함하는,
    비디오 데이터 포맷 변환 방법.
KR1020057011188A 2002-12-20 2003-12-08 비디오 데이터 재 정렬 장치와, 집적 회로 및 비디오데이터 포맷 변환 방법 KR20050089831A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43510402P 2002-12-20 2002-12-20
US60/435,104 2002-12-20

Publications (1)

Publication Number Publication Date
KR20050089831A true KR20050089831A (ko) 2005-09-08

Family

ID=32682158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011188A KR20050089831A (ko) 2002-12-20 2003-12-08 비디오 데이터 재 정렬 장치와, 집적 회로 및 비디오데이터 포맷 변환 방법

Country Status (7)

Country Link
US (1) US7551185B2 (ko)
EP (2) EP1579411B1 (ko)
JP (1) JP2006511832A (ko)
KR (1) KR20050089831A (ko)
CN (1) CN100481166C (ko)
AU (1) AU2003303272A1 (ko)
WO (1) WO2004057560A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130048349A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570774B1 (ko) * 2004-08-20 2006-04-12 삼성에스디아이 주식회사 발광표시 장치의 표시 데이터용 메모리 관리 방법
WO2006073570A1 (en) * 2004-12-31 2006-07-13 Thomson Licensing Method for implementing an osd system for transposed scan display system
US7768538B2 (en) * 2005-05-09 2010-08-03 Hewlett-Packard Development Company, L.P. Hybrid data planes
EP1843584A1 (en) * 2006-04-03 2007-10-10 THOMSON Licensing Digital light processing display device
JP4312238B2 (ja) * 2007-02-13 2009-08-12 株式会社ソニー・コンピュータエンタテインメント 画像変換装置および画像変換方法
JP5052223B2 (ja) * 2007-06-26 2012-10-17 三菱電機株式会社 画像表示装置、画像処理回路および画像表示方法
CN101388205B (zh) * 2007-09-10 2011-08-24 联想(北京)有限公司 显示装置控制方法及***
EP2467786B1 (en) 2009-08-17 2019-07-31 Akamai Technologies, Inc. Method and system for http-based stream delivery
US20110296048A1 (en) * 2009-12-28 2011-12-01 Akamai Technologies, Inc. Method and system for stream handling using an intermediate format
US8880633B2 (en) 2010-12-17 2014-11-04 Akamai Technologies, Inc. Proxy server with byte-based include interpreter
US20130162682A1 (en) * 2011-12-21 2013-06-27 Ati Technologies Ulc Vertical scan panel with conversion mode capability
JP6251029B2 (ja) * 2013-12-12 2017-12-20 キヤノン株式会社 制御装置、画像処理装置、制御方法、およびプログラム
CN109561290B (zh) * 2018-12-21 2020-12-08 北京仿真中心 一种外触发式光学投影***
JP7474061B2 (ja) 2019-03-01 2024-04-24 キヤノン株式会社 インタフェース装置、データ処理装置、キャッシュ制御方法、及びプログラム
US11409655B2 (en) * 2019-03-01 2022-08-09 Canon Kabushiki Kaisha Interface apparatus, data processing apparatus, cache control method, and medium

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271476A (en) * 1979-07-17 1981-06-02 International Business Machines Corporation Method and apparatus for rotating the scan format of digital images
FR2487149B1 (fr) * 1980-07-18 1985-09-20 Visiodis Equipement de distribution de signaux de television a dispositif de stabilisation incorpore pour reseau cable
DE3177083D1 (en) * 1981-04-10 1989-09-07 Ampex System for spatially transforming images
US4575754A (en) * 1983-01-06 1986-03-11 Rca Corporation Video scrambler system
JPH01174179A (ja) * 1987-12-28 1989-07-10 Ricoh Co Ltd 画像挿入装置
NL8802998A (nl) * 1988-12-07 1990-07-02 Philips Nv Beeldweergeefinrichting met aftastrichtingsomzetting.
US5048104A (en) * 1989-10-10 1991-09-10 Unisys Corporation Method and apparatus for transposing image data
US5822490A (en) * 1990-05-31 1998-10-13 Samsung Electronics Co., Ltd. Apparatus and method for color-under chroma channel encoded with a high frequency luminance signal
US5329319A (en) * 1991-02-20 1994-07-12 Zenith Electronics Corporation Stabilized frequency and phase locked loop with saw devices on common substrate
US5408330A (en) * 1991-03-25 1995-04-18 Crimtec Corporation Video incident capture system
US5384645A (en) * 1991-10-15 1995-01-24 Fuji Xerox Co., Ltd. Image rotating apparatus
JPH05108812A (ja) * 1991-10-15 1993-04-30 Fuji Xerox Co Ltd 画像回転処理装置
US5365601A (en) * 1991-12-23 1994-11-15 Xerox Corporation N-bit wide parallel rotation algorithm
KR0150954B1 (ko) * 1992-03-14 1998-10-15 강진구 디지털 기록재생 장치의 에러 정정 부호화/복호화 방법 및 그에 적합한 장치
US5432557A (en) * 1992-09-07 1995-07-11 U.S. Philips Corporation Extended television signal receiver
JP2973784B2 (ja) 1993-07-19 1999-11-08 松下電器産業株式会社 多値画像９０度回転方法及び装置
US5485554A (en) * 1993-10-29 1996-01-16 Hewlett-Packard Company Method and apparatus for processing an image in a video printing apparatus
GB9513891D0 (en) * 1995-07-07 1995-09-06 Danmere Limited Data backup
EP0755043B1 (en) 1995-07-21 2009-09-02 Canon Kabushiki Kaisha Gray scale driver with luminance compensation
KR0156186B1 (ko) * 1995-09-05 1998-11-16 구자홍 디지탈 영상데이타의 복호화장치 및 방법
JP3408680B2 (ja) * 1995-10-31 2003-05-19 富士通株式会社 表示装置及びその駆動方法
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
JPH09134153A (ja) * 1995-11-08 1997-05-20 Canon Inc 表示システム
GB2307817B (en) * 1995-12-01 1999-10-20 Ibm Display system with image scanning apparatus
JPH09200762A (ja) * 1995-12-29 1997-07-31 Daewoo Electron Co Ltd 映像信号符号化方法及びその装置
JP3472667B2 (ja) * 1996-08-30 2003-12-02 株式会社日立製作所 ビデオデータ処理装置およびビデオデータ表示装置
US6373497B1 (en) * 1999-05-14 2002-04-16 Zight Corporation Time sequential lookup table arrangement for a display
JPH11149275A (ja) * 1997-06-27 1999-06-02 Daewoo Electron Co Ltd プラズマディスプレーパネル装置用同期式メモリインタフェース装置
US6269482B1 (en) * 1997-07-14 2001-07-31 Altinex, Inc. Methods of testing electrical signals and compensating for degradation
US6223181B1 (en) * 1997-07-31 2001-04-24 Oak Technology, Inc. Memory conserving and compression technique-compatible image rotation system
US6487364B2 (en) * 1997-09-17 2002-11-26 Matsushita Electric Industrial Co., Ltd. Optical disc, video data editing apparatus, computer-readable recording medium storing an editing program, reproduction apparatus for the optical disc, and computer-readable recording medium storing a reproduction program
EP0903742B1 (en) * 1997-09-17 2003-03-19 Matsushita Electric Industrial Co., Ltd Video data editing apparatus, optical disc for use as a recording medium of a video data editing apparatus, and computer-readable recording medium
KR200160668Y1 (ko) * 1997-12-16 1999-11-15 윤종용 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치
JPH11352929A (ja) * 1998-06-05 1999-12-24 Fujitsu General Ltd 高輝度モード表示方法および高輝度表示装置
WO2000000959A1 (en) * 1998-06-30 2000-01-06 Daewoo Electronics Co., Ltd. Method of processing video data in pdp type tv receiver
JP4051776B2 (ja) * 1998-08-04 2008-02-27 株式会社日立製作所 映像情報記録装置、及び映像情報再生装置
US6798458B1 (en) * 1998-10-01 2004-09-28 Matsushita Electric Industrial Co., Ltd. Image signal conversion equipment
JP3369989B2 (ja) * 1998-12-14 2003-01-20 古河電気工業株式会社 光ファイバ観察用画像処理装置
CA2320043A1 (en) * 1998-12-14 2000-06-22 The Furukawa Electric Co., Ltd. Image processor for observing optical fiber and optical fiber fusion-splicer
US6304604B1 (en) * 1998-12-24 2001-10-16 Compaq Computer Corporation Method and apparatus for configuring compressed data coefficients to minimize transpose operations
EP1026655A1 (en) * 1999-02-01 2000-08-09 Deutsche Thomson-Brandt Gmbh Method for power level control of a display device and apparatus for carrying out the method
JP2000268507A (ja) * 1999-03-19 2000-09-29 Hitachi Ltd データ記録装置
US6448962B1 (en) 1999-05-14 2002-09-10 Three-Five Systems, Inc. Safety timer to protect a display from fault conditions
US6326958B1 (en) 1999-05-14 2001-12-04 Zight Corporation Power partitioned miniature display system
TW550956B (en) * 1999-05-26 2003-09-01 Koninkl Philips Electronics Nv Digital video-processing unit
KR100534672B1 (ko) * 1999-05-26 2005-12-08 삼성전자주식회사 온 스크린 디스플레이를 피벗시키기 위한 기능을 갖는 영상표시장치
JP4484276B2 (ja) * 1999-09-17 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその表示方法
US6310659B1 (en) * 2000-04-20 2001-10-30 Ati International Srl Graphics processing device and method with graphics versus video color space conversion discrimination
US6518970B1 (en) * 2000-04-20 2003-02-11 Ati International Srl Graphics processing device with integrated programmable synchronization signal generation
JP4724919B2 (ja) * 2000-06-02 2011-07-13 ソニー株式会社 記録装置および記録方法、再生装置および再生方法、並びに記録媒体
TW519840B (en) * 2000-06-02 2003-02-01 Sony Corp Image coding apparatus and method, image decoding apparatus and method, and recording medium
KR100386579B1 (ko) * 2000-07-18 2003-06-02 엘지전자 주식회사 멀티 소스용 포맷 변환 장치
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
WO2002019304A1 (en) * 2000-08-30 2002-03-07 Koninklijke Philips Electronics N.V. Matrix display device with multiple line addressing
GB0029880D0 (en) * 2000-12-07 2001-01-24 Sony Uk Ltd Video and audio information processing
DE60210757T2 (de) * 2001-03-12 2007-02-08 Koninklijke Philips Electronics N.V. Vorrichtung zur videokodierung und -aufzeichnung
US6784881B2 (en) * 2002-01-04 2004-08-31 Sun Microsystems, Inc. Synchronizing multiple display channels
US6995774B2 (en) * 2002-07-10 2006-02-07 L3 Communications Corporation Display system and method of diminishing unwanted artifacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130048349A (ko) * 2011-11-02 2013-05-10 삼성전자주식회사 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
AU2003303272A1 (en) 2004-07-14
JP2006511832A (ja) 2006-04-06
CN100481166C (zh) 2009-04-22
US7551185B2 (en) 2009-06-23
EP1579411A1 (en) 2005-09-28
CN1729497A (zh) 2006-02-01
US20060061600A1 (en) 2006-03-23
EP2568467A1 (en) 2013-03-13
WO2004057560A1 (en) 2004-07-08
EP1579411B1 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
KR100232983B1 (ko) 해상도 변환이 가능한 디스플레이 패널 및 장치
US7551185B2 (en) Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data
EP1557817B1 (en) Display system
EP0382567A2 (en) Liquid crystal display device and driving method therefor
US7808467B2 (en) Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus
JP2009211092A (ja) 画像表示システムおよび方法
KR20020065854A (ko) 화상 표시 시스템 및 화상 정보 전송 방법
US8791965B2 (en) Conversion circuit, display drive circuit, electro-optical device and electronic equipment
JP2010191038A (ja) 液晶表示装置の駆動方法、液晶表示装置および電子機器
KR100465547B1 (ko) 플라즈마 디스플레이패널의 구동방법 및 플라즈마디스플레이 장치
JP2020052132A (ja) 電気光学装置及びその制御方法
US5774178A (en) Apparatus and method for rearranging digitized single-beam color video data and controlling output sequence and timing for multiple-beam color display
JP2012078622A (ja) 液晶装置
JP4689823B2 (ja) 交流形プラズマディスプレイパネルシステムのデータインターフェーシング装置
JPH08137439A (ja) 液晶表示装置及び液晶表示方法
JPH08122743A (ja) 映像表示装置
JP2012078623A (ja) 液晶装置
JPH05158437A (ja) マトリクス液晶パネルの表示方法
JPH02211784A (ja) 液晶表示装置
JPH07129125A (ja) 画素配列表示装置
KR20040008259A (ko) 칼라 영상 디스플레이장치 및 방법
JP2022136571A (ja) 表示システム
JP2011043767A (ja) 変換回路、表示駆動回路、電気光学装置、及び電子機器
JPH09247587A (ja) マトリクス型表示装置
JP3242297B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application