KR0156186B1 - 디지탈 영상데이타의 복호화장치 및 방법 - Google Patents

디지탈 영상데이타의 복호화장치 및 방법

Info

Publication number
KR0156186B1
KR0156186B1 KR1019950028977A KR19950028977A KR0156186B1 KR 0156186 B1 KR0156186 B1 KR 0156186B1 KR 1019950028977 A KR1019950028977 A KR 1019950028977A KR 19950028977 A KR19950028977 A KR 19950028977A KR 0156186 B1 KR0156186 B1 KR 0156186B1
Authority
KR
South Korea
Prior art keywords
data
conversion
format
frame
unit
Prior art date
Application number
KR1019950028977A
Other languages
English (en)
Other versions
KR970019564A (ko
Inventor
류화영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950028977A priority Critical patent/KR0156186B1/ko
Priority to US08/708,774 priority patent/US5801777A/en
Publication of KR970019564A publication Critical patent/KR970019564A/ko
Application granted granted Critical
Publication of KR0156186B1 publication Critical patent/KR0156186B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디지탈 영상디코더에 관한 것으로, 특히 포맷 컨버젼(Format Conversion)시에 필요한 부가 프레임 메모리의 크기를 줄일 수 있는 디지탈 영상데이타의 복호화장치 및 방법에 관한 것이다.
상기와 같은 본 발명의 디지탈 영상데이타의 복호화 장치는 디스플레이 포맷에 따라 디코딩 동작이 이루어지도록 시스템 전체를 제어하는 비디오 디코더 컨트롤러와, 입력되는 영상데이타를 상기 VLD로 저장 출력하고, 상기 비디오 디코더 컨트롤러의 디스플레이 포맷정보에 의한 제어신호(Re-B)에 의해 B프레임의 데이타를 반복 출력하는 VBV 버퍼와, 디코딩 되어진 데이타를 저장 출력하고 상기 비디오 디코더 컨트롤러의 디스플레이 포맷정보에 의한 제어신호(Re-B)에 의해 I,P 프레임의 데이타를 반복 출력하는 제1, 2 프레임 메모리와, 상기 역 DCT 변환부와 움직임 보상부의 디코딩 데이타와, 상기 비디오 디코더 컨트롤러의 제어신호(Re-IP)에 의한 프레임 메모리 1, 2의 재배열된 출력 데이타를 선택적으로 출력하는 제1선택 출력부와, 상기 비디오 디코더 컨트롤러의 포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 상기 제1선택 출력부의 프레임율 변환이 이루어진 화면 데이타를 화면크기 변환, 격순변환(Int↔Prog)하여 디스플레이 포맷에 따른 화면 데이타를 출력하는 포맷 컨버젼부를 포함하여 이루어지고, 본 발명의 디지탈 영상복호화 방법은 입력되는 영상데이타의 디코딩시에 포맷정보와 디스플레이 포맷정보에 의해 정상동작을 포맷 컨버젼시의 동기신호를 달리하여 프레임율 컨버젼에 맞게 B프레임의 경우에는 VBV버퍼의 화면 데이타를 다시 출력하여 재디코딩(Redecoding) 출력하고, I,P 프레임의 경우에는 디코딩 되어진 프레임 메모리의 화면 데이타를 반복 출력하여 디스플레이 포맷에 맞게 프레임율을 변환하여 디코딩 출력하는 것으로 이루어진다.

Description

디지탈 영상데이타의 복호화장치 및 방법
제1도는 일반적인 포맷 컨버젼부의 구성블럭도.
제2도는 일반적인 포맷 컨버젼부를 나타낸 테이블.
제3도는 본 발명의 복호화장치의 구성블럭도.
제4도는 (a) 내지 (h)는 본 발명의 포맷 컨버젼을 나타낸 구성도.
* 도면의 주요부분에 대한 부호의 설명
30 : 비디오 디코더 컨트롤러 31 : VLD
32 : 역스캐닝부 33 : 역양자화부
34 : 역 DCT 변환부 35 : 움직임 보상부
36 : VBV 버퍼 37a,37b : 프레임 메모리
38 : 포맷 컨버젼 컨트롤러 39 : 제1수평감축블럭
40 : 제1수직감축블럭 41 : ½ 프레임버퍼
42 : 제2수직감축블럭 43 : 수평보간부
44 : 제2수평감축블럭 45 : 수직보간부
46 : 필드 컨버젼부 47 : 제1선택출력부
48 : 제2선택출력부 49 : 제3선택출력부
본 발명은 디지탈 영상디코더에 관한 것으로 , 특히 포맷 컨버젼(Format Comversion)시에 필요한 부가프레임 메모리의 크기를 줄일 수 있는 디지탈 영상데이타의 복호화장치 및 방법에 관한 것이다.
일반적으로 비디오 디코더(Video Decoder)에서는 다양한 포맷의 영상(Image)을 디코딩 하게 된다.
따라서, 제한되어 있는 디스플레이 영역에 나타내기 위해서 포맷변환(Format Conversion, Progressive to Interlaced Conversion)이 이루어져야 한다.
포맷 컨버젼시에 이루어지는 변환동작은 프레임을 변환(Forme Rate Conversion), 화면크기 변환(Picture Size Conversion), 격순변환(Interlaced to Progressive Conversion, Progressive to Interlaced Conversion) 등이다.
상기와 같은 포맷 컨버젼을 위해서 컨버젼 동작에 따른 프레임 메모리가 필요하게 된다.
프레임율 변환을 위해서는 프레임 반복(Frame Repetition)을 해야 하므로 1프레임이상의 용량을 갖는 버퍼 메모리가 필요하다.
그리고, 화면크기 변환을 위해서는 소수의 라인버퍼(Line Buffer)가 있어야 하고, 격순변환에는 ½ 프레임 버퍼가 있어야 한다. 이하, 첨부된 도면을 참고하여 일반적인 포맷 컨버젼에 대하여 설명하면 다음과 같다.
제1도는 일반적인 포맷 컨버젼부의 구성블럭도이고, 제2도는 일반적인 포맷 컨버젼을 나타낸 테이블이다. 먼저, 포맷정보, 디스플레이 포맷정보, Pdec-symc에 의해 제1,2 선택신호를 출력하여 포맷 컨버젼에 다른 경로(Path)를 선택하는 컨트롤러(1)와, 입력되는 화면데이타를 화면크기 변환(Picture Size Conversion)을 위해서 수평, 수직방향으로 순차적으로 1차 감축(Decimation)하는 제1수평감축블럭(Horizontal Decimation Block 1)(2), 제1수직감축블럭(Vertical Decimation Block 1)(3)와, 상기 컨트롤러(1)의 제1선택신호(Selo)에 의해 1차 감축된 화면데이타 또는 입력화면 데이타를 출력하는 제1선택 출력부(4)와, 상기 출력 데이타를 버퍼링하여 프레임율 변환, 순행주사(Progressive Scanning)와 격행주사(Interlaced Scanning) 사이의 변환을 수행하는 프레임 버퍼(5)와, 상기 프레임 버퍼(5)의 출력 데이타를 화면크기 변환을 하기 위해 2차 수직감축하는 제2수직감축블럭(Vertical Decimation Block 2)(6)와, 상기 2차 수직감축 되어진 데이타를 수평보간하는 수평보간부(Horizontal Interpolator)(8)와, 상기 프레임 버퍼(5)의 출력 데이타를 화면크기 변환을 위해 2차 수평감축하는 제2 수평감축블럭(Horizontal Decimation Block 2)(7)와, 상기 2차 수평감축 되어진 데이타를 수직보간하는 수직보간부(Vertical Interpolator)(9)와, 상기 컨트롤러(1)의 제2선택신호(Sel1)의 의해 수평보간부(8), 수직보간부(9), 프레임 버퍼(5)의 출력 데이타를 선택적으로 출력하는 제2선택 출력부(10)를 포함하여 구성된다.
상기와 같은 포맷 컨버젼부의 동작을 GAHDTV(Grand Alliance HDTV)에서 제안하는 6가지의 영상포맷(Image)과 순행주사, 격행수사 60Hz 2가지의 디스플레이 포맷의 경우의 포맷 컨버젼을 예로하여 설명하면 다음과 같다.
먼저, [720×1280 60Hz Prog] 의 영상포맷을 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼 할 경우에는 (①의 경우) 컨트롤러(1)에서 제1선택신호를 0를 제2선택신호는 2를 출력하여 바이패스(Bypass)출력한다.
그리고 제③의 경우에서처럼 [720×1280 24Hz Prog]의 영상포맷을 [720×1280 60Hz Prog]의 디스플레이 포맷으로 변환할 경우에는 컨트롤러(1)에서 제1선택신호는 0를, 제1선택신호는 2를 출력하여 한 화면(Picture)은 3번, 한 화면(Picture)은 2번 반복한다.
그리고 제⑤의 경우에서처럼 [1080×1920 30Hz Int]의 영상포맷을 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼할 경우에는 컨트롤러(1)에서 제1선택신호는 1를 제2선택신호는 0를 출력하는 Int→Prog로 컨버젼하고, 화면크기를 변환한다. 그리고 프레임율 변환을 위해 반복(Repetition)한다.
그리고 제⑫의 경우에서처럼 [1080×1920 30Hz Int]의 영상포맷을 [540×1920 60Hz Int]의 디스플레이 포맷으로 컨버젼할 경우에는 컨트롤러(1)에서 제1선택신호는 0를, 제2선택신호는 2를 출력하여 화면크기, 프레임율 변환을 수행한다(Repetition).
그러나 상기와 같은 종래의 포맷 컨버젼에 있어서는 다음과 같은 문제점이 있었다. 비디오 디코딩부와 포맷 컨버젼부가 서로 독립적으로 작용하므로서, 포맷 컨버젼을 위한 부가 메모리의 용량이 커야 하기 때문에 제조비용이 상승으로 가격 경쟁력이 취약하다.
본 발명은 상기와 같은 종래의 포맷 컨버젼부의 문제점을 해결하기 위하여 안출한 것으로, 비디오 디코딩부와 포맷 컨버젼부가 서로 독립적으로 작용하지 않고 비디오 디코딩 메모리를 포맷 컨버젼에 맞게 적절히 제어하여 포맷 컨버젼부의 반복(Repetition) 기능 등을 수행하게 하므로서, 부가 메모리의 크기를 줄일 수 있는 디지탈 영상복호화 장치 및 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 디지탈 영상데이타의 복호화장치는 디스플레이 포맷에 따라 디코딩 동작이 이루어지도록 시스템 전체를 제어하는 비디오 디코더 컨트롤러와, 입력되는 영상데이타를 상기 VLD로 저장 출력하고, 상기 비디오 디코더 컨트롤러의 디지탈 포맷정보에 의한 제어신호(Re-B)에 의해 B프레임의 데이타를 반복 출력하는 VBV 버퍼와, 디코딩 되어진 데이타를 저장 출력하고 상기 비디오 디코더 컨트롤러의 디스플레이 포맷정보에 의한 제어신호(Re-IP)에 의해 I,P프레임의 데이타를 반복 출력하는 제1, 2프레임 메모리와, 상기 역 DCT 변환부와 움직임 보상부의 디코딩 데이타와, 상기 비디오 디코더 컨트롤러의 제어신호(Re-IP)에 의한 프레임 메모리 1,2의 재배열된 출력 데이타를 선택적으로 출력하는 제1선택 출력부와, 상기 비디오 디코더 컨트롤러의 포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 상기 제1선택 출력부의 프레임율 변환이 이루어진 화면 데이타를 화면크기 변환, 격순변환(Int→Prog)하여 디스플레이 포맷에 따른 화면 데이타를 출력하는 포맷 컨버젼부를 포함하여 구성됨을 특성으로 하고, 본 발명의 디지탈 영상복호화 방법은 입력되는 영상데이타의 디코딩시에 포맷정보와 디스플레이 포맷정보에 의해 정상동작을 포맷 컨버젼시의 동기신호를 달리하여 프레임율 컨버젼에 맞게 B프레임의 경우에는 VBV 버퍼의 화면 데이타를 다시 출력하여 재디코딩(Redecoding)출력하고, I,P 프레임의 경우에는 디코딩 되어진 프레임 메모리의 화면 데이타를 반복 출력하여 디스플레이 포맷에 맞게 프레임율을 변환하여 디코딩 출력하는 것으로 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 디지탈 영상복호화장치 및 방법에 대하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 복호화장치의 구성블럭도이고, 제4도 (a) 내지 (h)는 본 발명의 포맷 컨버젼을 나타낸 구성도이다.
디스플레이 포맷에 따라 디코딩 동작이 이루어지도록 시스템 전체를 제어하는 비디오 디코더 컨트롤러(Vertical Decoder Controller)(30)와, 입력되는 영상데이타를 가변길이 디코딩하는 VLD(31)와, 상기 VLD(31)의 가변길이 디코딩된 DCT 영상데이타를 역스캐닝 하는 역스캐닝부(Inverse Scanning)(32)와, 상기 역스캐닝부(32)의 데이타를 역양자화 변환하는 역 DCT 변환부(34)와, 상기 VLD(31)의 움직임 벡터(Motion Vector)에 의해 입력되는 영상데이타의 움직임 보상을 수행하는 움직임 보상부(35)와, 가변길이 코딩(VLC)되어진 입력데이타를 버퍼링하여 상기 VLD(31)로 저장 출력하고, 상기 비디오 디코더 컨트롤러(30)의 디스플레이 포맷정보에 의한 제어신호(Re-B)에 의해 B프레임의 데이타를 반복 출력하는 VBV 버퍼(36)와, 상기 역 DCT 변환부(34)와 움직임 보상부(35)의 데이타를 더하여 구성된 화면 데이타를 저장 출력하고, 상기 비디오 디코더 컨트롤러(30)의 디스플레이 포맷정보에 의한 제어신호(Re-IP)에 의해 I,P 프레임의 데이타를 반복 출력하는 제1,2 프레임 메모리(37a),(37b)와, 상기 역 DCT 변환부(34)와, 움직임 보상부(35)의 디코딩 데이타와 상기 비디오 디코더 컨트롤러(30)의 제어신호(Re-IP)에 의한 프레임 메모리 1, 2 프레임 메모리(37a)(37b)의 출력 데이타를 선택적으로 출력하는 제1선택 출력부(47)와, 상기 비디오 디코더 컨트롤러(30)의 포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 상기 제1선택 출력부(47)의 프레임율 변환이 이루어진 화면 데이타를 화면크기 변환(Picture Size Conversion), 격순변환(Interlaced↔Progressive)하여 디스플레이 포맷에 따른 화면 데이타를 출력하는 포맷 컨버젼부를 포함하여 구성된다.
이때, VBV 버퍼(36)에는 B프레임의 재디코딩(Redecoding)시에 발생하는 오버플로우(Overflow)현상에 대비하기 위하여 추가로 버퍼(A부분)가 더 구비된다.
그리고 포맷 컨버젼부는 비디오 디코딩부의 비디오 디코더 컨트롤러(30)의 영상포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 디스플레이 포맷에 따른 제1,2 선택신호(Sel0)(Sel1)를 출력하는 포맷컨버젼 컨트롤러(38)와, 프레임율 변환되어진 제1선택 출력부(47)의 화면 데이타를 화면크기 변환을 위해 수평, 수직방향으로 1차 감축(Decimation)하는 제1수평감축블럭(Horizontal Decimation Block1: HD1)(39), 제1수직감축블럭(Vertical Decimation Block1: VD1)(40)와, 상기 포맷컨버젼 컨트롤러(38)의 제1선택신호(Sel0)에 의해 상기 제1수평, 수직감축블럭(HD1)(VD1)(39)(40)의 출력 데이타와 제1선택 출력부(47)의 출력 데이타를 선택출력하는 제2선택출력부(48)와, 상기 제2선택출력부(48)의 화면 데이타를 저장하고 디스플레이 포맷에 따라 격행변환(Int↔Prog) 출력하는 ½ 프레임 버퍼(Half Frame Buffer)(41)와, 상기 ½ 프레임 버퍼(41)의 화면 데이타를 수직감축하고 수평보간하는 제2수직감축블럭(Vertical Decimation Block2: VD2)(42), 수평보간부(Horizontal Interpolator : HI)(43)와, 상기 ½ 포맷 버퍼(41)의 화면 데이타를 수평감축하고 수직보간하는 제2수평감축블럭(Horizontal Decimation Block2: HD2)(44), 수직보간부(Vertical Interpolator : VI)(45)와, 상기 ½ 프레임 버퍼(41)의 화면 데이타를 격순변환(Progressive to Interlace Conversion, Interlace to Progressive Conversion)하기 위해 필드 컨버젼(Even↔Odd)하는 필드 컨버젼부(Field Conversion)(46)와, 상기 포맷 컨버젼 컨트롤러(38)의 제2선택신호(Sel1)에 의해 상기 수평보간부(43)와, 수직보간부(45), ½ 프레임 버퍼(41), 필드 컨버젼부(46)의 출력 데이타를 선택적으로 출력하는 제3선택 출력부(49)를 포함하여 구성된다.
상기와 같은 본 발명의 디지탈 영상데이타의 복호화장치는 입력되는 영상데이타의 디코딩시 포맷정보와 디스플레이 포맷정보에 의해 정상디코딩 동작(영상포맷과 디스플레이 포맷이 일치하였을 경우)과 포맷 컨버젼시의 동기신호를 달리하여 프레임율 컨버젼에 맞게 B프레임의 경우에는 VBV 버퍼(36)의 화면 데이타를 다시 출력하여 재디코딩(Redocoding)출력하고, I,P 프레임의 경우에는 디코딩되어진 프레임 메모리(37a)(37b)의 화면 데이타를 반복 출력하여 디스플레이 포맷에 맞게 프레임율을 변환하여 디코딩 출력하여 필드 컨버젼에 필요한 프레임 메모리를 감소시킨 것이다. 즉, 비디오 디코딩부에서 내부 메모리를 이용하여 프레임율 변환을 고려하여 디코딩과정의 수행하면 프레임율 변환을 위한 부가 메모리가 필요하지 않게 된다.
따라서, 격순변환(Interlaced↔Progressive)을 위한 ½ 프레임 버퍼와 화면크기 변환을 위한 약간의 라인버퍼(Line Buffer)들만으로 포맷컨버젼 기능을 구현할 수 있게 된다.
상기와 같은 본 발명의 디지탈 영상데이타의 복호화장치의 동작에 대하여 상세히 설명하면 다음과 같다.
먼저, VBV 지연신호(VBV Delay)는 VBV 버퍼(36)의 언더 또는 오버플로우 현상을 방지하기 위한 디코딩 지연신호이고, Pdec-sync는 정상적인 비디오 디코딩 동작에서의 디코딩 sync이며, dec-sync는 포맷 컨버젼을 고려한 디코딩 동작에서의 디코딩 syn이다.
그리고, Re-IP와 Re-B는 각각 I/P(Intra Predictive) 프레임과 B(Bidirectio
nally Prcdictive) 프레임에서 반복(Repetition)신호이다.
I,P의 경우에는 움직임 보상부(35)의 제1, 2프레임 메모리(37a)(37b)에 직전의 디코딩부의 출력 데이타가 제장되어 있으므로, 이 화면 데이타를 출력한다.
B의 경우에는 직전에 디코딩한 B의 코드 데이타(Code Data)가 VBV 버퍼(36)에 남아 있으므로 이것을 재디코딩(Redecoding)하여 출력한다.
이때, VBV 버퍼(36)에는 재디코딩시에 오버플로우(Overflow)가 발생하는 것을 방지하기 위해 구성한 부가버퍼는 VBV 버퍼(36)에는 압축된 코드 데이타를 저장하므로 그 크기는 프레임 단위에 비해 아주 작다.
그리고 IP Sel 신호는 I,P 와 B일 때 경로(Path)를 선택하는 것으로 디코딩 되어진 화면 데이타를 바로 출력할 것인지, 재배열(Reordering)된 데이타를 출력할 것인지를 결정하는 것이다.
상기와 같은 본 발명의 포맷 컨버젼에 대하여 MPEG II Main Profile-High Level을 사용하는 GAHDTV(Grand Alliance HDTV)에서 채택한 6가지 영상포맷(Image Format)과 [60Hz Prog, Int]2가지의 디스플레이 포맷의 경우의 포맷 컨버젼을 예로하여 설명하면 다음과 같다.
먼저, 제4도 (a)는 [720×1280 60Hz Prog]의 영상포맷을 갖는 화면 데이타를 포맷 컨버젼 없이 디스플레이 할 경우를 나타낸 것으로 Pdec-sync에 의해 정상적으로 디코딩을 수행한 것이다.
이때 제1선택신호는 0이고, 제2선택신호는 2이다.
빗금친 부분은 1화면 데이타가 디코딩 되는 부분을 나타낸 것이다.
그리고 제4도(b)는 [720×1280 60Hz Prog]의 영상포맷을 갖는 데이타를 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼 하는 것을 나타낸 것이다.
비디오 디코딩부에서 프레임율 변환을 위해 반복(Repetition)디코딩하게 된다. 같은 크기의 60Hz의 영상을 디코딩 할 수 있는 능력을 가진 시스템이므로 30Hz 영상을 디코딩할 때는 반복출력을 위해 재디코딩(Redecoding)하거나 메모리에서 재출력할 수 있는 충분한 타이밍 여유가 있다.
왜냐하면 60Hz와 30Hz가 1프레임의 압축된 코드 데이타의 양은 다르지만 최대 오버레이션(Operation)수는 같기 때문이다.
이 경우에 포맷 컨버젼부에 요구되는 버퍼크기는 0가 된다.
이때 제1선택신호는 0이고, 제2선택신호는 2이다.
그리고 제4도(c)는 [720×1280 24Hz Prog]의 영상포맷을 갖는 화면 데이타를 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼 하는 것을 나타낸 것으로, 한 프레임은 3, 한 프레임은 2번 반복하게 된다.
이때 VBV 버퍼(36)가 오버플로우 되었을 때는 A부분의 추가 메모리를 이용하게 된다.
이 경우에도 포맷 컨버젼부의 요구되는 버퍼크기는 0이고, 제1선택신호는 0, 제2선택신호는 2이다.
그리고 제4도(f)는 [1080×1920 24Hz Prog]의 영상포맷을 갖는 데이타를 [540×720 60Hz Int]의 디스플레이 포맷으로 컨버젼 하는 것을 나타낸 것으로 4번의 디스플레이 sync에 한번씩 디코딩 동작을 하지 않는다.
그리고 Prog↔Int 변환을 위하여 ½프레임 버퍼(41)를 사용한다.
여기서 ①e' 부분은 ①0를 ½ 프레임 버퍼(41)에 저장하고 있다가 필드 컨버젼부(46)를 이용하여 추정하게 된다.
이때 제1선택신호는 0이고, 제2선택신호는 ①e' 구간에서는 3 나머지 구간에서는 0이다.
그리고 제4도(g)는 [1080×1920 30Hz Prog]의 영상포맷을 갖는 데이타를 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼하는 것을 나타낸 것으로, 비디오 디코딩은 정상적으로 수행하고 이 출력을 포맷 컨버젼부에서 제1수평감축블럭(39), 제1수직감축블럭(40)을 통과하여 [720×1280]크기로 만들어 ½ 프레임 버퍼(41)에 저장한다.
이것을 ½ 프레임 지연시켜 출력하고, 다음 디스플레이 sync에서는 이것을 반복한다.
따라서, 이때 요구되는 버퍼의 크기는 ½ 프레임 버퍼이다.
이때 제1선택신호는, 제2선택신호는 2가 된다.
그리고 제4도(h)는 [1080×1920 24Hz Prog]의 영상포맷을 갖는 데이타를 [720×1280 60Hz Prog]의 디스플레이 포맷으로 컨버젼하는 것을 나타낸 것으로 제1수평감축블럭(39), 제1수직감축블럭(40)을 통과하여 [720×1280]크기로 만들어½ 프레임 버퍼(41)에 저장한 뒤에 ½ 프레임 지연시켜 출력하고 이것을 3번, 2번 반복한다.
따라서, 이때 요구되는 버퍼크기는 ½ 프레임 버퍼이고, 제1선택신호는 1, 제2선택신호는 2가 된다.
상기와 같은 본 발명의 디지탈 영상데이타의 복호화장치 및 방법은 디코딩시에 디스플레이 포맷에 맞게 디코딩 과정을 제어하여 프레임율 컨버젼을 수행하므로 포맷 컨버젼부에서 사용되는 프레임 메모리의 크기를 줄일 수 있어 가격경쟁력 및 시스템 구성의 효율성을 높이는 효과가 있다.

Claims (4)

  1. 입력되는 영상데이타를 가변길이 디코딩하는 VLD와, 상기 VLD의 역스캐닝 되진 DCT 데이타를 역양자화 및 역 DCT 변환하는 역양자화부 및 역 DCT 변환부와, 상기 VLD의 움직임 벡터값에 의해 움직임 보상을 수행하는 움직임 보상부를 구비한 디지탈 영상데이타의 복호화장치에 있어서, 디스플레이 포맷에 따라 디코딩 동작이 이루어지도록 시스템 전체를 제어하는 비디오 디코더 컨트롤러와, 입력되는 영상데이타를 상기 VLD로 저장 출력하고, 상기 비디오 디코더 컨트롤러의 디스플레이 포맷정보에 의한 제어신호(Re-B)에 의해 B프레임의 데이타를 반복 출력하는 VBV 버퍼와, 디코딩 되어진 데이타를 저장 출력하고 상기 비디오 디코더 컨트롤러의 디스플레이 포맷정보에 의한 제어신호(Re-IP)에 의해 I,P 프레임의 데이타를 반복 출력하는 제1, 2프레임 메모리와, 상기 역 DCT 변환부와 움직임 보상부의 디코딩 데이타와, 상기 비디오 디코더 컨트롤러의 제어신호(Re-IP)에 의한 프레임 메모리 1, 2의 재배열된 출력 데이타를 선택적으로 출력하는 제1선택 출력부와, 상기 비디오 디코더 컨트롤러의 포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 제1선택 출력부의 프레임율 변환이 이루어진 화면 데이타를 화면크기 변환, 격순변환/(Int↔Prog)하여 디스플레이 포맷에 따른 화면 데이타를 출력하는 포맷 컨버젼부를 포함하여 구성됨을 특징으로 하는 디지탈 영상데이타의 복호화장치.
  2. 제1항에 있어서, VBV 버퍼에서 B프레임의 재디코딩시에 발생하는 오버플로우 현상을 방지하기 위한 버퍼가 더 구비됨을 특징으로 하는 디지탈 영상데이타의 복호화장치.
  3. 제1항에 있어서, 포맷 컨버젼부의 영상포맷정보 및 포맷 컨버젼시의 동기신호(dec-sync)에 의해 디스플레이 포맷에 따른 제1, 2선택신호를 출력하는 포맷 컨버젼 컨트롤러, 프레임율 변환되어진 제1선택 출력부의 화면 데이타를 화면크기 변환을 위해 수평, 수직 감축하는 제1수평, 수직 감축블럭과, 상기 포맷 컨버젼 컨트롤러의 제1선택신호에 의해 제1수평, 수직 감축블럭의 출력 데이타와 제1선택 출력부의 출력 데이타를 선택 출력하는 제2선택 출력부와, 상기 제2선택 출력부의 화면 데이타를 저장하고 디스플레이 포맷에 따라 격행변환(Int↔Prog) 출력하는 ½ 프레임 버퍼와, 상기 ½ 프레임 버퍼의 화면 데이타를 수직감축 및 수평보간하는 제2수직감축및 수평보간부와, 상기 ½ 프레임 버퍼의 화면 데이타를 수평감축 및 수직보간하는 제2수평감축 및 수직보간부와, 상기 ½ 프레임 버퍼의 화면 데이타를 격순변환(Int↔Prog)하기 위해 필드 컨버젼(Even↔Odd)하는 필드 컨버젼부와, 상기 수평보간부, 수직보간부, ½ 프레임 버퍼, 필드 컨버젼부의 출력 데이타를 상기 포맷 컨버젼 컨트롤러의 제2선택신호에 의해 선택적으로 출력하는 제3선택 출력부를 구성됨을 특징으로 하는 디지탈 영상데이타의 복호화장치.
  4. 디지탈 영상데이타의 복호에 있어서, 입력되는 영상데이타의 포맷정보와 디스플레이 포맷정보가 일치하는 경우 정상디코딩 하는 과정과, 일치하지 않는 경우, B프레임의 경우에는 VBV 버퍼의 화면 데이타를 다시 출력하여 재디코딩(Redecoding) 출력하고, I,P 프레임의 경우에는 디코딩 되어진 프레임 메모리의 화면 데이타를 반복 출력하여 디스플레이 포맷에 맞게 프레임율을 변환하여 디코딩 하는 과정으로 이루어짐을 특징으로 하는 디지탈 영상데이타의 복호화방법.
KR1019950028977A 1995-09-05 1995-09-05 디지탈 영상데이타의 복호화장치 및 방법 KR0156186B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950028977A KR0156186B1 (ko) 1995-09-05 1995-09-05 디지탈 영상데이타의 복호화장치 및 방법
US08/708,774 US5801777A (en) 1995-09-05 1996-09-05 Device and method for decoding digital video data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028977A KR0156186B1 (ko) 1995-09-05 1995-09-05 디지탈 영상데이타의 복호화장치 및 방법

Publications (2)

Publication Number Publication Date
KR970019564A KR970019564A (ko) 1997-04-30
KR0156186B1 true KR0156186B1 (ko) 1998-11-16

Family

ID=19426115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028977A KR0156186B1 (ko) 1995-09-05 1995-09-05 디지탈 영상데이타의 복호화장치 및 방법

Country Status (2)

Country Link
US (1) US5801777A (ko)
KR (1) KR0156186B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186963A (ja) * 1995-12-28 1997-07-15 Sony Corp 記録方法及び装置、再生方法及び装置、記録再生方法及び装置、並びにディスク状記録媒体
JP3164292B2 (ja) * 1996-10-11 2001-05-08 日本ビクター株式会社 動画像符号化装置、動画像復号化装置および動画像符号記録方法
AR016812A1 (es) * 1997-08-14 2001-08-01 Samsung Electronics Co Ltd Metodo para transmitir informacion de video comprimida, disposiciones de compresion y de grabacion de video y aparato de reproduccion de video
KR100269398B1 (ko) * 1997-08-30 2000-10-16 구자홍 반복재생을지원하는엠펙비디오디코딩장치및그방법
JP4014263B2 (ja) * 1997-10-01 2007-11-28 松下電器産業株式会社 映像信号変換装置及び映像信号変換方法
US6873368B1 (en) * 1997-12-23 2005-03-29 Thomson Licensing Sa. Low noise encoding and decoding method
JP2001203988A (ja) * 2000-01-21 2001-07-27 Nec Corp 画像復号装置、半導体装置、及び画像復号方法
DE60127963T2 (de) * 2000-07-21 2007-11-22 Matsushita Electric Industrial Co., Ltd., Kadoma Signalübertragungssystem
KR100385975B1 (ko) * 2000-08-23 2003-06-02 삼성전자주식회사 비디오 포맷 변환장치 및 방법
MXPA03005446A (es) * 2000-12-20 2003-09-10 Thomson Licensing Sa Decodificacion de informacion para conversion de exploracion entrelazada a progresiva.
US7009655B2 (en) * 2002-07-23 2006-03-07 Mediostream, Inc. Method and system for direct recording of video information onto a disk medium
WO2004057560A1 (en) * 2002-12-20 2004-07-08 Koninklijke Philips Electronics N.V. Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data
US20040264579A1 (en) * 2003-06-30 2004-12-30 Sandeep Bhatia System, method, and apparatus for displaying a plurality of video streams
US7391469B2 (en) * 2003-10-05 2008-06-24 Mediatek Inc. Method and apparatus for video decoding and de-interlacing
US9456192B2 (en) * 2007-12-14 2016-09-27 Cable Television Laboratories, Inc. Method of coding and transmission of progressive video using differential signal overlay
JP5624582B2 (ja) * 2012-04-27 2014-11-12 株式会社東芝 マルチフォーマット映像再生装置とその制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646693A (en) * 1994-11-04 1997-07-08 Cismas; Sorin Memory utilization for video decoding and display with 3:2 pull-down

Also Published As

Publication number Publication date
US5801777A (en) 1998-09-01
KR970019564A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
USRE37057E1 (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
KR0156186B1 (ko) 디지탈 영상데이타의 복호화장치 및 방법
KR960010469B1 (ko) Pip 기능을 갖는 디지탈방식 고선명 텔레비젼
JP3140774B2 (ja) 信号処理システム
KR970000683B1 (ko) 해상도 가변 적응적 화상압축/복원방법 및 장치
KR100996216B1 (ko) 고품질 디인터레이싱 및 프레임 증배 회로와 방법
JP3360586B2 (ja) スキャン変換装置及び方法
US6256045B1 (en) Device and method for processing picture in MPEG decoder
WO1997011562A1 (en) Method and device for decoding coded digital video signals
WO1997004593A1 (en) Letter box converter
KR100442229B1 (ko) 간이형hdtv비디오디코더및디코딩방법
US6243140B1 (en) Methods and apparatus for reducing the amount of buffer memory required for decoding MPEG data and for performing scan conversion
JP2947389B2 (ja) 画像処理用メモリ集積回路
US8031266B2 (en) Method and apparatus for video decoding and de-interlacing
JP3569961B2 (ja) ディジタル映像信号復号装置
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
US6904093B1 (en) Horizontal/vertical scanning frequency converting apparatus in MPEG decoding block
JPH11308620A (ja) 画像復号装置
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
KR100357088B1 (ko) 디지털 영상 디코더
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
JP3067404B2 (ja) 画像符号化装置及び復号化装置
KR0151212B1 (ko) 간이형 에이치디티브이 수신장치
JP2002152743A (ja) 動画像復号装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee