KR20050084186A - 판정 피드 포워드 등화기 시스템 및 방법 - Google Patents

판정 피드 포워드 등화기 시스템 및 방법 Download PDF

Info

Publication number
KR20050084186A
KR20050084186A KR1020057010270A KR20057010270A KR20050084186A KR 20050084186 A KR20050084186 A KR 20050084186A KR 1020057010270 A KR1020057010270 A KR 1020057010270A KR 20057010270 A KR20057010270 A KR 20057010270A KR 20050084186 A KR20050084186 A KR 20050084186A
Authority
KR
South Korea
Prior art keywords
signal
feedback
feed forward
operable
delay
Prior art date
Application number
KR1020057010270A
Other languages
English (en)
Inventor
티머시 알. 밀러
폴 알. 렁클
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050084186A publication Critical patent/KR20050084186A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03611—Iterative algorithms
    • H04L2025/03617—Time recursive algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

등화기 및 대응 방법이 무선 채널(300)의 악영향을 완화시키도록 배열되어 구성된다. 등화기는 입력 신호(501)에 결합되며 임시 신호(g0,...gN)를 제공하도록 동작 가능한, 출력 결합기(507)에 결합된 지연 회로를 포함하는 지연 라인(503) 및 상기 지연 라인에 결합되고 채널 파라미터의 추정치에 대응하는 스케일링 팩터에 따라 스케일링된 하드 판정을 포함하는 피드 포워드 신호(506)를 제공하도록 동작 가능한 피드 포워드 회로(505)를 구비하며, 여기서, 출력 결합기는 피드 포워드 신호와 임시 신호를 결합하여 입력 신호에 대한 무선 채널의 악영향이 보상되는 출력 신호(509)를 제공하도록 동작 가능하다.

Description

판정 피드 포워드 등화기 시스템 및 방법 {DECISION FEED FORWARD EQUALIZER SYSTEM AND METHOD}
본 발명은 무선 시스템에 관한 것이며, 특히 이와같은 시스템의 수신기에서 판정 피드 포워드 등화기를 구현하는 장치 및 방법에 관한 것이다.
대응하는 시스템에서 고 및 초고 대역폭 및 데이터 속도를 지원하는 수신기 및 송수신기와 같은 무선 통신 장치 또는 유닛이 개발되고 있다. 이러한 시스템이 발전함에 따라, 보다 큰 대역폭과 보다 정교한 인코딩 및 변조 방식을 갖는 보다 높은 주파수 채널이 사용되고 있다. 예를 들어, IEEE 802.15 작동 그룹은 3.1GHz에서 5.15GHz까지와 5.825GHz에서 10.6GHz까지의 채널 및 1.35Gbps(초당 10억 비트)만큼의 높은 데이터 속도를 규정하는 근거리 통신용 표준을 개발하고 있다. 종종 복합 채널이라 칭하는 광대역 또는 초광대역 채널을 갖는 이러한 시스템은 실행자에게 다양한 문제점을 제공한다. 하나의 문제점이 통상적으로 다중경로 영향, 가령, 송신된 신호가 수신기 위치에 도착하기 전에, 송신된 신호의 다양한 반사 결합의 결과로서 다중 신호 또는 선을 수신하는 영향으로 인한 심벌간 간섭이다.
심벌간 간섭의 정도를 개선시키거나 감소시키는 등화기 및 대응 방법을 사용하는 것이 공지되어 있다. 일반적으로, 공지된 신호가 송신되는 트레이닝 기간(training period)이 사용된다. 수신기가 공지된 신호를 복구할때, 복구된 신호를 공지된 신호의 적당한 근사치로 보상하거나 회복하기 위하여 다양한 기술이 사용될 수 있다. 그리고 나서, 결과적인 보상 또는 등화 정보 또는 파라미터가 수신되는 다음의 공지되지 않은 신호를 보상하기 위하여 사용될 수 있다. 등화를 수행하기 위한 다양한 기술이 존재하지만, 다양한 문제, 가령, 복합 채널의 관련된 예측 불허한 변화를 처리하기 위한 과도한 계산 복잡성 또는 잠재성(latency) 또는 실패를 겪게 된다. 이러한 단점은 처리 또는 계산 자원이 제한되고 비용과 배터리 수명이 한정된 수신기에서 특히 곤란할 수 있다.
도 1은 등화기를 포함하는 수신기에 대한 블럭도를 간단하고 대표적인 형태로 도시한 도면.
도 2는 판정 피드백 등화기의 전형적인 블럭도를 도시한 도면.
도 3은 송신기와 수신기 사이의 전형적인 채널을 도시한 도면.
도 4는 도 1 수신기에서 사용하기 위한 판정 피드 포워드 등화기의 블럭도를 도시한 도면.
도 5 내지 도 8은 판정 피드백 피드 포워드 등화기의 대안 실시예를 도시한 도면.
도 9는 신호 등화를 위한 방법 실시예의 흐름도를 도시한 도면.
도 10 및 도 11은 M-ary 신호의 등화에 적합한 DFFE 등화기의 전형적인 블럭도를 도시한 도면.
그러므로, 광대역 채널에 사용하기 위한 보다 양호하고 개선된 등화기 및 대응 방법이 필요하게 된다.
개별적인 도면에 걸쳐서 동일하거나 기능적으로 유사한 소자에 동일한 참조 번호가 병기되어 있고, 이하에 상세한 설명과 함께 명세서의 형태 부분에 포함되는 첨부 도면은 다양한 실시예를 부가적으로 도시하고 본 발명에 따른 다양한 원리와 장점을 설명하는 역할을 한다.
개략적으로, 본 명세서는 통신 유닛 또는 장치와 수신기를 포함하는 통신 시스템, 및 통신 수신기, 장비, 유닛 등에서 유용하게 사용될 수 있는 수신된 정보의 등화를 가능하게 하고 달성하는 방법과 장치에 관한 것이다. 특히, 무선 채널의 영향을 양호하고 계산적으로 효율적인 방법으로 완화하도록 수신된 신호의 보상 또는 등화를 제공하거나 용이하게 하기 위하여, 예를 들어, 통신 수신기에서 사용하기 위한 등화기 및 그 대응 방법으로 구현되는 다양한 본 발명의 개념과 원리가 논의되고 서술된다. 등화기 및 그 방법은 집적 회로 형태로 특수 목적 하드웨어 내에 또는 적절한 소프트웨어를 실행시키는 디지털 신호 처리기와 같은 신호 처리기를 사용하여 유용하게 제공되거나 구현될 수 있다.
통신 유닛 또는 수신기는 통상적으로 예를 들어, 영상 데이터 송신시 경험하게 되는 바와 같이, 높은 데이터 속도를 지원하는데 필요할 수 있는 통신 링크용 근거리 네트워크(LAN) 또는 개인 영역 네트워크(PAN)에서와 같은 짧은 범위(<100 미터 및 종종 1-10 미터) 환경에서 사용된다. 이러한 수신기는 용도를 홈 엔터테인먼트 시스템 또는 작은 사무실 또는 사무실 장비, 회의실 및 짧은 범위의 높은 데이터 속도 무선 통신 링크에서 필요하거나 이익이 되는 장비 등에서 발견할 수 있다. 본 발명에 유용하게 이익이 되는 장치 또는 유닛은 무선 네트워크 동작용으로 구비되고 구성되는 경우, 상이한 기능성을 갖는 다양한 장치일 수 있고, 제공된 이와같은 장비 또는 유닛은 서술되고 논의된 원리 및 개념에 따른 동작용으로 배열되어 구성되는 수신기를 포함한다. 이러한 수신기는 IEEE 802.15 등의 표준과 같은 하나 이상의 IEEE 표준에 따라 동작할 수 있다.
본 발명에 따른 다양한 실시예를 행하고 사용하는 최상의 모드를 합법적인 방식으로 더 설명하기 위하여, 다음 명세서가 제공된다. 이 명세서는 본 발명을 제한하고자 하는 것이 아니라, 본 발명의 원리와 장점에 대한 이해 및 인지를 강화시키기 위하여 제공된다. 본 발명은 본 출원이 계류중인 동안 행해지는 임의의 보정을 포함하는 첨부된 청구항 및 발표된 바와 같은 그러한 청구항의 모든 등가물에 의해서만 규정된다.
제 1 및 제 2, 상부 및 하부 등과 같은 관련 용어는 만약 사용되었다면, 이러한 엔티티(entity) 또는 동작 사이의 임의의 실제 관계 또는 순서를 나타내지 않거나 그 관계 또는 순서를 반드시 필요로 하지 않고 한 엔티티나 동작을 다른 엔티티나 동작과 구별하기 위해서만 사용된다는 것이 부가적으로 이해된다.
많은 본 발명의 기능성 및 다양한 본 발명의 원리는 특수 용도 IC 또는 디지털 신호 처리기와 같은 집적 회로(IC) 및 적절한 소프트웨어 프로그램 또는 명령에 의해 가장 양호하게 구현된다. 당업자들은 예를 들어, 이용 가능한 시간, 현재 기술, 및 경제적인 부분을 고려하여 아마도 상당한 노력과 많은 디자인 선택을 하게 됨에도 불구하고, 본원에 공개된 개념과 원리에 의해 가이드될때, 최소의 실험으로 이와같은 IC와 소프트웨어 명령 및 프로그램을 용이하게 발생시킬 수 있다는 것이 기대된다. 그러므로, 본 발명에 따른 원리와 개념을 방해하는 임의의 위험을 최소화하고 간결하게 하기 위하여, 이와같은 소프트웨어 및 IC가 부가적으로 논의된다면, 본질적으로 바람직한 실시예에 의해 사용된 원리와 개념에 대한 것으로 국한될 것이다. 도 1을 참조하여, 등화기를 포함하는 수신기의 간소화되고 대표적인 블럭도가 논의되고 서술될 것이다. 광대역 또는 초광대역 신호를 수신하는데 적절하고 다른 기능중에서 수신기 백엔드(backend)로서 동작하거나 수행되는 무선 제어기 또는 인터페이스(103)와 결합되는 무선 수신기(101)가 도 1에 전체적으로 도시되고 포함된다. 도 1의 수신기는 아마도 송수신기 가령, 수신기 및 송신기(도시되지 않음)의 부분으로서 사용될 것이다.
무선 수신기(101)는 다른 엔티티들 중에서, 공지된 안테나(110), 프론트 엔드(115), 상관기 또는 초광대역 상관기(120), 및 도시된 바와 같이 결합된 모든 내부에 수신 클럭(CLKR)을 제공하는 타이밍 발생기(125)를 포함한다. 일반적으로 프론트 엔드(115)는 상관기에 의해 처리될 수 있는 형태(레벨, 임피던스, 잡음값 등)로 수신된 신호의 표시를 조절하고 상관기(120)에 제공하는데 적절한 대역 통과 필터링 등과 같은 필터링, 저잡음 증폭기와 같은 공지된 기능성을 포함한다.
상관기(120)는 입력 신호를 타이밍 발생기 클럭에 따라 발생된 후보 신호와 상관시켜서, 수신기가 입력 또는 수신 신호와 동기화되는지와 데이터가 신호 내에 포함되는지를 판정한다. 일반적으로 (무선 제어기 및 인터페이스(103)에 의해 제어되는) 클럭 발생기의 가변 위상에 의해 구동되는 바와 같은 상관기는 수집(acquisition) 또는 추적(tracking) 모드중 하나에서 위상에 따라 변화된 상관 윈도우(correlation window)에 대해 입력 신호를 상관시키도록 동작한다. 일단 동기화되면, 동기화를 유지시키기 위하여 수집 모드에서 추적 모드로 상관기 시프트가 발생된다.
동기화될때, 상관기로부터의 출력은 잡음에 적당한 신호를 갖는 신호일 것이며, 이 신호는 포트에서 수신 데이터로 제어기 및 인터페이스 기능(103)에 제공될 것이다. 제어기 및 인터페이스는 이 신호에 대한 백엔드 처리를 제공하며, 수신된 데이터를 출력(155)에서 사용자 인터페이스 등과 같은 다른 공정에 제공하는 유닛일 것이다. 이 신호는 본 명세서의 범위에 관련되지 않고, 그 범위를 넘어서는 펄스 위치 변조, 확산 스펙트럼, OFDM 등과 같은 다양한 형태일 수 있다. 일반적으로 무선 수신기(101)로부터의 신호는 처음에 통상적으로 비교적 광대역인 A/D 변환기(130), 가령, 고속(초당 100 M 샘플) 변환기에서 디지털 신호로 변환될 것이다. A/D 변환기(130)로부터의 출력은 송신을 위해 코딩되는 바와 같은 신호를 발신 송신기에서 원래 신호를 변조하기 위하여 사용되는 심벌을 나타내는 소프트 데이터로 변환하는 코드 처리기에 제공된다.
소프트 데이터는 심벌간 간섭, 부가된 백색 가우시안 잡음(white Gaussian noise) 및 다른 교란(perturbation)과 에러와 같은 채널의 악영향을 포함할 것이다. 소프트 데이터는 등화기(판정 피드 포워드 피드백 등화기)(145)에 의해 부가적인 처리를 위하여 진폭 및 대역폭이 스케일링되는 데이터 표준화 기능(140)에 제공된다. 등화기(145)의 동작은 이하에 상세히 서술될 것이다. 심벌간 간섭 및 다른 채널에서 유도된 영향을 등화하거나 보상하는 바와 같은 등화기(145)로부터 출력된 소프트 데이터는 예를 들어, 포워드 에러 상관기(150)에 제공되는데, 여기서, 이 데이터는 출력(155)에서 출력 데이터를 하드 형태(hard type)로 제공하기 위하여 예를 들어, 백색 또는 버스트 잡음 또는 다른 교란으로 인한 부가적인 에러를 제거하도록 디코딩된다.
도 1의 수신기는 복합 채널에서 동작할때, 종종 심벌간 간섭을 경험할 것이다. 다중경로 전파가 제공되는 경우, 상이한 경로로부터의 수신 성분은 몇 개의 인접한 비트로부터의 파형이 상호 간섭을 나타내는 충분한 강도 및 지연으로 이루어질 수 있다. 심벌간 간섭(ISI)으로서 공지된 이 현상은 수신된 심벌 에러 또는 비트 에러율(BER)에 악영향을 미치며, 아이 패턴(eye pattern)의 검사로 질적으로 평가될 수 있다. 협대역 시스템에 대하여, ISI는 통상적으로 심벌 또는 비트 지속기간(Tb)와 관련된 폭넓은 임펄스 응답에 대응하는 한정된 시스템 대역폭에 의해 지배된다. 대조적으로, 채널의 다중경로 영향은 일반적으로 광대역 또는 초광대역(UWB) ISI의 특성을 지배한다. 예를 들어, 다중경로 ISI의 존재시, 혼합기 출력 분포는 더이상 가우시안이 아니라, 오히려, 가우시안 분포와 아이 패턴 내의 특정 위치(distinct position)의 평균값과의 혼합이다. ISI가 상당한 비트 간격의 수(n)는 아이 패턴 내의 혼합의 수(상대적으로 특정한 레벨)를 나타낸다. 예를 들어, ISI가 3Tb 이상을 나타내는 경우, 다중경로 성분이 결합되는 특정 방식의 수는 8개의 가능한 3-비트 결합에 대응하는 23이다. 이러한 8 개의 특정 선형 결합의 상대값은 각각의 혼합 성분의 아이 패턴 내의 레벨을 결정할 것이다.
소정의 수집 위상, 예를 들어, 수신기와 송신기의 상대적인 위치 및 다른 환경적인 구조와 반사면에 대하여, 채널의 순효과(net effect)는 Tb의 다중경로에서의 탭 지연(tap delay), 및 특정 다중경로 성분으로부터 상대적인 기여(contribution)에 대응하는 탭 가중치(tap weight)를 갖는 FIR 필터로서 모델링될 수 있다. 필요로되는 탭 가중치의 수(N)는 (채널 길이 등에 따른) 채널 복잡도 및 비트 지속기간의 함수이다. 수집 지점, 가령, 수신기 위치에 대응하는 시간 기준 또는 위상이 제공되면, ISI 계수는 채널 임펄스 응답과의 UWB 송신 펄스 자동상관을 컨볼빙(convolving)하고 수집 지점으로부터 Tb의 간격으로 그 결과를 샘플링함으로써 계산될 수 있다.
도 2를 참조하여, 간소화된 판정 피드백 등화(DFE) 장치가 논의되고 서술될 것이다. 일반적으로 도 2는 고려중인 수신된 소프트 비트의 일시적인 부근에서 하드 비트 판정의 추정치를 사용한다. 추정된 하드 비트는 그 후에 적절한 채널 ISI 계수에 따라 가중되고 결합되어 수신된 소프트 비트로부터 감산되는 추정된 ISI 성분을 형성한다. 채널 계수가 정확하게 공지되는 경우, DFE 출력은 평균 백색 가우시안 잡음(AWGN)에 의해서만 오류가 일어나는데, 이 잡음은 DFE 기능 이후의 포워드-에러 수정(FEC)와 같은 다른 기술을 사용하여 보상될 수 있다. 특히, 도 2는 입력 신호(x(n))가 수신되는 피드백 회로를 사용하는 등화기를 도시한 것이다. 입력 신호(x(n)는 피드백 신호(b)와 결합되는데, 예를 들어, 결합기, 가령, 합산기(210)에서 자신으로부터 감산되어, 임시 신호(interim signal)(g(n))를 형성하며, 여기서 b는 시간(n)의 함수이다. 임시 신호(g(n))는 지연 회로(220)와 같은 지연 기능에 의해 지연되어 출력 신호(y(n)) 또는 (g(n-1)), 가령, 시간의 사전 순간에서의 임시 신호와 동일한 "지연된 출력 신호"를 형성한다. 출력 신호는 지연 회로(220)가 존재하기 때문에, 지연된 출력 신호이다. 즉, 현재 출력 신호(y(n))는 이전 수신된 입력 신호(x(n-1))를 반영한다.
출력 신호(y(n))는 비트 판정 회로(230) 및 스케일링 회로(240)를 통하여 피드백된다. 비트 판정 회로(230)는 출력 신호(y(n))의 극성에 근거하여 하드 또는 비트 판정을 행해서, 출력 신호(y(n))가 양인 경우 +1의 값, 출력 신호(y(n))가 음인 경우 -1의 값을 출력한다. 스케일링 회로(240)는 스케일링 팩터(C)만큼 비트값을 스케일링하여 +C 또는 -C의 값을 갖는 피드백 신호(b)를 생성한다. 그러므로, 시간 n에서 b는 시간(n-1)에서 y의 극성에 따른다는 것을 주의하라. 그러므로, 시간 n에서 출력 신호는 y(n)=g(n-1)=x(n-1)-b(n-1)=x(n-1)-sgn[y(n-2)]C로서 표현될 수 있다.
이것은 입력 신호에 대한 반사(reflection)의 영향을 제거하기 위하여 행해진다. 현재 심벌 또는 비트가 수신되고 있을때, 보다 이전에 송신된 신호의 심벌 또는 비트가 반사된다. 그 이전의 비트는 현재 비트를 해독하는 수신기와 간섭할 수 있고, 이것은 ISI의 한 형태이다. 스케일링된 피드백 신호를 감산함으로써, 수신기는 반사된 보다 이전 비트의 영향을 감소시킬 수 있고, 현재 비트가 보다 쉽게 판독되거나 디코딩되거나 결정되도록 한다. 스케일링 팩터(C)는 반사의 강도에 따라 변화한다. 보다 강한 반사는 보다 높은 스케일링 팩터(C)를 필요로 하는데, 그 이유는 반사된 비트가 전력이 보다 높기 때문이다. 마찬가지로, 보다 약한 반사는 보다 낮은 스케일링 팩터(C)를 필요로 하는데, 그 이유는 반사된 비트가 전력이 보다 작기 때문이다. 스케일링 팩터(C)는 대안 실시예에서 다소 자주 스케일링될 수 있지만, 바람직하게는, 프레임당 한번과 같이 스케일링되는데, 예를 들어, 주기적으로 결정된다. 완전 적응성 스케일링 팩터(C), 즉 실시간에서 스케일링되는 팩터는 전력이 부족한데, 예를 들면, 많은 양의 계산 자원과 이에 따른 이동 장치의 배터리 전력을 필요로 하며, 고정된 스케일링 팩터(C)는 입력 신호가 채널이 변화하고 있을때 적절하게 가중되도록 하지 않는다라는 점에서 상충(trade-off)이 존재한다. 스케일링 팩터의 판정은 통상적으로 예를 들어, 등화기의 트레이닝 펄스 동안 행해진다.
그러나, 많은 상황에서, 피드백 등화는 충분한 보상을 제공하는데 적절하지 않을 것이다. 예를 들어, 도 3은 송신기(340) 및 수신기(350) 사이의 다양한 신호 경로를 포함하는 채널(300)을 제안하는 간소화된 도면이다. 특히, 도 3은 세 개의 신호 경로를 나타낸다. 제 1 신호 경로(310)는 송신기(340)에서 수신기(350)로 직행한다. 제 2 경로(320)는 수신기(350)에 도착하기 전에, 벽(360) 또는 다른 장애물에 단일 바운스(bounce)를 경험한다. 제 3 경로는 수신기(350)에 도착하기 전에, 여러 번의 바운스를 경험한다. 그러므로, 제 1 신호(310)가 가장 빠르고, 그 다음이 제 2 신호(320)이고, 그 다음의 제 3 신호(330)이다.
그러나, 대부분의 직접적인 신호가 반드시 가장 강력한 신호일 필요는 없다. 예를 들어, 제 1 신호(310)와 간섭하는 벽 또는 다른 구조와 같은 어떤 종류의 간섭(370)이 존재하는 경우, 이 신호는 제 2 신호(320)의 전력 이하로 전력이 감쇠되거나 감소될 수 있다. 더구나, 다중 반사가 존재하는 경우, 이것들이 함께 가산되어, 소정 비트의 모든 동일한-위상의 반사가 직접적인 신호보다 더 강해질 것이다. 그러므로, 가장 빠르거나 가장 짧은 신호 경로가 항상 가장 강력한 것은 아니다. 실제로, 희망 또는 목표 비트 이후에 송신된 심벌 또는 비트는 수신기 및 송신기가 서로로부터 충분히 이동될때 목표 비트에서 또는 그 이전에 도착할 것이다. 그러므로, (피드백을 통하여) 입력 신호로부터 이전에 송신된 비트를 감산하는 것 뿐만 아니라, (피드 포워드를 통하여) 입력 신호로부터 미래에 송신될 비트를 감산하는 것이 유용할 수 있다. 이것은 신호가 수신될때 지연되기 때문에 가능하다.
수집 지점이 충분히 지연되는 경우에, 가령, 반사된 다중경로 성분이 채널 임펄스 응답 기능의 온셋(onset)과 관련하여 직접 경로보다 강력해질때, 목표 비트 이후에 송신된 비트는 다중 경로에서 유도된 ISI에 기여할 수 있다. 이와같은 수집 조건이 복합 채널과 공통이기 때문에, 예를 들어, 구조 내에서 피드백 뿐만 아니라 피드-포워드를 사용하는 이 "반-인과적인(anti-casual)" 동작을 보상하는 DFE가 필요로 될 수 있다. 이 방법을 피드-포워드/피드백 등화기 도는 등화(DFFE)라 칭할 수 있다. 이와같은 등화기 구현이 물리학 및 시간의 법칙을 위반하지 않고; 반-인과적인 성분의 예상된 지속기간에 등가인 시스템 지연을 간단하게 도입한다는 것을 주의하라. 일 실시예에서, DFFE는 목표 또는 희망 심벌 또는 비트 이전과 이후의(전후의) 심벌 또는 비트에 행해지는 하드 판정을 사용하며, 등가 채널 FIR에 따라 선형으로 결합되고 목표 비트로부터 감산된다.
DFFE를 사용하는 하나의 특정 실시예가 도 4에 도시되어 있다. 도 4는 입력 신호(x(n))가 수신되는 피드백/피드 포워드 회로를 도시한 것이다. 입력 신호(x(n))는 제 1 합산기(410)에서 자신으로부터 감산된 피드백 신호(b)를 가져서 신호 또는 임시 신호(g(n))를 형성한다. 임시 신호(g(n))는 지연 회로(420)에 의해 지연되어 부가적인 임시 또는 지연된 임시 신호(g(n-1))를 형성한다. 지연된 임시 신호(g(n-1))는 제 2 합산기(415)에서 자신으로부터 감산된 피드 포워드 신호(f)를 가져서 출력 신호(y(n))를 형성한다.
임시 신호(g(n))는 피드 포워드 비트 판정 회로(435)에 공급되며, 이 회로는 임시 신호(g(n))의 극성에 근거하거나 그 극성에 대응하여 하드 판정, 특히 비트 판정을 행하거나 제공해서, 임시 신호(g(n))가 양인 경우 +1의 값 및 임시 신호(g(n))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 피드 포워드 스케일링 회로(445)는 스케일링 팩터(Cf)에 의해 비트값을 스케일링하여 +Cf 또는 -Cf의 값을 갖는 피드 포워드 신호(f)를 생성한다.
지연된 신호(g(n-1))는 피드백 비트 판정 회로(430)에 공급되며, 이 회로는 지연된 신호(g(n-1))의 극성에 근거하여 비트 판정을 행해서, 지연된 신호(g(n-1))가 양인 경우 +1의 값 및 지연된 신호(g(n-1))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 피드백 스케일링 회로(440)는 스케일링 팩터(Cb)에 의해 비트값을 스케일링하여 +Cb 또는 -Cb의 값을 갖는 피드 포워드 신호(b)를 생성한다.
특히, 상술된 관계를 표현하기 위하여 다음식이 사용될 수 있다:
g(n)=x(n)-Cbㆍb(n-1)
y(n)=g(n-1)-Cfㆍb(n)
y(n)=x(n-1)-Cbㆍb(n-2)-Cfㆍb(n)
y(n+1)=x(n)-Cbㆍb(n-1)+Cfㆍb(n+1)
게다가, 스케일링 팩터(Cb 및 Cf)는 일정한 것으로 나타나지만, 바람직하게는, 현재 송신 환경을 반영하기 위하여 트레이닝 절차 또는 방법을 사용하여 주기적으로 또는 종종 갱신된다. 상술된 바와 같이, 피드백 및 피드 포워드 상관 둘 모두를 갖는 이유는 가장 직접적인, 즉 가장 빠른 신호 경로가 항상 가장 강력하지는 않는데, 예를 들어, 늦게 송신된 정보가 도착하여 현재 희망 또는 목표 비트 또는 심벌의 수신 및 디코딩과 간섭할 수 있기 때문이다.
그러므로, 도 4의 등화기는 무선 채널의 악영향을 완화하도록 배열되어 구성된다. 등화기는 입력 신호(401)에 결합되고 출력 결합기(415)에 결합된 지연 회로(420)를 포함하는 지연 라인(402)을 포함하며, 여기서 지연 라인은 하나 이상의 임시 신호(g(n-1))를 제공하도록 동작 가능하다. g(n)에서 지연 라인에 결합되고 채널 파라미터의 추정치에 대응하는 스케일링 팩터에 따라 스케일링된 하드 판정을 포함하는 피드 포워드 신호(406)를 제공하도록 동작 가능한 피드 포워드 기능 또는 회로(405)가 더 포함된다. 결합기(415)는 입력 신호와 관련하여 지연되고 입력 신호에 대한 무선 채널의 악영향이 보상되는 출력 신호(403)를 제공하기 위하여 피드 포워드 신호(406)와 임시 신호(g(n-1))를 결합하도록 동작 가능하다.
피드 포워드 회로 또는 기능(405)은 지연 라인에 결합되고, 지연 기능 또는 회로(420)로의 입력에서의 신호(g(n))의 극성에 대응하여 하드 판정, 예를 들어, 비트 판정을 제공하도록 동작 가능한 회로 또는 기능(435), 및 상기 극성을 스케일링 팩터와 관련시켜서 피드 포워드 신호(406)(피드 포워드 신호는 +/-cf의 값을 가지며)를 제공하도록 동작 가능한 스케일링 회로(445)를 더 포함하며, 출력 결합기(415)는 선형 결합, 가령, 출력 신호로서 임시 신호 및 피드 포워드 신호의 대수합 또는 차를 제공하는 합산기이다.
다른 실시예에서, 도 4의 등화기는 지연 라인(402)에 결합되고 채널 파라미터의 추정치에 대응하는 다른, 가령, 피드백 스케일링 팩터(cb)에 따라 스케일링되는 피드백 신호(408)를 제공하도록 동작 가능한 피드백 기능 또는 회로(407)를 포함한다. 지연 라인은 피드백 신호(408)와 입력 신호(401)를 결합하여 지연 회로(420)로의 입력에서 신호(g(n))를 제공하도록 동작 가능한 입력 결합기(410)를 더 포함한다. 피드백 회로(407)는 지연 라인에 결합되고 지연 회로(420)의 출력에서의 신호(g(n-1))의 극성에 대응하는 다른 하드 판정을 제공하도록 동작 가능한 회로 또는 기능(430), 및 상기 극성을 다른 스케일링 팩터와 관련시켜서 피드백 신호(408)를 제공하도록 동작 가능한 다른 스케일링 기능 또는 회로(440)를 더 포함한다. 등화기 및 대응하는 방법의 다양한 다른 실시예가 이하에서 논의되고 서술될 것이다.
도 5의 블럭도는 이와같은 문제를 보상할 수 있는 대응 방법을 구현하는 등화기에 대한 보다 일반적인 구조를 도시한 것이다. DFFE의 구현을 위한 도 5의 구조는 다음 식에 의해 설명될 수 있고:
여기서, x는 입력 신호(x(n)(501)에 관한 것이고, y는 출력 신호(y(n))에 관한 것이며, g0,...,gN은 지연 라인(503)을 따라서 대응하는 노드에서의 신호이며, N=max(Nf,Nb)+1이며, sgn(gi)는 가령, 0보다 작거나 큰 gi의 극성에 관한 것이고, ci는 피드백 스케일링 팩터에 관한 것이며, c-Nf+1은 채널 파라미터의 추정치에 대응하는 피드 포워드 스케일링 팩터에 관한 것이다. 각각의 계수 기능 또는 박스는 지연 라인의 소프트 데이터에 대해 하드 비트 판정을 수행하고 이를 적절한 채널 계수로 스케일링한다. 본 서술에서, 피드백 및 피드 포워드 계수의 수는 동일하지만, 대안 실시예에서 종종 피드 포워드보다 피드백 기능 또는 계수가 더 많은 상이한 수를 가질 수 있다.
도 5의 등화기는 무선 채널의 악영향을 완화시키도록 배열되어 구성되는 등화의 대응 방법을 실행하는 대안적인 등화기 실시예이다. 도 5의 등화기는 입력 신호(501)에 결합되고, 출력 결합기(507)에 하나의 지연 회로가 결합되는 하나 이상의 지연 회로를 포함한 지연 라인(503)을 포함하며, 여기서 지연 라인(503)이 노드(508)에서 임시 신호(gN)를 제공하도록 동작 가능하다. 지연 라인에 결합되는 하나 이상의 피드 포워드 기능 또는 회로가 더 포함되며, 피드 포워드 기능(505)은 신호(g0)를 갖는 노드에 결합되고, 채널 파라미터의 추정치에 대응하는 스케일링 팩터(c-Nf)에 따라서 스케일링된 하드 판정을 포함하는 피드 포워드 신호(506)를 제공하도록 동작 가능하다. 출력 결합기, 여기서는 합산기는 노드(508)에서의 임시 신호와 피드 포워드 신호(506)를 결합하여 출력 신호(509)를 제공하도록 동작 가능하다. 출력 신호(509)는 지연 회로(503)에 의해 입력 신호와 관련하여 지연되고 입력 신호(501)에 대하여 무선 채널의 하나 이상의 악영향, 가령, ISI가 보상된다.
상기와 같은 피드 포워드 기능 또는 회로(505)는 지연 라인(503)의 부분인 지연 회로로의 입력에서의 신호(g0)의 극성에 대응하여 하드 판정, 가령, +/-1을 제공하도록 동작 가능한, 지연 라인(503)에 결합된 0 기준과의 비교기와 같은 회로 또는 기능(504), 및 상기 극성을 스케일링 팩터(c-Nf)와 관련시키거나 할당하여(두 개를 함께 승산) +/- 스케일링 팩터 또는 계수의 값을 갖는 피드 포워드 신호(506)를 제공하도록 동작 가능한 스케일링 회로(502)를 더 포함할 수 있다. 출력 결합기(507)는 출력 신호(509)로서 피드 포워드 신호(506)와 임시 신호(gN)의 선형 결합, 가령, 각각의 입력에 할당된 소정 극성의 대수합 또는 차를 제공하는 합산기이다.
도 5의 등화기의 어떤 실시예에, 노드(508)에서 지연 라인(503)에 결합되고, 채널 파라미터의 추정치에 대응하는 다른 또는 피드백 스케일링 팩터에 따라서 스케일링되는 피드백 신호(513)를 제공하도록 동작 가능한 피드백 기능 또는 회로(511)와 같은 피드백 회로 기능 또는 동작이 더 포함된다. 지연 라인(503)은 피드백 신호(513)와 입력 신호(501)를 결합하여 지연 라인(503)의 지연 회로중 하나로의 입력에서 신호(g0)를 제공하도록 동작 가능한 입력 결합기(514)를 더 포함한다. 피드백 기능 또는 회로(511)는 노드(508)에서 지연 라인에 결합되고, 지연 라인의 부분인 지연 회로의 출력에서의 신호의 극성에 대응하는 다른 또는 피드백 하드 판정을 제공하도록 동작 가능한 기능 또는 회로(513), 가령, 0을 기준으로 하는 비교기 및 상기 극성을 다른 스케일링 팩터와 관련시키거나 할당하여 피드백 신호(513)를 제공하도록 동작 가능한 다른 스케일링 회로(517)를 더 포함한다.
부가적인 실시예에서 그리고 도 5에 도시된 바와 같이, 등화기, 특히 지연 라인(503)은 직렬 결합된 지연 회로를 포함하며, 피드 포워드 회로(505)는 직렬 결합된 지연 회로중 상이한 임의의 하나에 각각 결합되고 Nf 개의 피드 포워드 신호(523)를 제공하도록 동작 가능한 Nf 개의 피드 포워드 회로(521)중 하나이거나 이 회로를 더 포함한다. 출력 결합기(507)는 부가적으로 Nf 개의 피드 포워드 신호와 임시 신호를 결합하여 출력 신호(509)를 제공하도록 동작 가능하다. 피드백 기능 또는 회로(511)는 직렬 결합된 지연 회로중 상이한 임의의 하나의 출력에 각각 결합되고 Nb 개의 피드백 신호(527)를 제공하도록 동작 가능한 Nb 개의 피드백 회로(525)중 하나이거나 이 회로를 더 포함한다. 입력 결합기(514)는 부가적으로 Nb 개의 피드백 신호(527)와 입력 신호를 결합하여 직렬 결합된 지연 회로의 제 1 입력에서 신호(g0)를 제공하도록 동작 가능하다.
도시된 바와 같이, 각각의 Nf 개의 피드 포워드 회로(521)는 지연 라인에 결합되고, 각 지연 기능 또는 회로의 각 입력에서의 신호의 극성에 따라서 대응하는 하드 판정을 제공하도록 동작 가능한 대응하는 회로 및 상기 극성과 피드 포워드 스케일링 팩터, 가령, c-Nf 내지 c-1중 하나와 관련시켜서 Nf 개의 피드 포워드 신호들중 대응하는 신호를 제공하도록 동작 가능한 대응하는 스케일링 회로를 더 포함하고, 출력 결합기는 출력 신호로서 Nf 개의 피드 포워드 신호와 임시 신호의 선형 결합을 제공하는 합산기이다.
도시된 바와 같이, 각각의 Nb 개의 피드백 기능 또는 회로(511)는 지연 라인에 결합되고 대응하는 지연 기능 또는 회로의 출력에서의 신호의 극성에 대응하는 다른 하드 판정을 제공하도록 동작 가능한 회로 및 상기 극성을 다른 또는 피드백 스케일링 팩터와 관련시켜서 Nb 개의 피드백 신호들중 대응하는 신호를 제공하도록 동작 가능한 다른 스케일링 회로를 더 포함한다. 입력 결합기는 Nb 개의 피드백 신호와 입력 신호, 예를 들어 Nb 개의 피드백 신호의 합보다 적은 입력 신호의 선형 결합을 제공하여, 직렬 결합된 지연 회로의 제 1 입력에서 신호를 제공하도록 하는 다른 합산기이다.
직렬 결합된 지연 회로가 다수의 직렬 결합된 지연 회로를 포함하며, 여기서 그 수는 각각 피드 포워드 스케일링 팩터의 수 또는 피드백 스케일링 팩터의 수인 Nf와 Nb 중 더 큰 것과 동일하거나 이보다 더 크다는 것을 주의하라. 일부 실시예에서, Nb는 Nf와 동일하거나 이보다 더 크다. 사용될 필요가 있는 피드 포워드 또는 피드백 기능 및 그로 인한 지연 회로의 특정 수는 채널 특성과 채널 상의 희망 비트 또는 심벌 속도, 희망 신뢰도, 이용 가능한 처리 자원 등을 포함하는 다양한 팩터에 따를 것이다. 통상적으로 채널, 특히 복합 채널에 대하여, 스케일링 팩터 또는 계수 또는 채널 파라미터는 일정하지 않으므로, 임의의 확장된 시간 기간 동안 선험적으로 공지되지 않는다. 따라서, 등화기는 적절한 스케일링 팩터를 결정하기 위하여 트레이닝되어야만 할 것이다.
그러므로, 트레이닝 기간은 어떤 채널 계수가 등화기의 동작 이전에 추정되는 동안 발생되어야만 한다. DFFE의 구현 및 트레이닝에 대한 다양한 고려사항은 다음의 것들중 하나 이상을 포함하며, 이것들중 다수는 특정 환경, 상술된 팩터, 및 당업자들에 의해 인식되는 다른 문제에 따를 것이다:
ㆍ 피드백(Nb) 및 피드 포워드(Nf) 계수의 수
ㆍ 트레이닝 방법: 최소 자승 또는 반복적인 최소 자승; 무계획적(blind)이거나 감독됨(supervised)
ㆍ 트레이닝 반복의 수
ㆍ 계수와 관련된 소프트 데이터의 스케일
ㆍ 소프트 입력 데이터의 양자화 분해능(quantization resolution)
ㆍ DFFE 계수의 양자화 분해능
ㆍ DFFE 구현이 ASIC 타이밍 제한을 충족시킬 수 있는지의 여부
트레이닝을 위한 하나의 방법은 채널을 통해 송신되는 공지된 비트 시퀀스를 사용하는 감독된 트레이닝으로서 공지되어 있다. 이 방법은 일반적으로 예를 들어, 시퀀스의 무계획적 추정치가 사용될때보다 정확한 채널 파라미터 추정치를 발생시킨다. 선형 피드백 시프트 등록기(LRSR)에서 발생된 의사-랜덤 잡음(PN) 시퀀스를 갖는 프리엠블을 사용함으로써, 수신기는 이 시퀀스를 고정하고 나서, 공지된 바와 같이 원래 송신된 비트와 동일한 국부적으로 발생된 트레이닝 시퀀스를 발생시킬 수 있다.
이진(+1/-1) 또는 다른 공지된 심벌 패턴이 시간 k의 부근에서 송신된 데이터이며 b k = [bk-Nf...bk-1bkbk+1...bk+Nb]T로 표현되며, 여기서 Nf 및 Nb는 각각 피드 포워드 및 피드백 비트의 수이다. 이것이 FIR c = [[c-Nf...c-1 1 c1...cNb]T에 등가인 채널을 갖는 다중경로 채널을 통하여 송신될때, 수신된 소프트 데이터는 xk=b k T c이다. 트레이닝의 목적이 한정된 기간에 걸친 c에 대하여 해결하기 위한 것이기 때문에, 하나의 대안은 K>>(Nf+Nb+1) 샘플에 근거한 최소-자승(LS) 해결책을 사용하는 것이다. K의 트레이닝 벡터의 시퀀스에 대하여, 우리는 [x1 x2...xK]T = [b1 T b2 T...bK T]T c , 즉, 보다 간결한 표시로 x = Bc를 갖는다.
최소 평균 자승 에러 채널 추정치를 얻기 위하여 x = Bc의 닫혀진 형태의 해결책은 c LS=(B T B)-1 B T x에 의해 제공된다.
LS 해결책이 채널 파라미터의 양호한 추정치를 제공하지만, 이것은 또한 매트릭스(B)의 K x (Nf+Nb+1) 요소를 저장하고, (Nf+Nb+1) x (Nf+Nb+1) 매트릭스(B T B)의 역을 수행할 필요가 있다. 이 매트릭스가 퇴플리츠(Toeplitz)일지라도, 그 역은 잠재적으로 양호하지 않은 조건의 시스템을 처리하기 위하여 측정을 포함하지 않는 O(N2) 동작을 여전히 필요로 하므로, 자원이 제한되거나 수신기가 비용에 민감하다는 면에서 종종 실용적이지 않다.
LS 해결책의 양호한 차선의 대안은 널리-공지된 최소 평균 자승(LMS) 알고리즘을 사용하는 것이다. 이 효율적이고 견실한 방법은 관측된 소프트 데이터와 현재 채널 추정치로부터 예상된 소프트 데이터 사이의 에러(ek)를 최소화하기 위한 시도로 추정된 채널 계수를 적응시킨다. k번째 반복에서 에러가 ek =xk-bk Tck로 제공되고, 채널 계수에 대한 LMS 갱신은 ck+1 = ck + ekμkbk이며, 여기서 μ는 컨버전스(convergence)를 관리하는 단계 크기 팩터이다. 컨버전스라는 용어는 실제로 채널 계수 공간에서 2차 에러 표면 기울기의 크루드 추정치(crude estimate)이다. 일반적으로, μ값이 보다 크면, 컨버전스 지점 주위에 조정불량 에러 및 잡음이 커지지만, 진짜 계수에 대한 컨버전스가 보다 고속으로 생성되는 경향이 있다. 이 현상으로 비추어보아, 일부 실시예는 최초의 고속 컨버전스를 달성하기 위하여 제 1의 몇 개의 LMS 반복(k<16) 동안, μk=1/16을 적용하고 난 후에, 제한되는 연속된 컨버전스 성능을 유지하면서 보다 낮은 컨버전스 잡음을 보장하기 위하여 반복을 유지하는 동안 μk=1/64를 적용한다. μ=1/2m로 놓으면, 단계 크기 스케일링이 분할보다는 오히려 간단한 m-비트 시프트로서 수행된다.
어떤 실시예의 트레이닝 및 통상적인 동작 둘 모두의 동안에, DFFE는 기저대역 디지털 코드 처리기로부터의 6-비트 소프트 데이터를 사용한다. 상기 데이터는 디지털 AGC 스톱갭(stopgap)보다 앞선 AGC의 적용을 통해 스케일링되어, DFFE 입력이 그 평균-절대 6-비트 레벨이 16의 값을 갖는, 최적의 레벨 부근에 존재하는 것을 보장하도록 한다. 이것은 코드 처리기로부터 16의 8-비트 레벨을 필요로 하는 것과 유사하다. A/D의 완전한 스케일은 평균-절대 레벨에 대하여 사용되지 않는데, 그 이유는 과도한 클립핑(clipping) 없이 ISI 및 AWGN을 수용하기 위한 충분한 동적 범위가 존재해야만 하기 때문이다. 일반적으로 구현되는 바와 같이, LMS 알고리즘은 200의 반복 동안, 8-비트 채널 계수를 트레이닝한다. 트레이닝 이후에, 계수값중 단지 6 개의 가장 중요한 비트가 사용되어, 동작의 수를 감소시키고 예를 들어, 100Mbps에서 6-피드백 및 3-피드포워드 계수와의 실시간 동작을 보증하도록 한다.
하나의 실시예에서, 200의 트레이닝 반복은 실제로 400-비트 간격에 걸쳐 발생하여 계산적인 강도 또는 복잡성을 추론하고 IC의 성능을 강화해서 실시간에 트레이닝하도록 한다. 채널 계수가 모든 다른 비트-간격마다 갱신될때에도 모든 트레이닝 데이터가 사용되도록 하는 일부 대안적인 트레이닝 구현예가 사용 가능하다.
이 대안적인 방법 또는 알고리즘은 다음과 같이 동작한다:
시간 k에서 에러는 ek = xk-b k T c k = xk-b k T(c k-1+μek-1 b k-1)이다.
상기 최종적인 식이 채널과 시간 k-1에서의 에러의 함수이며; 시간 k에서의 단지 필요로 되는 값은 트레이닝 비트(b k)라는 것을 주시하라. 그러므로, 시간 c k+1동안의 채널 갱신은 c k+1 = c k+ekμk b k로 남게되고, 그 갱신은 모든 사용 가능한 트레이닝 비트 및 소프트 비트를 무조건적으로 사용하지만, 모든-다른 샘플 마다 수행된다. 이와같은 구현은 벡터 승산이 파이프라인되고 단일 샘플 지연시 수행되고 나서, 최종적인 갱신을 위해 재지향되도록 한다.
DFFE 구현에 관한 부가적인 고려사항은 수행된 바와 같이 추정된 하드 비트의 선형 결합을 예를 들어, 각각의 검색 테이블을 갖는 피드 포워드 기능(521) 또는 피드백 기능(511)으로 대체하는 것이다. 대응하는 방법을 구현하고 검색 테이블을 사용하는 등화기의 이러한 실시예가 도 6에 도시되어 있다. 피드 포워드 섹션 또는 기능 또는 회로(521) 또는 피드백 섹션 또는 기능 또는 회로(525)에 의해 결정된 바와 같이, 지연 라인(503)에 따른 다양한 노드에서의 신호의 극성에 대응하는 하드 비트 패턴은 각각의 검색 테이블 내의 레지스터 어드레스를 규정하거나 결정하기 위하여 사용될 수 있고, 그 레지스터의 내용은 하드 판정, 예를 들어, 비트 부호에 의해 가중된 채널 응답의 피드 포워드 또는 피드백 부분에 대응하는 채널 계수의 부분적인 합 또는 선형 결합을 포함한다.
DFFE 피드백 상관이 에 따라서 입력 신호, 가령, 소프트 비트로부터 채널 계수 또는 피드백 스케일링 팩터를 가산하거나 감산하는 것에 대응한다는 것을 상기하자.
그러므로, 후자의 용어 합은 Nb 비트의 가능한 결합 각각에 대응하는 단지 L=2Nb 개의 특정 값이라고 가정할 수 있다. 이 합을 수행하는 것보다는 오히려, DFFE 출력이 필요할때마다, L의 가능한 값이 검색 테이블 내에 저장되어 특정한 비트 패턴이 DFFE 동작에서 나타날때마다 사용될 수 있다. 2Nf 개의 검색 레지스터를 사용하는 DFFE의 피드 포워드 기능 또는 섹션은 유사하게 분석될 수 있으므로, 유사하게 구현될 수 있다. 이 방법이 트레이닝에 대한 최종 단계로서 검색 테이블 값의 사전-계산을 필요로 하지만, 구현 그 자체는 등화기로서 동작시에 파이프라인 및 지연 효과를 처리하는데 상당히 덜 민감할 것이다.
도 6은 입력 신호(501), 입력 결합기(514)를 포함하는 지연 라인(503), 대응하는 노드에서 신호(g0-gN)를 갖는 직렬 결합된 지연 기능 또는 회로, 및 상술된 것과 유사한 피드 포워드 회로 또는 기능(601)과 피드백 회로 또는 기능(607)과 함께 동작하는 gN(508)에 결합되어 출력 신호(059)를 제공하는 출력 결합기(507)를 도시한 것이다.
그러나, 도 6의 피드 포워드 회로 또는 기능은 유용하게도 직렬 결합된 지연 회로들중 상이한 회로에서의 입력 신호의 극성에 각각 대응하는 피드 포워드 하드 판정의 결합에 따라 어드레스되는 피드 포워드 검색 테이블(603)을 포함한다. 피드 포워드 검색 테이블(603)은 피드 포워드 하드 판정들중 각각의 특정한 판정의 결합에 대한 피드 포워드 신호로서 피드 포워드 스케일링 팩터의 특정한 선형 결합을 제공하도록 동작 가능하며, 여기서, 상술된 바와 같이 피드 포워드 스케일링 팩터는 피드 포워드 채널 파라미터의 추정치에 대응한다. 피드 포워드 신호(605)는 결합기(507)에서 결합되어 결과적인 출력 신호(50)를 제공한다.
또한, 피드백 기능 또한 회로(607)는 직렬 결합된 지연 회로들중 다른 상이한 회로에서의 출력 신호의 극성에 각각 대응하는 피드백 하드 판정의 결합에 따라서 어드레스되는 피드백 검색 테이블을 더 포함한다. 피드백 검색 테이블(609)은 피드백 하드 판정들중 각각의 특정한 판정의 결합에 대한 피드백 신호(611)로서 피드백 스케일링 팩터의 특정한 선형 결합을 제공하도록 동작 가능하며, 여기서, 상술된 바와 같이 피드백 스케일링 팩터는 피드백 채널 파라미터의 추정치에 대응한다.
상술되고 도 7 및 도 8와 관련하여 이하에 후술되는 등화기 실시예는 그 개념과 원리가 보다 광범위하게 적용될 수 있을지라도, 입력 신호가 예를 들어, 바이폴라 위상 시프트 변조된 신호(Bipolar Phase Shift Keyed signal)에 대응할때, 유용하게 적용될 수 있다. 이러한 실시예는 예를 들어, 집적 회로에서 구현될때와 같이, 무선 수신기에서 사용하기 위하여 배열되어 구성될때, 등화기 및 대응 방법에 특히 유용할 수 있다. 등화기 기능성은 고속 CMOS 기술이 특히 적합한 특수 목적 또는 주문형 집적 회로 또는 특정 용도 집적 회로에서 구현될 수 있다는 것을 주의하라. 또한, 설명되고 서술된 기능성은 적어도 부분적으로, 다양한 기능을 수행하기 위하여 배열되어 소프트웨어를 실행시키는 신호 처리기로서 구현될 수 있다. 상기 기능성은 아마도 그리고 유용하게도, 적절한 신호에 대한 수신기를 구현하는데 필요한 다른 기능성과 함께 포함될 것이며, 여기서, 이러한 또는 다른 실시예들 사이를 선택하는 것은 적용할 수 있는 다양한 제약으로 인하여, 주로 당업자의 의무이다.
부가적인 대안 실시예에서, 피드백 또는 피드 포워드 루프 또는 회로의 수는 더 변화될 수 있다. 도 7은 두 개의 피드 포워드 경로 및 세 개의 피드백 경로를 갖는 회로를 도시한 것이다. 특히, 도 7의 회로 또는 장치는 제 1 합산기(710); 제 1 내지 제 4 지연(722,724,726,728); 제 1 피드백 비트 판정 회로(730) 및 제 1 피드백 스케일러(735)를 갖는 제 1 피드백 경로; 제 2 피드백 비트 판정 회로(740) 및 제 2 피드백 스케일러(745)를 갖는 제 2 피드백 경로; 제 3 피드백 비트 판정 회로(750) 및 제 3 피드백 스케일러(755)를 갖는 제 3 피드백 경로; 제 1 피드 포워드 비트 판정 회로(760) 및 제 1 피드 포워드 스케일러(765)를 갖는 제 1 피드 포워드 경로; 제 2 피드 포워드 비트 판정 회로(770) 및 제 2 피드 포워드 스케일러(775)를 갖는 제 2 피드 포워드 스케일러(775); 및 제 2 합산기(715)를 포함한다.
입력 신호(x(n))는 제 1 합산기(710)에서 자신으로부터 감산된 제 1 내지 제 3 피드백 신호(b1, b2 및 b3)를 가져서 임시 신호(g(n))를 형성한다. 임시 신호(g(n))는 제 1 내지 제 4 지연 회로(722-728)에 의해 지연되어 제 1 내지 제 4 지연된 신호(g(n-1), g(n-2), g(n-3) 및 g(n-4)를 형성한다. 제 4 지연된 신호(g(n-4))는 제 2 합산기(715)에서 자신으로부터 감산된 제 1 및 제 2 피드 포워드 신호(f1 및 f2)를 가져서 출력 신호(599)를 형성하고, 이것은 입력 신호와 관련하여 지연된다.
제 1 지연된 신호(g(n-1))는 제 1 피드백 비트 판정 회로(730)에 제공되는데, 이 회로는 상기 제 1 지연된 신호(g(n-1))의 극성에 근거하여 비트 판정을 행하여, 제 1 지연된 신호(g(n-1))가 양인 경우 +1의 값, 제 1 지연된 신호(g(n-1))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 제 1 피드백 스케일링 회로(735)는 스케일링 팩터(Cb1)만큼 비트값을 스케일링하여, +Cb1 또는 -Cb1의 값을 가지는 제 1 피드백 신호(b1)를 생성한다.
제 2 지연된 신호(g(n-2))는 제 2 피드백 비트 판정 회로(740)에 제공되는데, 이 회로는 상기 제 2 지연된 신호(g(n-2))의 극성에 근거하여 비트 판정을 행하여, 제 2 지연된 신호(g(n-2))가 양인 경우 +1의 값, 제 2 지연된 신호(g(n-2))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 제 2 피드백 스케일링 회로(745)는 스케일링 팩터(Cb2)만큼 비트값을 스케일링하여, +Cb2 또는 -Cb2의 값을 가지는 제 2 피드백 신호(b2)를 생성한다.
제 3 지연된 신호(g(n-3))는 제 3 피드백 비트 판정 회로(750)에 제공되는데, 이 회로는 상기 제 3 지연된 신호(g(n-3))의 극성에 근거하여 비트 판정을 행하여, 제 3 지연된 신호(g(n-3))가 양인 경우 +1의 값, 제 3 지연된 신호(g(n-3))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 제 3 피드백 스케일링 회로(755)는 스케일링 팩터(Cb3)만큼 비트값을 스케일링하여, +Cb3 또는 -Cb3의 값을 가지는 제 3 피드백 신호(b3)를 생성한다.
제 3 지연된 신호(g(n-3))는 제 1 피드 포워드 비트 판정 회로(760)에 제공되는데, 이 회로는 상기 제 3 지연된 신호(g(n-3))의 극성에 근거하여 비트 판정을 행하여, 제 3 지연된 신호(g(n-3))가 양인 경우 +1의 값, 제 3 지연된 신호(g(n-3))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 제 1 피드 포워드 스케일링 회로(765)는 스케일링 팩터(Cf1)만큼 비트값을 스케일링하여, +Cf1 또는 -Cf1의 값을 가지는 제 1 피드 포워드 신호(f1)를 생성한다.
제 2 지연된 신호(g(n-2))는 제 2 피드 포워드 비트 판정 회로(770)에 제공되는데, 이 회로는 상기 제 2 지연된 신호(g(n-2))의 극성에 근거하여 비트 판정을 행하여, 제 2 지연된 신호(g(n-2))가 양인 경우 +1의 값, 제 2 지연된 신호(g(n-2))가 음인 경우 -1의 값을 출력한다. 그리고 나서, 제 2 피드 포워드 스케일링 회로(775)는 스케일링 팩터(Cf2)만큼 비트값을 스케일링하여, +Cf2 또는 -Cf2의 값을 가지는 제 1 피드 포워드 신호(f2)를 생성한다.
피드백 및 피드 포워드 경로의 수는 필요에 따라 변경될 수 있고, 두 개가 동일할 필요는 없다. 통상적으로, 피드백 루프의 수가 피드 포워드 루프의 수보다 많다. 그 이유는 미래의 비트보다 이전의 비트로부터의 간섭의 가능성(likelyhood)이 더 크기 때문이다. 상술된 바와 같이, 스케일링 팩터(Cb1,Cb2,Cb3,Cf1 및 Cf2)는 예를 들어, 모든 프레임 또는 모든 다른 프레임마다, 트레이닝 공정을 통하여 주기적으로 갱신된다.
대안 실시예에서, 다수의 피드 포워드 스케일러는 주기적으로 갱신되는 한 쌍의 검색 테이블로 대체될 수 있다. 도 8은 피드 포워드 및 피드백 검색 테이블을 사용하는 피드백 회로의 블럭도이다. 도 8에 도시된 바와 같이, 상기 회로는 제 1 합산기; 제 1 내지 제 4 지연(822,824,826,828); 제 1 내지 제 3 피드백 비트 판정 회로(832,834,836); 피드백 검색 테이블(840); 제 1 및 제 2 피드 포워드 비트 판정 회로(852,854); 피드 포워드 검색 테이블(860); 및 제 2 합산기(815)를 포함한다.
입력 신호(x(n))는 제 1 합산기(510)에서 자신으로부터 감산된 피드백(b)을 가져서 임시 신호(g(n))를 형성한다. 임시 신호(g(n))는 제 1 내지 제 4 지연 회로(822-828)에 의해 지연되어 제 1 내지 제 4 지연된 신호(g(n-1), g(n-2), g(n-3) 및 g(n-4))를 형성한다. 제 4 지연된 신호(g(n-4))는 제 2 합산기(815)에서 자신으로부터 감산된 피드 포워드 신호(f)를 가져서 출력 신호(y(n))를 형성한다.
제 1 지연된 신호(g(n-1))는 제 1 피드백 비트 판정 회로(832)에 제공되는데, 이 회로는 상기 제 1 지연된 신호(g(n-1))의 극성에 근거하여 비트 판정을 행하여, 제 1 지연된 신호(g(n-1))가 양인 경우 +1의 값, 제 1 지연된 신호(g(n-1))가 음인 경우 -1의 값을 출력한다. 제 2 지연된 신호(g(n-2))는 제 2 피드백 비트 판정 회로(834)에 제공되는데, 이 회로는 상기 제 2 지연된 신호(g(n-2))의 극성에 근거하여 비트 판정을 행하여, 제 2 지연된 신호(g(n-2))가 양인 경우 +1의 값, 제 2 지연된 신호(g(n-2))가 음인 경우 -1의 값을 출력한다. 제 3 지연된 신호(g(n-3))는 제 3 피드백 비트 판정 회로(836)에 제공되는데, 이 회로는 상기 제 3 지연된 신호(g(n-3))의 극성에 근거하여 비트 판정을 행하여, 제 3 지연된 신호(g(n-3))가 양인 경우 +1의 값, 제 3 지연된 신호(g(n-3))가 음인 경우 -1의 값을 출력한다.
제 3 지연된 신호(g(n-3))는 제 1 피드 포워드 판정 회로(852)에 제공되는데, 이 회로는 상기 제 3 지연된 신호(g(n-3))의 극성에 근거하여 비트 판정을 행하여, 제 3 지연된 신호(g(n-3))가 양인 경우 +1의 값, 제 3 지연된 신호(g(n-13)가 음인 경우 -1의 값을 출력한다. 제 2 지연된 신호(g(n-2))는 제 2 피드 포워드 비트 판정 회로(854)에 제공되는데, 이 회로는 상기 제 2 지연된 신호(g(n-2))의 극성에 근거하여 비트 판정을 행하여, 제 2 지연된 신호(g(n-2))가 양인 경우 +1의 값, 제 2 지연된 신호(g(n-2))가 음인 경우 -1의 값을 출력한다.
제 1 내지 제 2 피드백 비트 판정 회로(832,834, 836)에 의한 3 비트 출력이 그 후에 피드백 검색 테이블(840)의 어드레스로서 사용된다. 이 방법에서, 개별적인 피드백 부분의 합을 반영하는 단일의 피드백 신호(b)만이 필요로 된다. 마찬가지로, 제 1 및 제 2 피드 포워드 비트 판정 회로(852,854)에 의한 2 비트 출력이 그 후에 피드 포워드 검색 테이블(860)의 어드레스로서 사용된다. +/-1이 실제로 어드레스로서 사용될때 +1/0일 수 있다는 것을 주의하라. 이 방법에서, 개개의 피드 포워드 부분의 합을 반영하는 단일의 피드 포워드 신호(f)만이 필요하다.
도 9는 도 4 내지 도 8중 하나 이상을 참조하여 상술된 바와 같은 피드 포워드 및 피드백 경로를 갖는 판정 피드 포워드 등화기를 사용하는 일반적인 방법을 도시한 흐름도이다. 도 9에 도시된 바와 같이, 시스템은 우선 (910)에서 송신된 신호(x(n))를 수신한다. 그리고 나서, 시스템은 (920)에서 피드백 신호에 부가되어 임시 신호(g(n))를 생성한다.
내부 신호(g(n))는 피드 포워드 신호를 판정하기 위하여 사용되며, 이 신호는 (930)에서 피드 포워드 스케일링 팩터만큼 승산된 임시 신호(g(n))의 극성에 근거하여 스케일링된 비트이다. 그리고 나서, 임시 신호(g(n))는 (940)에서 지연된 임시 신호(g(n-1))를 형성하기 위하여 지연된다. 이 지연된 임시 신호(g(n-1))는 피드백 신호를 판정하기 위하여 사용되며, 이 신호는 (950)에서 피드백 스케일링 팩터만큼 승산되는 지연된 임시 신호(g(n-1))의 극성에 근거하여 스케일링된 비트 판정이다.
최종적으로, (960)에서 피드 포워드 신호는 시간 n+1에서 지연 회로단에 의해 지연되는 출력 신호(y(n))를 형성하기 위하여 지연된 임시 신호(g(n-1))로부터 감산된다. 일반적으로, 출력 신호는 다음:
과 같이, 또는 대안으로
와 같이 결정될 수 있고,
여기서, R은 지연 등록기의 수이고, N은 피드백 항의 수이며, M은 피드 포워드 항의 수이고, Cbi는 최초의 피드백 항으로부터 카운팅한 i번째 피드백 스케일링 팩터이며, Cfi는 가장 늦은 최후의 피드 포워드 항으로부터 카운팅한 i번째 피드 포워드 스케일링 팩터이고, b(n)은 g(n)의 비트값이다. 효율적인 구현에서, R은 통상적으로 N 또는 M의 최대값과 동일하다.
보다 일반적으로, 도시되고 상술된 다양한 실시예 뿐만 아니라, 다양한 다른 실시예가 무선 채널로 인한 수신 신호에 대한 악영향을 완화하기 위하여 수신기에서의 등화 방법 또는 등화기 또는 수신기의 집적 회로 버전을 구현하는데 사용될 수 있다. 상기 방법은 (940)에서와 같이 임시 신호를 제공하기 위하여 지연 기능으로 입력 신호에 대응하는 신호를 지연시키는 단계, 상기 신호에 대응하며, (930)에서와 같이 채널 파라미터의 추정치에 대응하는 피드 포워드 스케일링 팩터에 따라 스케일링된 하드 판정을 포함하는 피드 포워드 신호를 제공하는 단계, 및 입력 신호와 관련하여 지연되고 입력 신호에 대한 무선 채널의 악영향이 보상된 출력 신호를 제공하기 위하여 피드 포워드 신호와 임시 신호를 결합하는 단계를 포함한다.
예를 들어, 피드 포워드 신호를 제공하는 단계는 지연 기능으로의 입력에서의 신호의 극성에 대응하는 하드 판정 또는 비트 판정을 제공하는 단계 및 (930)에서와 같이 피드 포워드 신호를 제공하기 위하여 상기 극성을 피드 포워드 스케일링 팩터와 관련시키는 단계를 포함하며, 상기 결합 단계는 (960)에서와 같이 출력 신호를 제공하기 위하여 임시 신호로부터 피드 포워드 신호를 감산하는 단계를 더 포함한다.
대안 실시예에서의 방법은 (950)에서와 같이 채널 파라미터의 추정치에 대응하는 피드백 스케일링 팩터에 따라서 스케일링되는 피드백 신호를 제공하는 단계 및 (920)에서와 같이 지연 기능으로의 입력에서의 입력 신호에 대응하는 신호를 제공하기 위하여 피드백 신호와 입력 신호를 결합하는 단계를 더 포함할 수 있다. 피드백 신호를 제공하는 단계는 지연 기능의 출력에서의 신호의 극성에 대응하는 다른 하드 판정을 제공하는 단계 및 피드백 신호를 제공하기 위하여 상기 극성을 피드백 스케일링 팩터와 관련시키는 단계를 더 포함할 수 있다.
부가적인 실시예에서 그리고 보다 일반적으로, 상술되고 논의된 방법은 상술된 공정이 다음과 같이 더 적응되는 경우, 보다 앞서(피드백) 송신된 비트 또는 심벌 또는 보다 이후에(피드 포워드) 송신된 비트 또는 심벌로부터의 간섭에 기인한 ISI에 대해 입력 신호를 등화하거나 보상하기 위하여 실행될 수 있다. 이 방법이 도 5의 구조 및 유사한 기능성을 갖는 다른 구조에 의해 유용하게 실행될 수 있다는 것을 주의하라. 입력 신호에 대응하는 신호를 지연시키는 단계는 직렬 결합된 지연 기능으로 신호를 지연시키는 단계를 더 포함한다.
피드 포워드 신호를 제공하는 단계는 대응하는 하드 판정 및 대응하는 피드 포워드 스케일링 팩터에 각각 따르는 Nf 개의 피드 포워드 신호를 제공하는 단계를 더 포함하며, 대응하는 하드 판정은 직렬 결합된 지연 기능들중 대응하는 기능의 입력에서의 신호의 극성을 반영하고, 대응하는 피드 포워드 스케일링 팩터는 상기 극성과 관련된다. 피드 포워드 신호를 결합하는 단계는 출력 신호를 제공하기 위하여 Nf 개의 피드 포워드 신호와 임시 신호를 결합하는 단계를 더 포함한다.
피드백 신호를 제공하는 단계는 대응하는 다른 하드 판정 및 대응하는 피드백 스케일링 팩터에 각각 따르는 Nb 개의 피드백 신호를 제공하는 단계를 더 포함하며, 대응하는 다른 하드 판정은 직렬 결합된 지연 기능들중 대응하는 임의의 기능의 출력에서의 신호의 극성을 반영하고, 대응하는 피드백 스케일링 팩터는 상기 극성과 관련된다. 피드백 신호를 결합하는 단계는 직렬 결합된 지연 기능의 제 1 입력에서 신호를 제공하기 위하여 Nb 개의 피드백 신호와 입력 신호를 결합하는 단계를 더 포함한다.
상기 방법은 직렬 결합된 지연 기능이 다수의 직렬 결합된 지연 기능을 포함할때, 유용할 수 있고, 그 수가 Nf 및 Nb중 더 큰 것과 동일하거나 이보다 더 크다. 종종, 고려되어야만 하는 채널 계수 또는 피드백 스케일링 팩터의 수(Nb)는 피드 포워드 스케일링 팩터의 수(Nf)와 적어도 동일하고 통상적으로 그 수보다 더 클 것이다.
하나 이상의 상술된 방법 실시예는 이하에 논의된 바와 같이 더 적응될 수 있다. 이 방법은 도 6의 구조 및 유사한 구조에 의해 구현될 수 있으며, 부가적인 세부사항에 대해서는 도 6의 논의를 참조하라. 여기서, 피드 포워드 신호를 제공하는 단계는 채널 파라미터의 추정치에 대응하는 피드 포워드 스케일링 팩터의 다수의 특정한 선형 결합을 제공하는 단계; 및 피드 포워드 신호로서 피드 포워드 스케일링 팩터의 다수의 특정한 선형 결합중 하나를 선택하는 단계를 더 포함한다. 이 선택은 직렬 결합된 지연 기능들중 상이한 기능에서의 입력 신호의 극성에 각각 대응하는 피드 포워드 하드 판정의 결합을 기초로 한다.
부가적인 양상에서, 피드백 신호를 제공하는 단계는 채널 파라미터의 추정치에 대응하는 피드백 스케일링 팩터의 다수의 특정한 선형 결합을 제공하는 단계; 피드백 하드 판정의 결합에 근거하여 피드백 신호로서 피드백 스케일링 팩터의 다수의 특정한 선형 결합중 하나를 선택하는 단계를 더 포함하며, 여기서, 각각의 피드백 하드 판정은 직렬 결합된 지연 회로의 상이한 회로에서의 출력 신호의 극성에 대응한다.
상술된 방법 및 구조는 특히 바이폴라 위상 시프트 변조된 신호 등에 대응하는 입력 신호에 매우 적합할 수 있다. 다양한 실시예가 특정 수의 피드백 또는 피드 포워드 경로를 갖는 것으로 나타내었을지라도, 이것이 본 발명에 따른 대안 실시예를 한정하지 않아야만 한다. 피드백 및 피드 포워드 경로의 수는 채널 상태, 사용 가능한 처리 자원 등에 의해 필요로되는 만큼 변화될 수 있다.
피드 포워드 및 피드백을 사용하는 등화기의 대안 실시예가 도 10 및 도 11을 참조하여 이하에 논의되고 서술되며, 이러한 구조 및 대응 방법은 특히 M-ary 신호의 등화에 특히 적합할 수 있다. M-ary 이진 직교 키잉(M-BOK) 신호와 같은 M-ary 신호에서, 다중 비트 또는 데이터 비트는 단일 심벌을 통하여 송신된다. 예를 들어, k-비트가 심벌 맵핑을 통하여 송신될 경우, 1-비트는 심벌의 극성(+/-)을 변조하기 위하여 사용될 수 있는 반면, (k-1) 비트는 M/2 심벌중 어느 것이 송신되는지를 선택하기 위하여 사용된다. k=3 및 M=8(8-BOK)에 대한 일례의 맵핑이 아래에 제공된다.
C1 ~ 1 1 1
C2 ~ 1 1 -1
C3 ~ 1 -1 1
C4 ~ 1 -1 -1
-C4 ~ -1 1 1
-C3 ~ -1 1 -1
-C2 ~ -1 -1 1
-C1 ~ -1 -1 -1
여기서, C1 및 음의 C1은 180도 위상차를 갖는 동일한 심벌이고, 다른 심벌 C2...C4도 마찬가지이다.
상기로부터, BPSK DFFE의 목적은 이전 및 "미래" 데이터 비트의 하드 판정(후자가 피드-포워드 성분임)에 근거하여 ISI를 수정하는 것이다. 이 하드 판정은 지연 라인으로부터 도출된 소프트 데이터의 극성 또는 부호를 사용하거나 이에 근거하여 달성된다(특히, 도 5 및 도 6 참조). 채널 계수에 대응하는 스케일링 팩터는 각각의 이러한 하드 판정을 이것들이 피드백 조정용 등화기로의 입력으로서 현재 소프트 데이터의 ISI에 대해 얼마나 기여하는지 또는 피드 포워드 조정용 등화기로부터의 출력으로서 소프트 데이터에 얼마나 기여하는지에 근거하여 대수적으로 가중시킨다.
도 10 및 도 11의 등화기로 되돌아가서, 검출기는 입력 상관기로부터의 가장 큰 크기를 발생시키는 코드 심벌(1,...M/2)을 선택함으로써 각각의 심벌 간격에서 "하드" 판정을 수행한다. 상관기에 의해 제공된 바와 같이 선택된 심벌 또는 코드 및 그것의 극성을 사용하여, 검출기는 데이터 비트에 "하드" 맵핑을 제공하고 이 하드 판정은 검출기의 출력에서 연결된 지연 라인 내로 공급된다. 상기 시스템은 또한 소프트 판정 FEC 디코딩에 사용되는 각각의 심벌 상관기에 소프트 출력 "데이터 아웃"을 제공한다.
당연히, 현재 수신된 심벌이 실제로 c1이라고 가정하자. 상관기 출력에 영향을 주는 ISI는 어떤 이전(및 피드 포워드 요소에 대해서는 "미래") 심벌이 송신되었는지의 함수일 것이다. 이 ISI 성분은 "C1에 대한 Nb 개의 가중치 합산"으로 라벨링된 시스템 요소에서 계산된다. 이 시스템 요소로의 입력은 ISI(1)라 칭할 수 있는 중간 결과를 형성하기 위하여 가산될(또는 하드 판정 극성에 따라서 감산될) 트레이닝 절차에서 추정된 바와 같은 채널 파라미터에 대응하는 (M/2) 가중치중 하나를 각각 선택하는 이전의 Nb 개의 하드 판정이다. 피드백 신호의 이 값이 피드백되어 c1 상관기 출력으로부터 감산된다. 이것은 이전 하드 판정에 근거하여 c1에 대해서 ISI가 계산되는 방법을 설명한다. M-ary BOK 등화를 완료하기 위하여, ISI(1),..., ISI(M/2)를 계산하고 이러한 결과를 자신들의 각각의 상관기 출력으로부터 감산하는 것이 필요하다. 대안 실시예는 이전 하드 판정에 근거하여 (이전에 계산된 ISI(1),...ISI(M/2) 값을 처리하기 위하여 N 개의 가중치 합산 대신에) 검색 테이블을 사용한다.
도 10을 참조하여, M-ary 신호에 대한 무선 채널의 악영향을 완화하도록 배열되어 구성되는 등화기가 논의되고 서술될 것이다. 상기 등화기는 입력 신호(1001)에 결합되는 입력 섹션(1003)을 포함한다. 입력 신호는 MBOK 신호와 같은 M-ary 신호에 대응한다. 입력 섹션은 다수의 심벌, 가령, MBOK 신호에 대한 C1,..., CM/2 또는 보다 일반적인 M-ary 경우에 cM에 대응하는 다수의 신호를 제공하도록 동작 가능하며, 여기서 M은 상술된 바와 같이, 심벌 공간 내의 특정 심벌의 수이다.
다수의 신호에 결합되고 다수의 심벌중 하나를 나타내는 하드 판정을 제공하도록 동작 가능한 검출기(1005)가 더 포함된다. 상기 검출기는 다수의 신호중 어느 것이 가장 큰 크기를 가져서, 하드 판정, 예를 들어, MBOK 심벌 공간에 대한 극성에 따른 가장 큰 신호 크기에 대응하는 심벌에 대한 대응 비트 패턴을 출력하는지를 판정한다. 그러므로, 매 시간 n 마다, 검출기는 가장 큰 신호 크기에 의해 반영된 바와 같은 신호를 나타내는 대응 하드 판정을 제공할 것이다.
일부 실시예에서, 지연 회로 또는 직렬 접속된 지연 회로를 더 포함하는 지연 라인(1007)이 부가적으로 포함된다. 지연 회로 또는 기능은 하드 판정에 결합되며 하나 이상의 지연 라인 하드 판정(g1...gN) 또는 다수의 지연 라인 하드 판정을 제공하도록 동작 가능하다.
지연 라인에 결합되며, 하나 이상의 지연 라인 하드 판정에 대응하는 피드 포워드 스케일링 팩터를 각각 포함한 다수의 피드 포워드 신호를 제공하도록 동작 가능한 피드 포워드 섹션(1009)이 더 포함된다. 피드 포워드 스케일링 팩터는 채널 파라미터의 추정치에 대응하며, 다수의 피드 포워드 신호는 다수의 신호와 일대일 대응한다.
포함되는 하나의 마지막 요소는 다수의 신호중 대응하는 신호와 다수의 피드 포워드 신호중 대응하는 신호를 결합하여 입력 신호와 관련하여 지연되고 입력 신호에 대한 ISI와 같은 무선 채널의 악영향이 보상된 출력 신호(1013)를 제공하도록 각각 동작 가능한 다수의 결합기를 갖는 출력 섹션(1011)이다.
부가적인 실시예에서, 입력 섹션(1003)은 입력 신호를 다수의 심벌(C1,C2, ...CM/2)중 하나와 상관시켜서, 각각의 상관기 출력에서 다수의 상관기 신호중 하나를 제공하도록 각각 동작 가능한 다수의 상관기(1020-1022) 또는 M/2 상관기를 포함하며, 여기서, 각각의 상관기 신호는 다수의 신호중 하나에 대응한다. 지연 라인(1007)은 연속적으로 지연된 하드 판정에 대응하는 gN 개까지의 지연 라인 하드 판정을 제공하기 위하여 검출기로부터 하드 판정을 연속적으로 각각 지연시키는 N 개의 직렬 결합된 지연 회로(1025-1027)를 더 포함한다.
피드 포워드 섹션(1009)은 제 1 지연 라인 하드 판정에 대응하는 제 1 피드 포워드 스케일링 팩터와 제 2 지연 라인 하드 판정에 대응하는 제 2 피드 포워드 스케일링 팩터, 및 부가적인 지연 라인 하드 판정에 대응하는 아마도 더 많은 피드 포워드 스케일링 팩터를 선택하도록 각각 동작 가능한 다수의 피드 포워드 스케일링 기능(1030-1032)을 더 포함하며, 여기서, 이러한 피드 포워드 스케일링 팩터는 다수의 심벌들중 대응하는 심벌과 관련된다. 피드 포워드 스케일링 기능은 또한 다수의 피드 포워드 신호들(1034-1036)중 대응하는 신호를 제공하도록 선택될때, 제 1 및 제 2 피드 포워드 스케일링 팩터와 다른 것들을 결합하도록 동작 가능하다. 예를 들어, 스케일링 기능(1030)은 심벌(C1)에 대응하고, (1031)은 심벌(C2)에 대응한다. 선택되는 스케일링 팩터는 하드 판정, 가령, 대응하는 심벌 뿐만 아니라, 스케일링 기능에 대응하는 심벌에 따른다. 지연 라인 하드 판정이 음의 C3를 나타낸다고 가정하면, C2에 대응하는 스케일링 기능(1031)이 스케일링 팩터, 특히 심벌(C3)에 대응하는 채널 파라미터를 나타내는 피드 포워드 스케일링 팩터를 선택하고, 음의 극성 때문에, 대응하는 피드 포워드 신호(1035)를 제공하기 위하여 모든 다른 선택된 스케일링 팩터의 합으로부터 이것을 감산할 것이다.
각각의 스케일링 기능은 지연 라인(1007)으로부터의 대응하는 하드 판정에 따라서 Nf 개의 스케일링 팩터 또는 가중치를 선택하고, 피드 포워드 신호를 제공하기 위하여 이러한 가중치를 함께 부가하는데, 예를 들어, 스케일링 기능(1030)이 피드 포워드 신호(1034)를 제공한다. 도 10이 Nf가 N, 가령, 지연 라인 내의 직렬 접속된 지연 기능의 수와 동일한 일반적인 경우를 도시한 것이다. Nf가 통상적인 경우인 N보다 작은 경우, 각각의 피드 포워드 스케일링 기능은 가장 지연되는, 예를 들어, gN-1,gN-2...gN-Nf인 지연 기능 또는 요소의 입력에서 지연 라인 하드 판정에 연결되는데, 그 이유는 이것들이 시간면에서 관심 심벌에 가장 가깝기 때문이다.
임의의 경우에, 등화기의 다른 실시예는 다수의 신호에 결합되고, 지연 라인(1007)이 하드 판정을 지연시키는 것과 동일한 양(N)만큼 지연된 다수의 신호를 제공하는 지연 라인(1039)을 더 포함하는 출력 섹션(1011)을 포함한다. 이것은 다수의 신호를 대응하는 피드 포워드 신호와 정렬시키도록 하여, 보다 늦게 송신된 심벌로 인한 관심 심벌에 대한 간섭을 보상하도록 다수의 신호 각각에 적절한 조정이행해질 수 있도록 한다. 그러므로, 출력 데이터(1013)는 이와같은 간섭이 보상되는 소프트 데이터이다.
도 10의 등화기의 다양한 실시예에 포함된 하나의 부가적인 양상은 지연 라인에 결합되고, 다수의 지연 라인 하드 판정중 제 2 하드 판정에 대응하는 스케일링 팩터를 각각 포함하는 다수의 피드백 신호를 제공하도록 동작 가능한 피드백 섹션(1015)이다. 피드백 스케일링 팩터는 또한 채널 파라미터의 추정치에 대응하며, 다수의 피드백 신호는 다수의 신호에 대응한다. 입력 섹션(1003)은 다수의 입력 결합기(1017)를 더 포함할 것이며, 여기서, 다수의 입력 결합기(1049-1051) 각각은 다수의 상관기 신호들중 대응하는 신호와 피드백 신호들중 대응하는 신호를 결합하여, 예를 들어, 검출기(1005) 및 지연 라인(1039) 둘 모두에 다수의 신호들중 대응하는 신호를 제공하도록 동작 가능하다.
피드백 섹션(1015)은 다수의 지연 라인 하드 판정들중 제 1 하드 판정에 대응하는 제 1 피드백 스케일링 팩터 및 다수의 지연 라인 하드 판정들중 제 2 하드 판정에 대응하는 제 2 피드백 스케일링 팩터를 선택하도록 각각 동작 가능하며, 제 1 및 제 2 피드백 스케일링 팩터를 결합하여 다수의 피드백 신호들중 대응하는 신호를 제공하도록 각각 동작 가능한 다수의 피드백 기능(1045-1047)을 더 포함하며, 상기 제 1 및 제 2 피드백 스케일링 팩터는 다수의 심벌들중 대응하는 심벌과 관련된다. 피드백 스케일링 팩터가 피드 포워드 스케일링 팩터와 상이하며, 하드 판정에 대응하고 피드백 신호가 전개되고 있는 심벌, 지연 라인 내의 위치를 따른다는 것을 주의하라. 스케일링 기능은 피드 포워드 스케일링 기능에 관한 상기 논의에 따른 관련 스케일링 팩터에 작용한다.
지연 라인(1007) 내의 직렬 접속된 지연 기능 또는 회로의 수인 N이 지연 라인 하드 판정과 이에 따른 피드백 및 피드 포워드 등화 또는 보상용 스케일링 팩터의 수인 Nb 또는 Nf보다 각각 클 것이라는 것을 주의하라. 지연 라인(1007) 내의 직렬 접속된 지연 기능의 수가 지연 라인(1039) 내의 이와같은 지연 또는 지연 기능의 수와 동일할 것이라는 것을 또한 주의하라.
도 11을 참조하여, 등화기의 다른 실시예가 논의되고 서술될 것이다. 도 10과 동일한 소자에는 동일한 참조 번호가 병기되며, 도 10의 실시예와 도 11의 실시예는 피드 포워드 및 피드백 섹션의 실현 또는 구현에서만 차이가 존재한다. 도 11에서, 피드백 섹션은 다수의 지연 라인 하드 판정에 대응하고 다수의 심벌중 대응하는 심벌과 관련되는 피드백 스케일링 팩터의 선형 결합을 선택하도록 각각 동작 가능하며, 피드백 스케일링 팩터의 선형 결합을 다수의 피드백 신호중 대응하는 신호로서 제공하도록 각각 동작 가능한 다수의 피드백 검색 테이블(LUT(1145-1147)을 더 포함한다. 양 극성의 각각의 스케일링 팩터의 본질적으로 모든 가능한 대수적인 결합이 미리 계산되어 각각의 LUT 내에 저장되며, 지연 라인 하드 판정의 결합은 테이블 및 이에 따른 각각의 스케일링 팩터의 대응하는 결합으로의 어드레스 또는 인덱스로서 사용된다. 이 구현예는 트레이닝 공정 동안에 부가적인 계산에 대한 대가로 등화기를 사용하면서, 계산 자원을 절약한다.
마찬가지로, 피드 포워드 섹션(1009)는 다수의 지연 라인 하드 판정에 대응하고 다수의 심벌중 대응하는 심벌과 관련되는 피드 포워드 스케일링 팩터의 선형 결합을 선택하도록 각각 동작 가능하며, 피드 포워드 스케일링 팩터의 선형 결합을 다수의 피드 포워드 신호중 대응하는 신호로서 제공하도록 각각 동작 가능한 다수의 포워드 검색 테이블(LUT(1130-1132))을 더 포함한다. 피드 포워드 스케일링 팩터의 선형 결합은 미리 계산되어 LUT 내에 저장되고 나서, 피드백 섹션의 상기 논의와 유사한 지연 라인 하드 판정에 대응하는 어드레스에 근거하여 액세스된다. 상술된 바와 같이, 도 10 또는 도 11의 등화기는 특히, M-ary 신호 또는 M-ary 이진 직교 키잉 신호와 같은 입력 신호를 처리하는데 적합할 수 있다. 더구나, 도 10 및 도 11의 특정 구조의 논의에서 개시된 등화 방법은 유사한 기능성을 갖는 대안 구조로 구현될 수 있다.
DFFE의 성능은 변경된 나프탈리 채널 모델(modified Nafttali channel model)을 사용하는 몇 개의 시뮬레이팅된 전파 조건하에서 시뮬레이팅된 BPSK 데이터를 사용하여 검사되었다. 상기 모델은 채널 응답 내에서 어떤 수집점을 가정하고, Tb의 간격에서 ISI를 설명한다. 상기 모델은 채널 등가 FIR 필터를 산출하기 위하여 랜덤 가중을 갖는 인과적인 지수적으로 감소하는 인벨로프(envelope) 및 비인과적인 지수적으로 감소하는 인벨로프 둘 모두를 사용하며:
여기서, τb 및 τf는 인과적이고 비인과적인 인벨로프의 시간 상수이며, αk는 평균이 0이고, 유닛 분산 가우시안 랜덤 변수이다. 적당하고, 심하며 매우 심한 ISI에 대한 시간 상수는 τb = [5,10,20] 및 τf = [2,7,10]를 특징으로 할 수 있다. (τb, τf) 쌍(21,10)은 일반적으로 두 개의 벽을 통한 10 m 채널 측정에서 관측되는 것보다 많은 ISI를 나타내는 반면, (5,2) 쌍은 2 m 직선 채널(line-of-sight channel)에 유사한 ISI를 나타낸다.
다음의 테이블은 트레이닝용 8-비트 계수 및 트레이닝 이후의 구현용 6-비트 계수를 사용한 6-비트 소프트 데이터에 대한 200회 반복을 위한 트레이닝 이후의 DFFE 성능의 특징을 나타낸다. 제 1 열은 τb_τf 쌍의 특징을 나타내고; 제 2 열은ISI 데이터에 부가된 AWGN의 정도를 나타내며; 제 3 및 제 4 열은 열 1로부터의 파라미터를 사용하는 별개의 채널 각각에 의한 20 회의 독립적인 시도를 통한 SNR의 평균/표준 편차를 나타낸다. 마지막 두 개의 열은 AGG가 DFFE에 대한 최적의 입력 레벨을 +/-3 dB만큼 빗나갔을때의 결과를 나타낸 것이다. 잡음이 상당하고 ISI가 낮을때에도, 계수 트레이닝이 잡음에 의해 지배되기 때문에, DFFE는 예상되는 만큼 SNR을 약간 저하시킨다는 것을 주의하라.
상술된 장치, 공정과 시스템 및 본 발명의 원리는 복합 채널을 통해 송신되는 신호를 등화하는 기존의 방법에 기인한 문제를 완화시킬 수 있을 뿐만 아니라, 예를 들어, 무선 통신 수신기 또는 장치에서 사용하기 위한 이와같은 등화기와 그 방법을 제공하는 새롭고 유용한 방법론을 제공할 수 있다. 공통 지연 라인으로부터의 소프트 데이터에 대한 하드 판정을 행하고, 이와같은 하드 판정에 근거하여 적절한 피드백 또는 피드 포워드 스케일링 팩터를 선택하며, 이러한 스케일링 팩터를 입력 신호와 결합하여 등화되거나 보상된 출력 신호를 소프트 데이터 형태로, 최소의 지연을 나타내는 직접적인 계산 효율적인 방식으로 제공하는 상술된 원리를 사용하면, 복합 채널 등화기 및 대응하는 수신기를 개선시키는 비용 효율적이고, 효과적이며, 실용적인 방법이 용이해짐으로써, 시스템 성능이 증가되고 사용자 만족도에 기여한다.
상술된 원리, 개념, 및 실시예가 제공되면, 당업자가 통신 장치 또는 프로토콜에 따르는 다른 대안적인 절차 및 구조를 구현할 수 있다는 것과 수신기에 대한 추정 및 주파수 오프셋 계산을 용이하게 하는 부가적인 빠르고 효율적인 절차를 제공한다는 것이 예상된다.
본 명세서는 본 발명의 정신과 범위를 제한하기 보다는 차라리, 본 발명에 따른 다양한 실시예를 형성하고 사용하는 방법을 설명하고자 하는 것이다. 상술된 서술은 소모적이거나 개시된 명확한 형태로 본 발명을 제한하고자 하는 것이 아니다. 상기 교시로 미루어 보아, 변경 또는 변화가 가능하다. 상기 실시예는 본 발명의 원리 및 그 실제적인 적용에 대한 최상의 설명을 제공하고, 당업자가 본 발명을 다양한 실시예로 사용하고 고려된 특정 용도에 적합한 바와 같이 다양하게 변경하여 사용하도록 하기 위하여 선택되고 서술된다. 모든 이와같은 변경과 변화는 본 특허 출원, 및 공정하고 합법적이며 정당하게 권한이 부여되는 범위에 따라 해석될때의 그 등가물이 계류중에 보정될 수 있기 때문에, 첨부된 청구항에 의해 결정된 바와 같이 본 발명의 범위 내에 존재한다.

Claims (35)

  1. 무선 채널의 악영향을 완화시키도록 배열되어 구성된 등화기로서:
    입력 신호에 결합되고, 출력 결합기에 결합된 지연 회로를 포함하며, 임시 신호를 제공하도록 동작 가능한 지연 회로; 및
    상기 지연 라인에 결합되며, 채널 파라미터의 추정치에 대응하는 스케일링 팩터에 따라 스케일링된 하드 판정을 포함하는 피드 포워드 신호를 제공하도록 동작 가능한 피드 포워드 회로를 구비하며,
    상기 출력 결합기는 상기 피드 포워드 신호와 상기 임시 신호를 결합하여 상기 입력 신호와 관련하여 지연되고 상기 입력 신호에 대한 상기 무선 채널의 악영향이 보상된 출력 신호를 제공하도록 동작 가능한, 등화기.
  2. 제 1 항에 있어서, 상기 피드 포워드 회로는 지연 회로에 결합되며 상기 지연 회로로의 입력에서의 신호의 극성에 대응하는 하드 판정을 제공하도록 동작 가능한 회로 및 상기 극성을 상기 스케일링 팩터와 관련시켜서 피드 포워드 신호를 제공하도록 동작 가능한 스케일링 회로를 더 포함하며, 상기 출력 결합기는 출력 신호로서 상기 피드 포워드 신호와 상기 임시 신호의 선형 결합을 제공하는 합산기인 것을 특징으로 하는 등화기.
  3. 제 1 항에 있어서, 상기 지연 라인에 결합되고 상기 채널 파라미터의 추정치에 대응하는 다른 스케일링 팩터에 따라 스케일링되는 피드백 신호를 제공하도록 동작 가능한 피드백 회로를 더 구비하며, 상기 지연 라인은 상기 피드백 신호와 상기 입력 신호를 결합하여 상기 지연 회로로의 입력에서 신호를 제공하도록 동작 가능한 입력 결합기를 더 포함하는 것을 특징으로 하는 등화기.
  4. 제 3 항에 있어서, 상기 피드백 회로는 상기 지연 라인에 결합되고 상기 지연 회로의 출력에서의 신호의 극성에 대응하는 다른 하드 판정을 제공하도록 동작 가능한 회로 및 상기 극성을 다른 스케일링 팩터와 관련시켜서 피드백 신호를 제공하도록 동작 가능한 다른 스케일링 회로를 더 포함하는 것을 특징으로 하는 등화기.
  5. 제 3 항에 있어서, 상기 지연 라인은 직렬 결합된 지연 회로를 더 포함하며,
    상기 피드 포워드 회로는 상기 직렬 결합된 지연 회로들중 임의의 회로의 입력에 각각 결합된 Nf 개의 피드 포워드 회로를 더 포함하는데, 상기 Nf 개의 피드 포워드 회로는 Nf 개의 피드 포워드 신호를 제공하도록 동작 가능하며,
    상기 출력 결합기는 Nf 개의 피드 포워드 신호와 상기 임시 신호를 결합하여 출력 신호를 제공하도록 더 동작 가능하며,
    상기 피드백 회로는 상기 직렬 결합된 지연 회로들중 임의의 회로의 출력에 각각 결합된 Nb 개의 피드백 회로를 더 포함하는데, 상기 Nb 개의 피드백 회로는 Nb 개의 피드백 신호를 제공하도록 동작 가능하며,
    상기 입력 결합기는 상기 Nb 개의 피드백 신호와 상기 입력 신호를 결합하여 상기 직렬 결합된 지연 회로의 제 1 입력에서 신호를 제공하도록 동작 가능한 것을 특징으로 하는 등화기.
  6. 제 5 항에 있어서, 상기 Nf 개의 피드 포워드 회로 각각은 상기 지연 라인에 결합되고 입력에서의 신호의 극성에 따라서 대응하는 하드 판정을 제공하도록 동작 가능한 대응하는 회로 및 상기 극성을 스케일링 팩터와 관련시켜서 Nf 개의 피드 포워드 신호들중 대응하는 신호를 제공하도록 동작 가능한 대응하는 스케일링 회로를 더 포함하며, 상기 출력 결합기는 출력 신호로서 상기 Nf 개의 피드 포워드 신호와 상기 임시 신호의 선형 결합을 제공하는 합산기인 것을 특징으로 하는 등화기.
  7. 제 5 항에 있어서, Nb 개의 피드백 회로 각각은 상기 지연 라인에 결합되고 출력에서의 신호의 극성에 대응하는 다른 하드 판정을 제공하도록 동작 가능한 회로 및 상기 극성을 다른 스케일링 팩터와 관련시켜서 Nb 개의 피드백 신호들중 대응하는 신호를 제공하도록 동작 가능한 다른 스케일링 회로를 더 포함하며, 상기 입력 결합기는 상기 직렬 결합된 지연 회로의 제 1 입력에서 신호를 제공하기 위하여 Nb 개의 피드백 신호와 입력 신호의 선형 결합을 제공하는 다른 합산기인 것을 특징으로 하는 등화기.
  8. 제 5 항에 있어서, 상기 직렬 결합된 지연 회로는 다수의 직렬 결합된 지연 회로를 포함하는데, 여기서, 상기 수는 Nb 및 Nf중 보다 큰 것과 동일하거나 이보다 큰 것을 특징으로 하는 등화기.
  9. 제 5 항에 있어서, Nb는 Nf와 동일하거나 이보다 큰 것을 특징으로 하는 등화기.
  10. 제 3 항에 있어서, 상기 지연 회로는 직렬 결합된 지연 회로를 더 포함하며,
    상기 피드 포워드 회로는 피드 포워드 하드 판정의 결합에 따라 어드레스되는 피드 포워드 검색 테이블을 포함하는데, 각각의 피드 포워드 하드 판정은 상기 직렬 결합된 지연 회로들중 상이한 회로에서의 입력 신호의 극성에 대응하고, 상기 피드 포워드 검색 테이블은 피드 포워드 하드 판정들중 각각의 특정한 하나의 결합에 대한 피드 포워드 신호로서 피드 포워드 스케일링 팩터의 특정한 선형 결합을 제공하도록 동작 가능하며, 상기 피드 포워드 스케일링 팩터는 상기 채널 파라미터의 추정치에 대응하는 것을 특징으로 하는 등화기.
  11. 제 10 항에 있어서, 상기 피드백 회로는 피드백 하드 판정의 결합에 따라 어드레스되는 피드백 검색 테이블을 더 포함하는데, 각각의 피드백 하드 판정은 상기 직렬 결합된 지연 회로들중 다른 상이한 회로에서의 출력 신호의 극성에 대응하고, 상기 피드백 검색 테이블은 피드백 하드 판정들중 각각의 특정한 하나의 결합에 대한 피드백 신호로서 피드백 스케일링 팩터의 특정한 선형 결합을 제공하도록 동작 가능하며, 상기 피드백 스케일링 팩터는 상기 채널 파라미터의 추정치에 대응하는 것을 특징으로 하는 등화기.
  12. 제 1 항에 있어서, 상기 입력 신호는 바이폴라 위상 시프트 변조된 신호에 대응하는 것을 특징으로 하는 등화기.
  13. 제 1 항에 있어서, 무선 수신기에서 사용하기 위하여 배열되어 구성되는 것을 특징으로 하는 등화기.
  14. 제 1 항에 있어서, 집적 회로에서 구현되는 것을 특징으로 하는 등화기.
  15. 무선 채널에 기인한 수신된 신호에 대한 악영향을 완화시키기 위한 무선 수신기에서의 등화 방법으로서:
    임시 신호를 제공하기 위하여 지연 기능으로 입력 신호에 대응하는 신호를 지연시키는 단계;
    상기 신호에 대응하고, 채널 파라미터의 추정치에 대응하는 피드 포워드 스케일링 팩터에 따라서 스케일링된 하드 판정을 포함하는 피드 포워드 신호를 제공하는 단계; 및
    상기 입력 신호와 관련하여 지연되고 상기 입력 신호에 대한 상기 무선 채널의 악영향이 보상되는 출력 신호를 제공하기 위하여 상기 피드 포워드 신호와 상기 임시 신호를 결합하는 단계를 포함하는, 무선 수신기에서의 등화 방법.
  16. 제 15 항에 있어서, 상기 피드 포워드 신호 제공 단계는 상기 지연 기능으로의 입력에서의 신호의 극성에 대응하는 하드 판정을 제공하는 단계 및 피드 포워드 신호를 제공하기 위하여 상기 극성을 상기 피드 포워드 스케일링 팩터와 관련시키는 단계를 더 포함하며, 상기 결합 단계는 출력 신호를 제공하기 위하여 상기 임시 신호로부터 상기 피드 포워드 신호를 감산하는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  17. 제 15 항에 있어서, 상기 피드백 신호 제공 단계는 상기 채널 파라미터의 추정치에 대응하는 피드백 스케일링 팩터에 따라 스케일링되는 피드백 신호를 제공하는 단계 및 상기 지연 기능으로의 입력 신호에 대응하는 신호를 제공하기 위하여 상기 피드백 신호와 상기 입력 신호를 결합하는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  18. 제 17 항에 있어서, 상기 피드백 신호 제공 단계는 상기 지연 기능의 출력에서의 신호의 극성에 대응하는 다른 하드 판정을 제공하는 단계 및 피드백 신호를 제공하기 위하여 상기 극성을 상기 피드백 스케일링 팩터와 관련시키는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  19. 제 17 항에 있어서, 상기 입력 신호에 대응하는 신호를 지연시키는 단계는 직렬 결합된 지연 기능으로 상기 신호를 지연시키는 단계를 더 포함하며,
    상기 피드 포워드 신호 제공 단계는 대응하는 하드 판정 및 대응하는 피드 포워드 스케일링 팩터에 각각 따르는 Nf 개의 피드 포워드 신호를 제공하는 단계를 더 포함하는데, 상기 대응하는 하드 판정은 상기 직렬 결합된 지연 기능들중 임의의 기능의 입력에서의 신호의 극성을 반영하고, 상기 대응하는 피드 포워드 스케일링 팩터는 상기 극성에 관련되며,
    상기 피드 포워드 신호 결합 단계는 출력 신호를 제공하기 위하여 상기 Nf 개의 피드 포워드 신호와 상기 임시 신호를 결합하는 단계를 더 포함하며,
    상기 피드백 신호 제공 단계는 대응하는 다른 하드 판정 및 대응하는 피드백 스케일링 팩터에 각각 따르는 Nb 개의 피드백 신호를 제공하는 단계를 더 포함하는데, 상기 대응하는 다른 하드 판정은 상기 직렬 결합된 지연 기능들중 임의의 기능의 출력에서의 신호의 극성을 반영하고, 상기 대응하는 피드백 스케일링 팩터는 상기 극성과 관련되며,
    상기 피드백 신호 결합 단계는 상기 직렬 결합된 지연 기능의 제 1 입력에서 신호를 제공하기 위하여 상기 Nb 개의 피드백 신호와 상기 입력 신호를 결합하는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  20. 제 19 항에 있어서, 상기 직렬 결합된 지연 기능은 다수의 직렬 결합된 지연 기능을 포함하며, 여기서, 상기 수는 Nb 및 Nf중 보다 큰 것과 동일하거나 이보다 큰 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  21. 제 19 항에 있어서, Nb는 Nf와 동일하거나 이보다 큰 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  22. 제 16 항에 있어서, 상기 피드 포워드 신호 제공 단계는:
    상기 채널 파라미터의 추정치에 대응하는 피드 포워드 스케일링 팩터의 다수의 특정한 선형 결합을 제공하는 단계; 및
    직렬 결합된 지연 기능들중 상이한 기능에서의 입력 신호의 극성에 각각 대응하는 피드 포워드 하드 판정의 결합에 근거하여 피드 포워드 신호로서 피드 포워드 스케일링 팩터의 다수의 특정한 선형 결합들중 하나를 선택하는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  23. 제 17 항에 있어서, 상기 피드백 신호 제공 단계는:
    상기 채널 파라미터의 추정치에 대응하는 피드백 스케일링 팩터의 다수의 특정한 선형 결합을 제공하는 단계; 및
    직렬 결합된 지연 회로들중 상이한 회로에서의 출력 신호의 극성에 각각 대응하는 피드백 하드 판정의 결합에 근거하여 피드백 신호로서 피드백 스케일링 팩터의 다수의 특정한 선형 결합들중 하나를 선택하는 단계를 더 포함하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  24. 제 15 항에 있어서, 상기 입력 신호는 바이폴라 위상 시프트 변조된 신호에 대응하는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  25. 제 15 항에 있어서, 집적 회로에서 실행되는 것을 특징으로 하는 무선 수신기에서의 등화 방법.
  26. M-ary 신호에 대한 무선 채널의 악영향을 완화시키도록 배열되어 구성된 등화기로서:
    M-ary 신호에 대응하는 입력 신호에 결합되며 다수의 심벌에 대응하는 다수의 신호를 제공하도록 동작 가능한 입력 섹션;
    다수의 심벌들중 하나를 나타내는 하드 판정을 제공하기 위하여 다수의 신호에 결합된 검출기;
    상기 하드 판정에 결합된 지연 회로를 포함하고 다수의 지연 라인 하드 판정을 제공하도록 동작 가능한 지연 라인;
    상기 지연 라인에 결합되며, 지연 라인 하드 판정들중 제 1 하드 판정에 대응하는 피드 포워드 스케일링 팩터를 각각 포함하는 다수의 피드 포워드 신호를 제공하도록 동작 가능한 피드 포워드 섹션으로서, 상기 피드 포워드 스케일링 팩터는 채널 파라미터의 추정치에 대응하며, 상기 다수의 피드 포워드 신호는 다수의 신호에 대응하는, 상기 피드 포워드 섹션; 및
    상기 입력 신호와 관련하여 지연되고 상기 입력 신호에 대한 무선 채널의 악영향이 보상된 출력 신호를 제공하기 위하여 다수의 신호들중 대응하는 신호와 다수의 피드 포워드 신호들중 대응하는 신호를 결합하도록 각각 동작 가능한 다수의 결합기를 갖는 출력 섹션을 구비하는, 등화기.
  27. 제 26 항에 있어서, 상기 입력 섹션은 상기 입력 신호를 다수의 심벌들중 하나와 상관시켜서 다수의 신호들중 하나에 대응하는 다수의 상관기 신호들중 하나를 제공하도록 각각 동작 가능한 다수의 상관기를 포함하는 것을 특징으로 하는 등화기.
  28. 제 26 항에 있어서, 상기 지연 라인은 연속적인 지연 라인 하드 판정을 제공하기 위하여 하드 판정을 각각 연속적으로 지연시키는 직렬 결합된 지연 회로를 더 포함하는 것을 특징으로 하는 등화기.
  29. 제 26 항에 있어서, 상기 피드 포워드 섹션은 제 1 지연 라인 하드 판정에 대응하는 제 1 피드 포워드 스케일링 팩터 및 제 2 지연 라인 하드 판정에 대응하는 제 2 피드 포워드 스케일링 팩터를 선택하도록 각각 동작 가능하며, 상기 제 1 및 제 2 피드 포워드 스케일링 팩터를 결합하여 다수의 피드 포워드 신호들중 대응하는 신호를 제공하도록 각각 동작 가능한 다수의 피드 스케일링 기능을 더 포함하며, 상기 제 1 및 제 2 피드 포워드 스케일링 팩터는 다수의 심벌들중 대응하는 심벌과 관련되는 것을 특징으로 하는 등화기.
  30. 제 26 항에 있어서, 상기 출력 섹션은 다수의 신호에 결합되며 지연 라인이 하드 판정을 지연시킨 것과 동일한 양만큼 지연된 다수의 신호를 제공하는 지연 라인을 더 포함하는 것을 특징으로 하는 등화기.
  31. 제 26 항에 있어서, 지연 라인에 결합되고 다수의 지연 라인 하드 판정들중 제 2 하드 판정에 대응하는 피드백 스케일링 팩터를 각각 포함하는 다수의 피드백 신호를 제공하도록 동작 가능한 피드백 섹션을 더 구비하며, 상기 피드백 스케일링 팩터는 채널 파라미터의 추정치에 대응하고, 상기 다수의 피드백 신호는 다수의 신호에 대응하며,
    상기 입력 섹션은 다수의 상관기 신호들중 대응하는 신호와 피드백 신호들중 대응하는 신호를 결합하여 다수의 신호들중 대응하는 신호를 제공하도록 각각 동작 가능한 다수의 입력 결합기를 더 포함하는 것을 특징으로 하는 등화기.
  32. 제 31 항에 있어서, 상기 피드백 섹션은 다수의 지연 라인 하드 판정들중 제 1 하드 판정에 대응하는 제 1 피드백 스케일링 팩터 및 다수의 지연 라인 하드 판정들중 제 2 하드 판정에 대응하는 제 2 스케일링 팩터를 선택하도록 각각 동작 가능하고, 상기 제 1 및 제 2 피드백 스케일링 팩터를 결합하여 다수의 피드백 신호들중 대응하는 신호를 제공하도록 각각 동작 가능한 다수의 피드백 기능을 더 포함하며, 상기 제 1 및 제 2 피드백 스케일링 팩터는 다수의 심벌들중 대응하는 심벌과 관련되는 것을 특징으로 하는 등화기.
  33. 제 31 항에 있어서, 상기 피드백 섹션은 다수의 지연 라인 하드 판정에 대응하는 피드백 스케일링 팩터의 선형 결합을 선택하도록 각각 동작 가능하며, 다수의 피드백 신호들중 대응하는 신호로서 피드백 스케일링 팩터의 선형 결합을 제공하도록 각각 동작 가능한 다수의 피드백 검색 테이블을 더 포함하며, 상기 피드백 스케일링 팩터의 선형 결합은 다수의 심벌들중 대응하는 심벌과 관련되는 것을 특징으로 하는 등화기.
  34. 제 26 항에 있어서, 상기 피드 포워드 섹션은 다수의 지연 라인 하드 판정에 대응하는 피드 포워드 스케일링 팩터의 선형 결합을 선택하도록 각각 동작 가능하며, 다수의 피드 포워드 신호들중 대응하는 신호로서 피드 포워드 스케일링 팩터의 선형 결합을 제공하도록 각각 동작 가능한 다수의 피드 포워드 검색 테이블을 더 포함하며, 상기 패드 포워드 스케일링 팩터의 선형 결합은 다수의 심벌들중 대응하는 심벌과 관련되는 것을 특징으로 하는 등화기.
  35. 제 26 항에 있어서, 상기 입력 신호는 M-ary 신호 및 M-ary 이진 직교 키잉 신호중 하나에 대응하는 것을 특징으로 하는 등화기.
KR1020057010270A 2002-12-09 2003-12-09 판정 피드 포워드 등화기 시스템 및 방법 KR20050084186A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US43170802P 2002-12-09 2002-12-09
US60/431,708 2002-12-09
US43361802P 2002-12-16 2002-12-16
US60/433,618 2002-12-16

Publications (1)

Publication Number Publication Date
KR20050084186A true KR20050084186A (ko) 2005-08-26

Family

ID=32511595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010270A KR20050084186A (ko) 2002-12-09 2003-12-09 판정 피드 포워드 등화기 시스템 및 방법

Country Status (7)

Country Link
US (1) US7450634B2 (ko)
EP (1) EP1647093A1 (ko)
JP (1) JP4503442B2 (ko)
KR (1) KR20050084186A (ko)
AU (1) AU2003297789A1 (ko)
CA (1) CA2505435A1 (ko)
WO (1) WO2004054101A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317756B2 (en) * 2001-12-06 2008-01-08 Pulse-Link, Inc. Ultra-wideband communication apparatus and methods
JP3751600B2 (ja) * 2003-03-27 2006-03-01 株式会社東芝 受信装置及び受信方法
JP2006197349A (ja) * 2005-01-14 2006-07-27 National Institute Of Information & Communication Technology 超広帯域無線システム用受信機
JP2006197350A (ja) * 2005-01-14 2006-07-27 National Institute Of Information & Communication Technology 超広帯域無線信号受信機
GB2422989A (en) * 2005-02-03 2006-08-09 Agilent Technologies Inc Correlating a received data signal with a time delayed version of the signal to obtain a measurement of inter-symbol interference
EP1876786A1 (en) * 2006-07-03 2008-01-09 Koninklijke Philips Electronics N.V. Blind amplitude estimation for received symbols
US7436336B2 (en) * 2006-12-19 2008-10-14 Broadcom Corporation Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
WO2008095996A1 (en) * 2007-02-09 2008-08-14 Texas Instruments Limited Digital filter
US8031789B2 (en) 2007-04-06 2011-10-04 Olympus Corporation Methods and systems for diversity combining of synchronization statistics in OFDM systems
US8036260B2 (en) * 2007-08-30 2011-10-11 Freescale Semiconductor, Inc. System and method for equalizing an incoming signal
CN102318304A (zh) * 2008-01-22 2012-01-11 Nxp股份有限公司 Ofdm接收机的后dtf/fft时间跟踪方法
JP5110529B2 (ja) * 2008-06-27 2012-12-26 日本電気株式会社 物標探査装置、物標探査プログラム及び物標探査方法
JP5317177B2 (ja) * 2008-11-07 2013-10-16 日本電気株式会社 目標物探知装置及び目標物探知制御プログラム、目標物探知方法
JP5317176B2 (ja) * 2008-11-07 2013-10-16 日本電気株式会社 物体探査装置及び物体探査プログラム、物体探査方法
KR101556636B1 (ko) * 2008-12-16 2015-10-01 삼성전자주식회사 데이터 채널을 이용한 채널 추정 방법 및 장치
US8442106B2 (en) * 2009-12-14 2013-05-14 Lsi Corporation Floating-tap decision feedback equalizer for communication channels with severe reflection
JP5639667B2 (ja) * 2011-01-26 2014-12-10 ルネサスエレクトロニクス株式会社 判定帰還型等化器
CN103258106B (zh) * 2012-02-20 2017-04-05 赛恩倍吉科技顾问（深圳）有限公司 数据处理设备稳定性分析***及方法
US9584345B1 (en) 2015-12-09 2017-02-28 International Business Machines Corporation High data rate multilevel clock recovery system
WO2018026590A1 (en) * 2016-08-01 2018-02-08 Anil Mehta 64 gigabit fibre channel speed negotiation and transmitter training
US10050813B2 (en) 2016-10-25 2018-08-14 Samsung Electronics Co., Ltd Low complexity sequence estimator for general packet radio service (GPRS) system
KR102452622B1 (ko) * 2018-06-11 2022-10-07 삼성전자주식회사 등화기 및 이를 포함하는 송신기
DE102020100751A1 (de) 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen
DE102020100926A1 (de) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Serdes-empfänger mit optimierter cdr-impulsformung
EP4140046A4 (en) * 2020-06-03 2023-06-14 Huawei Technologies Co., Ltd. EQUALIZATION METHOD AND APPARATUS
CN117336128A (zh) * 2023-10-12 2024-01-02 青岛柯锐思德电子科技有限公司 一种bpm-bpsk接收机位置解调软判决方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649505A (en) 1984-07-02 1987-03-10 General Electric Company Two-input crosstalk-resistant adaptive noise canceller
JPH07107985B2 (ja) * 1986-01-24 1995-11-15 株式会社日立製作所 波形補償方法
JPH07107986B2 (ja) * 1986-02-14 1995-11-15 株式会社日立製作所 波形補償方法
JPS62200828A (ja) * 1986-02-28 1987-09-04 Hitachi Ltd 波形補償装置
JPH0677767A (ja) * 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
US5414733A (en) * 1993-12-20 1995-05-09 Adtran Decision feedback equalizer employing fixed ratio postcursor taps for minimizing noise and intersymbol interference in signals conveyed over high speed data service loop
US5706057A (en) * 1994-03-21 1998-01-06 Rca Thomson Licensing Corporation Phase detector in a carrier recovery network for a vestigial sideband signal
US5835532A (en) * 1994-03-21 1998-11-10 Rca Thomson Licensing Corporation Blind equalizer for a vestigial sideband signal
US5850162A (en) * 1997-02-20 1998-12-15 Harris Corporation Linearization of an amplifier employing modified feedforward correction
US6012161A (en) * 1997-11-26 2000-01-04 At&T Corp. System and method for joint coding and decision feedback equalization
JP3387405B2 (ja) * 1998-01-07 2003-03-17 日本電気株式会社 判定帰還型等化器及びその等化制御方法並びにその制御プログラムを記録した記録媒体
US6144255A (en) * 1998-10-19 2000-11-07 Powerwave Technologies, Inc. Feedforward amplification system having mask detection compensation
US6147555A (en) 1998-10-19 2000-11-14 Powerwave Technologies, Inc. Amplification system having mask detection
US6118339A (en) * 1998-10-19 2000-09-12 Powerwave Technologies, Inc. Amplification system using baseband mixer
US6140874A (en) * 1998-10-19 2000-10-31 Powerwave Technologies, Inc. Amplification system having mask detection and bias compensation
JP3371956B2 (ja) * 1999-11-09 2003-01-27 日本電気株式会社 干渉キャンセラ装置
US20030115061A1 (en) * 2001-09-11 2003-06-19 Broadcom Corporation MPSK equalizer
US7130366B2 (en) * 2002-04-05 2006-10-31 Scintera Networks, Inc. Compensation circuit and method for reducing intersymbol interference products caused by signal transmission via dispersive media

Also Published As

Publication number Publication date
JP4503442B2 (ja) 2010-07-14
WO2004054101A1 (en) 2004-06-24
CA2505435A1 (en) 2004-06-24
EP1647093A1 (en) 2006-04-19
US7450634B2 (en) 2008-11-11
AU2003297789A1 (en) 2004-06-30
US20060164270A1 (en) 2006-07-27
JP2006509443A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
KR20050084186A (ko) 판정 피드 포워드 등화기 시스템 및 방법
EP1118183B1 (en) Timing recovery for a high speed digital data communication system based on adaptive equalizer impulse response characteristics
CA2219393C (en) Tap selectable decision feedback equalizer
JP2715662B2 (ja) 時分割信号のダイバーシチ受信のための方法および装置
EP1289182A2 (en) Signal detection by a receiver in a multiple antenna time-dispersive system
US7023912B2 (en) Hybrid adaptive equalizer for optical communications systems
JP2008532354A (ja) 向上されたブロック等化を提供する無線通信装置及び関連する方法
JP2008530906A (ja) 過去、現在及び／又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
JP5834984B2 (ja) 適応位相等化のためのシステム及び方法
EP1128566A2 (en) Biased-corrected rake receiver for direct sequence spread spectrum waveform
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
US7356105B1 (en) Method and system for providing maximum likelihood detection with decision feedback interference cancellation
JP2003218826A (ja) 直交周波数分割多重信号の受信方式及び受信機
JP5834983B2 (ja) 線形等化器において送信データ信号の位相歪みを補償する方法及び線形等化器
KR100202944B1 (ko) 에러 궤환을 이용한 결정 궤환 등화기
EP1166512A1 (en) Adaptive filter equalisation techniques
KR100273446B1 (ko) 수신기의 판정궤환 등화기
KR100698150B1 (ko) 디지털 방송 수신기의 채널 등화 장치 및 그 방법
JP2595282B2 (ja) 判定帰還形等化器
EP1229697A2 (en) Weight-coefficients generation technique for DDFSE equaliser
GB2372653A (en) Adaptive filters
Soni et al. Kalman Filter Based Channel Equalizer: A Literature Review
WO2001089110A2 (en) Receiver with a channel estimator, a matched filter, and a decision feedback equaliser
KR20040022788A (ko) 통신시스템의 등화 장치
Heiskala how to live with it

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid