KR20050077168A - 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법 - Google Patents

센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법 Download PDF

Info

Publication number
KR20050077168A
KR20050077168A KR1020040005109A KR20040005109A KR20050077168A KR 20050077168 A KR20050077168 A KR 20050077168A KR 1020040005109 A KR1020040005109 A KR 1020040005109A KR 20040005109 A KR20040005109 A KR 20040005109A KR 20050077168 A KR20050077168 A KR 20050077168A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
substrate
bonding wire
stack package
Prior art date
Application number
KR1020040005109A
Other languages
English (en)
Inventor
문태호
김희석
오선주
정용진
김상영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040005109A priority Critical patent/KR20050077168A/ko
Publication of KR20050077168A publication Critical patent/KR20050077168A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 복수의 반도체 칩이 수직으로 적층되어 하나의 단위 반도체 칩 패키지로 구현되는 칩 스택 패키지와 그 제조 방법에 관한 것으로서, 종래 재배선 처리 과정이 요구되었던 칩 스택 패키지와 달리 제 1반도체 칩 상부 가장자리에서 본딩와이어의 일정 부분을 덮으며 소정 높이를 갖는 테두리 댐을 형성하고, 스크린 프린팅으로 테두리 댐의 내측의 본딩와이어 부분을 포함하여 상기 제 1반도체 칩 상부를 덮는 접착층을 형성하며, 접착층 상에 제 2반도체 칩이 부착되도록 함으로써, 재배선 처리 과정 없이 센터패드형의 반도체 칩을 적층하여 칩 스택 패키지를 구현할 수 있다. 테두리 댐과 접착층에 의해 본딩와이어가 보호되어 칩 스택 과정에서 와이어 손상이 방지될 수 있다. 그리고, 재배선 처리가 필요 없기 때문에 칩 스택 패키지의 제조 공정이 간단해지고 제조 비용이 감소될 수 있다.

Description

센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조 방법{Chip stack package having center pad type semiconductor chip and manufacturing method thereof}
본 발명은 반도체 디바이스(semiconductor device)에 관한 것으로서, 더욱 상세하게는 복수의 반도체 칩이 수직으로 적층되어 하나의 단위 반도체 칩 패키지로 구현되는 칩 스택 패키지(chip stack package)와 그 제조 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화되고 있으며 전자기기의 핵심부품인 반도체 칩 패키지 또한 소형화 및 경량화되고 있다. 이와 같은 추세에 따라 개발된 패키지 형태로서 복수의 반도체 칩을 수직으로 적층하여 하나의 단위 반도체 칩 패키지로 구현된 칩 스택 패키지가 알려져 있다. 이와 같은 칩 스택 패키지는 하나의 반도체 칩을 내재하는 단위 반도체 칩 패키지 복수 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다. 이와 같은 칩 스택 패키지의 일 예를 소개하기로 한다.
도 1은 종래기술에 따른 칩 스택 패키지의 일 예를 나타낸 단면도이고, 도 2는 도 1의 반도체 칩의 구조를 나타낸 부분 단면도이다.
도 1과 도 2를 참조하면, 종래 기술에 따른 칩 스택 패키지(300)는 재배선 처리 과정을 완료한 동종의 센터패드형의 반도체 칩들(311,321)을 포함하여 구성된다. 각각의 반도체 칩(311,321)은 도 2에 도시된 바와 같이 칩 패드(312)가 활성면의 중앙에 배치되어 있는 센터패드형 구조를 이루며, 재배선 처리 과정에 의해 패시베이션층(313) 상에 층간 절연막(314)이 형성되고 그 위에 재배선 메탈 라인(315)이 형성되며 칩 가장자리에서 그 일부가 보호층(317)으로부터 개방되어 재배치 패드(316)를 형성하고 있다.
이 칩 스택 패키지(300)는 제 1반도체 칩(311)이 액상의 접착제(341)로 서브스트레이트(substrate; 331) 위에 부착되고 제 2반도체 칩(321)이 제 1반도체 칩(311) 위에 비전도성 접착 테이프(343)로 부착되어 수직으로 적층된 구조를 이룬다. 여기서, 접착 테이프(343)는 제 1반도체 칩(311)의 재배치 패드(316) 안쪽에 위치하는 크기를 가지며, 제 1반도체 칩(311)의 재배치 패드(316)와 서브스트레이트(331)의 접합패드(333)를 연결하는 본딩와이어(351)의 와이어루프(wire loop) 높이 확보를 위하여 일정 두께를 갖는다.
반도체 칩들(311,321)은 모두 활성면이 상방을 향하고, 반도체 칩들(311,321)의 재배치 패드(316,326)와 그에 대응되는 서브스트레이트(331)의 접합 패드(333)가 본딩와이어(351,352)로 연결되어 전기적인 상호 연결을 이루고 있다. 그리고, 반도체 칩들(311,321)과 본딩와이어(351,352) 및 그 접합 부분들은 서브스트레이트(331)의 상부를 덮는 봉지부(353)에 의해 봉지되어 외부환경으로부터 물리적 및 화학적으로 보호된다. 서브스트레이트(331)의 밑면에는 외부와의 전기적인 연결을 위한 외부접속단자로서 솔더 볼(355)이 부착되어 있다.
이와 같은 종래 기술에 따른 칩 스택 패키지는, 칩 스택 과정에 앞서 먼저 반도체 칩 특히 서브스트레이트 상에 실장될 반도체 칩(311)에 대한 재배선 단계가 선행되어 칩 중앙에 위치한 칩 패드(312)와 접속되어 칩 가장자리에 재배치 패드(316)가 형성된다. 재배선 처리가 완료된 반도체 칩(311)이 서브스트레이트(331) 상에 접착제(341)로 부착되고, 본딩와이어(351)로 제 1반도체 칩(311)의 재배치 패드(316)와 그에 대응되는 서브스트레이트(331)의 접합패드(333)를 본딩와이어(351)로 연결하는 1차 와이어본딩이 이루어진다. 다음으로 접착 테이프(343)가 제 1반도체 칩(311) 상에 부착되고 제 2반도체 칩(321)이 부착되며, 2차 와이어본딩을 진행하여 제 2반도체 칩(321)의 재배치 패드(326)와 서브스트레이트(331)의 접합패드(333)가 본딩와이어(352)로 연결된다. 다음으로, 반도체 칩들(311,321)과 본딩와이어(351,353) 및 그 접합부분들이 봉지되도록 서브스트레이트(331) 상부에 대한 봉지 공정이 진행되고, 서브스트레이트(331)의 밑면에 솔더 볼과 같은 외부접속단자(355)가 부착된다.
이와 같은 종래 기술에 따른 칩 스택 패키지는 재배선 처리 과정을 통하여 칩 중앙에 위치한 칩 패드의 역할을 칩 가장자리에 재배선 패드가 할 수 있도록 함으로써 센터패드형의 반도체 칩에 대한 적층이 가능하도록 하고 있다. 이에 따라 칩 크기나 웨이퍼에서 얻을 수 있는 칩의 양적 측면에서 에지패드형 반도체 칩보다 유리한 센터패드형 반도체 칩을 사용하여 칩 스택 패키지의 구현이 가능하다.
그런데, 전술한 바와 같은 센터패드형 반도체 칩들을 이용하는 종래의 칩 스택 패키지는 각각의 센터패드형 반도체 칩에 대하여 추가로 재배선 처리 과정, 즉 재배선 메탈 라인을 다시 반도체 칩 상부에 형성하여야 하고 그에 따른 층간 절연막 및 비아를 형성하기 위한 추가 공정이 필요하고, 그에 따른 추가 비용이 발생되는 문제점을 가지고 있다. 보통 재배선 처리 과정을 거치게 되는 반도체 칩은 일반적인 센터패드형 반도체 칩의 제조 비용에 비하여 30%정도 제조 비용이 상승된다.
또한 알루미늄 재질의 재배선 메탈 라인의 두께와 층간 절연막의 접착력에 따라 조립 과정에서 패드 오픈(pad open) 불량 및 장력 스트레스(tensile stress)에 의한 크랙(crack) 발생의 문제점도 가지고 있다.
따라서 본 발명의 목적은 상기한 바와 같은 문제점들이 발생되지 않도록 재배선 처리 과정의 추가 없이 센터패드형 반도체 칩을 이용하여 구현되는 칩 스택 패키지와 그 제조 방법을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 칩 스택 패키지는, 서브스트레이트와, 복수의 칩 패드들이 활성면의 중앙에 형성되어 있고 그 활성면이 상향되도록 서브스트레이트 상에 실장되어 있는 센터패드형 제 1반도체 칩과, 그 제 1반도체 칩과 서브스트레이트를 전기적으로 연결하는 제 1본딩와이어와, 그 제 1본딩와이어의 일정부분을 덮으며 제 1반도체 칩의 활성면 가장자리에 형성된 테두리 댐과, 그 테두리 댐의 상부 및 내측에서 제 1반도체 칩 상부에 형성된 접착층과, 그 접착층 상에 부착된 복수의 칩 패드들을 갖는 제 2반도체 칩과, 그 제 2반도체 칩과 서브스트레이트를 전기적으로 연결하는 제 2본딩와이어와, 제 1,2반도체 칩과 제1,2본딩와이어 및 그 접합 부분을 봉지하는 봉지부, 및 서브스트레이트의 칩 실장면 반대면에 형성된 외부접속단자를 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 칩 스택 패키지 제조 방법은, ⒜서브스트레이트 상에 센터패드형 제 1반도체 칩을 부착하는 단계와, ⒝제 1반도체 칩과 서브스트레이트를 본딩와이어로 연결하는 1차 와이어본딩 단계와, ⒞제 1반도체 칩 상부 가장자리에서 본딩와이어의 일정 부분을 덮으며 소정 높이를 갖는 테두리 댐을 형성하는 단계와, ⒟스크린 프린팅으로 상기 테두리 댐의 내측의 본딩와이어 부분을 포함하여 상기 제 1반도체 칩 상부를 덮는 접착층을 형성하는 단계와, ⒠상기 접착층 상에 제 2반도체 칩을 부착하는 단계와, ⒡제 2반도체 칩과 서브스트레이트를 본딩와이어로 연결하는 2차 와이어본딩 단계와, ⒢제 1,2반도체 칩들과 본딩와이어 및 그 접합부분을 외부와 차단하는 봉지 단계, 및 ⒣상기 서브스트레이트의 칩 실장면 반대면에 외부접속단자를 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는 상기 제 2반도체 칩은 상기 제 1반도체 칩과 동종(同種)인 반도체 칩이며, 상기 테두리 댐은 열경화성 에폭시 수지인 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 칩 스택 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 칩 스택 패키지 제조 과정에서 테두리 댐 형성 단계를 나타낸 공정도이고, 도 4는 본 발명에 따른 칩 스택 패키지 제조 과정에서 스크린 프린팅 단계를 나타낸 공정도이며, 도 5는 발명에 따른 칩 스택 패키지 제조 방법에 의해 제조되는 칩 스택 패키지를 나타낸 단면도이다.
도 3내지 도 5를 참조하면, 본 발명에 따른 칩 스택 패키지 제조 방법은 먼저 서브스트레이트(31) 상에 센터패드형 제 1반도체 칩(11)을 부착하는 단계가 진행된다. 서브스트레이트(31)는 테이프 배선 기판이나 인쇄회로기판 등이 될 수 있으며, 서브스트레이트(31)의 상면에는 접합패드(33)가 마련되어 있어야 한다. 이 서브스트레이트(31)에 칩 패드(12)가 칩 중앙에 형성된 센터패드형의 제 1반도체 칩(11)을 활성면이 상향되도록 부착시킨다.
다음으로 제 1반도체 칩(11)과 서브스트레이트(31)를 본딩와이어(51)로 연결하는 1차 와이어본딩 단계가 진행된다. 제 1반도체 칩(11)의 칩 패드(12)와 서브스트레이트(31)에 형성된 접합패드933)를 본딩와이어(51), 예를 들어 금선으로 와이어본딩시킨다. 이때 와이어본딩은 통상적인 형태의 본딩뿐만 아니라 리버스 본딩(reverse bonding)도 가능하다.
다음으로 제 1반도체 칩(11) 상부 가장자리에 소정 높이의 테두리 댐(45)을 형성하는 단계가 진행된다. 인캡슐레이션(encapsulation; 91) 장치, 예컨대 에폭시 도팅 장치를 사용하여 인캡슐레이션 물질, 예를 들어 열경화성 에폭시 수지를 제 1반도체 칩(11)의 상면 가장자리 부분에 도포하고 경화 또는 자외선 조사 과정을 통해 인캡슐레이션 물질을 경화시켜 테두리 댐(45)을 형성한다. 여기서, 테두리 댐(45)은 사각의 링 형태로 형성되어 있다. 이 과정에서 본딩와이어(351)가 테두리 댐(45)에 의해 고정된다. 이에 따라 후속으로 이어지는 봉지 과정에서의 와이어 스위핑(wire sweeping)이 방지될 수 있다.
다음으로 스크린 프린팅으로 제 1반도체 칩(11) 상부의 테두리 댐(45) 내측에 본딩와이어(51)를 덮도록 하는 접착층(43)을 형성하는 단계가 진행된다. 제 1반도체 칩(43)의 상부를 개방시키는 마스크(93)를 정렬하고 마스크(93)로부터 개방된 부분에 스퀴즈(95)로 접착제(42)를 채워 접착층(43)을 형성하는 스크린 프린팅을 진행한다. 여기서, 마스크(93)의 개방 영역은 테두리 댐(45) 상부와 테두리 댐(45) 안쪽 부분을 포함하여 제 1반도체 칩(11) 상부가 되며, 마스크(93)의 두께는 접착층(43)의 두께를 고려하여 결정된다. 이 단계가 진행됨에 따라 제 1반도체 칩(11)과 서브스트레이트(31)를 연결하는 본딩와이어(51)의 테두리 댐(45) 내측 부분이 접착층(43)으로 완전히 덮여지게 된다.
다음으로 접착층(43) 상에 제 2반도체 칩(21)을 부착시키는 단계가 진행된다. 테두리 댐(45)에 의해 제 2반도체 칩(21)의 부착 과정에서 가해지는 하중이 지지되므로 본딩와이어(51)에 대한 손상은 발생되지 않는다. 여기서, 제 2반도체 칩(21)은 제 1반도체 칩(11)과 동종인 반도체 칩(21)이 될 수 있으며 이종의 반도체 칩이 될 수도 있다.
계속해서 제 2반도체 칩(21)과 서브스트레이트(31)를 본딩와이어(52)로 연결하는 2차 와이어본딩 단계가 진행된다. 이에 의해 제 2반도체 칩(21)의 칩 패드(22)와 그에 대응되는 서브스트레이트(31)의 접합패드(33)가 본딩와이어(52)에 의해 전기적으로 상호 연결이 이루어진다.
다음으로, 반도체 칩들(11,21)과 본딩와이어(51) 및 그 접합부분을 외부와 차단하는 봉지 단계가 진행된다. 제 1반도체 칩(11)과 서브스트레이트(31)를 연결하는 본딩와이어(51)는 테두리 댐(45)과 접착층(43)에 의해 소정 부분이 덮여져 있으므로 나머지 부분의 본딩와이어와 제 2반도체 칩(21)과 서브스트레이트(31)를 연결하는 본딩와이어(52) 및 반도체 칩들(11,21)이 물리적인 또는 화학적인 외부환경으로부터 보호될 수 있도록 봉지된다.
다음으로 외부접속단자(55)를 형성하는 단계가 진행된다. 외부접속단자(55), 예를 들어 솔더 볼을 서브스트레이트(31)의 밑면에 부착시킴으로써 외부와의 전기적인 연결이 가능해진다.
이와 같은 칩 스택 패키지 제조 방법에 의해 제조되는 칩 스택 패키지(300)는, 서브스트레이트(31) 상에 활성면이 상향되도록 센터패드형 제 1반도체 칩(11)이 실장되어 있고, 제 1반도체 칩(11)과 서브스트레이트(31)가 제 1본딩와이어(51)에 의해 전기적으로 연결되어 있으며, 제 1본딩와이어(51)의 일정부분을 덮으며 제 1반도체 칩(11)의 활성면 가장자리에 테두리 댐(45)이 형성되어 있고, 그 테두리 댐(45)의 내측 및 상부를 포함하여 제 1반도체 칩(11) 상부에 접착층(43)이 형성되어 있고, 그 접착층(43) 상에 복수의 칩 패드(22)를 갖는 제 2반도체 칩(21)이 부착되어 있으며, 제 2반도체 칩(21)과 서브스트레이트(31)가 제 2본딩와이어(52)에 의해 전기적으로 연결되어 있고, 제 1,2반도체 칩(11,21)과 제1,2본딩와이어(51,52) 및 그 접합 부분이 봉지부에 의해 보호되고 있으며, 서브스트레이트(31)의 칩 실장면 반대면인 서브스트레이트 밑면에 솔더 볼과 같은 외부접속단자(55)가 부착된 구조를 갖는다.
이상과 같은 본 발명에 따른 칩 스택 패키지와 그 제조 방법에 의하면, 재배선 처리 과정 없이 센터패드형의 반도체 칩을 적층하여 칩 스택 패키지를 구현할 수 있다. 테두리 댐과 접착층에 의해 본딩와이어가 보호되어 칩 스택 과정에서 와이어 손상이 방지될 수 있다. 그리고, 재배선 처리가 필요 없기 때문에 칩 스택 패키지의 제조 공정이 간단해지고 제조 비용이 감소될 수 있다.
도 1은 종래기술에 따른 칩 스택 패키지의 일 예를 나타낸 단면도,
도 2는 도 1의 반도체 칩의 구조를 나타낸 부분 단면도,
도 3은 본 발명에 따른 칩 스택 패키지 제조 과정에서 테두리 댐 형성 단계를 나타낸 공정도,
도 4는 본 발명에 따른 칩 스택 패키지 제조 과정에서 스크린 프린팅 단계를 나타낸 공정도, 및
도 5는 발명에 따른 칩 스택 패키지 제조 방법에 의해 제조되는 칩 스택 패키지를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 칩 스택 패키지 11,15: 반도체 칩
12,16: 칩 패드 21: 서브스트레이트
23: 접합패드 31,33: 접착제
35: 테두리 댐 41,42: 본딩와이어
43: 봉지부 45: 솔더 볼
91: 인캡슐레이션 장치 93: 마스크
95: 스퀴즈

Claims (4)

  1. ⒜서브스트레이트 상에 센터패드형 제 1반도체 칩을 부착하는 단계,
    ⒝제 1반도체 칩과 서브스트레이트를 본딩와이어로 연결하는 1차 와이어본딩 단계,
    ⒞제 1반도체 칩 상부 가장자리에서 본딩와이어의 일정 부분을 덮으며 소정 높이를 갖는 테두리 댐을 형성하는 단계,
    ⒟스크린 프린팅으로 상기 테두리 댐의 내측의 본딩와이어 부분을 포함하여 상기 제 1반도체 칩 상부를 덮는 접착층을 형성하는 단계,
    ⒠상기 접착층 상에 제 2반도체 칩을 부착하는 단계,
    ⒡제 2반도체 칩과 서브스트레이트를 본딩와이어로 연결하는 2차 와이어본딩 단계,
    ⒢제 1,2반도체 칩들과 본딩와이어 및 그 접합부분을 외부와 차단하는 봉지 단계, 및
    ⒣상기 서브스트레이트의 칩 실장면 반대면에 외부접속단자를 형성하는 단계
    를 포함하는 것을 특징으로 하는 센터패드형 반도체 칩을 갖는 칩 스택 패키지 제조 방법.
  2. 제 1항에 있어서, 상기 제 2반도체 칩은 상기 제 1반도체 칩과 동종인 반도체 칩인 것을 특징으로 하는 센터패드형 반도체 칩을 갖는 칩 스택 패키지 제조 방법.
  3. 제 1항에 있어서, 상기 테두리 댐은 열경화성 에폭시 수지인 것을 특징으로 하는 센터패드형 반도체 칩을 갖는 칩 스택 패키지 제조 방법.
  4. 서브스트레이트; 복수의 칩 패드들이 활성면의 중앙에 형성되어 있고 그 활성면이 상향되도록 상기 서브스트레이트 상에 실장되어 있는 센터패드형 제 1반도체 칩; 상기 제 1반도체 칩과 상기 서브스트레이트를 전기적으로 연결하는 제 1본딩와이어; 상기 제 1본딩와이어의 일정부분을 덮으며 상기 제 1반도체 칩의 활성면 가장자리에 형성된 테두리 댐; 상기 테두리 댐의 내측을 포함하여 상기 제 1반도체 칩 상부에 형성된 접착층; 상기 접착층 상에 부착된 복수의 칩 패드들을 갖는 제 2반도체 칩; 상기 제 2반도체 칩과 상기 서브스트레이트를 전기적으로 연결하는 제 2본딩와이어; 상기 제1,2반도체 칩과 상기 제1,2본딩와이어 및 그 접합 부분을 봉지하는 봉지부; 및 상기 서브스트레이트의 칩 실장면 반대면에 형성된 외부접속단자;를 포함하는 것을 특징으로 하는 센터패드형 반도체 칩을 갖는 칩 스택 패키지.
KR1020040005109A 2004-01-27 2004-01-27 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법 KR20050077168A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040005109A KR20050077168A (ko) 2004-01-27 2004-01-27 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005109A KR20050077168A (ko) 2004-01-27 2004-01-27 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050077168A true KR20050077168A (ko) 2005-08-01

Family

ID=37264738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005109A KR20050077168A (ko) 2004-01-27 2004-01-27 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050077168A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900240B1 (ko) * 2008-01-25 2009-06-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900240B1 (ko) * 2008-01-25 2009-06-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US6365963B1 (en) Stacked-chip semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
KR100750764B1 (ko) 반도체 장치
US8120186B2 (en) Integrated circuit and method
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
US7939924B2 (en) Stack type ball grid array package and method for manufacturing the same
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US7211900B2 (en) Thin semiconductor package including stacked dies
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP2008507134A (ja) ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール
JP2000216281A (ja) 樹脂封止型半導体装置
JPH1117048A (ja) 半導体チップパッケージ
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2007281129A (ja) 積層型半導体装置
US7276800B2 (en) Carrying structure of electronic components
CN114551369A (zh) 电子封装件及其制法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
CN116153873A (zh) 电子封装件及其制法
KR20050077168A (ko) 센터패드형 반도체 칩을 갖는 칩 스택 패키지와 그 제조방법
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
KR100673378B1 (ko) 칩 스케일 적층 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid