KR20050055227A - 펄스 폭 제어 회로 - Google Patents
펄스 폭 제어 회로 Download PDFInfo
- Publication number
- KR20050055227A KR20050055227A KR1020030088282A KR20030088282A KR20050055227A KR 20050055227 A KR20050055227 A KR 20050055227A KR 1020030088282 A KR1020030088282 A KR 1020030088282A KR 20030088282 A KR20030088282 A KR 20030088282A KR 20050055227 A KR20050055227 A KR 20050055227A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- pulse width
- signal
- delay
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (8)
- 칩셋으로부터 입력된 명령에 의해 동작 주파수에 따른 다수의 CAS 레이턴시를 세팅하는 수단; 및상기 다수의 CAS 레이턴시에 따른 지연 시간을 이용하여 가변적인 폭을 갖는 펄스를 생성하는 펄스 생성 회로로 이루어진 펄스 폭 제어 회로.
- 제 1 항에 있어서, 상기 펄스 생성 회로는 다수의 제어 신호에 따라 펄스를 생성하기 위한 펄스 생성부;상기 펄스 생성부로부터 생성된 상기 펄스를 래치하기 위한 래치;상기 래치로부터 출력된 신호를 상기 다수의 CAS 레이턴시에 따른 지연 시간을 이용하여 지연시켜 펄스의 폭을 조절하기 위한 펄스 폭 조절부; 및상기 래치로부터 출력된 신호 및 상기 펄스 지연부를 통해 지연된 상기 신호를 조합하기 위한 논리 수단으로 구성된 펄스 폭 제어 회로.
- 제 2 항에 있어서, 상기 펄스 생성 회로는 상기 신호 생성부로부터 생성된 상기 펄스를 지연시키기 위한 다수의 지연 수단을 더 포함하는 펄스 폭 제어 회로.
- 제 2 항에 있어서, 상기 신호 생성부는 제 1 제어 신호 및 제 2 제어 신호를 입력하기 위한 NAND 게이트; 및상기 NAND 게이트의 출력 신호와 제 3 및 제 4 제어 신호를 입력하여 펄스를 생성하기 위한 NOR 게이트로 구성된 펄스 폭 제어 회로.
- 제 2 항에 있어서, 상기 펄스 폭 조절부는 상기 래치로부터 출력된 상기 신호를 지연시키기 위한 다수의 지연 수단; 및상기 다수의 지연 수단의 출력 단자에 각각 접속되며, 상기 모드 레지스터 셋으로부터 입력된 각각의 CAS 레이턴시에 따라 구동되어 지연 경로를 설정하기 위한 다수의 스위칭 수단으로 구성된 펄스 폭 제어 회로.
- 제 5 항에 있어서, 상기 스위칭 수단은 상기 다수의 CAS 레이턴시를 각각 반전시키기 위한 다수의 인버터; 및상기 다수의 CAS 레이턴시 및 상기 다수의 인버터의 출력 신호에 따라 각각 구동되는 다수의 전달 게이트로 구성된 펄스 폭 제어 회로.
- 제 2 항에 있어서, 상기 논리 수단은 NAND 게이트인 펄스 폭 제어 회로.
- 칩셋으로부터 입력된 명령에 따라 다수의 CAS 레이턴시를 세팅하는 수단;다수의 제어 신호에 따라 펄스를 생성하기 위한 펄스 생성부;상기 펄스 생성부로부터 생성된 상기 펄스를 래치하기 위한 래치;상기 래치로부터 출력된 신호를 상기 다수의 CAS 레이턴시에 따른 지연 시간을 이용하여 지연시켜 동작 주파수에 따라 가변적으로 펄스의 폭을 조절하기 위한 펄스 폭 조절부; 및상기 래치로부터 출력된 신호 및 상기 펄스 폭 조절부의 출력 신호를 조합하기 위한 논리 수단으로 구성된 펄스 폭 제어 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030088282A KR100546215B1 (ko) | 2003-12-05 | 2003-12-05 | 펄스 폭 제어 회로 |
US10/878,770 US7154316B2 (en) | 2003-12-05 | 2004-06-28 | Circuit for controlling pulse width |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030088282A KR100546215B1 (ko) | 2003-12-05 | 2003-12-05 | 펄스 폭 제어 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050055227A true KR20050055227A (ko) | 2005-06-13 |
KR100546215B1 KR100546215B1 (ko) | 2006-01-24 |
Family
ID=34632120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030088282A KR100546215B1 (ko) | 2003-12-05 | 2003-12-05 | 펄스 폭 제어 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7154316B2 (ko) |
KR (1) | KR100546215B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100766385B1 (ko) * | 2006-10-13 | 2007-10-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 라이팅 회로 |
KR100784919B1 (ko) * | 2006-11-13 | 2007-12-11 | 주식회사 하이닉스반도체 | 지연 고정 루프 초기화 신호 발생장치 |
KR100818102B1 (ko) * | 2006-12-15 | 2008-03-31 | 주식회사 하이닉스반도체 | 컬럼 어드레스 선택 신호 발생 회로 |
KR100948080B1 (ko) * | 2008-06-30 | 2010-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100956778B1 (ko) * | 2008-08-12 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 지연 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7250800B2 (en) | 2005-07-12 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Clock pulse width control circuit |
KR100753036B1 (ko) * | 2005-09-29 | 2007-08-30 | 주식회사 하이닉스반도체 | 펄스 제어 장치 |
US7319355B2 (en) * | 2006-01-03 | 2008-01-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pulse generator |
KR101166800B1 (ko) | 2010-05-28 | 2012-07-26 | 에스케이하이닉스 주식회사 | 지연회로 |
KR102288539B1 (ko) | 2015-01-08 | 2021-08-10 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3444975B2 (ja) * | 1994-07-18 | 2003-09-08 | 富士通株式会社 | パルス幅伸長回路 |
KR100224718B1 (ko) | 1996-10-30 | 1999-10-15 | 윤종용 | 동기식 메모리장치의 내부 클락 발생기 |
JPH10228772A (ja) * | 1997-02-18 | 1998-08-25 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
KR100274602B1 (ko) * | 1997-11-20 | 2000-12-15 | 윤종용 | 동기형 메모리 장치 |
KR100311044B1 (ko) | 1999-10-05 | 2001-10-18 | 윤종용 | 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법 |
JP3535788B2 (ja) * | 1999-12-27 | 2004-06-07 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
KR100445062B1 (ko) * | 2001-11-02 | 2004-08-21 | 주식회사 하이닉스반도체 | 반도체메모리장치의 클럭발생회로 |
KR100446291B1 (ko) * | 2001-11-07 | 2004-09-01 | 삼성전자주식회사 | 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로 |
KR100546213B1 (ko) * | 2003-12-05 | 2006-01-24 | 주식회사 하이닉스반도체 | 컬럼 어드레스 선택 신호의 펄스 폭 제어 회로 |
-
2003
- 2003-12-05 KR KR1020030088282A patent/KR100546215B1/ko active IP Right Grant
-
2004
- 2004-06-28 US US10/878,770 patent/US7154316B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100766385B1 (ko) * | 2006-10-13 | 2007-10-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 라이팅 회로 |
KR100784919B1 (ko) * | 2006-11-13 | 2007-12-11 | 주식회사 하이닉스반도체 | 지연 고정 루프 초기화 신호 발생장치 |
KR100818102B1 (ko) * | 2006-12-15 | 2008-03-31 | 주식회사 하이닉스반도체 | 컬럼 어드레스 선택 신호 발생 회로 |
KR100948080B1 (ko) * | 2008-06-30 | 2010-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US8149636B2 (en) | 2008-06-30 | 2012-04-03 | Hynix Semiconductor Inc. | Semiconductor memory device with pulse width determination |
KR100956778B1 (ko) * | 2008-08-12 | 2010-05-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 지연 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100546215B1 (ko) | 2006-01-24 |
US20050122147A1 (en) | 2005-06-09 |
US7154316B2 (en) | 2006-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100422572B1 (ko) | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 | |
US6847582B2 (en) | Low skew clock input buffer and method | |
US6317381B1 (en) | Method and system for adaptively adjusting control signal timing in a memory device | |
KR100274602B1 (ko) | 동기형 메모리 장치 | |
US7019553B2 (en) | Method and circuit for off chip driver control, and memory device using same | |
US7227794B2 (en) | Internal voltage generation control circuit and internal voltage generation circuit using the same | |
KR20030054053A (ko) | 동기식 메모리의 파이프 래치 제어회로 | |
US7230466B2 (en) | Data strobe signal generating circuit and data strobe signal generating method | |
KR100546213B1 (ko) | 컬럼 어드레스 선택 신호의 펄스 폭 제어 회로 | |
JPH09198875A (ja) | 同期型半導体記憶装置 | |
KR100377840B1 (ko) | 반도체 기억 장치 | |
GB2368166A (en) | Semiconductor memory device for providing address access time and data access time at high speed | |
KR100546215B1 (ko) | 펄스 폭 제어 회로 | |
US6438067B2 (en) | Clock generating circuit ensuring a wide lock-allowing frequency range and allowing reduction in layout area as well as a semiconductor device provided with the same | |
JP4036531B2 (ja) | 半導体集積回路 | |
US6318707B1 (en) | Semiconductor integrated circuit device | |
US7768852B2 (en) | Precharge control circuit in semiconductor memory apparatus | |
US6552953B2 (en) | High speed signal path and method | |
KR100632611B1 (ko) | 반도체 메모리 장치의 명령 디코더 | |
KR20020001015A (ko) | 입력 버퍼 제어 장치 | |
KR100909625B1 (ko) | 어드레스 동기 회로 | |
JP4112754B2 (ja) | 半導体記憶装置 | |
KR100818102B1 (ko) | 컬럼 어드레스 선택 신호 발생 회로 | |
KR20080003049A (ko) | 데이터 입출력 구간을 제어하는 컬럼 제어 회로 | |
KR100340071B1 (ko) | 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 14 |