KR20050045903A - 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판 - Google Patents

캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판 Download PDF

Info

Publication number
KR20050045903A
KR20050045903A KR1020040091706A KR20040091706A KR20050045903A KR 20050045903 A KR20050045903 A KR 20050045903A KR 1020040091706 A KR1020040091706 A KR 1020040091706A KR 20040091706 A KR20040091706 A KR 20040091706A KR 20050045903 A KR20050045903 A KR 20050045903A
Authority
KR
South Korea
Prior art keywords
copper foil
ultra
carrier
thin copper
foil
Prior art date
Application number
KR1020040091706A
Other languages
English (en)
Other versions
KR101108991B1 (ko
Inventor
아키토시스즈키
신푸쿠다
Original Assignee
후루카와서키트호일가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004070806A external-priority patent/JP4217786B2/ja
Application filed by 후루카와서키트호일가부시끼가이샤 filed Critical 후루카와서키트호일가부시끼가이샤
Publication of KR20050045903A publication Critical patent/KR20050045903A/ko
Application granted granted Critical
Publication of KR101108991B1 publication Critical patent/KR101108991B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12014All metal or with adjacent metals having metal particles
    • Y10T428/12028Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514One component Cu-based
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • Y10T428/12569Synthetic resin
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12993Surface feature [e.g., rough, mirror]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

캐리어 호일의 표면조도에 영향받지 않고 미세 결정립을 표출시킬 수 있으며, 라인/스페이스가 15μm 이하로 극세폭까지 에칭이 가능하며, 또한 15μm의 라인을 에칭한 후라도 상기 미세 라인과 배선 기판이 높은 밀착 강도를 갖는 캐리어 부착 극박 동박을 제공한다. 캐리어 부착 극박 동박은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서로 적층하여 이루어지며, 조면화 처리를 실시하기 전의 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상인 전해 동박이다. 또한, 상기 극박 동박의 표면이 조면화 처리되어 있다.

Description

캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을 이용한 배선판{Thin cooper foil adhered to carrier and, printed circuit board using the same}
본 발명은 프린트 배선판의 제조시에 사용하는 캐리어 부착 극박 동박에 관한 것으로, 특히 고밀도 초미세 배선의 프린트 배선판이나 다층 프린트 배선판의 제조에 이용하는 바람직한 캐리어 부착 극박 동박에 관한 것이다.
프린트 배선판은 다음과 같이 하여 제조되고 있다.
우선, 유리 에폭시 수지나 폴리이미드 수지 등으로 이루어진 전기 절연성의 기재 표면에, 표면 회로 형성용의 얇은 동박을 탑재한 후, 가열ㆍ가압하여 동박 적층판(copper clad laminates)을 제조한다.
이어서, 이 동박 적층판에, 스루 홀의 천공 설치, 스루 홀 도금을 순차적으로 실시한 후, 이 동박 적층판 표면에 있는 동박에 에칭 처리를 하여 원하는 선폭과 원하는 선간 피치를 구비한 배선 패턴을 형성하고, 마지막으로, 솔더 레지스트의 형성이나 그 밖의 마무리 처리가 이루어진다.
이 때 사용하는 동박은 기판에 열압착되는 쪽의 표면이 조화면(粗化面)이 되어, 이 조화면에서 상기 기재에 대한 앵커 효과를 발휘시키고, 나아가 상기 기판과 동박의 접합 강도를 높여 프린트 배선판으로서의 신뢰성을 확보하고 있다.
또한, 최근에는 동박의 조화면을 미리 에폭시 수지와 같은 접착용 수지로 피복하고, 이 접착용 수지를 반경화 상태(B 스테이지)의 절연 수지층으로 한 수지 부착 동박을 표면 회로 형성용 동박으로 사용하여, 그 절연 수지층 쪽을 기재에 열압착하여 프린트 배선판, 특히 빌드업 배선판을 제조하는 것이 실시되고 있다.
또한, 각종 전자 부품의 고집적화에 대응하여, 이러한 빌드업 배선판에서는 배선 패턴도 고밀도화가 요구되어, 미세한 선폭이나 선간 피치의 배선으로 이루어진 배선 패턴, 이른바 파인 패턴(fine pattern)의 프린트 배선판이 요구되게 되었다. 예컨대, 반도체 패키지에 사용되는 프린트 배선판의 경우에는 선폭이나 선간 피치가 각각 15μm 전후라는 고밀도 극미세 배선판을 갖는 프린트 배선판이 요구되고 있다.
이러한 프린트 배선판의 고밀도 극미세 배선용 동박으로서 두꺼운 동박을 이용하면 기재의 표면까지 에칭하기 위해 필요한 시간이 길어지고, 그 결과, 형성되는 배선 패턴에 있어서의 측벽의 수직성이 붕괴되어 하기 식으로 표시되는 에칭 팩터(Ef)가 작아진다.
Ef= 2H/(B-T)
(상기 식에서, H는 동박의 두께이며, B는 형성된 배선 패턴의 바닥폭이며, T는 형성된 배선 패턴의 상부폭이다.)
이러한 문제는 형성하는 배선 패턴에 있어서의 배선의 선폭이 넓은 경우에는 그다지 심각한 문제가 되지 않지만, 선폭이 좁은 배선 패턴의 경우에는 도체간의 단락에 결부되는 일도 일어날 수 있다.
한편, 얇은 동박의 경우에는 확실히 에칭 팩터(Ef)치를 크게 할 수 있다.
그런데, 종래의 동박과 기재와의 접착 강도는 동박의 기재 접착측 표면에 구리 입자를 부착시켜 조화면으로 하고, 이 조화면의 구리 입자 돌기부를 기재에 침식시켜 접착 강도를 확보하고 있다. 이 때문에, 침식한 구리 입자 돌기부를 기재로부터 완전히 제거하지 않으면, 이것이 잔류 구리가 되어(이 현상을 보통 “근 잔류”라 부르고 있음.), 배선 패턴의 선간 피치가 좁은 경우에는 절연 불량을 야기하는 원인이 된다. 침식한 구리 입자 돌기부를 완전히 에칭 제거하기 위한 시간은 동박이 두꺼운 경우는 배선 패턴에 그다지 영향을 주지 않지만, 동박의 두께가 얇은 경우에는 이 에칭 시간은 크게 영향을 준다. 즉, 동박의 에칭 시간에 비해 침식한 구리 입자 돌기부를 제거하는 에칭 시간이 길어지기 때문에, 상기 침식한 돌기부를 에칭 제거하는 과정에서, 이미 형성되어 있는 배선 패턴 측벽의 에칭도 진행되어 버려 결과적으로는 Ef값이 작아진다.
얇은 동박을 이용하는 경우, 그 표면조도를 작게 하면 이와 같은 문제를 해결할 수 있는 것은 사실이지만, 그 경우에는 동박과 기재와의 접착 강도가 작아지기 때문에 신뢰성이 풍부한 파인 배선 패턴의 프린트 배선판을 제조하기 어렵다.
또한, 얇은 동박의 경우에는 그 기계적 강도가 낮기 때문에, 프린트 배선판의 제조시에 주름이나 접힌 곳이 발생하기 쉽고, 나아가 동박 끊김을 일으킬 수도 있어 취급에 세심한 주의를 기울여야 하는 문제점도 있다.
이와 같이, Ef값이 크면서 기재와의 접착 강도도 높은 파인 배선 패턴의 프린트 배선판을 제조하는 것은 실제로 문제점으로써 매우 곤란하다. 특히, 시판되고 있는 동박을 이용하여 선간이나 선폭이 15μm 전후인 고밀도 극미세 배선의 배선 패턴을 형성하는 것은 사실상 불가능하며, 이를 가능하게 하는 동박의 개발이 강하게 요망되고 있는 것이 실상이다.
이러한 선간이나 선폭이 15μm 전후인 고밀도 극미세 배선(파인 패턴) 용도에 사용되는 동박으로서는 두께 9μm 이하, 특히 5μm 이하의 동박이 적합하다.
이러한 파인 패턴 용도에 사용되는 극박 동박으로서 본원 출원인은 하기 기술을 개시하고 있다.
일본 특허 공개 공보 제2000-269637호에는, 캐리어 부착 극박 동박으로써 표면조도(Rz)가 1.5μm 이하인 동박을 캐리어로 하고, 그 표면에 박리층과 전해 구리 도금층을 이 순서로 적층하여 이루어지며, 이 전해 구리 도금층의 최외층 표면이 조화면으로 되어 있는 것을 특징으로 하는 동박이 개시되어 있다.
일본 특허 공개 공보 제2000-331537호는 동박을 캐리어 호일로 하고, 그 표면에 박리층과 전해 구리 도금층을 이 순서대로 적층하여 이루어진 캐리어 부착 극박 동박으로써, 상기 캐리어 동박과 상기 전해 구리 도금층과의 좌우 에지 근방 부분이 이들의 중앙부와 비교하여 강하게 결합되어 있는 것, 및 상기 전해 구리도금의 최외층 표면이 조면화되어 있는 것을 특징으로 하는 캐리어 부착 동박이 개시되어 있다.
일본 특허공표 공보 제2003-524078호에는, 매트면 조도(Rz)를, 3.5 μm 이하로 평활화한 캐리어 호일을 사용하여, 그 매트면 위에 박리층과 전해 구리 도금층을 이 순서대로 적층하여 이루어지며, 상기 전해 구리 도금층의 최외층 표면이 조면화되어 있는 것을 특징으로 하는 동박이 개시되어 있다.
이들 캐리어 부착 극박 동박을 도 1에 나타내었다. 캐리어 부착 극박 동박은 캐리어로서의 동박(1)(이하, “캐리어 호일”이라 함.)의 한 면에, 박리층(2)과 전해 구리 도금층(동박)(4)이 이 순서대로 형성되며, 이 전해 구리 도금층(4)의 노출면(표면)에, 구리의 조화(粗化) 입자(5)를 전석(電析)시켜 형성한 조화면(4a)으로 이루어져 있다.
그리고, 이 조화면(4a)을 유리 에폭시 기재(하지 않음)에 중첩한 뒤 전체를 열압착하고, 이어서 캐리어 호일(1)을 박리?제거하여 상기 전해 구리 도금층의 상기 캐리어 호일과의 접합측을 노출시키고, 거기에 소정의 배선 패턴을 형성하는 형태로 캐리어 부착 극박 동박을 이용한 배선판으로서 사용된다.
캐리어 호일(1)은 상기한 얇은 전해 구리 도금층(4)을 기재와 접합할 때까지 백업하는 보강재(캐리어)로서 기능한다. 또한, 박리층(2)은 상기한 전해 구리 도금층(동박)(4)과 상기 캐리어 호일(1)을 분리할 때의 박리를 양호하게 하기 위한 층으로, 상기 캐리어 호일(1)을 말끔하면서도 용이하게 박리할 수 있도록 되어 있다. 또한, 상기 박리층(2)은 상기 캐리어 호일(1)을 박리 제거할 때에 상기 캐리어 호일(1)과 일체적으로 제거된다.
한편, 유리 에폭시 기재와 접합된 전해 구리 도금층(동박)(4)은 스루 홀의 천공 설치, 스루 홀 도금을 순차적으로 실시한 뒤, 상기 동박 적층판의 표면에 있는 동박에 에칭 처리를 하여 원하는 선폭과 원하는 선간 피치를 구비한 배선 패턴을 형성하고, 마지막으로 솔더 레지스트의 형성이나 기타 마무리 처리가 실시된다.
이러한 캐리어 부착 동박, 특히 동박의 두께가 극단적으로 얇은 극박 동박은 파인 패턴을 자르는 것이 가능하며, 게다가 취급시의 핸들링성이 우수한 이유에서, 특히 빌드업 배선판을 제조할 때에 적합한 동박이라는 평가를 얻고 있다. 그러나, 그 한편에서는 다음과 같은 문제점이 나타나고 있다.
지금까지의 전해 구리 도금층(4)은 도 1에 도시한 바와 같이, 표면에 산과 골짜기부가 존재한다(이하 이를 “소지산”이라 함).
이러한 표면에, 조화 입자(5)를 전석시켰을 때, 소지산의 정점 부분에 조화 입자가 집중적으로 전석되고, 골짜기 부분에는 그다지 전석되지 않는다.
이와 같은 형상의 동박은 수지 기재와의 밀착성을 높이는 한편, 에칭했을 때에 잘 용해되지 않는 “근 잔류”의 원인이 된다.
지금까지 이러한 조화 입자가 부착된 조화면은 (Rz)로 3.5 μm 전후가 되며, 라인/스페이스=30μm/30μm 내지 25μm/25μm 정도의 세선을 자르는 것이 경계이며, 조화 처리후의 표면이 평활하지 않으면, 지금까지의 반도체 패키지 기판의 주류가 된다고 여겨지고 있는 라인/스페이스=15μm/15μm의 세선을 자르는 것은 불가능했다.
또한, 여기서 말하는 표면조도(Rz)란 일본 공업 규격(JIS) B06012-1994에서 규격하는 10곳 평균 조도를 말한다.
본 발명의 목적은 배선 기재에 라인/스페이스=15μm/15μm 정도의 배선을 형성할 수 있고, 배선 기판과 적층하는 데에 필요한 접착 강도를 갖는 극박 동박을 제공하는 데에 있다.
본 발명의 제 1 관점의 캐리어 부착 극박 동박은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서대로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이고, 소지산의 최소 피크간 거리가 5μm 이상인 전해 동박인 것을 특징으로 한다.
본 발명의 제 2 관점의 캐리어 부착 극박 동박은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서대로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이고, 소지산의 최소 피크간 거리가 5μm 이상이며, 표면에 평균입경 2μm 이하의 결정립이 표출되는 전해동박인 것을 특징으로 한다.
본 발명의 제 3 관점의 캐리어 부착 극박 동박은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서대로 적층하여 이루어진 캐리어 부착 극박 동박에 있어서, 상기 극박 동박의 노출면에 상기 표출면의 프로파일을 변화시키지 않는 범위의 화학 처리, 및/또는 전기 화학 처리가 실시되어 있다.
본 발명의 제 4 관점의 캐리어 부착 극박 동박에 있어서, 상기 극박 동박의 노출면에 화학 에칭, 및/또는 전기 화학 에칭에 의해 요철 처리가 실시되며, 추가로 그 요철 처리면 상에, 상기 요철 처리면의 프로파일을 변화시키지 않는 범위에서 화학 처리, 및/또는 전기 화학 처리가 실시되어 있다.
본 발명의 제 5의 관점의 캐리어 부착 극박 동박에 있어서, 상기 극박 동박의 노출면에, 조면화 처리되어 있는 것이 바람직하고, 상기 조면화 처리는 구리의 미세입자를 전석으로 형성하는 것이 바람직하다.
또한, 그 조면화 처리면 상에, 상기 조면화 처리면의 프로파일을 변화시키지 않는 범위에서 화학 처리, 및/또는 전기 화학 처리가 실시되어 있다.
또한, 본 발명에 있어서 극박 동박이란, 0.1μm 이상, 9μm 이하의 두께의 동박이다. 0.1μm 미만의 동박은 핀 홀이 많아져서 실용적이지 않고, 9μm를 초과하는 것은 캐리어를 부착할 필요가 없기 때문이다.
상기 박리층은 Cr, Ni, Co, Fe, Mo, Ti, W, P 또는/및 이들 합금층 또는 이들의 수화 산화물층으로 형성하는 것이 바람직하다. 또한, 상기 박리층을, 유기 피막으로 형성하는 것도 효과적이다.
본 발명의 제 1 관점은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서대로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상인 전해 동박인 것을 특징으로 하는 캐리어 부착 극박 동박이다.
또한, 본 발명의 제 2 관점은 캐리어 호일 상에, 박리층, 극박 동박을 이 순서대로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이고, 소지산의 최소 피크간 거리가 5μm 이상이며, 표면에 평균 입경 2μm 이하의 결정립이 표출되는 전해 동박인 것을 특징으로 하는 캐리어 부착 극박 동박이다.
또한, 본 발명의 제 3 관점은 그 극박 동박 표면이 조면화 처리되어 있지 않고, 이 극박 동박 표면에 프로파일을 변화시키지 않는 범위에서 화학 처리, 및/또는 전기 화학 처리가 실시되어 있다.
극박 동박 표면의 Rz가 2.5μm 이하이면서 또한 소지산의 최소 피크간 거리가 5μm 이상 필요한 이유는 표면에 조면화 처리가 이루어져 있지 않은 경우라도 소지산이 높고, 피크간 거리가 조밀한 호일에서는 라인/스페이스=15μm/15μm 이하의 가는 선을 자르는 것이 불가능하기 때문이다.
본 발명에 따르면, 예컨대, 도 4에 도해한 바와 같이, 도 1에 도시한 바와 같은 “근 잔류”의 원인이 되는 조화 입자(도 1의 조화 입자(5))를 극박 동박(4)의 표면에 부착시키고, 그 표면에 화학, 및/또는 전기화학 처리된 동박이다.
상술한 바와 같이 종래의 프린트 배선판용 캐리어 부착 극박 동박의 표면에는 기재와의 밀착성을 높이기 위해, 구리의 조화 입자가 부착되어 있다. 이 부착 입자는 극박 동박을 제작하는 도금액과는 별도의 도금액, 통상적으로 세린, 텔루르, 비소, 안티몬, 비스머스 등을 포함한 구리 도금액(예컨대, 일본 특허 공고 공보 제78-39327호 참조)을 사용하여 전류밀도도 구리의 한계 전류밀도 부근의 고전류밀도로 처리를 하고 있다. 따라서, 구리 도금액에 포함되는 상기 원소가 동박 표면에 부착한 조화 입자중에 도입되게 되고, 그 결과, 극박 동박 표면과 조화 입자층은 결정 조직, 조성이 다른 층으로 구성되어 있다. 상기 첨가 원소를 포함하는 조성의 입자는 그 에칭 시간이 동박을 구성하는 구리의 에칭 시간에 비해 에칭 시간이 길고, 따라서 에칭액에 의해 패턴을 에칭했을 때에 조화 입자층은 잘 에칭되지 않는 “근 잔류”의 원인이 된다.
본원 발명의 동박은 “근 잔류”의 원인이 되는 “뿌리”가 되는 조화 입자가 존재하지 않기 때문에 에칭에 의한 배선 형성으로 미세한 배선을 작성(절단)하는 것이 가능하다.
한편, 조화 입자를 부착시키지 않은 동박은 앵커 효과가 작아 수지 기재와 접착되었을 때에 밀착 강도가 나오기 어렵다. 그 결점을 본원 발명은 표면 처리전의 동박의 표면 프로파일이 변화되지 않는 정도로 화학 처리, 및/또는 전기화학 처리를 실시하여, 수지 기재와의 화학 결합(접착 강도)을 높이고, 수지 기재와의 접착 강도를 떨어뜨리는 일 없이 미세 배선을 자르는 것을 가능하게 한 캐리어 부착 극박 동박이다.
본 발명에 있어서 화학 처리란, 산화물 처리, 수화 산화물 처리, 실란 커플링제 처리 등이다. 이들 처리는 처리한 표면의 에칭 속도가 동박 자체의 에칭 속도와 동등하거나 빨라지고, 따라서 에칭 팩터를 작게 하지 않고 수지 기재와의 접착성을 높이는 효과가 있다.
수지 기재의 종류에 따라 접착 강도를 높이는 화학 처리는 다르지만, 폴리이미드 수지, 유리 에폭시 수지에 대해서는 구리의 산화물 처리, 크로메이트 처리와 같은 수화 산화물 처리 등을 실시하는 것이 바람직하다.
실란 커플링제 처리는 수지에 따라 접착성이 다소 다르지만, 비닐계 실란, 에폭시계 실란, 스타이릴계 실란, 메타크릴록시계 실란, 아크릴록시계 실란, 아미노계 실란, 우레이도계 실란, 클로로프로필계 실란, 머캅토계 실란, 설파이드계 실란, 이소시아네이트계 실란 등의 처리가 바람직하다.
또한, 본 발명에 있어서 전기화학 처리란, 단일 금속의 도금, 합금 도금, 분산 도금(금속 매트릭스중에 산화물이 분산된 도금) 등의 도금 처리, 또는 양극 산화 처리 등을 가리키며, 수지 기재의 종류에 따라 접착 강도를 높이는 도금 처리가 다르지만, 폴리이미드 수지에 대해서는 니켈, 니켈 합금 도금, 크롬, 크롬 합금 도금 등이 효과적이다. 또한, 유리 에폭시 수지에 대해서는 아연 도금, 아연-크롬 산화물 분산 도금 등이 효과적이다. 또한, 양극 산화 처리에 의해 형성되는 구리의 산화물 처리는 유리 에폭시 수지에 대해서 효과적이다.
전기화학 처리로 처리한 표면의 에칭 속도는 동박 자체의 에칭 속도보다 느려지지 않는 조성의 것을 선택하는 것이 바람직하다. 만일 늦은 조성의 것을 선택할 경우에는 에칭 속도가 느려지지 않도록 하는 두께로 하는 것이 필요하다.
예컨대, 아연 도금의 경우에는 구리보다 에칭 속도가 빠르다. 그러나, 니켈 도금, 크롬 도금의 경우에는 구리보다 에칭 속도가 느리다.
니켈, 크롬을 선택하는 경우에는 접착성은 높일 수 있지만, 에칭에 차이가 발생하지 않는 속도의 양을 부착시킬 필요가 있다. 구체적으로는, 니켈, 크롬의 경우에는 0.01 mg/d㎡ 내지 0.05 mg/d㎡로 부착시키는 것이 효과적이다. 이는 0.01 mg/d㎡를 하회하면 밀착성에 대한 효과가 저하되고, 0.05 mg/d㎡를 초과하면 에칭 속도가 느려지기 때문이다.
또한, 합금 도금, 분산 도금에 의한 처리의 경우도 마찬가지로, 에칭 속도가 동박 자체의 에칭 속도보다 느려지지 않도록 하는 합금 조성을 선택하거나, 느린 조성의 것을 선택하는 경우에는, 에칭 속도가 느려지지 않도록 하는 두께로 하는 것이 필요하다.
또한, 구리의 양극 산화에 의한 처리는 구리보다 에칭 속도가 빠르다.
본 발명에 있어서, 표면 프로파일이 변화되지 않을 정도의 두께의 화학 처리, 및/또는 전기화학 처리란 동박 표면에 대한 부착 원소량으로 하여 0.01 mg/d㎡ 내지 30 mg/d㎡ 정도가 바람직하다. 0.01 mg/d㎡ 보다 적은 부착량에서는 밀착 강도를 높이는 효과가 낮고, 30 mg/d㎡을 초과하더라도 밀착 강도를 높이는 효과는 포화되어 버려, 표면 프로파일도 변화되어 이상 전석이 발생하게 되기 때문이다.
본원 발명의 캐리어 부착 극박 동박은, 예컨대, 도 5에 도해한 바와 같이, 상기 극박 동박 표면에 화학 에칭에 의해 요철 처리가 실시되어 있거나, 및/또는 전기화학 에칭에 의해 요철 처리가 실시되어 있는 것을 특징으로 하며, 또한 이 극박 동박 표면상에 프로파일이 변화되지 않는 정도로 화학 처리, 및/또는 전기화학 처리를 실시한 것을 특징으로 한다.
여기서 말하는 화학 에칭에 의한 요철 처리란, 황산-과산화수소 등의 에칭액이나 시판되는 표면 조화액을 사용하여 동박 표면을 조화하는 처리이다. 따라서, 극박 동박 표면 자체가 거칠어지기 때문에, 수지 기재와의 밀착성은 높아지고, 결정 조직, 조성이 다른 조화 입자가 부착하는 것은 아니므로, 에칭했을 때, 종래의 캐리어 부착 극박 동박에 비해 “근 잔류”이 발생하기 어려워 보다 파인 패턴을 자르는 것이 가능하다.
또한, 전기화학 에칭은 전해액에 황산 단일욕, 또는 황산ㆍ황산구리욕, 염산욕, 질산욕을 사용하여, 전류를 흘린 에칭 처리, 에칭 및 구리 융기부 부착 처리이다.
이 때의 전류 파형은 직류(극박 동박은 +에 대전), 교류, PR 전류(+- 반전 직류), 펄스 전류(극박 동박은 +에 대전) 등이 사용된다.
이 경우, 전해액에 황산 단일욕, 또는 황산ㆍ황산구리욕을 사용하는 경우와, 염산 또는 질산을 사용하는 경우에서 표면 형상이 다르다.
전해액에 황산 단일욕, 또는 황산?황산구리욕을 사용하는 경우에서, 교류, PR 전류(+- 반전 직류)를 사용하여 처리하면, 에칭 작용(에노딩 전해)과 구리 융기부의 부착 작용(캐소딩 전착)을 서로 받아 표면에 에칭 작용에 의해 형성되는 오목부와 작은 구리 융기부가 부착된 요철이 된다.
이에 반해 전해액에 염산욕, 질산욕을 사용한 경우는 에칭 작용(애노딩 용액)뿐이며 구리 융기부 부착 작용(캐소딩 전착)은 발생하지 않아 표면에 에칭 작용에 의해 형성되는 오목부만이 발생한다.
상기의 경우, 황산?황산구리욕을 사용하는 경우에서, 교류, PR 전류(+- 반전 직류)를 사용한 경우를 제외하고, 극박 동박 표면에 작은 오목부가 발생하여, 수지 기재와의 밀착성은 높아진다. 또한, 이 경우에도 “근 잔류”의 원인이 되는 조화 입자가 없기 때문에, 배선을 에칭했을 때에 미세 배선을 자르는 것이 가능하다.
황산ㆍ황산구리욕을 사용하는 경우에서, 교류, PR 전류(+- 반전 직류)를 사용한 경우에는 오목부와 함께 작은 구리 융기부가 부착되는데, 이 경우에도 작은 구리 융기부는 극박 동박의 일부가 용해되어 재부착한 것이므로, 극박 동박 자체와 조성이 동일하기 때문에, 종래의 조화 처리 입자에 비해 패턴 에칭했을 때에 작은 구리 융기부가 에칭되기 쉬워, 종래의 캐리어 부착 극박 동박에 비해 “근 잔류”이 발생하기 어렵다. 따라서, 보다 파인 패턴을 자르는 것이 가능하다.
본 발명의 동박은 동박 자체와 비교하여 에칭 속도가 느린 조화 입자가 동박 표면에 부착되어 있지 않기 때문에, 배선을 에칭했을 때에 “근 잔류”가 없어 15μm 이하의 미세한 배선을 자르는 것이 가능하다. 또한, 15μm 이하의 라인을 에칭한 후라도 수지와의 밀착성을 높이는 화학 처리, 및/또는 전기화학 처리가 실시되어 있기 때문에, 미세 라인과 배선 기판(수지 기재)이 높은 밀착 강도를 갖는다.
따라서, 본 발명의 캐리어 부착 극박 동박에 의해 고밀도 미세 배선을 설치한 프린트 배선판을 제공할 수 있으며, 또한, 본 발명의 캐리어 부착 극박 동박에 의해 고밀도 미세 배선을 설치한 다층 프린트 배선판을 제공할 수 있다.
본 발명은 도 1에 도해한 바와 같이 캐리어 호일상에, 박리층, 극박 동박을 이 순서로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상인 전해 동박에 조면화 처리한 캐리어 부착 극박 동박이다.
또한, 본원 발명은 캐리어 호일상에 박리층, 극박 동박을 이 순서로 적층하여 이루어지며, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상이고, 표면에 평균입경이 2μm 이하인 결정립이 표출되는 전해 동박에 조면화 처리한 캐리어 부착 극박 동박이다.
상기 캐리어 부착 극박 동박의 상기 조면화 처리는 구리의 미세 입자를 전석으로 형성하는 것이 바람직하다. 또한, 그 조면화 처리면 상에, 상기 조면화 처리면의 프로파일이 변화되지 않는 범위에서 화학 처리, 및/또는 전기화학 처리가 실시되어 있다.
극박 동박 표면의 Rz가 2.5μm 이하이면서 소지산의 최소 피크간 거리가 5μm 이상 필요한 이유는 조화 입자(5)를 전석했을 때에, 소지산의 정점 부분에 조화 입자가 집중되지 않고 전체적으로 균일하게 조화 입자가 전석되기 때문이다.
또한, 표면에 평균입경 2μm 이하의 결정립이 표출되어 있으면, 그 위에 조화 입자(5)를 전석했을 때에 하지(극박 동박)의 결정립의 영향을 받아 미세한 알갱이를 전석시키는 것이 가능하다.
본 발명의 동박은 조화 입자를 부착시킨 후라도 Rz가 2μm대에 머물고, 또한 15μm의 라인을 에칭한 후라도 15μm 라인에 조화 입자가 다수 부착되어 있기 때문에, 조도가 낮음에도 불구하고 미세 라인과 배선 기판(수지 기판)이 높은 밀착 강도를 갖는다. 따라서, 본 발명의 캐리어 부착 극박 동박에 의해 고밀도 극박 미세 배선을 설치한 프린트 배선판을 제공할 수 있으며, 또한, 본 발명의 캐리어 부착 극박 동박에 의해 고밀도 극박 미세 배선을 설치한 다층 프린트 배선판을 제공할 수 있다.
또한, 본 발명에 따르면, 상기 캐리어 부착 극박 동박에 의해 고밀도 극박 미세 배선을 설치한 프린트 배선판이 제공된다.
또한, 본 발명에 따르면, 상기 캐리어 부착 극박 동박에 의해 고밀도 극박 미세 배선을 설치한 다층 프린트 배선판이 제공된다.
제 1 실시형태
도 2는 본 발명의 제 1 실시형태의 캐리어 부착 극박 동박을 나타내는 것으로, 캐리어 호일(1)의 표면에 박리층(2)이 형성되고, 박리층(2) 위에 극박 동박(4)이 형성되어 있다. 본 발명의 제 1 실시형태의 캐리어 부착 극박 동박은 이와 같이 캐리어 호일(1), 박리층(2), 극박 동박(4)이 적층되어 구성되어 있다.
극박 동박(4) 표면의 표면조도(Rz)는 2.5μm 이하이고 소지산의 최소 피크간 거리가 5μm 이상이며, 그 표면에 조화 입자(4a)로 이루어진 조화 입자층(5)이 형성되어 있다.
극박 동박(4) 표면의 표면조도(Rz)가 2.5μm 이하이고, 소지산의 최소 피크간 거리가 5μm 이상인 극박 동박층(4)을 작성하기 위해서는, 캐리어 호일(1)에 마련한 박리층(2) 위에 구리 도금이 평활하고 경면 광택을 생성할 수 있는 구리 도금액에 의해 도금을 실시한다.
평활하고 경면 광택을 생성할 수 있는 구리 도금액으로서는, 일본 특허 제3,313,277호에 개시되어 있는 구리 도금액, 혹은 시판되는 장식용 광택 도금 첨가제를 포함하는 도금액을 사용하는 것이 최적이다.
이들 도금액으로부터 얻어지는 극박 구리층(4)은 표면조도가 작으면서 평평한 표면 형상이며, 또한 표면에 평균입경 2μm 이하의 결정립이 표출되어 있기 때문에, 이 위에 구리의 조화 입자를 부착시킨 경우라도 평균입경 2μm 이하의 미세 입자를 도 2에 작은 원으로 도시한 바와 같이 균등하게 형성하는 것이 가능하다.
또한, 상기한 호일 본체의 결정립의 평균입경이란, 우선 결정립이 형성되어 있는 표면의 사진을 투과형 전자현미경(TEM)으로 촬영하고, 그 사진에 있어서의 결정립의 면적을 10곳 이상 실측하여, 그 결정립을 완전한 원으로 했을 때의 직경을 계산하고, 그 계산값을 일컫는 것이다.
또한, 미세 입자의 평균입경이란 TEM으로 실측하여 10곳 이상 측정한 값의 평균값은 말한다.
캐리어 호일(1) 상에 마련하는 박리층(2)은 Cr, Ni, Co, Fe, Mo, Ti, W, P, 및/또는 이들 합금층 또는 이들 수화물층으로 이루어진 층, 또는 유기피막인 것이 바람직하다.
이들 피막층(2)을 형성하는 금속(합금을 포함) 및 이들 수화 산화물은 음극 전해 처리에 의해 형성하는 것이 바람직하다. 또한, 캐리어 부착 극박 동박을 이용한 배선판을 형성하는 단계에서 캐리어 부착 극박 동박을 절연 기재에 가열 프레스후의 박리의 안정화를 도모함에 있어서, 박리층(2)의 하지에 니켈, 철 또는 이들의 합금층을 아울러 마련하는 것이 바람직하다.
박리층(2)으로서 바람직한 크롬 합금의 2원 합금으로서는, 니켈-크롬, 코발트-크롬, 크롬-텅스텐, 크롬-구리, 크롬-철, 크롬-티타늄 등을 들 수 있고, 3원계 합금으로서는, 니켈-철-크롬, 니켈-크롬-몰리브덴, 니켈-크롬-텅스텐, 니켈-크롬-구리, 니켈-크롬-인, 코발트-철-크롬, 코발트-크롬-몰리브덴, 코발트-크롬-텅스텐, 코발트-크롬-구리, 코발트-크롬-인 등을 들 수 있다.
또한, 박리층(2)에 유기 피막을 사용하는 경우에는 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카복실산 중에서 선택되는 1종 또는 2종 이상으로 이루어진 것을 사용하는 것이 바람직하다.
캐리어 호일(1)을 박리층(2)으로부터 박리할 때의 박리(필) 강도는 이들 금속의 부착량에 따라 영향을 받는다. 즉, 박리층(2)이 두꺼우면(도금 부착량이 많으면) 캐리어 호일(1)의 표면을, 박리층(2)을 구성하는 금속(이하 단순히 박리층 금속이라 함)이 완전히 덮은 상태가 되고, 박리 강도는 박리층(2)의 금속 표면과 그 후에 적층되는 극박 동박(4)과의 결합면이 벗겨지는 힘이 된다고 생각된다.
이에 반해 박리층(2)의 두께가 얇은 경우(도금 부착량이 적은 경우)에는 캐리어 호일(1)의 표면이 박리층(2)의 금속으로 완전히 덮여져 있지 않고, 박리 강도는 미미하게 노출되어 있는 캐리어 호일(1) 및 박리층(2)의 금속과 이 위에 부착시키는 극박 동박(4)과의 결합력이 벗기는 힘이 된다고 생각된다.
따라서, 박리층(2)을 형성하는 금속 도금의 부착량에 따라 캐리어 호일(1)과 극박 동박(4)과의 박리 강도는 변화되는데, 어느 정도 박리층(2)을 두껍게 형성(부착)하면 박리 강도는 더 이상 변화되지 않게 되기 때문에, 박리층(2)을 형성하는 금속의 부착량을, 100 mg/d㎡ 이상으로 도금 부착량을 많게 하더라도 박리 강도는 변화되지 않는다.
이하, 본 발명의 제 1 실시형태의 캐리어 부착 극박 동박의 실시예와 그 비교예를 설명한다.
[실시예 1]
(1) 극박 구리층의 작성
표면(S면)조도 1.2μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 하기 조성 1에 나타내는 황산구리 용액을 전해액으로 하여 전류밀도 30A/d㎡, 액 온도 50℃의 조건으로 전해하여 5μm 두께의 극박 동박(동박)을 전기 도금하였다.
(조성 1)
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/ℓ
황산(H2SO4) 80 내지 120g/ℓ
3-머캅토 1 프로판 설폰산 나트륨 0.5 내지 5ppm
하이드록시에틸셀룰로오스 1 내지 10ppm
저분자량 아교(분자량 3,000) 1 내지 10ppm
Cl- 10 내지 50ppm
(2) 미세 조화 입자의 전석
극박 동박 상에 하기 조건으로 직류에 의한 음극 전해 처리를 실시하고, 구리 미세 조화 입자를 전석시켰다.
(2-1) 미세 입자핵의 형성
(a) 전해액의 조성
황산구리(CuSO4ㆍ5H2O) 80 내지 140g/ℓ
황산(H2SO4) 110 내지 160g/ℓ
몰리브덴산 나트륨(Na2Mo4ㆍ2H2O) 0.05 내지 3g/ℓ
황산제일철(FeSO4ㆍ7H2O) 1 내지 15g/ℓ
(b) 전해액의 온도: 35℃
(c) 전류밀도: 10 내지 50A/d㎡
(d) 처리 시간: 2 내지 15초
(2-2) 캡슐 도금
(a) 전해액의 조성
황산구리(CuSO4ㆍ5H2O) 200 내지 300g/ℓ
황산(H2SO4) 90 내지 130g/ℓ
(b) 전해액의 온도: 60℃
(c) 전류밀도: 10 내지 30 A/d㎡
(d) 처리시간: 2 내지 15초
(3) 표면처리
수득된 구리 입자가 부착된 극박 동박 표면에, 니켈-인 도금(Ni=0.1mg/d㎡)과 아연 도금(Zn= 0.1 mg/d㎡)을 실시하고, 추가로 그 위에 크로메이트 처리(Cr=0.06 mg/d㎡)를 실시한 후, 에폭시계 실란 커플링제 처리(Si=0.004mg/d㎡)를 실시하였다.
[실시예 2]
(1) 극박 구리층의 작성
표면(S면)조도 1.2μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 하기 조성 2에 나타내는 황산구리 용액을 전해액으로 하여 전류밀도 10A/d㎡, 액 온도 35℃의 조건으로 전해함으로써 5μm 두께의 극박 동박(동박)을 전기 도금하였다.
(조성 2)
황산구리(CuSO4ㆍ5H2O) 200 내지 300g/ℓ
황산(H2SO4) 90 내지 130g/ℓ
니혼 쉐링(주)(Nihon Schering K.K)사 제품
카파라시드 210 메이크업제 10cc/ℓ
광택제(A) 0.5cc/ℓ
광택제(B) 보충에만 사용
Cl- 30ppm
또한, 광택제의 보충은 전류량 1,000 AH에 대하여 광택제(A) 및 광택제(B)를 각각 300 cc 첨가하였다.
(2) 미세 조화 입자의 전석
극박 동박 위에 실시예 1과 동일한 조건으로, 직류 전류에 의한 음극 전해 처리를 실시하고, 구리 미세 조화 입자를 전석시켰다.
(3) 표면처리
수득된 구리 입자가 부착된 극박 동박 표면에, 실시예 1과 동일한 표면 처리를 실시하였다.
[실시예 3]
표면(S면) 조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 실시예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성하였다.
[실시예 4]
표면(S면) 조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 실시예 2와 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성하였다.
[실시예 5]
표면(S면) 조도 2.4μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 실시예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성하였다.
[실시예 6]
표면(S면) 조도 2.4μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 실시예 2와 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성하였다.
[비교예 1]
(1) 극박 동박의 형성 방법
표면(S면)조도 1.2μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 하기 조성 3에 나타내는 황산구리 용액을 전해액으로 하여 전류밀도 30A/d㎡, 액 온도 50℃의 조건으로 전해함으로써 5μm 두께의 극박 동박(동박)을 전기 도금하였다.
(조성 3)
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/ℓ
황산(H2SO4) 80 내지 120g/ℓ
아교 1 내지 10ppm
Cl- 10 내지 50ppm
(2) 미세 입자의 전석
(2-1) 미세 입자핵의 형성
실시예 1에 나타낸 방법과 동일한 방법에 의해 구리 도금을 전석시켰다.
(2-2) 캡슐 도금
실시예 1에 나타낸 방법과 동일한 방법에 의해 캡슐 도금을 전석시켰다.
(3) 표면 처리
실시예 1에 나타낸 방법과 동일한 방법에 의해 표면 처리를 실시하였다.
[비교예 2]
표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 비교예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성했다.
[비교예 3]
표면(S면)조도 2.4μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 비교예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성했다.
[비교예 4]
표면(S면)조도 0.6μm, 두께 35μm의 압연 전해 동박을 캐리어 호일로 하고, 그 표면에 비교예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성했다.
[비교예 5]
일본 특허 공표 공보 제2003-524078호 공보에 개시되어 있는 조성의 전해액을 사용하여 두께 35μm의 미처리 전해 동박을 캐리어 호일로서 작성하였다. 그 M면(조도 2.0μm) 상에 비교예 1과 동일하게 하여 박리층, 극박 동박, 조화 입자층을 형성하고, 이어서 표면 처리를 실시하여 캐리어 부착 극박 동박을 작성하였다.
상기 실시예와 상기 비교예의 평가를 실시하였다.
실시예 1 내지 6, 비교예 1 내지 5에서 작성한 캐리어 부착 극박 동박에 대하여 이 극박 동박의 표면조도(10곳 평균조도)(Rz), 소지산의 최소 피크간 거리, 표면결정립의 평균입경을 각각 측정하고, 그 결과를 표 1에 나타내었다.
1. 물성의 측정
본 발명의 캐리어 부착 극박 동박은 구리 도금의 균일 전착성이 우수하고, 표 1로부터 분명한 바와 같이, 5μm 두께의 구리 도금을 실시함으로써, 원박 표면조도가 2.4 마이크론으로 거친 것이더라도 극박 동박 표면의 표면조도가 작아지고, 조화 처리를 한 후의 표면조도도 작게 억제되어 있다.
2. 프린트 배선판의 작성
이어서, 실시예 1 내지 6의 극박 동박에 의해, 프린트 배선판, 다층 프린트 배선판을 작성한 결과, 라인/스페이스= 10μm/10μm이라는 극세폭에서의 에칭도 가능했다.
3. 박리 강도의 측정
실시예 1 내지 6, 비교예 1 내지 5에서 작성한 캐리어 부착 극박 동박의 박리 강도를 측정하였다. 측정은 10mm폭으로 한 캐리어 부착 극박 동박을 FR-4 기재에 접착시키고, 이어서 캐리어 호일을 벗겨내고, 극박 동박 위에 도금을 실시하여 두께를 35μm로 한 후, 벗겨내어 박리 강도를 측정하였다. 그 결과를 표 1에 병기한다. 표 1에 나타낸 바와 같이, 통상의 측정 방법(10mm 폭)에서는 실시예와 비교예에서는 오히려 비교예 쪽이 박리 강도는 크다.
비교예의 쪽이 박리 강도가 큰 것은 조화전의 동박 표면에 산과 골짜기부(요철)가 있기 때문에, 산 부분에 조화 입자가 집중되어 전석되고, 골짜기 부분에 조화 입자가 거의 전석되어 있지 않는데, 측정이 10mm 폭으로 넓은 폭이기 때문에 조화 입자의 앵커 효과에 의해 박리 강도가 커지고 있기 때문이다. 그러나, 50μm 폭 이하와 같은 극세폭이 되게 되면 박리 강도는 이하에 나타내는 바와 같이 감소된다.
4. 박리 강도
상기한 비교예에서 작성한 극박 동박의 박리 강도는 폭이 50μm 이하와 같은 극세폭이 되게 되면 박리 강도가 감소하는 원인은 선폭이 가늘어짐에 따라 선폭내에서의 조화 입자의 부착량이 성겨지기 때문이다. 이와 같은 현상을 확인하기 위해 테이프 박리 테스트를 라인/스페이스= 50μm/50μm로 한 본 발명의 극박 동박 및 비교예의 극박 동박으로 작성한 프린트 배선판에 의해 실시하고, 그 결과를 표 1에 나타내었다.
또한, 테이프 박리 테스트는 상기의 L/S= 50/50의 테스트 패턴에, 점착 테이프를 붙여서 벗겨내었을 때, 패턴이 수지 기재로부터 박리되는지의 여부로 평가하였다.
표 1에 나타낸 바와 같이 라인/스페이스=50/50μm라는 극세폭이 되면, 본 발명의 극박 동박에 비해 비교예의 동박 배선은 박리되기 쉬워진다.
5. 에칭성의 평가
FR-4 기재에 실시예 1 내지 6 및 비교예 1 내지 5의 캐리어 부착 5μm 호일을 프레스하고, 캐리어를 벗겨내었다.
그 후, 동박 표면에, 라인/스페이스= 10/10μm, 15/15μm, 20/20μm, 25/25μm, 30/30μm, 35/35μm, 40/40μm, 45/45μm, 50/50μm의 테스트 패턴(라인 길이 30mm, 라인 개수 10개)을 인쇄하고, 염화구리의 에칭액으로 에칭을 실시하였다.
10개의 라인이 브리지되지 않고 에칭할 수 있었을 경우의 선폭을 수치로 표 1에 나타내었다. 실시예에서 작성한 극박 동박에서는 15μm 이하까지 에칭 가능함에 비해, 비교예에서 작성한 극박 동박에서는 20μm가 최저였다.
상술한 바와 같이, 본 발명의 제 1 실시형태의 캐리어 부착 극박 동박은 캐리어 호일의 표면조도에 영향받지 않고 미세 결정립이 표출되는 극박 전해 동박을 작성할 수 있으며, 그 호일 상에 조화 입자를 부착시킨 후라도 Rz가 2μm대에 머물러, 라인/스페이스가 15μm 이하의 극세폭까지 에칭이 가능하며, 또한 15μm 이하의 라인을 에칭한 후라도 15μm 이하의 라인에 조화 입자가 다수 부착되어 있기 때문에 조도가 낮음에도 불구하고 미세 라인과 배선 기판(수지 기판)이 높은 밀착 강도를 갖는, 우수한 효과를 가지며, 밀착 강도가 높다. 따라서, 본 발명의 캐리어 부착 극박 동박에 의해 고밀도 극박 미세 배선(초 파인 패턴)의 프린트 배선판, 및 초 파인 패턴의 다층 프린트 배선판을 제공할 수 있는 것이다.
본 발명의 극박 동박은 선폭이 15μm 이하로 미세폭까지 에칭이 가능하며, 박리 강도도 강해 배선 기판에서 박리되는 일은 없다.
이와 같이, 본 발명의 동박은 각종 배선 기기의 회로 도체로서, 또한 프린트 배선판은 각종 전자기기 등에 적용, 응용하는 것이 가능하다.
제 2 실시형태
도 3 및 도 4는 본 발명의 제 2 실시형태의 캐리어 부착 극박 동박을 나타내는 것으로, 캐리어 호일(1)의 표면에 박리층(2), 극박 동박(4)이 적층되어 형성되어 있다.
극박 동박(4)의 표면에는 조화 입자가 형성되어 있지 않지만, 표면 프로파일이 변화되지 않을 정도의 두께의 화학 처리, 및/또는 전기화학 처리(도시하지 않음)가 실시되어 있다. 이 처리에 의해 수지 기재와의 화학 결합을 높여 밀착성을 높이고 있다.
극박 동박(4)의 층을 형성하기 위해서는 첨가제를 포함하지 않는 구리 도금액 또는 첨가제를 포함한 구리 도금액에 의해 도금을 실시한다.
여기서 첨가제란 비소 화합물, 몰리브덴 화합물, 바나듐 화합물, 니켈 화합물, 코발트 화합물, 철 화합물, 텅스텐 화합물, 게르마늄 화합물 등의 무기 화합물 첨가제, 아교, 젤라틴, 유기 활성 황 함유 화합물, 유기 염료, 고분자 다당류, 셀룰로오스 등의 유기 화합물 첨가제를 나타낸다.
이러한 첨가제를 사용할 경우, 사용하는 첨가제의 종류에 따라 표면의 형상을 바꾸는 것이 가능하다.
예컨대, 상기 대표적 유기 첨가제인 아교와 염화물 이온을 포함하는 황산-황산 구리액을 사용하여 도금을 실시하면, 극부 동박(4)의 표면 형상은 도 3에 도시한 바와 같이 여러번 산이 연결된 형상이 된다(이를 이하 “소지산”이라 부름.)
아교와 염화물 이온을 첨가제로 사용한 경우에는 두께가 9μ의 동박인 경우, 소지산의 표면(Rz)는 4μm 전후, 소지산의 최소 피크간 거리는 4 내지 5μm 전후이 것이 형성된다. 이 단면의 일 실시형태를 나타낸 것이 도 3이다.
여기서, Rz는 일본 공업 규격(JIS) B 0601-1994에 기재된 10곳 평균조도를 나타낸다.
첨가제의 종류를 선택함으로써, 상기 아교와 염화물 이온에 비해 극박 동박(4)의 소지산의 높이가 4μm 보다 낮고, 및 소지산의 최소 피크간 거리가 5μm 미만인 것에서 소지산의 높이는 4μm 보다 낮고, 및 소지산의 최소 피크간 거리를 5μ 이상으로 한 경면에 가까운 평평한 것까지 형성하는 것이 가능하다. 이 단면의 일 실시형태를 나타낸 것이 도 4이다.
소지산의 산의 높이가 낮고, 또한 소지산의 피크간 거리가 길어짐에 따라 파인 패턴 형성에 적합한 동박이 된다.
또한, 주 성분인 구리 이외의 성분을 포함하지 않는, 즉 무기물, 유기물의 첨가제를 포함하지 않는 구리 도금액으로 형성된느 극박 동박(4)의 표면은 소지산의 높이는 호일 제조시의 전류 밀도나 전해액의 유속(교반 상태)을 선택함으로써, Rz는 1 내지 2μ대로 할 수 있고, 최소 피크간 거리는 5μm 이상이 되어, 극박 동박(4)의 표면에 높이가 낮은 작은 요철이 다수 존재하는 표면 형상이기 때문에, 캐리어 부착 극박 동박을 이용한 배선판을 제조할 때 수지 기재와의 밀착성이 우수한 동시에 미세 배선을 자르는 것이 가능하다. 또한, 조화 입자가 없는 것에 더하여 극박 동박(4)의 층 자체에 포함되는 무기, 유기 불순물이 매우 적기 때문에, 배선을 에칭했을 때에 미세 배선을 자르는 것이 가능하다.
제 3 실시형태
도 5는 본 발명의 제 2 실시형태의 캐리어 부착 극박 동박을 나타내는 것으로, 극박 동박(4)의 표면을 화학 에칭에 의해 요철 처리가 실시되며, 및/또는 전기 화학 에칭에 의해 요철 처리가 실시된 예를 나타낸 것이다.
캐리어 호일(1)의 표면에 박리층(2), 극박 동박(4)이 적층되어 형성되어 있다. 극박 동박(4)의 표면에는 작은 오목부(6)가 형성되어 있다. 또한, 극박 동박(4)의 표면에는 표면 프로파일이 변화되지 않을 정도의 두께의 화학 처리, 및/또는 전기화학 처리(도시하지 않음)가 실시되어 있다.
캐리어 호일(1) 상에 마련하는 박리층(2)은 Cr, Ni, Co, Fe, Mo, Ti, W, P, 및/또는 이들 합금층 또는 이들 수화물층으로 이루어진 층, 또는 유기 피막인 것이 바람직하다.
이들 박리력을 형성하는 금속(합금을 포함함) 및 이들 수화 산화물은 음극 전해 처리에 의해 형성하는 것이 바람직하다. 또한, 캐리어 부착 극박 동박을 이용한 배선판을 제조할 때, 캐리어 부착 극박 동박을 절연 기재에 가열 프레스후의 박리의 안정화를 도모함에 있어서 박리층의 하지에 니켈, 철 또는 이들 합금층을 아울러 마련하는 것이 바람직하다.
박리층(2)으로서 바람직한 크롬 합금의 2원 합금으로서는, 제 1 니켈-크롬, 코발트-크롬, 크롬-텅스텐, 크롬-구리, 크롬-철, 크롬-티타늄 등을 들 수 있고, 3원계 합금으로서는, 니켈-철-크롬, 니켈-크롬-몰리브덴, 니켈-크롬-텅스텐, 니켈-크롬-구리, 니켈-크롬-인, 코발트-철-크롬, 코발트-크롬-몰리브덴, 코발트-크롬-텅스텐, 코발트-크롬-구리, 코발트-크롬-인 등을 들 수 있다.
또한, 박리층(2)에 유기 피막을 사용하는 경우에는 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카복실산 중에서 선택한다. 1종 또는 2종 이상으로 이루어진 것을 사용하는 것이 바람직하다.
캐리어 호일(1)을 박리층(2)으로부터 박리할 때의 박리 강도는 이들 금속의 부착량에 따라 영향을 받는다. 즉, 박리층이 두꺼우면(도금 부착량이 많으면) 캐리어 호일 표면을, 박리층을 구성하는 금속(이하 단순히 “박리층 금속”이라 함)이 완전히 덮은 상태가 되고, 박리 강도는 박리층(2)의 금속 표면과 그 후에 적층되는 극박 동박(4)과의 결합면이 벗겨지는 힘이 된다고 생각된다.
이에 반해 박리층(2)의 두께가 얇은 경우(도금 부착량이 적은 경우)에는 캐리어 호일 표면이 박리층(2)의 금속으로 완전히 덮여져 있지 않고, 박리 강도는 미미하게 노출되어 있는 캐리어 호일 및 박리층 금속과 이 위에 부착시키는 극박 동박(4)과의 결합력이 벗기는 힘이 된다고 생각된다. 따라서, 박리층(2)을 형성하는 금속 도금의 부착량에 따라 캐리어 호일(1)과 극박 동박(4)과의 박리 강도는 변화되는데, 어느 정도 박리층(2)을 두껍게 형성(부착)하면 박리 강도는 더 이상 변화되지 않게 된다. 박리층(2)을 형성하는 금속의 부착량으로서는 100 mg/dm2 이상으로 도금 부착량을 많게 하더라도 박리 강도는 변화되지 않는다.
[실시예]
(실시예 7)
(1) 극박 구리층의 작성
표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 피로인산 구리 도금액으로 스트라이크 도금을 실시한 후, 하기 조성 4에 나타낸 황산 구리 용액을 전해액으로 하여 전류밀도 10 내지 30A/d㎡, 액 온도 40 내지 60℃의 조건으로 전해하여, 5μm 두께의 극박 구리층(동박)을 전기 도금하였다.
피로인산 스트라이크 도금 조건
Cu2P2O7ㆍ3H2O 5 내지 50g/ℓ
K4P2O4 50 내지 300g/ℓ
pH 8 내지 10
전류밀도 1 내지 3A/d㎡
처리시간 30초
(조성 4)
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/ℓ
황산(H2SO4) 80 내지 120g/ℓ
(2) 표면처리
수득된 극박 동박 표면에, 니켈-인 도금(Ni=0.1 mg/d㎡)와 아연 도금(Zn= 0.1mg/d㎡)을 실시하고, 추가로 그 위에 크로메이트 처리(Cr=0.06 mg/d㎡)를 실시한 후, 에폭시계 실란 커플링제 처리(Si= 0.004 mg/d㎡)를 실시하였다.
(실시예 8)
(1) 극박 구리층의 작성
표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 실시예 7과 같은 피로인산 구리 도금액으로 스트라이크 도금을 실시한 후, 하기 조성 5에 나타내는 황산구리 용액을 전해액으로 하여 전류밀도 10 내지 30 A/d㎡, 액 온도 50℃의 조건으로 전해하여 5μm 두께의 극박 동박(동박)을 전기 도금하였다.
(조성 5)
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/ℓ
황산(H2SO4) 80 내지 120g/ℓ
아교 1 내지 10 ppm
Cl- 10 내지 50 ppm
(2) 표면처리
수득된 극박 동박 표면에 실시예 7과 동일한 표면 처리를 실시하였다.
(실시예 9)
(1) 극박 구리층의 작성
표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금을 연속적으로 실시하여 두께 0.005μm의 크롬 도금층(박리층)을 형성하였다. 이어서, 실시예 7과 같은 피로인산 구리 도금액으로 스트라이크 도금을 실시한 후, 하기 조성 6에 나타내는 황산구리 용액을 전해액으로 하여 전류밀도 10 내지 30 A/d㎡, 액 온도 50℃의 조건으로 전해하여 5μm 두께의 극박 동박(동박)을 전기 도금하였다.
(조성 6)
황산구리(CuSO4ㆍ5H2O) 250 내지 350g/ℓ
황산(H2SO4) 80 내지 120g/ℓ
3-머캅토 1 프로판 설폰산 나트륨 0.5 내지 5ppm
하이드록시에틸셀룰로오스 1 내지 10ppm
저분자량 아교(분자량 3,000) 1 내지 10ppm
Cl- 10 내지 50ppm
(2) 표면처리
수득된 극박 동박 표면에 실시예 7과 동일한 표면 처리를 실시하였다.
(실시예 10)
(1) 극박 구리층의 작성
실시예 7과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리도금액으로 스트라이크 도금한 후, 6μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 표면 요철의 형성
맥(주)(MEC. CO. LTD.) 제품의 엣치본드(MECetchBOND) 처리에 의해 표면을 1μm 에칭하였다. 에칭 조건은 이하와 같다.
처리 약품 CZ-8100
스프레이 압력 2.0kg/㎠
처리 온도 35℃
(3) 표면 처리
수득된 극박 동박 표면에, 실시예 7과 동일한 표면 처리를 실시하였다.
(실시예 11)
(1) 극박 구리층의 작성
실시예 7과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리 도금액으로 스트라이크 도금한 후, 7μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 표면 요철의 형성
이하의 조건에 의해 극박 구리층 표면에 요철 처리를 실시하였다. 이론 용해량은 2μm 이다.
여기서, 이론 용해량이란, 전류 효율이 100%로 용해되었다고 치고 도통한 전기량으로부터 산출한 용해량을 나타낸다.
(a) 전해액의 조성: 황산(H2SO4) 80 내지 100g/ℓ
(b) 전해액의 온도 40℃
(c) 전류밀도 25 내지 40A/d㎡
(d) 처리 시간 12.5 내지 20초
(3) 표면 처리
수득된 극박 동박 표면에, 실시예 7과 동일한 표면 처리를 실시하였다.
(실시예 12)
(1) 극박 구리층의 작성
실시예 7과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리 도금액으로 스트라이크 도금한 후, 7μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 표면 요철의 형성
이하의 조건에 의해 극박 구리층 표면에 요철 처리를 실시하였다. 이론 용해량은 2μm 이다.
여기서, 이론 용해량이란, 전류 효율이 100%로 용해되었다고 치고 도통한 전기량으로부터 산출한 용해량을 나타낸다.
(a) 전해액의 조성: 염산(HCl) 80 내지 100g/ℓ
(b) 전해액의 온도: 40℃
(c) 전류밀도: 25 내지 40A/d㎡
(d) 처리 시간: 12.5 내지 20초
(3) 표면 처리
수득된 극박 동박 표면에, 실시예 7과 동일한 표면 처리를 실시하였다.
(비교예 6)
(1) 극박 구리층의 작성
실시예 7과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리 도금액으로 스트라이크 도금한 후, 5μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 미세 조화 입자의 전석
하기 조건으로 극박 동박 상에 직류에 의한 음극 전해 처리를 실시하고, 구리 미세 조화 입자를 전석시켰다.
(i) 미세 입자핵의 형성
(a) 전해액의 조성
황산구리(CuSO4ㆍ5H2O) 90 내지 130g/ℓ
황산(H2SO4) 110 내지 140g/ℓ
아비산(As2O3) (As로써) 100 내지 200ppm
(b) 전해액의 온도: 30℃
(c) 전류밀도: 10 내지 50 A/d㎡
(d) 처리 시간: 2 내지 15초
(ⅱ) 캡슐 도금
(a) 전해액의 조성
황산구리(CuSO4ㆍ5H2O) 200 내지 300g/ℓ
황산(H2SO4) 90 내지 130g/ℓ
(b) 전해액의 온도: 50℃
(c) 전류밀도: 10 내지 30 A/d㎡
(d) 처리시간: 2 내지 15초
(3) 표면처리
수득된 극박 동박 표면에, 아연 도금(Zn= 0.1 mg/d㎡)을 실시하고, 추가로 그 위에 크로메이트 처리(Cr=0.06 mg/d㎡)를 실시한 후, 에폭시계 실란 커플링제 처리(Si=0.004mg/d㎡)를 실시하였다.
(비교예 7)
(1) 극박 구리층의 작성
실시예 8과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리 도금액으로 스트라이크 도금한 후, 5μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 미세 조화 입자의 전석
비교예 7과 동일한 조건으로 극박 동박 상에 직류에 의한 음극 전해 처리를 실시하고, 구리 미세 조화 입자를 전석시켰다.
(3) 표면처리
수득된 극박 동박 표면에, 실시예 7과 동일한 표면 처리를 실시하였다.
(비교예 8)
(1) 극박 구리층의 작성
실시예 9과 동일하게 하여 표면(S면)조도 1.8μm, 두께 35μm의 미처리 전해 동박을 캐리어 호일로 하고, 그 S면에 크롬의 전기 도금, 피로인산 구리 도금액으로 스트라이크 도금한 후, 5μm 두께의 극박 구리층(동박)을 전기 도금하였다.
(2) 미세 조화 입자의 전석
비교예 7과 동일한 조건으로 극박 동박 상에 직류에 의한 음극 전해 처리를 실시하고, 구리 미세 조화 입자를 전석시켰다.
(3) 표면처리
수득된 극박 동박 표면에, 실시예 7과 동일한 표면 처리를 실시하였다.
평가
실시예 7 내지 12, 비교예 7 내지 9에서 작성한 캐리어 부착 극박 동박에 대해 이 극박 동박의 표면조도(10곳 평균조도)(Rz)를 측정하고, 그 결과를 표 2에 나타내었다.
1. 물성의 측정
본 발명의 캐리어 부착 극박 동박은 표 2로부터 분명한 바와 같이, 조화 처리 입자를 부착시키지 않았기 때문에, 표면조도는 작게 억제되어 있다.
2. 박리 강도의 측정
실시예 7 내지 12, 비교예 7 내지 9에서 작성한 캐리어 부착 극박 동박의 박리 강도를 측정하였다. 측정은 캐리어 부착 극박 동박을 세로 250mm, 가로 250mm으로 절단한 후, 극박 동박 표면에 폴리이미드 시트(우베고산(UBE Industries LTD.)사 제품 UPIREX-VT)를 탑재하고, 전체를 2장의 평활한 스테인레스 강판으로 협지하고, 20 torrdml 진공 프레스에 의해 온도 330℃, 압력 2 kg/㎠로 10분간 열압착하고, 그 후, 온도 330℃, 50 kg/㎠에서 5분간 열압착하여 캐리어 호일이 부착된 박리 측정용 편면 동박 적층판을 작성하였다. 캐리어 호일을 벗겨내고, 극박 동박 상에 도금을 실시하여 두께를 35μm로 한 후, 10mm 폭에서 박리 강도를 측정하였다. 그 결과를 표 2에 병기한다.
표 2에 나타낸 바와 같이, 실시예는 충분한 박리 강도를 갖는다.
3. 에칭성의 평가
폴리이미드 시트에 실시예 7 내지 12, 비교예 7 내지 9의 캐리어 부착 극박 동박을 프레스하고, 캐리어를 벗겨낸 후, 12μm의 두께가 될 때까지 극박 동박 상에 구리 도금을 실시하였다.
그 후, 동박 표면에, 라인/스페이스= 10/10μm, 15/15μm, 20/20μm, 25/25μm, 30/30μm, 35/35μm, 40/40μm, 45/45μm, 50/50μm의 테스트 패턴(라인 길이 30mm, 라인 개수 10개)을 인쇄하고, 염화구리의 에칭액으로 에칭을 실시하였다.
10개의 라인이 브리지되지 않고 에칭할 수 있었을 경우의 선폭을 수치로 표 1에 나타내었다. 실시예에서 작성한 극박 동박에서는 15μm 이하까지 에칭 가능함에 비해, 비교예에서 작성한 극박 동박에서는 30μm가 최저였다.
상술한 바와 같이, 본 발명의 제 2 및 제 3 실시형태에 따른 캐리어 부착 극박 동박의 극박 동박 상에 에칭 속도가 느린 조화 입자를 부착하지 않고 수지 기재와의 밀착성을 높이기 위한 화학 처리, 및/또는 전기화학 처리를 실시하거나, 혹은 극박 동박 상에 에칭 속도가 느린 조화 입자를 부착하지 않고, 화학 에칭, 및/또는, 전기화학 에칭에 의한 요철 처리를 실시한 후, 추가로 수지 기재와의 밀착성을 높이기 위한 화학 처리, 및/또는 전기화학 처리를 실시하였다. 그 결과, 이들 동박은 라인/스페이스가 15μm 이하의 극세폭까지 에칭이 가능하며, 또한 조도가 낮음에도 불구하고 수지 기재와의 접착 강도(박리 강도)가 높기 때문에 본 발명의 극박 동박에 의해 초 파인 패턴의 프린트 배선판, 및 초 파인 패턴의 다층 프린트 배선판을 제공할 수 있다.
본 발명의 목적 및 특징, 및 다른 목적 및 효과는 첨부 도면을 참조하여 설명하는 하기 기술로부터 한층 명료해질 것이다.
도 1은 종래의 캐리어 부착 극박 동박의 확대 단면도이고,
도 2는 본 발명의 제 1 실시형태의 캐리어 부착 극박 동박의 확대 단면도이며,
도 3 및 도 4는 본 발명의 제 2 실시형태의 캐리어 부착 극박 동박의 확대 단면도이고,
도 5는 본 발명의 제 3 실시형태의 캐리어 부착 극박 동박의 확대 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 캐리어 호일 2 : 박리층
4 : 극박 동박층 4a : 조화면
5 : 조화 입자층 6 : 작은 오목부

Claims (18)

  1. 캐리어 호일, 박리층, 극박 동박을 이 순서로 적층되어 있고, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상인 전해 동박인 캐리어 부착 극박 동박.
  2. 캐리어 호일, 박리층, 극박 동박이 이 순서로 적층되어 있고, 상기 극박 동박은 그 표면조도가 10곳 평균조도(Rz)로 2,5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상이고, 표면에 평균입경 2μm 이하인 결정립이 표출되는 전해 동박인 캐리어 부착 극박 동박.
  3. 청구항 1 항에 있어서, 상기 극박 동박의 노출면이, 상기 노출면의 프로파일을 변화시키지 않는 범위의 화학 처리, 및/또는 전기 화학 처리가 실시되어 있는 캐리어 부착 극박 동박.
  4. 청구항 1에 있어서, 상기 극박 동박의 표면에 조면화 처리가 실시되고, 그 조면화 처리면 상에, 상기 조면화 처리면 상의 프로파일을 변화시키지 않는 범위에서 화학 처리, 및/또는 전기 화학 처리가 실시되어 있는 캐리어 부착 극박 동박.
  5. 청구항 4에 있어서, 상기 극박 동박 표면의 조면화 처리 결과가 구리의 미세 입자를 전석하는 조면화 처리에 의한 조화 도금인 캐리어 부착 극박 동박.
  6. 청구항 4에 있어서, 상기 극박 동박 표면의 조면화 처리가 화학 에칭 및/또는 전기 화학 에칭 처리인 캐리어 부착 극박 동박.
  7. 청구항 1에 있어서, 상기 박리층이, Cr, Ni, Co, Fe, Mo, Ti, W, P, 및/또는 이들의 합금층 또는 이들의 수화 산화물층, 또는 유기 피막인 캐리어 부착 극박 동박.
  8. 청구항 2에 있어서, 상기 극박 동박의 노출면에, 상기 노출면의 프로파일을 변화시키지 않는 범위의 화학 처리, 및/또는 전기 화학 처리가 실시되어 있는 캐리어 부착 극박 동박.
  9. 청구항 2에 있어서, 상기 극박 동박의 표면에 조면화 처리가 실시되고, 그 조면화 처리면 상에, 상기 조면화 처리면 상의 프로파일이 변화되지 않는 범위에서 화학 처리, 및/또는 전기화학 처리가 실시되어 있는 캐리어 부착 극박 동박.
  10. 청구항 9에 있어서, 상기 극박 동박 표면의 조면화 처리 결과가 구리의 미세 입자를 전석하는 조면화 처리에 의한 조화 도금인 캐리어 부착 극박 동박.
  11. 청구항 9에 있어서, 상기 극박 동박 표면의 조면화 처리가 화학 에칭, 및/또는 전기 화학 에칭인 캐리어 부착 극박 동박.
  12. 청구항 2에 있어서, 상기 박리층이, Cr, Ni, Co, Fe, Mo, Ti, W, P, 및/또는 이들의 합금층 또는 이들의 수화 산화물층, 또는 유기 피막인 캐리어 부착 극박 동박.
  13. 청구항 1의 캐리어 부착 극박 동박에 의해 고밀도 극미세 배선을 실시한 것을 특징으로 하는 프린트 배선판.
  14. 청구항 2의 캐리어 부착 극박 동박에 의해 고밀도 초미세 배선을 실시한 것을 특징으로 하는 프린트 배선판.
  15. 캐리어 호일, 박리층, 및, 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이상이고, 표면에 평균입경 2μm이하의 결정립이 표출되는 전해 동박으로 형성된 극박 동박을, 이 순서대로 적층하는 공정과,
    상기 극박 동박의 노출면에, 상기 노출면의 프로파일을 변화시키지 않는 범위의 화학 처리, 및/또는 전기 화학 처리를 실시하는 공정을 갖는 캐리어 부착 극박 동박의 제조방법.
  16. 캐리어 호일, 박리층, 및, 표면조도가 10곳 평균조도(Rz)로 2.5μm 이하이며, 소지산의 최소 피크간 거리가 5μm 이하이고, 표면에 평균입경 2μm 이하의 결정립이 표출되는 전해 동박으로 형성된 극박 동박을 이 순서로 적층하는 공정과,
    상기 극박 동박의 표면을 조면화 처리하는 공정으로써, 그 조면화 처리면 상에, 상기 조면화 처리면 상의 프로파일이 변화되지 않는 범위에서 화학 처리, 및/또는, 전기화학 처리를 실시하는 공정을 갖는 캐리어 부착 극박 동박의 제조방법.
  17. 청구항 16에 있어서, 상기 극박 동박 표면의 조면화 처리가 구리의 미세 입자를 전석하는 조면화 처리에 의한 조화 도금인 캐리어 부착 극박 동박의 제조방법.
  18. 청구항 16에 있어서, 상기 극박 동박 표면의 조면화 처리가, 화학 에칭, 및/또는 전기 화학 에칭인 캐리어 부착 극박 동박의 제조방법.
KR1020040091706A 2003-11-11 2004-11-11 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판 KR101108991B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00381399 2003-11-11
JP2003381399 2003-11-11
JPJP-P-2004-00070806 2004-03-12
JP2004070806A JP4217786B2 (ja) 2004-03-12 2004-03-12 キャリア付き極薄銅箔、およびキャリア付き極薄銅箔を用いた配線板

Publications (2)

Publication Number Publication Date
KR20050045903A true KR20050045903A (ko) 2005-05-17
KR101108991B1 KR101108991B1 (ko) 2012-01-31

Family

ID=34436975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091706A KR101108991B1 (ko) 2003-11-11 2004-11-11 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판

Country Status (5)

Country Link
US (2) US20050158574A1 (ko)
EP (1) EP1531656A3 (ko)
KR (1) KR101108991B1 (ko)
CN (1) CN100571483C (ko)
TW (1) TW200533261A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011028004A2 (ko) * 2009-09-01 2011-03-10 일진소재산업(주) 미세회로 형성을 위한 임베디드용 동박
KR20150014850A (ko) * 2013-07-30 2015-02-09 가부시키가이샤 에스에이치 카퍼프로덕츠 조화동박, 동박적층판 및 프린트 배선판
KR101540151B1 (ko) * 2013-06-18 2015-07-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR20190024879A (ko) * 2016-07-01 2019-03-08 미츠비시 가스 가가쿠 가부시키가이샤 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040826A (ko) * 2004-08-05 2007-04-17 가부시키가이샤 가네카 용액, 도금용 재료, 절연 시트, 적층체 및 인쇄 배선판
WO2006041117A1 (ja) * 2004-10-14 2006-04-20 Kaneka Corporation めっき用材料、該めっき用材料に用いるポリアミド酸溶液、ポリイミド樹脂溶液、及びこれらを用いてなるプリント配線板
JP4934409B2 (ja) 2005-12-15 2012-05-16 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
CN1984527B (zh) * 2005-12-15 2010-12-01 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
JP4927503B2 (ja) 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
US20080142249A1 (en) * 2006-12-13 2008-06-19 International Business Machines Corporation Selective surface roughness for high speed signaling
WO2009127220A1 (en) * 2008-04-14 2009-10-22 Cern - European Organization For Nuclear Research Technology Transfer Group A method of manufacturing a gas electron multiplier
DE102008022722B4 (de) * 2008-05-06 2010-02-11 Siemens Aktiengesellschaft Verfahren zum elektrochemischen Erzeugen eines Metallbandes
US20110233320A1 (en) * 2008-11-25 2011-09-29 Jx Nippon Mining & Metals Corporation Method of winding up copper foil or copper clad laminate
WO2010061736A1 (ja) 2008-11-25 2010-06-03 日鉱金属株式会社 印刷回路用銅箔
JP2009143234A (ja) 2008-12-24 2009-07-02 Nippon Mining & Metals Co Ltd キャリア付金属箔
KR101269816B1 (ko) 2008-12-26 2013-05-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 플렉시블 라미네이트 및 그 라미네이트를 사용하여 형성한 플렉시블 전자 회로 기판
JP5505828B2 (ja) * 2009-03-04 2014-05-28 福田金属箔粉工業株式会社 複合金属箔及びその製造方法
JP5885054B2 (ja) * 2010-04-06 2016-03-15 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
TWI411707B (zh) * 2010-04-22 2013-10-11 Nanya Plastics Corp Ultra - low copper foil as the carrier of ultra - thin copper foil and its use
KR20130098359A (ko) * 2010-10-06 2013-09-04 후루카와 덴키 고교 가부시키가이샤 동박 및 그 제조 방법, 캐리어 부착 동박 및 그 제조 방법, 프린트 배선판, 다층 프린트 배선판
CN102452197B (zh) 2010-10-21 2014-08-20 财团法人工业技术研究院 附载箔铜箔及其制造方法
TWI405510B (zh) * 2010-11-24 2013-08-11 Co Tech Copper Foil Coporation 經粗化處理的銅箔及其製造方法
JP5651564B2 (ja) * 2011-09-30 2015-01-14 富士フイルム株式会社 貼り付け用銅箔
JP5875350B2 (ja) * 2011-11-30 2016-03-02 三井金属鉱業株式会社 電解銅合金箔及びキャリア箔付電解銅合金箔
JP5204908B1 (ja) 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
TWI584946B (zh) * 2012-09-28 2017-06-01 Jx日鑛日石金屬股份有限公司 附載子金屬箔
CN103060882B (zh) * 2013-01-21 2015-11-04 福建清景铜箔有限公司 一种硫酸铜溶液逆向流动生产电解铜箔的方法及***
TWI533496B (zh) * 2013-07-23 2016-05-11 Chang Chun Petrochemical Co Electrolytic copper foil
KR20160089364A (ko) * 2013-11-22 2016-07-27 미쓰이금속광업주식회사 매설 회로를 구비하는 프린트 배선판의 제조 방법 및 그 제조 방법으로 얻어지는 프린트 배선판
JP5870148B2 (ja) * 2013-11-27 2016-02-24 Jx金属株式会社 キャリア付銅箔、プリント回路板の製造方法、銅張積層板、銅張積層板の製造方法、及び、プリント配線板の製造方法
JP2015134953A (ja) * 2014-01-17 2015-07-27 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
TWI639515B (zh) * 2014-03-21 2018-11-01 Jx日鑛日石金屬股份有限公司 附載子金屬箔
JP6640567B2 (ja) 2015-01-16 2020-02-05 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
CN110072334B (zh) * 2015-01-22 2022-04-01 三井金属矿业株式会社 带载体的极薄铜箔及其制造方法
CN105843438A (zh) * 2015-01-30 2016-08-10 启耀光电股份有限公司 电子装置及电子装置的制造方法
JP6782561B2 (ja) 2015-07-16 2020-11-11 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6058182B1 (ja) 2015-07-27 2017-01-11 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6006445B1 (ja) 2015-07-27 2016-10-12 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6339636B2 (ja) 2015-08-06 2018-06-06 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6190500B2 (ja) 2015-08-06 2017-08-30 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6479254B2 (ja) * 2016-09-12 2019-03-06 古河電気工業株式会社 銅箔およびこれを有する銅張積層板
KR101809985B1 (ko) * 2017-03-30 2017-12-18 와이엠티 주식회사 다공성 구리박의 제조방법 및 이를 이용한 다공성 구리박
CN110832120B (zh) * 2017-03-30 2022-01-11 古河电气工业株式会社 表面处理铜箔、以及使用该表面处理铜箔的覆铜板及印刷电路布线板
KR101992841B1 (ko) 2017-07-13 2019-06-27 케이씨에프테크놀로지스 주식회사 울음, 주름 및 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
CN111194362B (zh) * 2017-07-24 2022-03-11 古河电气工业株式会社 表面处理铜箔、以及使用其的覆铜板及印刷配线板
WO2019024974A1 (en) * 2017-07-31 2019-02-07 Circuit Foil Luxembourg, Sàrl COPPER LAMINATE AND PRINTED CIRCUIT BOARD COMPRISING THE SAME
JP6623320B2 (ja) * 2017-12-05 2019-12-18 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Jx金属株式会社 導電性材料、成型品及び電子部品
CN109234797B (zh) * 2018-11-02 2020-04-07 山东天岳先进材料科技有限公司 一种碳化硅单晶生长装置
KR102124324B1 (ko) 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
CN111640915A (zh) 2019-03-01 2020-09-08 麻省固能控股有限公司 负极、包括其的二次电池以及制造负极的方法
US11444277B2 (en) 2019-03-01 2022-09-13 Ses Holdings Pte. Ltd. Anodes, secondary batteries including the same, and methods of making anodes
JP6845382B1 (ja) * 2019-06-07 2021-03-17 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
TWI719698B (zh) * 2019-06-12 2021-02-21 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
CN110996536B (zh) * 2019-12-25 2023-06-02 广东生益科技股份有限公司 一种载体铜箔及其制备方法和应用
CN112469194B (zh) * 2020-11-27 2022-08-05 广东嘉元科技股份有限公司 一种高密互联电路板用低轮廓电解铜箔
WO2022124843A1 (ko) * 2020-12-10 2022-06-16 와이엠티 주식회사 캐리어 부착 금속박용 이형층 및 이를 포함하는 금속박
JP7083198B1 (ja) * 2021-06-18 2022-06-10 ドングァン ディーエスピー テクノロジー カンパニー リミテッド ポリマーと銅の接合体のための銅表面処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818401B2 (ja) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
US6111870A (en) * 1996-11-07 2000-08-29 Interdigital Technology Corporation Method and apparatus for compressing and transmitting high speed data
US5863410A (en) * 1997-06-23 1999-01-26 Circuit Foil Usa, Inc. Process for the manufacture of high quality very low profile copper foil and copper foil produced thereby
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
JP4329953B2 (ja) 1999-05-19 2009-09-09 古河電気工業株式会社 高密度超微細配線板用銅箔
LU90532B1 (en) * 2000-02-24 2001-08-27 Circuit Foil Luxembourg Trading Sarl Comosite copper foil and manufacturing method thereof
EP1133220B1 (en) * 2000-03-10 2011-05-11 GBC Metals, LLC Copper foil with low profile bond enhancement
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP2002060981A (ja) * 2000-08-23 2002-02-28 Nippon Peroxide Co Ltd 銅及び銅合金表面の粗面化処理液
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
JP4304324B2 (ja) 2001-12-28 2009-07-29 古河電気工業株式会社 抵抗層付き銅箔とその製造方法
JP4413552B2 (ja) * 2002-08-01 2010-02-10 古河電気工業株式会社 電解銅箔および二次電池集電体用電解銅箔
TW200403358A (en) * 2002-08-01 2004-03-01 Furukawa Circuit Foil Electrodeposited copper foil and electrodeposited copper foil for secondary battery collector
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011028004A2 (ko) * 2009-09-01 2011-03-10 일진소재산업(주) 미세회로 형성을 위한 임베디드용 동박
WO2011028004A3 (ko) * 2009-09-01 2011-07-14 일진소재산업(주) 미세회로 형성을 위한 임베디드용 동박
KR101298999B1 (ko) * 2009-09-01 2013-08-23 일진머티리얼즈 주식회사 미세회로 형성을 위한 임베디드용 동박
KR101540151B1 (ko) * 2013-06-18 2015-07-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR20150014850A (ko) * 2013-07-30 2015-02-09 가부시키가이샤 에스에이치 카퍼프로덕츠 조화동박, 동박적층판 및 프린트 배선판
KR20190024879A (ko) * 2016-07-01 2019-03-08 미츠비시 가스 가가쿠 가부시키가이샤 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법

Also Published As

Publication number Publication date
TW200533261A (en) 2005-10-01
EP1531656A2 (en) 2005-05-18
CN1620221A (zh) 2005-05-25
TWI340613B (ko) 2011-04-11
US7790269B2 (en) 2010-09-07
US20050158574A1 (en) 2005-07-21
KR101108991B1 (ko) 2012-01-31
US20090011271A1 (en) 2009-01-08
EP1531656A3 (en) 2007-10-03
CN100571483C (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
KR101108991B1 (ko) 캐리어 부착 극박 동박, 및 캐리어 부착 극박 동박을이용한 배선판
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
JP5932705B2 (ja) 印刷回路用銅箔
EP1448036B1 (en) Copper foil for fine pattern printed circuits and method of production same
JP4927503B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
JP6219034B2 (ja) 銅箔及びその製造方法、キャリア付き銅箔及びその製造方法、プリント配線板、多層プリント配線板
KR101228168B1 (ko) 인쇄 회로용 동박 및 동장 적층판
JP4934409B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
EP1420621A1 (en) Ultra-thin copper foil with carrier, method of production of same, and printed circuit board using ultra-thin copper foil with carrier
JP2012102407A (ja) キャリア付き極薄銅箔及びプリント配線板
JP4217786B2 (ja) キャリア付き極薄銅箔、およびキャリア付き極薄銅箔を用いた配線板
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
US5447619A (en) Copper foil for the manufacture of printed circuit boards and method of producing the same
JP2005260058A (ja) キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
KR101623667B1 (ko) 인쇄 회로용 동박
JP4612978B2 (ja) 複合銅箔及びその製造方法
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP4391449B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
KR101623713B1 (ko) 인쇄 회로용 동박
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
CA2070046A1 (en) Metal foil with improved bonding to substrates and method for making said foil
EP0996318A2 (en) Novel composite foil, process for producing the same and copper-clad laminate
JP4330979B2 (ja) 表面処理電解銅箔

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 9