JP4304324B2 - 抵抗層付き銅箔とその製造方法 - Google Patents
抵抗層付き銅箔とその製造方法 Download PDFInfo
- Publication number
- JP4304324B2 JP4304324B2 JP2001401408A JP2001401408A JP4304324B2 JP 4304324 B2 JP4304324 B2 JP 4304324B2 JP 2001401408 A JP2001401408 A JP 2001401408A JP 2001401408 A JP2001401408 A JP 2001401408A JP 4304324 B2 JP4304324 B2 JP 4304324B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- resistance layer
- layer
- resistance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
【発明の属する技術分野】
本発明は抵抗層付き銅箔とその製造方法に関し、更に詳しくは、絶縁基材にラミネートすることにより高抵抗でファインな抵抗回路が内蔵されたプリント回路基板を製造する際に用いて好適な抵抗層付き銅箔と、それを製造する方法に関する。
【0002】
【従来の技術】
携帯電話に代表されるように、各種の機能を備えた電気・電子機器の軽薄短小化が急速に進んでいる。その発展は、各種半導体部品の微小製造技術,半導体部品を搭載するプリント回路基板の多層化技術、更にはプリント回路基板への搭載部品の高密度実装技術などで裏付けられている。
【0003】
そして、最近の消費者動向として、更なる軽薄短小化への要求が強まっている。しかしながら、搭載部品の微小化には限界があり、従来の表面実装技術を前提にすると、それら部品の高密度実装化も限界に近づきつつある。このようなことから、プリント回路基板の表面のうち、可成りの面積を占める搭載部品の面積を小さくするために、搭載部品の実装点数を低減化することが求められている。
【0004】
このような要求に応える試みの1つとして、大きな実装面積を占める部品(例えば、インダクタ,キャパシタ,抵抗器など)をプリント回路基板の内層側に内蔵して、実質的な高密度実装とコスト低減、および性能向上を実現するための努力がなされている。
この部品内蔵化の技術に関しては、例えば多層構造のセラミック回路基板において、その内層に厚膜ペーストなどの導電性ペーストを焼き付けることにより抵抗回路のパターンを形成したものが知られている。
【0005】
しかしながら、このセラミック回路基板の場合、抵抗回路のパターンをトリミングして抵抗回路の抵抗値を所定値に調整することができず、また内蔵されている抵抗回路の抵抗値の精度が低く、更には高価格でもある。そのため、従来から汎用されている樹脂基材を用いて製造されるプリント回路基板に対比すると、用途は限定され、また、将来予想されるシステムLSIなどの能動部品の内蔵化は不可能である。
【0006】
一方、導体回路形成用の銅箔の片面または両面に、抵抗回路を形成するための材料層(抵抗層という)を形成して成る抵抗層付き銅箔を樹脂基材にラミネートして製造する抵抗回路内蔵型のプリント回路基板が知られている。
このプリント回路基板は、概ね、次のようにして製造される。まず、上記した銅箔の抵抗層側の面と絶縁樹脂から成る基材とをラミネートして銅張り積層板にする。ついで、所定のエッチャントで1次エッチングを行って、銅箔と抵抗層が一体化した状態になっている所定の回路パターンを形成し、ついで、この回路パターンの表面側に位置する導体回路(銅箔)に対して2次エッチングを行って当該銅箔の必要箇所のみを選択的にエッチング除去し、その箇所の抵抗層は残置させる。その後、全体の上に更に絶縁基材を積層し、抵抗層を内蔵する。
【0007】
このようなプリント回路基板の例としては、Ohmega Technologies, Inc.からOmega-plyの商品名で抵抗層付き銅張り積層板が市販されている。
しかしながら、この抵抗層付き銅張り積層板は、シート抵抗値の最高値が250Ω/sq程度と低く、また価格も従来の銅張り積層板の10倍以上であるため、可成り特殊な用途に限定使用されるにとどまっている。
【0008】
また、特公昭55−42510号公報には、Sn−Ni合金で抵抗回路パターンを配線した抵抗層内蔵のプリント回路基板が開示され、特開昭58−220491号公報には、Sn−Ni−Sの3元合金で抵抗回路パターンを形成したプリント回路基板が開示されている。
しかしながら、これらのプリント回路基板は、いずれも、抵抗層のSn成分が導体回路であるCu成分と室温下においても反応してSn−Cu化合物を生成するので、時間経過とともに、または高温環境下にあると、上記反応生成物の成長が進んで抵抗回路の抵抗値が変化するという問題が生ずる。
【0009】
また、後者のプリント回路基板の場合には、Cu成分がS成分で腐食されることもあるので、抵抗回路の経時的な抵抗値の変化という問題だけではなく、導体回路それ自体も変質するという問題が発生する。
なお、抵抗層の構成材料としては、例えば特許第3022969号に、金属CrにC成分とO成分を含む材料が記載されている。この抵抗層は、導電性材料と絶縁材料の積層箔であって、厚み0.1〜0.4μmで、そのシート抵抗値は15〜1000Ω/sqである。
【0010】
【発明が解決しようとする課題】
ところで、現在汎用されているプリント回路基板に実装されている抵抗器の抵抗値は、概ね、10Ω/sq〜500kΩ/sqの範囲内にある。
しかしながら、前記した抵抗回路内蔵型の従来のプリント回路基板の場合、その抵抗層のシート抵抗値は高々1kΩ/sq程度であり、上記した10Ω/sq〜500kΩ/sqの範囲に比べれば低い水準にある。
【0011】
したがって、このような抵抗回路内蔵型のプリント回路基板において、その抵抗回路の抵抗値を現行の水準にまで高めようとすると、抵抗回路パターンの全長を長くしなければならない。しかしながら、そのような対策の場合、内蔵されている抵抗回路パターンの面積を大きくすることが必要となり、その結果、他の実装部品の搭載面積は小さくなり、その高密度実装が阻害されてしまう。
【0012】
また、特許第3022969号に記載されている抵抗層は、そのシート抵抗値が1kΩ/sq程度であり、確かに、前記した他の先行技術の場合に比べれば高い水準にある。しかしながら、その構成材料は金属Cr系であって、いわば汎用材料とはいえないという問題がある。
例えば高価格である。また、前記した1次エッチング時に使用するエッチャントは抵抗層の金属Cr系材料もエッチング除去できるものでなければならないので、特殊なものとなり、またエッチング条件も厳しくなるという問題が生ずる。しかも、そのような過酷なエッチング条件に、既に形成されている導体回路(Cu)も晒されるので、結局、形成された導体回路の信頼性は低下し、同時に抵抗回路の抵抗値精度も低下することがある。
【0013】
また、従来からある抵抗層付き銅箔に用いられている銅箔(基体銅箔)は、そのほとんどが電解銅箔である。
この電解銅箔は、一般に、表面がTiやステンレス鋼から成る回転ドラムの当該表面にCuを連続的に電着させて銅箔を成膜したのち、その銅箔を連続的に剥離して製造されている。製造された銅箔は、通常、回転ドラム側の表面が平滑で光沢面になっていてシャイニー面(S面)と呼ばれ、電解めっき液側の表面が粗面になっていてマット面(M面)と呼ばれている。
【0014】
そして、抵抗層付き銅箔の製造に際しては、従来、上記した粗面(M面)に抵抗層が形成されているのが通例である。ラミネート後に樹脂絶縁基材との接合強度を確保するためである。
しかしながら、最近のプリント回路基板において強く要求されている配線のファインパターン化という問題との関係では、上記した抵抗層付き銅箔を用いると、1次エッチングや2次エッチング時にファインな導体回路や抵抗回路を形成することが困難であるという問題が生じている。
【0015】
本発明は、従来の抵抗回路内蔵型のプリント回路基板における上記した問題を解決することができる抵抗層付き銅箔とその製造方法の提供を目的とする。
具体的には、抵抗層が現行のチップ抵抗器の抵抗値と近似した大きさの抵抗値を有し、しかも、1次エッチング時や2次エッチング時には、現行のエッチャントを用いることにより、銅箔と抵抗層の同時溶解,銅箔のみの選択的なエッチングのいずれもが可能である材料で構成されており、更には、ファインな導体回路と抵抗回路を形成することができる抵抗層付き銅箔の提供を目的とする。
【0016】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、絶縁基材とラミネートして使用される抵抗層付き銅箔であって、両面がJIS B 0601で規定する10点平均粗さ(Rz)で0.5〜2.5μmの光沢面になっている基体銅箔の少なくとも一方の表面に、電気抵抗率が0.05〜2μΩ・mである導電性物質から成る抵抗層が形成されていることを特徴とする抵抗層付き銅箔が提供される。
【0017】
また、本発明においては、両面がJIS B0601で規定する10点平均粗さ(Rz)で0.5〜2.5μmの光沢面になっている基体銅箔の表面に電気抵抗率が0.05〜2μΩ・mである導電性物質から成る前記抵抗層を電析で形成する際に、電解めっき液として、前記導電性物質のイオンを含み、かつ、塩素イオン濃度が10ppm以下、Cuイオン濃度が20ppm以下である水溶液を用いることを特徴とする抵抗層付き銅箔の製造方法が提供される。
【0018】
【発明の実施の形態】
図1は本発明の抵抗層付き銅箔の基本例Aを示す。
この銅箔Aは、基体銅箔1の片面1aに後述する抵抗層2が形成されている。また、抵抗層2は両面に形成されていてもよい。
ここで、基体銅箔1としては、圧延銅箔や後述する電解銅箔のいずれであってもよいが、その両面1a,1bは、JIS B 0601で規定する10点平均粗さ(Rz)で0.5〜2.5μmの光沢面になっているものが使用される。
【0019】
なお、圧延銅箔は、一般に、銅の鋳塊に熱間圧延,冷間圧延を行って製造されており、その両面は光沢面であるが、電解銅箔の場合は、S面とM面を有し、片面のみが光沢面になっている。
しかしながら、通常の圧延銅箔の表面には、圧延ロール表面の微細な疵やオイルピットなどによる圧延痕が発生することがあり、しかもその圧延痕は上記Rz値より大きい粗さであるため、圧延銅箔を使用する場合、前記圧延痕が発生していないものを使用すべきである。
【0020】
一方、S面とM面を有する電解銅箔の場合、電解めっき液にメルカプト基を有する化合物を添加してカソード電解を行うと、S面よりもM面の方が平滑であって、かつ、優れた機械的特性と耐熱性を有する電解銅箔を製造することができる。
なお、上記したメルカプト基を有する化合物に加えて、更に、塩素イオンと、デンプンやセルロース誘導体に代表される高分子多糖類、または低分子量の膠を電解めっき液に添加すると、一層優れた両面光沢の電解銅箔を得ることができる。
【0021】
上記したセルロース誘導体としては、例えばカルボキシメチルセルロースナトリウムやカルボキシメチルヒドロキシエチルセルロースエーテルのような水溶性セルロースエーテルをあげることができる。また低分子量の膠としては、例えば、PBF(商品名、ニッピゼラチン社製)やPCRA(商品名、Peter Cooper社製)のように、膠やゼラチンを酵素や酸またはアルカリで分解して例えば分子量を1万以下とし、ゼリー強度を小さくしたものをあげることができる。
【0022】
また、メルカプト基を有する化合物としては、例えば3−メルカプト1−プロパンスルホン酸塩,HS(CH2)3SO3Naなどをあげることができる。
したがって、電解銅箔を使用する場合は、上記した方法で製造した電解銅箔を、続いて、スキンパス程度の軽い圧下率かまたはスキンパス以上の圧下率で圧延することにより、両面を超平滑にして使用することが好ましい。
【0023】
銅箔Aは、上記抵抗層2側の表面を例えばガラスエポキシ樹脂から成る絶縁基材(図示しない)とラミネートして使用される。したがって、ラミネート後に得られた積層板においては、最外層が基体銅箔から成り、抵抗層は絶縁基材と接合した状態で内蔵されることになる。
ここで、基体銅箔1の表面1a(1b)のRz値を0.5〜2.5μmと規定した理由は以下のとおりである。
【0024】
Rz値が上記した値になっていると、その表面は平滑である。そのため、後述する抵抗層を均一にかつ薄く形成することができる。その結果、絶縁基材とのラミネート後における1次エッチング時や2次エッチング時に、ファインな回路パターンの形成が可能であるとともに、Cuの選択的なエッチング除去が可能で、形成された抵抗回路の抵抗値が非常に高くなるからである。
【0025】
次に抵抗層2について説明する。
この抵抗層2は、電気抵抗率が0.05〜2μΩ・mである導電性物質で構成される。具体的には、上記導電性物質を基体銅箔1の表面に電析で形成して抵抗層とすることが好適である。なお、上記した電気抵抗率は温度298K近辺における値である。
【0026】
抵抗層2は、最終的には内蔵された抵抗回路のパターンに転化するとはいえ、広い範囲の導電性を備えていることが必要であり、また、高抵抗の抵抗回路になるためには、薄く、しかも厚みのばらつきがない均一な層として形成されることが必要である。このようなことを勘案すると、抵抗層の形成方法としては、銅箔への均一皮膜形成に最も好適である電析を適用することが好ましい。
【0027】
その場合、電気抵抗率が0.05μΩ・mより小さい導電性物質で抵抗層2を形成すると、高いシート抵抗値の抵抗層を形成するためには、当該抵抗層の厚みを非常に薄くすることが必要になる。しかし、そのような薄い抵抗層では、2次エッチング(銅の選択的エッチング)時に基体銅箔と共に溶解されやすくなり、結局、厚みが均一な層形成が困難になる。また、電気抵抗率が2μΩ・mより大きい導電性物質の抵抗層を電析で形成することは極めて困難である。
【0028】
このようなことから、抵抗層の形成に際しては、電気抵抗率が0.05〜2μΩ・mである導電性物質が使用される。
なお、ここでいうシート抵抗値とは、これら銅箔A,Bの抵抗層側を絶縁基材とラミネートしたのち、表面の基体銅箔のみを選択的にエッチング除去し、残存する抵抗層について測定される抵抗値のことである。
【0029】
抵抗層は、用いる導電性物質の種類に応じて、次の2つのタイプのものになる。
第1のタイプの抵抗層は、98質量%以上の単一成分を主成分として含み、残部は不可避的不純物または1質量%未満のCu成分を含むものである。
第2のタイプの抵抗層は、95質量%以上の主成分と3質量%以下の副成分を含み、残部は不可避的不純物または1質量%未満のCu成分を含むものである。
【0030】
第1のタイプの抵抗層における単一成分としては、例えば、Ni,Co,Pd,Biのいずれかをあげることができる。また、Ni−Pd,Ni−Coのような共析相や、Pt単体も使用することができる。
また第2のタイプの抵抗層の場合、主成分としては上記した金属のいずれかを、副成分としては主成分の種類に応じて例えばP,B,Pd,Bi,Wのいずれかをあげることができる。
【0031】
すなわち、第2のタイプの抵抗層の場合、主成分と副成分を組み合わせた導電性物質としては、例えば、前者を主成分、後者を副成分としたとき、Ni−P,Ni−B,Co−P,Co−B,Ni−Bi,Ni−W,Ni−Pdなどをあげることができる。
第1のタイプの抵抗層,第2のタイプの抵抗層は、上記した導電性物質を主体として構成されているが、更には、不可避的不純物または1質量%未満のCu成分が含まれていてもよい。
【0032】
これらのうち、Cu成分の含有量が規制される理由は以下のとおりである。
まず、銅箔Aは、抵抗層側の面を絶縁基材にラミネートとしたのち1次エッチングを行って、一旦、基体銅箔と抵抗層2が積層された状態で所定パターンの回路を形成する。ついで、2次エッチングを行って、抵抗回路を形成したい部分の基体銅箔部分を選択的にエッチング除去して所望するパターンの抵抗回路が形成される。
【0033】
その場合、抵抗層にCu成分が含有されていると、上記したエッチングの過程で抵抗層のCu成分が溶解除去されることになる。その結果、抵抗層の均一性は劣化し、そのシート抵抗値のばらつきが大きくなる。また、オーバーエッチングも起こりやすくなり、シート抵抗値が設計値よりも大きくなるという事態が発生する。更には、Cu成分を含有したままの状態で抵抗回路がプリント回路基板に内蔵されていると、時間経過とともに、Cu成分の酸化や腐食などにより抵抗回路の抵抗値が変動し、プリント回路基板の長期信頼性は低下する。
【0034】
このような事態の発生を防止するために、銅箔Aの抵抗層においては、Cu成分を含有しないことを最適とするが、含有されている場合であってもその含有量は1質量%以下に規制される。
なお、銅箔Aの場合、1次エッチング時には、回路パターン形成に従来から使用されている塩化第二銅や塩化第二鉄の水溶液をエッチャントとして用いることができる。これらのエッチャントは、基体銅箔と抵抗層を所定の回路パターンで同時に形成することができる。
【0035】
基体銅箔のみを選択的にエッチング除去する2次エッチングにおいては、アルカリアンモニア系,過酸化水素−硫酸系などの一般的なエッチャントを用いることができる。
これらの抵抗層の厚みは5〜300mg/m2に設定されることが好ましい。この厚みが5mg/m2より薄い場合は、前記した2次エッチング時における銅箔の選択的なエッチング除去が円滑に進まず、抵抗層も部分的にエッチング除去されてしまうので、形成された抵抗回路の抵抗値のばらつきが大きくなるからである。とくに第2のタイプの抵抗層の場合はその傾向が強く発現する。
【0036】
また、厚みが300mg/m2より厚くなると、そのシート抵抗値は50Ω/sqを大きく下回るようになり、高抵抗の抵抗回路の形成という本発明の目的にそぐわなくなるからである。
なお、第1のタイプの抵抗層の場合、その厚みを薄くしていくと急激にシート抵抗値が高くなっていく。すなわち、抵抗層が薄くなると、形成された抵抗層の厚みによってシート抵抗値は大きく変動する。そのため、抵抗値が所定の設計値となるように抵抗層の厚みを制御することが困難になる。
【0037】
その点では、第2のタイプの抵抗層は、副成分の配合量を調節することにより、高抵抗領域において、その抵抗値を設計値にコントロールしやすいという利点を備えている。
例えば、Ni,Coを主成分とした場合、副成分としてP,B,Pd,Bi,Wなどの配合量を調節して抵抗値の制御が可能であり、Pdを主成分とした場合には、Ni,P,B,Wを副成分とし、所定の抵抗値となるようにそれらの配合量を調節すればよく、Bを主成分とした場合には、P,Wを副成分としてそれらの配合量を調節すればよい。
【0038】
これらの副成分は、いずれも、主成分の場合と同様に、Cu成分に比べてマイグレーションを起こしづらく、低温域ではCu成分と化合物を生成しにくく、また主成分との間では化学結合性が良好であるため、微量転化により、単一成分の量で抵抗値を制御しようとする第1のタイプの抵抗層の場合に比べて、副成分の配合量をわずかに変化させるだけで各種値の抵抗値を発現させることができる。換言すれば、10kΩ/sq以上の高いシート抵抗値の領域を想定した場合であっても、副成分の配合量を微量変化させるだけで、その高抵抗領域内でシート抵抗値の制御が可能となる。
【0039】
しかしながら、他方では、多量の副成分を配合すると、前記した銅箔の選択的エッチングを行う2次エッチング時において、抵抗層は用いたエッチャントに溶解しやすくなり、その結果、形成された抵抗回路の抵抗値は設計値から外れやすくなる。そのため、第2のタイプの抵抗層においては、主成分は95質量%以上とし、この副成分の配合量は3質量%以下に設定される。
【0040】
抵抗層の厚みは10〜50mg/m2であることが更に好ましい。抵抗層の厚みも均一に維持され、そのシート抵抗値は0.5kΩ/sq〜500kΩ/sqと高い値を示すようになるからである。また、このときには、シート抵抗値が、その平均値に対し±5%以内にあって、安定化する。
抵抗層の厚みが薄いときには、第1のタイプの抵抗層の方が第2のタイプの抵抗層よりも高いシート抵抗値を示す傾向が認められる。逆に抵抗層の厚みを厚くすると、第2のタイプの抵抗層の方が第1のタイプの抵抗層よりも高いシート抵抗値を示すようになる。
【0041】
銅箔Aの製造に際しては、前記したように、基体銅箔1に対して電析で抵抗層2を形成することが好ましい。均一な薄膜形成が可能であり、またその厚み制御が容易であるからである。
その場合、用いる電解めっき液としては、前記した所望の導電性物質のイオンを含み、かつ、Cuイオンの濃度が20ppm以下で、塩素イオンの濃度が10ppm以下に調整された水溶液であることが好ましい。
【0042】
Cuイオン濃度が20ppmより高い状態で電析を行うと、形成される抵抗層におけるCu成分の含有量は1質量%より多くなって、前記した不都合が発生するようになるからである。
基体銅箔1の表面に継続的に電析を行っていると、基体銅箔から電解めっき液にCu成分が溶解し、電解めっき液中にCuイオンが蓄積されてくるので、本発明においては、例えば弱電解処理を継続的に実施して電解めっき液中のCuイオンを強制的に除去し、その濃度を上記した値に維持する。
【0043】
また、電解めっき液中に塩素イオンが含有されていると、電析終了後に抵抗層付き銅箔を水洗・乾燥しても、塩素は完全に除去されずに残存し、製造したプリント回路基板の抵抗回路や導体回路の塩素腐食が起こるようになるので、本発明においては、電解めっき液中の塩素イオン濃度を10ppm以下に規制する。
銅箔Aの実使用に際しては、保管過程における基体銅箔の防錆のために、また絶縁基材とのラミネートを行うこととの関係で、耐熱性,耐酸化性,耐薬品性,接合強度の向上などの機能を付与するために、その両面に表面処理が施されていることを好適とする。
【0044】
具体的には、図2で示したように、銅箔Aの両面に表面処理層3が形成されている銅箔A1にして実使用に供することが好ましい。
このような表面処理としては、Zn,Zn合金,Cu−Zn合金,Ni,Ni合金、Sn,Sn合金,Co,Co合金,Sbなどのめっき処理,クロメート処理,シランカップリング処理などをあげることができる。これらのうち、Znめっき処理,クロメート処理,シランカップリング処理はとくに有効である。
【0045】
なお、以上説明した銅箔Aを外層材として用いる場合には、図3で示したように、銅箔Aの抵抗層2側に、Bステージまたは半硬化状態にある絶縁樹脂層4や、エポキシ系,アクリル系,ポリイミド系の接着剤層4を形成した抵抗層付き銅箔A2にしてもよい。
また、銅箔Aを内層材として使用することを考慮すると、基体銅箔1としては、その伸び率が4%以上であるものを採用することが好ましい。フォイルクラックの発生防止や層間接続の信頼性向上に資するからである。
【0046】
次に、基体銅箔1について説明する。
本発明では、電解銅箔や圧延銅箔を使用することができるが、それらに対しては次のような表面修飾を施したものであってもよい。
まず、図4で示したように、両面のRz値が0.5〜2.5μmの光沢面になっている上記した基体銅箔1A0の片面1aに例えばCuの微細粒子を析出させる粗面化処理を行って粗化層5を形成した基体銅箔1Aを使用することができる。また、図5で示したように基体銅箔1A0の両面に粗化層5が形成されている基体銅箔1Bであってもよい。
【0047】
これらの銅箔1A,1Bのうち、銅箔1Aは外層材用として用いられ、銅箔1Bは内層材用として用いられる。いずれにおいても、これらの銅箔1A,1Bは、絶縁基材とラミネートしたときに、当該絶縁基材との接合強度を高めることができる。
これらの銅箔1A,1Bにおいては、粗化層5が形成される銅箔1A0の表面はRz値が0.5〜2.5μmの光沢面になっているので、そこには微細な粗化粒子(例えばCu微細粒子)を非常に均一に析出させることができる。したがって、絶縁基材とラミネートしたときに、その接合面における絶縁基材との実質的な接合面積は極めて大きくなり、その結果、接合強度は増大し、かつ安定化する。そのため、耐環境性や耐熱剥離性は格段に向上し、製造されるプリント回路基板は回路パターンと絶縁基材との接合信頼性の高いものになる。
【0048】
また、これらの銅箔1A,1Bを用いると、絶縁基材とのラミネート後において、回路のパターニング時に、用いるレジストマスクの密着性は向上し、解像度は高くなり、その結果、エッチング時にファインな回路パターンの形成が可能となる。
その場合、粗化層5が形成される銅箔1A0のRz値が2.5μmより大きくなると、それにつれて、上記した効果は減退していく。そのようなことからも、本発明においては、銅箔1A0のRz値は2.5μm以下に規制される。
【0049】
粗化層5のRz値は1〜4μmにすることが好ましい。Rz値が1μmより小さいときは、2次エッチング時におけるCuの選択エッチング性は良好で、安定した抵抗層の形成が可能で、可成り高抵抗の抵抗回路を形成することができるが、その反面、例えばエポキシ系の絶縁基材とのラミネート時に高い接合強度が得られないという問題がある。
【0050】
またRz値が4μmより大きくなると、絶縁基材との接合強度は増大するとはいえ、ファインな回路パターンの形成が極めて困難となり、本発明の目的を実現することが困難になる。
したがって、この銅箔1A,1Bは、製造目的のプリント回路基板への要求特性,絶縁基材との接合強度,形成する回路パターンのファイン化の程度などとの関係で使用時の選択を図ればよい。
【0051】
ところで、基体銅箔1の厚みは、製造した抵抗層付き銅箔の用途や求められる必要特性、また内層材として用いるのか、外層材として用いるのかなどの使用態様に応じて適切に決められる。例えば内層材として用いる場合には、基体銅箔1の厚みは18μm以上であることが好ましく、ファインな回路パターンが要求される外層材として用いる場合には、9μmまたは12μmであることが好ましい。
【0052】
高度なファインパターンの導体(抵抗)回路が要求される外層材用の抵抗層付き銅箔や、プリント回路基板の製造過程で例えばレーザ穴あけ加工が施される抵抗層付き銅箔の場合、次のような基体銅箔を使用することができる。
その1つは、図6で示したように、キャリア銅箔6を用いた銅箔1Cである。
この銅箔1Cは、比較的厚いキャリア銅箔6の片面6aに剥離層7を介して厚みが3μmまたは5μmの銅箔層8が回路形成用のCu導体層として形成され、更にこの銅箔層8の表面に前記した粗化層5が形成されているものである。
【0053】
この銅箔1Cの場合、上記した銅箔層8が図1または図4で示した基体銅箔1(1A0)として機能し、プリント回路基板の製造後にあっては、導体回路に転化する銅層であり、この銅箔層8の表面に本発明の抵抗層2が形成されることになる。
なお、この回路形成用のCu導体層(銅箔層)は、前記したメルカプト基を有する化合物を含む電解めっき液で形成すると、エッチング時にファインな導体回路を形成することができて好適である。
【0054】
この銅箔1Cを用いて製造した抵抗層付き銅箔は、絶縁基材とラミネートされたのち、キャリア銅箔6が剥離または溶解除去される。そして、絶縁基材側に残置する薄い銅箔層8(およびその下に位置する抵抗層)に対して、エッチングやレーザ加工が施される。
図7は、図6で示した銅箔1Cにおいて、剥離層7と銅箔層8の間に耐熱剥離層9を介装した銅箔1Dを示す。この銅箔1Dは、銅箔1Cと同じ機能を発揮するとともに、耐熱性が向上していて、例えば温度が300℃前後になってもキャリアピールは低温時に比べて大きく上昇しないので、キャリア銅箔6の剥離性が良好である。
【0055】
また、銅箔1Dにおいて、耐熱剥離層9をレーザ吸収層に置換すれば、その銅箔は、レーザ穴あけ加工が容易となり、直接、銅箔層8に穴あけ加工が実現可能な基体銅箔になる。
なお、直接にレーザ穴あけ加工が可能である銅箔としては、図8で示したように、図4で示した銅箔1Aの他方の表面にレーザ吸収層9が形成されている銅箔1Eであってもよい。
【0056】
【実施例】
実施例1〜42,比較例1〜7
(1)抵抗層付き銅箔の製造
以下の基体銅箔を用意した。
1)WS70:商品名、古河サーキットフォイル(株)製,180℃で5分間保持後の伸び率が15%の両面光沢電解銅箔。厚み70μm。
【0057】
2)WS18:商品名、古河サーキットフォイル(株)製,180℃で5分間保持後の伸び率が15%の両面光沢電解銅箔。厚み18μm。
3)WS12:商品名、古河サーキットフォイル(株)製,180℃で5分間保持後の伸び率が15%の両面光沢電解銅箔。厚み12μm。
4)圧延18:日本製箔(株)製の圧延銅箔。古河電気工業(株)製のタフピッチ銅板を6段ロールと12段ロールで圧延して製造。180℃で5分間保持後の伸び率が15%。厚み18μm。
【0058】
5)WSR18:商品名、古河サーキットフォイル(株)製。上記WS18をスキンパス程度の圧下率で圧延。180℃で5分間保持後の伸び率12%。厚み18μm。
6)DSTF−WS18:商品名、古河サーキットフォイル(株)製の光沢面粗化銅箔。厚み18μm。
【0059】
7)FLD−WS18:商品名、古河サーキットフォイル(株)製の両面粗化銅箔。厚み18μm。
8)F−DPWM5/35:商品名、古河サーキットフォイル(株)製のキャリア付き銅箔。厚み35μm。銅箔層の厚み5μm。
9)F−DPWS5/35:商品名、古河サーキットフォイル(株)製のキャリア付き銅箔。厚み35μm。銅箔層の厚み5μm。
【0060】
10)F−CPWM5/35:商品名、古河サーキットフォイル(株)製の高耐熱剥離性とダイレクトレーザ加工性を備えたキャリア付き銅箔。厚み35μm。銅箔層の厚み5μm。
11)F2B−WS12:商品名、古河サーキットフォイル(株)製のレーザ加工性を備えた銅箔。厚み12μm。
【0061】
12)MP12:商品名、古河サーキットフォイル(株)製の電解銅箔。180℃で5分間保持後の伸び率10%。厚み12μm。
13)MP18:商品名、古河サーキットフォイル(株)製の電解銅箔。180℃で5分間保持後の伸び率10%。厚み18μm。
これらの基体銅箔において、抵抗層を形成しようとする表面の粗さを測定し、その結果を表1,2に示した。
【0062】
ついで、これら基体銅箔の上記表面に粗面化処理を行って粗化層を形成した。
なお、粗面化処理は以下のとおりである。
まず、主に、Cu:30g/dm3,H2SO4:150g/dm3から成る電解液中において、電流密度:280C/dm2でカソード電解を行い、ついで、主に、Cu:70g/dm3,H2SO4:100g/dm3から成る電解液中において、電流密度:280C/dm2のカソード電解を行った。
【0063】
そして、粗化層の表面粗さを測定した。以上の結果を一括して表1と表2に示した。
【0064】
【表1】
【0065】
【表2】
【0066】
次に、これら試料において、抵抗層を形成すべき方の表面に、下記の条件で各種の導電性物質を電析した。
Ni:NiSO4・6H2O 160g/dm3,H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2。
【0067】
Co:CoSO4・6H2O 50g/dm3、H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2。
Ni−Co:Ni(NH2SO3)2・4H2O 160g/dm3(主成分とする場合)、または50g/dm3(副成分とする場合),Co(NH2SO3)・4H2O 10g/dm3(副成分とする場合)、または100g/dm3(主成分とする場合),H3BO3 30g/dm3,液温40℃,電流密度0.5A/dm2。
【0068】
Ni−P:NiSO4・6H2O 175g/dm3,H3PO3 10g/dm3,H3PO3 1g/dm3,液温25℃,電流密度0.5A/dm2。
Ni−B:NiSO4・6H2O 175g/dm3,(CH3)3N・BH3 10g/dm3,液温55℃,電流密度0.5A/dm2。
Co−P:CoSO4・6H2O 50g/dm3,H3PO4 10g/dm3,H3PO3 1g/dm3,液温25℃,電流密度0.5A/dm2。
【0069】
Co−B:CoSO4・6H2O 50g/dm3,(CH3)3N・BH3 10g/dm3,液温55℃,電流密度0.5A/dm2。
Ni−Bi:NiSO4・6H2O 175g/dm3,Bi2(SO4)3 40g/dm3,液温33℃,電流密度0.5A/dm2。
Ni−W:NiSO4・6H2O 60g/dm3,Na2WO4・2H2O 25g/dm3,液温30℃,電流密度0.5A/dm2。
【0070】
Ni−Pd:パラブライト−TN20(日本高純度化学社製),液温40℃,電流密度0.5A/dm2。
Pd:パラブライト−SST−L(日本高純度化学社製),液温55℃,電流密度0.5A/dm2。
Pd−Ni:PdNi466(デグサジャパン社製),液温45°,電流密度0.5A/dm2。
【0071】
Bi:PF−B・ASID・05M(石原薬品社製),液温40℃,電流密度0.5A/dm2。
Pt:プラタネックスIIILS(日本エレクトロプレーティング・エンジニヤーズ社製),液温65℃,電流密度0.5A/dm2。
なお、Cu成分の含有量を多くする場合には、用いた電解液に硫酸銅を添加することによって実施した。
【0072】
形成された抵抗層の元素分析は、5重量%塩酸と20重量%硝酸の混合水溶液で抵抗層を溶解し、その水溶液に対し、原子吸光分析(日立製作所社製の機種Z−6100を使用)またはICP分析(堀場製作所社製の機種JY238−ULTRACEを使用)で定量した。また、Cu成分の定量は、EPMAによる定量分析結果をZAF補正して求めた。
【0073】
なお、抵抗層の電気抵抗率は、金属データブック改訂3版(日本金属学会編、1993年、丸善(株))から試算した。その結果を表3,4に示した。
更に、抵抗層の表面に対し、下記の表面処理の一部または全部を順次行った。処理1:Zn 10g/dm3,pH12の電解液を用いて、室温下で1C/dm2のカソード電解処理。
【0074】
処理2:CrO3 70g/dm3,pH12のクロム酸液を用い、1C/dm2でカソード電解するクロメート処理。
処理3:サイラエース(チッソ社製のエポキシ系シランカップリング剤)の1g/dm3水溶液に浸漬するシランカップリング処理。
以上の結果を一括して表3,4に示した。
【0075】
【表3】
【0076】
【表4】
【0077】
(2)特性の評価
各抵抗層付き銅箔を、常法に従ってFR基材4(ガラス繊維強化エポキシ樹脂基板)に熱圧プレスしてラミネートした。キャリア付き銅箔の場合は、その後、キャリア銅箔を剥離した。
【0078】
ついで、表面の基体銅箔にドライフィルムレジストでマスクを形成し、1次エッチングを行って銅箔と抵抗層の両者をエッチング除去して回路パターンを形成した。エッチャントとしては、塩化第二銅水溶液を用いた。
なおこのとき、別に幅10mmのパターンを作成し、引張試験機(テンシロンジャパン社製)でピール強度を測定した。
【0079】
キャリア付き銅箔を用いた場合は、表出したキャリア銅箔の上に、Cu:70g/dm3、H2SO4:100g/dm3から成る電解めっき液を用いて厚みが18μm程度になるまでCuを電析したのちピール強度を測定した。
また、基体銅箔の上に、線幅50μm,線間距離50μmの回路パターンを形成するためにレジストをパターニングしたのち、1次エッチングを行って回路パターンを形成してその評価を行った。
【0080】
形成された導体(抵抗)回路のトップとボトムを観察し、トップ幅とボトム幅の差が10μm以下のものを○,20μm以下のものを△,差が20μmを超えるものや、エッチング残や回路の溶断があるものを×とした。
ついで、再度マスクを形成したのち、次のような2次エッチングを行った。
すなわち、正方形形状のシート状抵抗パターンを残し、かつその抵抗パターンの両側にCuの電極部を残した状態にマスクを形成したのち、エープロセス(メルテックス社製のエッチャント)を用いて、表層部の基体銅箔のみを選択的にエッチング除去した。
【0081】
その後、ディジタルマルチメータ(松下電器産業社製)を用いて抵抗測定した。測定点はn=5とし、その平均値をもって抵抗層のシート抵抗値とした。また、測定抵抗の最大値と平均値の差を求め、その値の平均値に対する百分率を算出してばらつきとした。
以上の結果を一括して表5,6に示した。
【0082】
【表5】
【0083】
【表6】
【0084】
実施例43〜66
表面粗さ(Rz)が1.6μmであり、厚みが18μmであるWS18(古河サーキットフォイル(株)製)を用意し、その片面に粗面化処理を行って粗化層を形成し、図4で示した基体銅箔1Aを製造した。粗化層側の表面粗さ(Rz)は2.5μmであった。
【0085】
ついで、この銅箔1Aの表面に、表7,8で示したように、Ni−3%P、およびNi−13%Pから成る各種導電性物質の抵抗層を形成し、更にその表面に表7,8で示した表面処理を施して各種の抵抗層付き銅箔を製造した。
【0086】
【表7】
【0087】
【表8】
【0088】
これらの抵抗層付き銅箔とFR4基材とをラミネートしたのち、実施例1〜40と同じようにしてシート抵抗値,ピール強度,ファインパターンの形成性などの特性を測定した。
その結果を表9に示した。
【0089】
【表9】
【0090】
また、4種類の導電性物質から成る抵抗層のそれぞれにつき、抵抗層の厚みとシート抵抗値との関係を図9に示した。
表1〜9および図9から次のことが明らかである。
【0091】
(1)Rz値が2.5μmより大きい基体銅箔を用いた比較例1,2,5の場合、粗面化処理をしてもしなくても、2次エッチング時におけるCuの選択的なエッチング性が悪く、抵抗層も同時にエッチング除去されて回路の溶断が発生している。そして当然のこととしてファインパターンは形成されていない。
一方、Rz値が2.5μmより小さい基体銅箔を用いた実施例37〜40の場合、その表面に粗面化処理を行ってRz値が2.5μmより大きい粗化層を形成しているにもかかわらず、シート抵抗値は高く、また良好なエッチング性を示し、ファインパターンの形成が実現している。実施例36〜42のように、樹脂付き銅箔など種々の銅箔を使用する場合でも、上記と同様の結果が得られている。
【0092】
(2)抵抗層の厚みが5mg/m2より薄い比較例4の場合も、2次エッチング時に基体銅箔と抵抗層の同時溶解が起こっている。逆に、抵抗層の厚みが極端に厚い比較例7の場合は、1次エッチング時に基体銅箔と抵抗層の同時溶解を実現することができない。このような場合は、残存する抵抗層を更にエッチング除去する工程が必要となり、生産性の低下や、形成パターンの信頼性を招く。
【0093】
(3)実施例7と実施例8,実施例11と実施例12,実施例13と実施例14,実施例15と実施例16,実施例17と実施例18の群におけるそれぞれの実施例を対比すると、前者はいずれも抵抗層が単一成分で構成されているものであり、後者は抵抗層が主成分と副成分で構成されているものである。
そして、両者はいずれも抵抗層の厚みは略同じであるが、互いのシート抵抗値は異なっている。
【0094】
その場合、抵抗層の厚みが略50mg/m2である実施例7と実施例8の群では、後者の主成分と副成分を含む抵抗層の方が高いシート抵抗値を示している。逆に、抵抗層の厚みが略40mg/m2以下の群においては、前者の単一成分から成る抵抗層の方が高いシート抵抗値を示している。しかも、抵抗層の厚みが薄くなるにつれて、シート抵抗値が高くなることは両者とも同じであるが、単一成分から成る抵抗層の場合は上記した傾向が顕著にあらわれている。
【0095】
また、実施例18と、抵抗層の厚みが10mg/m2より薄い実施例4〜6は、いずれも2次エッチング時におけるCuの選択的なエッチング性が劣る傾向にある。これは、副成分を含む抵抗層や、薄い抵抗層はCuのエッチャントに溶解しやすいためであると考えられる。
更に、抵抗層の厚みが50mg/m2近辺にある実施例7〜10の場合、基体銅箔のRz値が大きくなるにつれてシート抵抗値が高くなる傾向を示している。
【0096】
(4)実施例20は、2次エッチング時に抵抗層の一部も溶解し、その結果、ファインパターンの形成が困難で、しかもシート抵抗値のばらつきが非常に大きくなっている。これは、抵抗層にCu成分が1.2質量%含有されているからであることがわかる。
このようなことから、抵抗層を構成する導電性物質におけるCu含有率は1質量%以下に規制することが好ましいことがわかる。
【0097】
(5)抵抗層がNi単体から成る実施例13と、更に副成分が含まれている抵抗層を有する実施例14,21とを対比して明らかなように、抵抗層の厚みを30mg/m2近辺に設定した場合、副成分の種類と含有量によってシート抵抗値を変化させることができる。
また、実施例27〜35の場合のように主成分の種類を変えても上記と同様の傾向が認められる。そして、実施例33,34のように、抵抗層を構成する導電性物質の電気抵抗率が1μΩ・mより高い場合であっても、抵抗層の厚みを変えることにより、高いシート抵抗値が得られている。
【0098】
(6)抵抗層がNi単体から成る実施例43〜50の群,抵抗層がNi−3%Pから成る実施例51〜58の群,抵抗層がNi−13%Pから成る実施例59〜66の群のいずれにおいても、抵抗層の厚みが薄くなるにつれてシート抵抗値は高くなっていく。とくに、抵抗層がNi単体から成る実施例43〜50の群の場合、抵抗層の厚みが30mg/m2以下になると、そのシート抵抗値が極端に変化している。
【0099】
これに反し、副成分であるP成分を含む他の群においては、実施例43〜50の群に比べると、シート抵抗値は低くなっているが、抵抗層が薄くなってもシート抵抗値の変化量は少ない。この傾向はP成分が増量するにつれて強くあらわれている。しかし、P成分が多くなりすぎると、実施例59〜66の群で明らかなように、シート抵抗値は低くなり、高抵抗の抵抗層を形成できなくなる。また、実施例66から明らかなように、これらの群の場合、抵抗層が薄くなると、2次エッチング時にCuと同時溶解する傾向が認められる。
【0100】
このように、設計目的のシート抵抗値の大小によっては、主成分と副成分を含む導電性物質で抵抗層を形成する方が、当該抵抗値の制御が可能であるという利点がある。ただし、厳しいエッチング条件下ではCuとの同時溶解を防ぐために、副成分の含有量は微量にとどめるということが必要になる。
そして、図9からも明らかなようにシート抵抗値を1kΩ/sq以上の高抵抗にするためには、P成分の量を、3質量%以下において調節して高い抵抗値で制御することも可能である。
【0101】
(7)実施例19,36,43,47,51,60,64からも明らかなように、表面処理は、製造した抵抗層付き銅箔に影響を与えていない。
【0102】
【発明の効果】
以上の説明で明らかなように、本発明の抵抗層付き銅箔は、そのシート抵抗値が従来に比べて大幅に高く、しかも広範囲の値となっていて、かつ2次エッチング時においても導体回路になる基体銅箔と同時溶解することが起こりづらく、更にはファインな回路パターンの形成が可能である。したがって、この抵抗層付き銅箔と絶縁基材をラミネートすることにより、高抵抗でファインパターンの抵抗回路を内蔵するプリント回路基板を製造することができる。
【0103】
そして、抵抗層の形成に際しては、電気抵抗率が0.05〜2μΩ・mの電析可能な導電性物質の1種または2種を設計目的のシート抵抗値との関係で用い、しかも2種類を用いる場合には、その副成分の量を調整することにより、抵抗値制御が可能となる。
したがって、この抵抗層付き銅箔を用いて製造したプリント回路基板では、実装部品の面積の多くを占めるチップ抵抗器などの使用を大幅に低減することができ、高密度実装とその信頼性の向上を実現することができる。
【0104】
しかも、この抵抗層付き銅箔は、従来から使用されているプリント回路用銅箔の表面に抵抗層を形成したものであるため、低コストであり、また高い生産性の下で製造することができ、その工業的価値は極めて大である。
【図面の簡単な説明】
【図1】本発明の抵抗層付き銅箔の一例Aを示す断面図である。
【図2】本発明の抵抗層付き銅箔の一例A1を示す断面図である。
【図3】本発明の抵抗層付き銅箔の一例A2を示す断面図である。
【図4】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Aを示す断面図である。
【図5】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Bを示す断面図である。
【図6】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Cを示す断面図である。
【図7】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Dを示す断面図である。
【図8】本発明の抵抗層付き銅箔で用いる基体銅箔の一例1Eを示す断面図である。
【図9】抵抗層の厚みとシート抵抗値との関係を示すグラフである。
【符号の説明】
1,1A0,8 基体銅箔または回路形成用のCu導体層
1a 基体銅箔1の一方の表面
1b 基体銅箔の他方の表面
2 抵抗層
3 表面処理層
4 絶縁樹脂層または接着剤層
5 粗化層
6 キャリア銅箔
7 剥離層
9 耐熱剥離層またはレーザ吸収層
Claims (20)
- 絶縁基材とラミネートして使用される抵抗層付き銅箔であって、両面がJIS B 0601で規定する10点平均粗さ(Rz)で0.5〜2.5μmの光沢面になっている基体銅箔の少なくとも一方の表面に、電気抵抗率が0.05〜2μΩ・mである導電性物質から成る抵抗層が形成されていることを特徴とする抵抗層付き銅箔。
- 前記抵抗層の厚みが5〜300mg/m2である請求項1の抵抗層付き銅箔。
- 前記基体銅箔における前記抵抗層が形成される表面は、粗面化処理が施されて粗化層が形成されていて、前記粗化層の表面のRz値が1〜4μmになっている請求項1または2の抵抗層付き銅箔。
- 前記導電性物質が、98質量%以上の単一成分を含み、残部は不可避的不純物または1質量%未満のCu成分を含んでいる請求項1〜3のいずれかの抵抗層付き銅箔。
- 前記単一成分が、Ni,Co,PdまたはBiのいずれか1種である請求項4の抵抗層付き銅箔。
- 前記導電性物質が、95質量%以上の主成分と3質量%以下の副成分を含み、残部は不可避的不純物と1質量%未満のCu成分を含んでいる請求項1〜3のいずれかの抵抗層付き銅箔。
- 前記副成分が、P,B,Pd,BiまたはWのいずれか1種である請求項6の抵抗層付き銅箔。
- 前記抵抗層の厚みが10〜50mg/m2であり、絶縁基材にラミネートしたのちに前記基体銅箔のみを選択的にエッチング除去して残存する前記抵抗層のシート抵抗値が0.5kΩ/sq〜500kΩ/sqである請求項1〜7のいずれかの抵抗層付き銅箔。
- 前記シート抵抗値のばらつきが、平均値に対して±5%の範囲内にある請求項1〜8のいずれかの抵抗層付き銅箔。
- 前記抵抗層が電析で形成される請求項1〜9のいずれかの抵抗層付き銅箔。
- 前記基体銅箔が圧延銅箔である請求項1〜10のいずれかの抵抗層付き銅箔。
- 前記基体銅箔はキャリア付き銅箔であり、前記キャリアの表面に回路形成用のCu導体層,抵抗層が順次形成されている請求項1〜10のいずれかの抵抗層付き銅箔。
- 前記基体銅箔は、レーザ吸収層を備えている請求項1〜12のいずれかの抵抗層付き銅箔。
- 前記基体銅箔はキャリア付き銅箔であり、回路形成用のCu導体層の上に前記抵抗層が形成され、かつ、前記キャリアと前記Cu導体層の間には、剥離層とレーザ吸収層が介装されている請求項12または13の抵抗層付き銅箔。
- 前記基体銅箔が、少なくともメルカプト基を有する化合物が添加された電解めっき液を用いたカソード電解で形成されている請求項1〜10、12〜14のいずれかの抵抗層付き銅箔。
- 前記キャリア、または前記Cu導体層が、少なくともメルカプト基を有する化合物が添加された電解めっき液を用いたカソード電解で形成されている請求項12または14の抵抗層付き銅箔。
- 両面には、防錆または絶縁基材とのラミネート用の表面処理層が形成されている請求項1〜16のいずれかの抵抗層付き銅箔。
- 前記表面処理層が、Znめっき層,クロメート処理層,シランカップリング処理層の1種または2種以上の層である請求項17の抵抗層付き銅箔。
- 前記抵抗層の上には、更に、Bステージもしくは半硬化状態の絶縁樹脂層、または接着剤層が形成されている請求項1〜18のいずれかの抵抗層付き銅箔。
- 両面がJIS B0601で規定する10点平均粗さ(Rz)で0.5〜2.5μmの光沢面になっている基体銅箔の表面に電気抵抗率が0.05〜2μΩ・mである導電性物質から成る抵抗層を電析で形成する際に、電解めっき液として、前記導電性物質のイオンを含み、かつ、塩素イオン濃度が10ppm以下、Cuイオン濃度が20ppm以下である水溶液を用いることを特徴とする抵抗層付き銅箔の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401408A JP4304324B2 (ja) | 2001-12-28 | 2001-12-28 | 抵抗層付き銅箔とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401408A JP4304324B2 (ja) | 2001-12-28 | 2001-12-28 | 抵抗層付き銅箔とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003193290A JP2003193290A (ja) | 2003-07-09 |
JP4304324B2 true JP4304324B2 (ja) | 2009-07-29 |
Family
ID=27605400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001401408A Expired - Fee Related JP4304324B2 (ja) | 2001-12-28 | 2001-12-28 | 抵抗層付き銅箔とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4304324B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1531656A3 (en) | 2003-11-11 | 2007-10-03 | Furukawa Circuit Foil Co., Ltd. | Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier |
JP4744938B2 (ja) * | 2004-06-04 | 2011-08-10 | Jx日鉱日石金属株式会社 | プリント配線基板用金属材料 |
JP2006005149A (ja) * | 2004-06-17 | 2006-01-05 | Furukawa Circuit Foil Kk | 抵抗層付き導電性基材及び抵抗層付き回路基板材料 |
WO2012132578A1 (ja) * | 2011-03-29 | 2012-10-04 | Jx日鉱日石金属株式会社 | 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法 |
CN114521043A (zh) * | 2020-11-19 | 2022-05-20 | 广州方邦电子股份有限公司 | 一种复合金属箔及线路板 |
-
2001
- 2001-12-28 JP JP2001401408A patent/JP4304324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003193290A (ja) | 2003-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927503B2 (ja) | キャリア付き極薄銅箔及びプリント配線基板 | |
US7790269B2 (en) | Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier | |
JP4934409B2 (ja) | キャリア付き極薄銅箔及びプリント配線基板 | |
US9580829B2 (en) | Copper foil for printed circuit | |
EP1448036B1 (en) | Copper foil for fine pattern printed circuits and method of production same | |
JP2012102407A (ja) | キャリア付き極薄銅箔及びプリント配線板 | |
JP4202840B2 (ja) | 銅箔及びその製造方法 | |
KR20180062344A (ko) | 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법 | |
JP2016188436A (ja) | 印刷回路用銅箔 | |
JP5997080B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
JP2004263300A (ja) | ファインパターンプリント配線用銅箔とその製造方法 | |
JP5075099B2 (ja) | 表面処理銅箔及びその表面処理方法、並びに積層回路基板 | |
JP2005206915A (ja) | プリント配線板用銅箔及びその製造方法 | |
JP4941204B2 (ja) | プリント配線板用銅箔及びその表面処理方法 | |
JP2004263296A (ja) | ファインパターンプリント配線用銅箔とその製造方法 | |
JP4304324B2 (ja) | 抵抗層付き銅箔とその製造方法 | |
JP5913355B2 (ja) | 印刷回路用銅箔、銅張積層板、プリント配線板及び電子機器 | |
US9049795B2 (en) | Rolled copper or copper-alloy foil provided with roughened surface | |
JP5985812B2 (ja) | 印刷回路用銅箔 | |
JP3906347B2 (ja) | 印刷回路用銅箔 | |
JP4257632B2 (ja) | 抵抗層付き銅箔とその製造方法 | |
JP2003200524A (ja) | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 | |
JP6140481B2 (ja) | キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法 | |
JP2003200523A (ja) | 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板 | |
JP3222002B2 (ja) | 印刷回路用銅箔及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4304324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |