KR20050043044A - 노이즈 감소를 위한 테스터 척 - Google Patents

노이즈 감소를 위한 테스터 척 Download PDF

Info

Publication number
KR20050043044A
KR20050043044A KR1020030077793A KR20030077793A KR20050043044A KR 20050043044 A KR20050043044 A KR 20050043044A KR 1020030077793 A KR1020030077793 A KR 1020030077793A KR 20030077793 A KR20030077793 A KR 20030077793A KR 20050043044 A KR20050043044 A KR 20050043044A
Authority
KR
South Korea
Prior art keywords
chuck
wafer
tester
noise
present
Prior art date
Application number
KR1020030077793A
Other languages
English (en)
Other versions
KR100583534B1 (ko
Inventor
주창영
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030077793A priority Critical patent/KR100583534B1/ko
Publication of KR20050043044A publication Critical patent/KR20050043044A/ko
Application granted granted Critical
Publication of KR100583534B1 publication Critical patent/KR100583534B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼와 척 간의 접촉을 최소화하여 노이즈를 감소하기 위한 테스터 척에 관한 것이다.
본 발명의 노이즈 감소를 위한 테스터 척은 상부의 다단의 원통형 구조로 웨이퍼와 척간의 접촉면을 최소화함으로써 캐패시턴스 발생을 최소화하여 전기적 노이즈로부터 발생하는 왜곡된 데이타를 줄일 수 있으며, 고온 테스트 후 빠른 실내온도로의 복귀를 위한 방열구조를 갖고, 통풍구를 구비하여 웨이퍼 로딩시 척 표면의 잔류 공기에 의해 웨이퍼가 미끄러짐을 방지하며, 척 상부와 하부간에 절연구조를 이룸으로써 전기적 노이즈를 줄인다.

Description

노이즈 감소를 위한 테스터 척{Tester chuck for reduction of noise}
본 발명은 노이즈 감소를 위한 테스터 척에 관한 것으로, 보다 자세하게는 반도체 소자의 전기적 특성을 테스트하기 위한 웨이퍼 로딩(wafer loading) 장비 중 척(chuck)에서 발생하는 기생 캐패시턴스(parasitic capacitance) 성분을 줄임으로써 전기적인 노이즈를 감소시키고 척 상부와 하부를 절연시켜 매니퓰레이터(manipulator)로부터의 노이즈를 차단하는 테스터 척에 관한 것이다.
일반적으로 반도체를 대량으로 생산시에는 웨이퍼의 검사를 위해서 도 1에서 보는 바와 같이, 자동 테스터(auto tester)와 자동 프로브(probe) 장치가 있어야 한다. 도 1에서는 척(4)에 고정된 웨이퍼(3)를 테스터 헤드(1)에 연결된 프로브 탐침(probe card needle)(2)을 이용하여 검사하는 것을 볼 수 있다.
그러나 기존에 통상적으로 사용되는 프로브 장치의 척(4) 상부는 원판형으로 되어 있어 웨이퍼(3)와 척(4)간에 또는 척(4) 내에 존재하는 기생 캐패시턴스에 의한 전기적인 노이즈(AC noise)가 테스트 데이타를 왜곡시킨다.
이로 인해 공정상에 이상 없이 진행됐다 하더라도 데이타는 정상범위에서 벗어나고 이런 왜곡된 데이타에 의해 양호(good) 판정이 났어야 할 웨이퍼가 불량(scrap) 판정되는 일이 생길 수 있다. 이러한 노이즈의 영향은 웨이퍼 크기가 커질수록, 동작 전압이 작아질수록 더욱 심각해질 수 있다.
종래 일반적인 웨이퍼(11) 고정용 정전척의 일예로서 도 2에 나타난 대한민국 공개특허 제2002-0022345호를 보면, 원형 음극 폴(7), 도너츠형 양극 폴(8), 도너츠형 음극 폴(9)이 이격된 간극과 상부 및 상기 도너츠형 양극 폴(8)의 하부에 열산화에 의하여 성장되어 제1산화막(10)이 형성되고, 이들은 애노다이징에 의한 제2산화막(10)이 형성된 상면에 홈이 형성된 베이스에 삽입되어 접착되며, 전압 공급부에 의하여 도너츠형 양극 폴(8)과 베이스에 정전압이 공급되어 정전력을 발생시키도록 구성됨을 볼 수 있다.
상기 공개특허와 같은 척의 일반적인 구조를 사시도로 나타내면 도 3과 같은 모양을 나타낸다. 대부분의 기존 척은 표면이 모두 도체로 이루어져 있고 웨이퍼와의 접촉면이 원판형으로 되어 있어 척 하부에서의 전기적인 노이즈나 척을 통한 누설전류 등에 의한 데이타 왜곡이 나타날 수밖에 없다. 또한, 척 상부와 웨이퍼와의 접촉면이 많음에 따라 기생 캐패시터 성분이 늘어나게 되어 전기적인 노이즈가 발생하게 되고 테스트 데이타를 왜곡시키는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 웨이퍼와 척 간의 접촉을 최소화하고, 고온 테스트 후 빠른 실내온도로의 복귀를 위한 방열구조를 가지며, 노이즈 차단부로서 절연구조를 이루는 노이즈 감소를 위한 테스터 척을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 다단의 원통형 구조로 형성되고 상기 각 원통형 구조 사이에 홀을 갖는 척 상부; 상기 척 상부의 하부에 형성되는 발열부; 상기 발열부의 하부에 형성되는 절연부; 및 상기 절연부 하부에 형성되는 매니퓰레이터 연결부를 포함하여 이루어진 노이즈 감소를 위한 테스터 척에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 4는 본 발명에 따른 테스터 척의 구조이다. 척 상부(90)는 원통형 구조로서 웨이퍼와의 접촉이 최소화되도록 다단의 원통형 구조로 형성된다. 상기 척 상부(90)의 하부에는 고온 테스트(hot temperature test) 후 빠르게 실내온도로 복귀하기 위한 발열부(20)를 구비하여 방열판 효과를 얻는다. 더욱이, 척 상부의 다단형 원통형 구조는 고온 테스트 후 빠르게 실내온도로 복귀하기 위한 방열판과 같은 역할을 하기 때문에 방열효과는 더욱 증가된다.
상기 발열부(20)의 하부에는 절연부(30)를 구비하여 전기적인 노이즈를 제거한다. 상기 절연부(30)에 사용되는 재료로는 열전도도가 낮은 세라믹으로 구성된다. 상기 절연부(30)의 하부에는 다른 장치로 로딩 또는 언로딩하는 장치인 매니퓰레이터 연결부(40)를 구비한다.
상기 발열부(20)와 매니퓰레이터 연결부(40) 사이는 절연체로 이루어진 절연부(30)로써 척 하부의 매니퓰레이터 연결부(40)로부터의 전기적인 노이즈를 차단한다. 상기 척 상부(90), 발열부(20), 절연부(30) 및 매니퓰레이터 연결부(40)를 고정시키는 역할을 하는 척 상, 하부간은 척 상부와 하부의 전기적인 차단을 위해 절연나사소켓(50)을 사용한다.
도 5는 상기 척 상부의 다단의 원통형 구조가 갖는 특성을 알아 보기 위한 두 가지 DC 테스트 패턴이다. 도 5a의 패턴A에서 폴리(60)가 산화막(70)과 닿는 전체 면적은 12000㎛2 이고 도 5b의 패턴B에서 폴리(60)가 산화막(70)과 닿는 전체 면적은 2520㎛2 이다. 도 6은 상기 두 가지 DC 테스트 패턴에 대해 캐패시턴스를 측정한 결과이다.
도 6에서 볼 수 있는 바와 같이, 패턴A와 패턴B의 면적 차이는 4.76배(12000/2520)이고 포화된 상태에서 캐패시턴스 차이는 4.52배(1.07e-10/2.38e-11)로 패턴A의 캐패시턴스가 큼을 알 수 있다. 즉, 척과 웨이퍼의 접촉면적과 캐패시턴스의 크기는 정비례함을 알 수 있는 것이다. 따라서, 본 발명에 따른 척 상부의 다단의 원통형 구조로 인해 캐패시턴스의 크기를 줄임으로써 테스트 데이타의 왜곡을 방지할 수 있는 것이다.
도 7a와 도 7b는 각각 패턴A와 패턴B를 단면도로 나타낸 것이다. 상기 도 7의 웨이퍼(100)와 척(200) 간의 관계를 도 8에서 등가회로로 나타내었다. 도 8a와 도 8b는 각각 도 7a와 도 7b에 대한 등가회로이다. 도 8에서 더욱 명확히 볼 수 있는 바와 같이 웨이퍼와 척간의 접촉면적은 캐패시턴스의 크기와 비례함을 알 수 있다.
도 9는 본 발명에 따른 노이즈 감소를 위한 테스터 척의 조립된 사시도이다. 웨이퍼와 척 간의 접촉면을 최소화하기 위해 척 상부의 다단의 원통형 구조에 따라 형성된 원통형 홀(110)과 웨이퍼 로딩시 척 표면의 잔류 공기에 의해 웨이퍼가 미끄러짐을 방지하기 위해 통풍구(120)가 구비된 것을 볼 수 있다. 웨이퍼의 미끄러짐은 웨이퍼의 크기가 커질수록 더욱 발생확률이 높아지는 바, 상기와 같은 통풍구(120)를 구비함으로써 이를 방지할 수 있다.
도 10은 도 9에 도시한 XX’간 단면도이다. 다단의 원통형 구조의 각 원통에는 상기 웨이퍼의 이탈방지를 위해 진공 홀(130)이 구비되며, 척 상, 하부간 절연소켓은 도체인 척 상부와 하부(매니퓰레이터 연결부)의 저항 접촉을 원천적으로 봉쇄한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 노이즈 감소를 위한 테스터 척은 상부의 다단의 원통형 구조로 웨이퍼와 척 간의 접촉면을 최소화함으로써 캐패시턴스 발생을 최소화하여 전기적 노이즈로부터 발생하는 왜곡된 데이타를 줄일 수 있으며, 통풍구를 구비하여 웨이퍼 로딩시 척 표면의 잔류 공기에 의해 웨이퍼가 미끄러짐을 방지하고, 척 상부와 하부간에 절연구조를 이룸으로써 전기적 노이즈를 줄이는 효과가 있다.
도 1은 일반적인 웨이퍼 검사 장치의 모식도.
도 2는 종래기술에 따른 웨이퍼 고정용 정전척의 일예의 단면도.
도 3은 종래기술에 따른 척의 일반적인 구조를 나타낸 사시도.
도 4는 본 발명에 따른 테스터 척의 분해사시도.
도 5a 및 도 5b는 본 발명의 구조에 따른 노이즈 감소효과를 테스트하기 위한 패턴.
도 6은 도 5의 패턴에 대한 캐패시턴스 대 전압 특성 그래프.
도 7a 및 도 7b는 도 5의 패턴에 대한 단면도.
도 8a 및 도 8b는 도 5의 패턴에 대한 등가회로.
도 9는 본 발명에 따른 테스터 척의 조립사시도.
도 10은 본 발명에 따른 테스터 척의 단면도.

Claims (4)

  1. 웨이퍼를 고정하는 테스터 척에 있어서,
    서로 이격되어 형성된 다단의 동심형 원통 구조를 갖는 척 상부;
    상기 척 상부의 하부에 형성된 발열부;
    상기 발열부의 하부에 형성된 절연부; 및
    상기 절연부 하부에 형성되는 매니퓰레이터 연결부
    를 포함하는 것을 특징으로 하는 노이즈 감소를 위한 테스터 척.
  2. 제 1 항에 있어서,
    상기 척 상부, 발열부, 절연부 및 매니퓰레이터 연결부를 관통하여 고정시키는 절연나사소켓을 더 포함하는 것을 특징으로 하는 노이즈 감소를 위한 테스터 척.
  3. 제 1 항에 있어서,
    상기 웨이퍼의 이탈방지를 위해 상기 척 상부 하단에 통풍구가 형성됨을 특징으로 하는 노이즈 감소를 위한 테스터 척.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다단의 동심형 원통 구조의 각 원통 상면에는 홈이 형성됨을 특징으로 하는 노이즈 감소를 위한 테스터 척.
KR1020030077793A 2003-11-04 2003-11-04 노이즈 감소를 위한 테스터 척 KR100583534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077793A KR100583534B1 (ko) 2003-11-04 2003-11-04 노이즈 감소를 위한 테스터 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077793A KR100583534B1 (ko) 2003-11-04 2003-11-04 노이즈 감소를 위한 테스터 척

Publications (2)

Publication Number Publication Date
KR20050043044A true KR20050043044A (ko) 2005-05-11
KR100583534B1 KR100583534B1 (ko) 2006-05-26

Family

ID=37243841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077793A KR100583534B1 (ko) 2003-11-04 2003-11-04 노이즈 감소를 위한 테스터 척

Country Status (1)

Country Link
KR (1) KR100583534B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718642B1 (ko) * 2005-09-23 2007-05-15 주식회사 유진테크 조립식 히터
KR20200142894A (ko) * 2019-06-14 2020-12-23 디알 주식회사 멀티 프로버용 웨이퍼척 조립체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718642B1 (ko) * 2005-09-23 2007-05-15 주식회사 유진테크 조립식 히터
KR20200142894A (ko) * 2019-06-14 2020-12-23 디알 주식회사 멀티 프로버용 웨이퍼척 조립체

Also Published As

Publication number Publication date
KR100583534B1 (ko) 2006-05-26

Similar Documents

Publication Publication Date Title
US7688088B2 (en) Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
JP5352170B2 (ja) 検査用ソケット
JP5417428B2 (ja) 電子顕微鏡および試料保持方法
KR101672178B1 (ko) 프로브 장치
JPH1019930A (ja) 導電性接触子
JP5432700B2 (ja) 半導体デバイスの検査装置
Field Electrostatic wafer clamping for next-generation manufacturing
KR100583534B1 (ko) 노이즈 감소를 위한 테스터 척
JP2010080673A (ja) 載置台
US11307247B2 (en) Prober with busbar mechanism for testing a device under test
US9082805B2 (en) System and method for testing an electrostatic chuck
JPH10189671A (ja) 半導体ウェーハのプロービングパッド構造
US10241149B2 (en) Massively parallel wafer-level reliability system and process for massively parallel wafer-level reliability testing
JP2022143992A (ja) 半導体試験装置および半導体試験方法
JP2004085261A (ja) プローブピン及びコンタクタ
JP2003302441A (ja) テスト用ｉｃソケット
US6864676B2 (en) Substrate-holding device for testing circuit arrangements on substrates
JP2018054401A (ja) 評価装置、半導体装置の評価方法
JP2006128351A (ja) 容量測定システム及び容量測定方法
JP4444799B2 (ja) コンタクト機器に用いる四探針測定用プローブ
CN115356606A (zh) 隔离器件耐压测试的装置、制造方法及耐压测试的方法
JPH1140626A (ja) バーンイン試験方法およびその装置
JP6201383B2 (ja) 半導体測定方法
KR19990030382U (ko) 웨이퍼 온도 측정 장치
JP2003043103A (ja) 半導体装置の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090515

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee