JPH10189671A - 半導体ウェーハのプロービングパッド構造 - Google Patents
半導体ウェーハのプロービングパッド構造Info
- Publication number
- JPH10189671A JPH10189671A JP8343625A JP34362596A JPH10189671A JP H10189671 A JPH10189671 A JP H10189671A JP 8343625 A JP8343625 A JP 8343625A JP 34362596 A JP34362596 A JP 34362596A JP H10189671 A JPH10189671 A JP H10189671A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- contact hole
- insulating film
- lower wiring
- probing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で容易にパッド上の絶縁膜に起因
する接触不良を防止できる半導体ウェーハのプロービン
グパッド構造を提供する。 【解決手段】 下層配線6上の層間膜7にコンタクトホ
ールが形成され、このコンタクトホールを介して前記下
層配線に導通する上層パッド8が形成され、この上層パ
ッドにプローブ針4を接触させてテストを行なう半導体
ウェーハのプロービングパッド構造において、前記コン
タクトホールは、複数の開口9からなり、これらの開口
と各開口間に残る層間膜に対応して上層パッド表面に凹
凸面が形成される。
する接触不良を防止できる半導体ウェーハのプロービン
グパッド構造を提供する。 【解決手段】 下層配線6上の層間膜7にコンタクトホ
ールが形成され、このコンタクトホールを介して前記下
層配線に導通する上層パッド8が形成され、この上層パ
ッドにプローブ針4を接触させてテストを行なう半導体
ウェーハのプロービングパッド構造において、前記コン
タクトホールは、複数の開口9からなり、これらの開口
と各開口間に残る層間膜に対応して上層パッド表面に凹
凸面が形成される。
Description
【0001】
【発明の属する技術分野】本発明は半導体ウェーハのプ
ロービングパッド構造に関し、より詳しくは、プローブ
針の接触不良の防止を図った半導体ウェーハのプロービ
ングパッド構造に関するものである。
ロービングパッド構造に関し、より詳しくは、プローブ
針の接触不良の防止を図った半導体ウェーハのプロービ
ングパッド構造に関するものである。
【0002】
【従来の技術】半導体集積回路の製造工程において、プ
ローバ装置を用いて半導体ウェーハに形成された各素子
の電気的特性が測定される。このプローバ装置は、図3
に示すように、真空チャック等からなるウェーハ支持台
上に固定保持されたウェーハ2に対し、プローブカード
3に多数設けられたプローブ針4を上から押し当てて各
プローブ針4に接続されたテスト回路(図示しない)に
より電気的特性を測定するものである。各プローブ針4
は、ウェーハ2に形成された電極パッドのうちテストに
必要な所定のパッドをプロービングパッドとして、この
パッドの上面に押し当てられる。
ローバ装置を用いて半導体ウェーハに形成された各素子
の電気的特性が測定される。このプローバ装置は、図3
に示すように、真空チャック等からなるウェーハ支持台
上に固定保持されたウェーハ2に対し、プローブカード
3に多数設けられたプローブ針4を上から押し当てて各
プローブ針4に接続されたテスト回路(図示しない)に
より電気的特性を測定するものである。各プローブ針4
は、ウェーハ2に形成された電極パッドのうちテストに
必要な所定のパッドをプロービングパッドとして、この
パッドの上面に押し当てられる。
【0003】図4は、従来のプロービングパッド構造を
示す。シリコン基板または下側の配線層との間の層間絶
縁膜からなる下地層5上に、アルミニウム等からなる下
層配線6がパターニングされて形成される。この下層配
線6上に、SiO2 等の絶縁膜からなる層間膜7が形成
され、この層間膜7にレジストマスクを用いたフォトリ
ソプロセスにより開口9が設けられ、これによりコンタ
クトホールが形成される。このコンタクトホールに上層
パッド8がパターニングされて形成される。このコンタ
クトホールを介して上層パッド8は下層配線6と電気的
に導通する。この場合、上層パッド8と同じ上層配線上
にはプラズマナイトライド(P−SiN)等の絶縁膜か
らなるパッシベーション膜が形成され、このパッシベー
ション膜は上層パッド8上からは除去される。このよう
な上層パッド8に対し、プローバ装置のプローブ針4が
上から押し当てられる。このとき、プローブ針4は、自
身の弾性により弾発的に上から押圧されるため、図の矢
印のように幾分水平方向に移動しながらパッド表面に接
触して特性テストが行なわれる。
示す。シリコン基板または下側の配線層との間の層間絶
縁膜からなる下地層5上に、アルミニウム等からなる下
層配線6がパターニングされて形成される。この下層配
線6上に、SiO2 等の絶縁膜からなる層間膜7が形成
され、この層間膜7にレジストマスクを用いたフォトリ
ソプロセスにより開口9が設けられ、これによりコンタ
クトホールが形成される。このコンタクトホールに上層
パッド8がパターニングされて形成される。このコンタ
クトホールを介して上層パッド8は下層配線6と電気的
に導通する。この場合、上層パッド8と同じ上層配線上
にはプラズマナイトライド(P−SiN)等の絶縁膜か
らなるパッシベーション膜が形成され、このパッシベー
ション膜は上層パッド8上からは除去される。このよう
な上層パッド8に対し、プローバ装置のプローブ針4が
上から押し当てられる。このとき、プローブ針4は、自
身の弾性により弾発的に上から押圧されるため、図の矢
印のように幾分水平方向に移動しながらパッド表面に接
触して特性テストが行なわれる。
【0004】図5は、上記従来のプロービングパッドの
パターニング位置関係の説明図である。図示したよう
に、層間膜7に設けた1つの開口9によりコンタクトホ
ール全体が形成され、この開口9を覆うように上層パッ
ド8が形成される。
パターニング位置関係の説明図である。図示したよう
に、層間膜7に設けた1つの開口9によりコンタクトホ
ール全体が形成され、この開口9を覆うように上層パッ
ド8が形成される。
【0005】しかしながら、このようなプロービングパ
ッドにプローブ針を接触させて測定を行なう場合、プロ
ーブ針の接触不良が問題となる。すなわち、上層パッド
8の表面に除去しきれなかったパッシベーション膜等の
絶縁膜が残留する場合や、アルミナ等の酸化膜が形成さ
れた場合に、この上層パッド8にプローブ針4を押し当
てても表面の絶縁膜のために確実な導通が得られない場
合がある。
ッドにプローブ針を接触させて測定を行なう場合、プロ
ーブ針の接触不良が問題となる。すなわち、上層パッド
8の表面に除去しきれなかったパッシベーション膜等の
絶縁膜が残留する場合や、アルミナ等の酸化膜が形成さ
れた場合に、この上層パッド8にプローブ針4を押し当
てても表面の絶縁膜のために確実な導通が得られない場
合がある。
【0006】このような接触不良の問題に対処するた
め、従来以下のような方法が取られていた。 (1)プロービングをオーバードライブさせる。すなわ
ち、プローブ針を通常の押し当て力よりも大きい力でパ
ッドに対し押圧する。
め、従来以下のような方法が取られていた。 (1)プロービングをオーバードライブさせる。すなわ
ち、プローブ針を通常の押し当て力よりも大きい力でパ
ッドに対し押圧する。
【0007】(2)プローブ針の先端を細くしてパッド
表面の絶縁膜を突き抜け易くする。
表面の絶縁膜を突き抜け易くする。
【0008】(3)テスト工程前にパッド表面の絶縁膜
を除去するための絶縁膜処理プロセスを施す。
を除去するための絶縁膜処理プロセスを施す。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来のプロービングパッド表面の絶縁膜に起因する接触不
良に対する対処方法では、以下のような問題があった。
上記(1)のプロービングのオーバードライブによる方
法では、プローブ針を強く押し付けるためパッド上の水
平移動量が大きくなってパッドから外れることがある。
プローブ針がパッドから外れないようにするためにはオ
ーバードライブ量には限界があり、高密度な回路パター
ンの微細化されたパッドに対しては不適当である。
来のプロービングパッド表面の絶縁膜に起因する接触不
良に対する対処方法では、以下のような問題があった。
上記(1)のプロービングのオーバードライブによる方
法では、プローブ針を強く押し付けるためパッド上の水
平移動量が大きくなってパッドから外れることがある。
プローブ針がパッドから外れないようにするためにはオ
ーバードライブ量には限界があり、高密度な回路パター
ンの微細化されたパッドに対しては不適当である。
【0010】上記(2)のプローブ針の先端を細くして
鋭くする方法では、プローブ針が強度的に弱くなり、取
扱い性が悪く、また摩耗も大きくなって、針の寿命が短
くなり、交換頻度が高まって、メンテナンスが面倒にな
りコストも上昇する。
鋭くする方法では、プローブ針が強度的に弱くなり、取
扱い性が悪く、また摩耗も大きくなって、針の寿命が短
くなり、交換頻度が高まって、メンテナンスが面倒にな
りコストも上昇する。
【0011】上記(3)のテスト前に絶縁膜処理プロセ
スを施す方法では、パッド上の絶縁膜の種類に応じて、
処理方法を変えなければならず、プロセスが複雑で管理
が面倒になり、また処理工程数の増加となって、製造プ
ロセス全体が複雑になり生産性の低下を来す。
スを施す方法では、パッド上の絶縁膜の種類に応じて、
処理方法を変えなければならず、プロセスが複雑で管理
が面倒になり、また処理工程数の増加となって、製造プ
ロセス全体が複雑になり生産性の低下を来す。
【0012】本発明は、上記従来技術の問題点を考慮し
てなされたものであって、簡単な構成で容易にパッド上
の絶縁膜に起因する接触不良を防止できる半導体ウェー
ハのプロービングパッド構造の提供を目的とする。
てなされたものであって、簡単な構成で容易にパッド上
の絶縁膜に起因する接触不良を防止できる半導体ウェー
ハのプロービングパッド構造の提供を目的とする。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、下層配線上の層間膜にコンタクトホー
ルが形成され、このコンタクトホールを介して前記下層
配線に導通する上層パッドが形成され、この上層パッド
にプローブ針を接触させてテストを行なう半導体ウェー
ハのプロービングパッド構造において、前記コンタクト
ホールは、複数の開口からなり、これらの開口と各開口
間に残る層間膜に対応して上層パッド表面に凹凸面が形
成されたことを特徴とする半導体ウェーハのプロービン
グパッド構造を提供する。
め、本発明では、下層配線上の層間膜にコンタクトホー
ルが形成され、このコンタクトホールを介して前記下層
配線に導通する上層パッドが形成され、この上層パッド
にプローブ針を接触させてテストを行なう半導体ウェー
ハのプロービングパッド構造において、前記コンタクト
ホールは、複数の開口からなり、これらの開口と各開口
間に残る層間膜に対応して上層パッド表面に凹凸面が形
成されたことを特徴とする半導体ウェーハのプロービン
グパッド構造を提供する。
【0014】この構成によれば、コンタクトホールが多
数の開口を有するマルチコンタクトホール形状となり、
上層パッド表面が凹凸面となるため、その表面に形成さ
れた或いは残留する絶縁膜が剥がれやすい状態となる。
したがって、オーバードライブ量を増加させることなく
通常の押圧力でプローブ針を押し当てることにより、プ
ローブ針が水平移動する際、パッド表面の絶縁膜はこの
プローブ針により容易に剥がされ、プローブ針は確実に
パッドと接触して安定なオーミックコンタクト状態で内
部の下層配線と導通する。
数の開口を有するマルチコンタクトホール形状となり、
上層パッド表面が凹凸面となるため、その表面に形成さ
れた或いは残留する絶縁膜が剥がれやすい状態となる。
したがって、オーバードライブ量を増加させることなく
通常の押圧力でプローブ針を押し当てることにより、プ
ローブ針が水平移動する際、パッド表面の絶縁膜はこの
プローブ針により容易に剥がされ、プローブ針は確実に
パッドと接触して安定なオーミックコンタクト状態で内
部の下層配線と導通する。
【0015】
【発明の実施の形態】好ましい実施の形態においては、
前記下層配線は信号ラインであることを特徴としてい
る。
前記下層配線は信号ラインであることを特徴としてい
る。
【0016】この構成においては、大電流が流れる電源
ラインのパッドにはマルチコンタクトホール構造は適用
せず比較的小電流の信号ラインのパッドにのみこのマル
チコンタクトホール構造を適用することができる。これ
により、電源ライン上のパッドの多孔形状に基づく大電
流でのエレクトロマイグレーションの増加を抑え安定し
た機能を保持して寿命短縮を防止することができる。ま
た、この場合、電源ラインには大電流が流れるため、パ
ッド表面に絶縁膜が存在していても、絶縁破壊により、
絶縁膜の影響はなくなり、プローブ針はパッドと導通状
態となる。
ラインのパッドにはマルチコンタクトホール構造は適用
せず比較的小電流の信号ラインのパッドにのみこのマル
チコンタクトホール構造を適用することができる。これ
により、電源ライン上のパッドの多孔形状に基づく大電
流でのエレクトロマイグレーションの増加を抑え安定し
た機能を保持して寿命短縮を防止することができる。ま
た、この場合、電源ラインには大電流が流れるため、パ
ッド表面に絶縁膜が存在していても、絶縁破壊により、
絶縁膜の影響はなくなり、プローブ針はパッドと導通状
態となる。
【0017】さらに好ましい実施の形態においては、前
記上層パッドは、多層配線構造の最上層であることを特
徴としている。
記上層パッドは、多層配線構造の最上層であることを特
徴としている。
【0018】この構成によれば、多層配線構造における
最上層のパッドに連通するコンタクトホールのみマルチ
コンタクトホール構造を適用し、それより下層のコンタ
クトホールは通常の1つの開口のコンタクトホール形状
とすることができる。これにより、下層配線層側のマル
チコンタクトホールの影響による上層配線のステップカ
バレージの悪化やコンタクトホールの位置ずれ、および
位置ずれ防止のための加工マージンの悪化等を防止する
ことができる。また、この場合、プローブ針が接触する
最上層のパッド表面に凹凸を形成するためには、この最
上層パッドに直接連通するコンタクトホールにのみこの
マルチコンタクトホール構造を適用すれば充分である。
最上層のパッドに連通するコンタクトホールのみマルチ
コンタクトホール構造を適用し、それより下層のコンタ
クトホールは通常の1つの開口のコンタクトホール形状
とすることができる。これにより、下層配線層側のマル
チコンタクトホールの影響による上層配線のステップカ
バレージの悪化やコンタクトホールの位置ずれ、および
位置ずれ防止のための加工マージンの悪化等を防止する
ことができる。また、この場合、プローブ針が接触する
最上層のパッド表面に凹凸を形成するためには、この最
上層パッドに直接連通するコンタクトホールにのみこの
マルチコンタクトホール構造を適用すれば充分である。
【0019】なお、プロービングを行なうパッド表面の
凹凸による段差が大きい程絶縁膜は剥がれ易くなり接触
不良防止効果が高まるが、逆にこの段差が大きいと、パ
ッドに接合するワイヤボンディングの強度が弱くなる。
したがって、パッド表面の凹凸の度合いは、ワイヤボン
ディング強度とのトレードオフ関係を考慮して、マルチ
コンタクトホールのレイアウトや開口数および大きさ等
を適宜選定して、パッドの材質やサイズ等に応じて必要
充分で最適な凹凸面を形成することが望ましい。
凹凸による段差が大きい程絶縁膜は剥がれ易くなり接触
不良防止効果が高まるが、逆にこの段差が大きいと、パ
ッドに接合するワイヤボンディングの強度が弱くなる。
したがって、パッド表面の凹凸の度合いは、ワイヤボン
ディング強度とのトレードオフ関係を考慮して、マルチ
コンタクトホールのレイアウトや開口数および大きさ等
を適宜選定して、パッドの材質やサイズ等に応じて必要
充分で最適な凹凸面を形成することが望ましい。
【0020】
【実施例】図1は、本発明の実施例に係るプロービング
パッド構造の断面図である。シリコン基板または下側の
配線層との間の層間絶縁膜からなる下地層5上に、アル
ミニウム等からなる下層配線6がパターニングされて形
成される。この下層配線6上に、SiO2 等の絶縁膜か
らなる層間膜7が形成され、この層間膜7にレジストマ
スクを用いたフォトリソプロセスにより多数の開口9が
設けられ、これによりマルチコンタクトホールが形成さ
れる。このマルチコンタクトホールにアルミニウム等か
らなる上層パッド8がパターニングされて形成される。
この場合、マルチコンタクトホールの各開口9とその間
に残る層間膜の突壁10により、上層パッド8の表面に
凹凸面が形成される。このような凹凸面が形成された状
態で、このマルチコンタクトホールを介して上層パッド
8は下層配線6と電気的に導通する。この場合、前述の
ように、上層パッド8と同じ上層配線上にはプラズマナ
イトライド(P−SiN)等の絶縁膜からなるパッシベ
ーション膜が形成され、このパッシベーション膜は上層
パッド8上からは除去される。このような上層パッド8
に対し、プローバ装置のプローブ針4が上から押し当て
られる。このとき、プローブ針4は、自身の弾性により
弾発的に上から押圧されるため、図の矢印のように幾分
水平方向に移動しながらパッド表面に接触して特性テス
トが行なわれる。
パッド構造の断面図である。シリコン基板または下側の
配線層との間の層間絶縁膜からなる下地層5上に、アル
ミニウム等からなる下層配線6がパターニングされて形
成される。この下層配線6上に、SiO2 等の絶縁膜か
らなる層間膜7が形成され、この層間膜7にレジストマ
スクを用いたフォトリソプロセスにより多数の開口9が
設けられ、これによりマルチコンタクトホールが形成さ
れる。このマルチコンタクトホールにアルミニウム等か
らなる上層パッド8がパターニングされて形成される。
この場合、マルチコンタクトホールの各開口9とその間
に残る層間膜の突壁10により、上層パッド8の表面に
凹凸面が形成される。このような凹凸面が形成された状
態で、このマルチコンタクトホールを介して上層パッド
8は下層配線6と電気的に導通する。この場合、前述の
ように、上層パッド8と同じ上層配線上にはプラズマナ
イトライド(P−SiN)等の絶縁膜からなるパッシベ
ーション膜が形成され、このパッシベーション膜は上層
パッド8上からは除去される。このような上層パッド8
に対し、プローバ装置のプローブ針4が上から押し当て
られる。このとき、プローブ針4は、自身の弾性により
弾発的に上から押圧されるため、図の矢印のように幾分
水平方向に移動しながらパッド表面に接触して特性テス
トが行なわれる。
【0021】この場合、上層パッド8の表面が凹凸面で
あるため、その表面に形成された或いは残留する絶縁膜
が剥がれやすい状態となる。したがって、オーバードラ
イブ量を増加させることなく通常の押圧力でプローブ針
4を押し当てることにより、プローブ針が水平移動する
際、パッド表面の絶縁膜はこのプローブ針により容易に
剥がされ、プローブ針は確実にパッドと接触して安定な
オーミックコンタクト状態で内部の下層配線と導通す
る。
あるため、その表面に形成された或いは残留する絶縁膜
が剥がれやすい状態となる。したがって、オーバードラ
イブ量を増加させることなく通常の押圧力でプローブ針
4を押し当てることにより、プローブ針が水平移動する
際、パッド表面の絶縁膜はこのプローブ針により容易に
剥がされ、プローブ針は確実にパッドと接触して安定な
オーミックコンタクト状態で内部の下層配線と導通す
る。
【0022】図2は、上記実施例のマルチコンタクトホ
ールからなるプロービングパッドのパターニング位置関
係の説明図である。図示したように、上層パッド8の内
側に多数の開口9が形成され、各開口9間の連結部1
0’に絶縁膜を残すことにより図1の突壁10を形成す
る。このような開口9の数や寸法およびレイアウトは、
前述のように、後工程でのワイヤボンディング強度との
トレードオフを考慮して適当に選定される。
ールからなるプロービングパッドのパターニング位置関
係の説明図である。図示したように、上層パッド8の内
側に多数の開口9が形成され、各開口9間の連結部1
0’に絶縁膜を残すことにより図1の突壁10を形成す
る。このような開口9の数や寸法およびレイアウトは、
前述のように、後工程でのワイヤボンディング強度との
トレードオフを考慮して適当に選定される。
【0023】
【発明の効果】以上説明したように、本発明では、プロ
ービングパッドの表面に凹凸を形成することにより、パ
ッド表面の絶縁膜に起因するプローブ針の接触不良をな
くし、信頼性の高い測定を実行して、品質の向上を図る
とともに生産性および歩留りを高めることができる。
ービングパッドの表面に凹凸を形成することにより、パ
ッド表面の絶縁膜に起因するプローブ針の接触不良をな
くし、信頼性の高い測定を実行して、品質の向上を図る
とともに生産性および歩留りを高めることができる。
【0024】また、本発明構造では、機械的にパッド表
面の絶縁膜を除去するため、いかなる種類の絶縁膜に対
しても適用可能であり、簡単な構成で確実に各種ウェー
ハのテストプロセスに適用でき使用性が高い。
面の絶縁膜を除去するため、いかなる種類の絶縁膜に対
しても適用可能であり、簡単な構成で確実に各種ウェー
ハのテストプロセスに適用でき使用性が高い。
【0025】さらに、本発明構造の凹凸面を有するパッ
ドは、コンタクトホール形成プロセスでのホール開口数
の増加したマスクを用いることにより得られるため、凹
凸形成のための特別なプロセスを増加させることなく容
易に形成可能であって、プロセスの複雑化や生産性の低
下およびコストの上昇を来すことはない。
ドは、コンタクトホール形成プロセスでのホール開口数
の増加したマスクを用いることにより得られるため、凹
凸形成のための特別なプロセスを増加させることなく容
易に形成可能であって、プロセスの複雑化や生産性の低
下およびコストの上昇を来すことはない。
【0026】なお、本発明構造に対し使用されるプロー
ブ装置は、通常の斜め方向にプローブ針が設けられ、前
述のように、押圧力によって幾分水平移動する構成のプ
ローブカードに対し適用されるが、これに限らず、垂直
押圧式のプローブ針であっても、水平移動機構を備えた
ものであれば適用可能である。
ブ装置は、通常の斜め方向にプローブ針が設けられ、前
述のように、押圧力によって幾分水平移動する構成のプ
ローブカードに対し適用されるが、これに限らず、垂直
押圧式のプローブ針であっても、水平移動機構を備えた
ものであれば適用可能である。
【図1】 本発明の実施例に係るプロービングパッド構
造の断面図。
造の断面図。
【図2】 図1のパッド構造のコンタクトホールの構成
説明図。
説明図。
【図3】 本発明で用いるプローバの基本構成図。
【図4】 従来のプロービングパッド構造の断面図。
【図5】 図4のパッド構造のコンタクトホールの構成
説明図。
説明図。
4:プローブ針、5:下地層、6:下層配線、7:層間
膜、8:上層パッド、9:開口、10:突壁。
膜、8:上層パッド、9:開口、10:突壁。
Claims (3)
- 【請求項1】下層配線上の層間膜にコンタクトホールが
形成され、 このコンタクトホールを介して前記下層配線に導通する
上層パッドが形成され、 この上層パッドにプローブ針を接触させてテストを行な
う半導体ウェーハのプロービングパッド構造において、 前記コンタクトホールは、複数の開口からなり、 これらの開口と各開口間に残る層間膜に対応して上層パ
ッド表面に凹凸面が形成されたことを特徴とする半導体
ウェーハのプロービングパッド構造。 - 【請求項2】前記下層配線は信号ラインであることを特
徴とする請求項1に記載の半導体ウェーハのプロービン
グパッド構造。 - 【請求項3】前記上層パッドは、多層配線構造の最上層
であることを特徴とする請求項1または2に記載の半導
体ウェーハのプロービングパッド構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8343625A JPH10189671A (ja) | 1996-12-24 | 1996-12-24 | 半導体ウェーハのプロービングパッド構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8343625A JPH10189671A (ja) | 1996-12-24 | 1996-12-24 | 半導体ウェーハのプロービングパッド構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10189671A true JPH10189671A (ja) | 1998-07-21 |
Family
ID=18362981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8343625A Pending JPH10189671A (ja) | 1996-12-24 | 1996-12-24 | 半導体ウェーハのプロービングパッド構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10189671A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578695B1 (ko) * | 2003-12-29 | 2006-05-12 | 주식회사 파이컴 | 평판표시소자 검사용 프로브의 제조방법 |
US7170172B2 (en) * | 2001-12-13 | 2007-01-30 | Nec Electronics Corporation | Semiconductor device having a roughened surface |
US7612573B2 (en) | 2005-05-17 | 2009-11-03 | Samsung Electronics Co., Ltd. | Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads |
US7616020B2 (en) | 2004-05-18 | 2009-11-10 | Samsung Electronics Co., Ltd. | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device |
KR100956336B1 (ko) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
WO2020219297A1 (en) * | 2019-04-22 | 2020-10-29 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11860415B2 (en) | 2018-02-26 | 2024-01-02 | Adeia Semiconductor Bonding Technologies Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
-
1996
- 1996-12-24 JP JP8343625A patent/JPH10189671A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170172B2 (en) * | 2001-12-13 | 2007-01-30 | Nec Electronics Corporation | Semiconductor device having a roughened surface |
US7560372B2 (en) | 2001-12-13 | 2009-07-14 | Nec Electronics Corporation | Process for making a semiconductor device having a roughened surface |
KR100956336B1 (ko) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR100578695B1 (ko) * | 2003-12-29 | 2006-05-12 | 주식회사 파이컴 | 평판표시소자 검사용 프로브의 제조방법 |
US7616020B2 (en) | 2004-05-18 | 2009-11-10 | Samsung Electronics Co., Ltd. | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device |
US7612573B2 (en) | 2005-05-17 | 2009-11-03 | Samsung Electronics Co., Ltd. | Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US11860415B2 (en) | 2018-02-26 | 2024-01-02 | Adeia Semiconductor Bonding Technologies Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
WO2020219297A1 (en) * | 2019-04-22 | 2020-10-29 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452807B1 (en) | Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods | |
JP5609144B2 (ja) | 半導体装置および貫通電極のテスト方法 | |
US6515358B1 (en) | Integrated passivation process, probe geometry and probing process | |
JPH0517705B2 (ja) | ||
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
JP4387125B2 (ja) | 検査方法及び検査装置 | |
KR100643645B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20000060452A (ko) | 패드 주위에 더미 패턴을 구비한 반도체소자 | |
JPH10189671A (ja) | 半導体ウェーハのプロービングパッド構造 | |
JPH0749356A (ja) | ウェーハ検査装置 | |
JPH08306749A (ja) | プローブカードの製造方法 | |
US6420886B1 (en) | Membrane probe card | |
JP2689938B2 (ja) | プローブカード | |
JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
JPH0645419A (ja) | 半導体装置 | |
JP2001118994A (ja) | 半導体装置 | |
JP2657315B2 (ja) | プローブカード | |
JPH01219566A (ja) | プローブ・カード | |
JPH065674A (ja) | 半導体集積回路装置 | |
JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
KR100676612B1 (ko) | 반도체 소자의 패드 | |
JPH01319956A (ja) | 半導体集積回路 | |
JP3792491B2 (ja) | 半導体装置検査用基板および半導体装置の製造方法 | |
JP2002190506A (ja) | プローブカード | |
JPH04342150A (ja) | 半導体装置の検査方法 |