KR20050019361A - 트랜지스터 및 그 제조 방법 - Google Patents
트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050019361A KR20050019361A KR1020030057023A KR20030057023A KR20050019361A KR 20050019361 A KR20050019361 A KR 20050019361A KR 1020030057023 A KR1020030057023 A KR 1020030057023A KR 20030057023 A KR20030057023 A KR 20030057023A KR 20050019361 A KR20050019361 A KR 20050019361A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- trench
- polysilicon gate
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 75
- 229920005591 polysilicon Polymers 0.000 claims abstract description 75
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Claims (5)
- 드레인 전극과, 상기 드레인 전극 위에 위치된 기판과, 상기 기판 위에 형성된 드레인 영역과, 상기 드레인 영역 위에 형성된 본체와, 상기 본체 위에 부분적으로 형성된 다수의 소스 영역과, 상기 다수의 소스 영역, 본체 및 드레인 영역에 일정 깊이로 측면과 바닥면을 가지며 형성된 트렌치와, 상기 트렌치를 덮도록 측면과 바닥면을 가지며 형성된 게이트 산화막과, 상기 트렌치의 게이트 산화막 표면에 충진된 폴리 실리콘 게이트와, 상기 폴리 실리콘 게이트 위에 형성된 산화막과, 상기 다수의 소스를 연결하는 소스 전극과, 상기 폴리 실리콘 게이트가 연결되도록 종단 영역에 형성된 공통 게이트 전극으로 이루어진 트랜지스터에 있어서,상기 폴리 실리콘 게이트는 게이트 산화막의 측면과 상기 게이트 산화막의 측면과 인접한 게이트 산화막의 바닥면중 일부 영역에 형성된 것을 특징으로 하는 트랜지스터.
- 제 1 항에 있어서, 상기 게이트 산화막의 바닥면은 중앙의 일부 영역이 상기 산화막과 직접 접촉된 것을 특징으로 하는 트랜지스터.
- 제 1 항에 있어서, 상기 폴리 실리콘 게이트의 증착 두께는 대략 2000Å~ 5000Å 이내인 것을 특징으로 하는 트랜지스터.
- 반도체 기판 위에 에피택셜 공정을 통하여 일정 두께의 반도체 드레인 영역을 형성하고, 상기 드레인 영역에는 측면과 바닥면을 갖는 일정 깊이의 트렌치를 형성하는 단계;상기 트렌치의 측면 및 바닥면에 일정 두께의 게이트 산화막을 형성하는 단계;상기 트렌치의 측면 및 바닥면에 일정 두께의 폴리 실리콘 게이트를 증착한 후, 상기 게이트 산화막의 바닥면중 중앙영역이 외부로 노출되도록 상기 폴리 실리콘 게이트를 식각하는 단계;상기 트렌치가 완전히 충진되도록 산화막을 증착한 후, 상기 트렌치 외부의 산화막은 식각하는 단계;상기 트렌치의 외주연인 드레인 영역에 일정 농도의 불순물을 이온주입하여 본체를 형성하고, 상기 본체에 다시 일정 농도의 불순물을 주입하여 소스 영역을 형성하는 단계; 및,상기 폴리 실리콘 게이트의 상부가 완전히 덮히는 동시에, 상기 소스영역은 노출되도록 산화막을 형성하고, 상기 소스 영역, 기판 및 폴리 실리콘 게이트에 접속되도록 소스 전극, 드레인 전극 및 게이트 전극을 형성하는 단계를 포함하여 이루어진 트랜지스터의 제조 방법.
- 제 4 항에 있어서, 상기 폴리 실리콘 게이트의 증착 두께는 대략 2000Å~ 5000Å 이내가 되도록 함을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0057023A KR100498011B1 (ko) | 2003-08-18 | 2003-08-18 | 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0057023A KR100498011B1 (ko) | 2003-08-18 | 2003-08-18 | 트랜지스터 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050019361A true KR20050019361A (ko) | 2005-03-03 |
KR100498011B1 KR100498011B1 (ko) | 2005-07-01 |
Family
ID=37228617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0057023A KR100498011B1 (ko) | 2003-08-18 | 2003-08-18 | 트랜지스터 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100498011B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100958623B1 (ko) * | 2007-12-26 | 2010-05-20 | 주식회사 동부하이텍 | 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법 |
KR101326852B1 (ko) * | 2012-09-14 | 2013-11-20 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-08-18 KR KR10-2003-0057023A patent/KR100498011B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100958623B1 (ko) * | 2007-12-26 | 2010-05-20 | 주식회사 동부하이텍 | 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법 |
KR101326852B1 (ko) * | 2012-09-14 | 2013-11-20 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100498011B1 (ko) | 2005-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6432775B2 (en) | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface | |
US9806175B2 (en) | Power MOSFET device structure for high frequency applications | |
US9443959B2 (en) | Transistor structure with feed-through source-to-substrate contact | |
JP3728073B2 (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
CN100346456C (zh) | 一种mosfet半导体及其制造方法 | |
US6518127B2 (en) | Trench DMOS transistor having a double gate structure | |
US7319256B1 (en) | Shielded gate trench FET with the shield and gate electrodes being connected together | |
US7186618B2 (en) | Power transistor arrangement and method for fabricating it | |
KR100727452B1 (ko) | 자기-정렬 트렌치를 갖는 모스-게이트 디바이스의 성형방법 | |
US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
KR20140113349A (ko) | 소오스 및 드레인 분리를 갖는 다이렉트-드레인 트랜치 전계 효과 트랜지스터 | |
US20130043526A1 (en) | Method of making an insulated gate semiconductor device with source-substrate connection and structure | |
US6534830B2 (en) | Low impedance VDMOS semiconductor component | |
US20170148889A1 (en) | Metal oxide semiconductor field effect transistor power device with multi gates connection | |
KR20000077429A (ko) | 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는파워-게이트 디바이스 및 디바이스의 성형공정 | |
EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
US20010023957A1 (en) | Trench-gate semiconductor devices | |
US20210296161A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
KR100498011B1 (ko) | 트랜지스터 및 그 제조 방법 | |
US11393907B2 (en) | Transistor device with buried field electrode connection | |
CN113097297A (zh) | 功率器件结构及制作方法 | |
KR100526852B1 (ko) | 트랜지스터 및 그 제조 방법 | |
CN110875396B (zh) | 沟槽式栅极金氧半场效晶体管及其制造方法 | |
KR20050032753A (ko) | 트렌치 모스 및 그 제조 방법 | |
US20020137322A1 (en) | Reduced mask count process for manufacture of mosgated device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130529 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140527 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160523 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180510 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190513 Year of fee payment: 15 |