KR20040095931A - 씨모스 이미지센서 및 그 제조방법 - Google Patents

씨모스 이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR20040095931A
KR20040095931A KR1020030026960A KR20030026960A KR20040095931A KR 20040095931 A KR20040095931 A KR 20040095931A KR 1020030026960 A KR1020030026960 A KR 1020030026960A KR 20030026960 A KR20030026960 A KR 20030026960A KR 20040095931 A KR20040095931 A KR 20040095931A
Authority
KR
South Korea
Prior art keywords
field oxide
substrate
oxide film
mini
layer
Prior art date
Application number
KR1020030026960A
Other languages
English (en)
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030026960A priority Critical patent/KR20040095931A/ko
Publication of KR20040095931A publication Critical patent/KR20040095931A/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B43WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43KIMPLEMENTS FOR WRITING OR DRAWING
    • B43K19/00Non-propelling pencils; Styles; Crayons; Chalks
    • B43K19/02Pencils with graphite; Coloured pencils

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시켜 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공한다.
본 발명은 구동 및 선택트랜지스터 영역이 정의된 고농도의 P형 반도체 기판; 기판에 형성된 저농도의 P형 에피층; 기판의 구동 및 선택트랜지스터 영역과 인접 소자 영역 사이의 경계부에 형성된 필드산화막; 기판의 구동 및 선택 트랜지스터 영역에 필드산화막과 소정 간격 이격되어 형성된 미니 P웰; 및 구동 및 선택트랜지스터 영역의 미니 P웰 및 에피층 표면에 형성되어 일부분은 에피층과 접하고 다른 부분은 미니 P웰과 접하는 고농도의 N형 접합영역을 포함하는 CMOS 이미지 센서에 의해 달성될 수 있다.

Description

씨모스 이미지센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 CMOS 이미지센서 및 그 제조방법에 관한 것으로, 특히 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서 (image sensor)는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다.
도 1은 일반적인 CMOS 이미지센서의 단위화소를 나타낸 회로도로서, 도 1에 나타낸 바와 같이, 단위화소는 수광소자인 1개의 포토다이오드(PD)와 4개의 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 트랜지스터는 포토다이오드에 집속된 광전하를 플로팅노드(F)로 운송하는 전송트랜지스터(Transfer transistor; Tx), 플로팅노드(F)에 저장되어 있는 전하를 배출하여 리셋시키는 리셋트랜지스터(Resettransistor; Rx), 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터(Drive transistor; Dx) 및 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 선택트랜지스터(Select transistor; Sx)로 이루어진다. 또한, 단위화소의 플로팅노드(F)에는 캐패시턴스(Cfd)가 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드트랜지스터가 형성되어 있다.
여기서, 단위화소의 전송 및 리셋트랜지스터(Tx, Rx)는 플로팅노드(F)의 완전한 리셋을 위하여 낮은 문턱전압 또는 공핍모드(depletion)의 NMOS 트랜지스터로 이루어지고, 구동 및 선택트랜지스터(Dx, Sx)는 통상의 증가모드(enhancement mode) NMOS 트랜지스터로 이루어진다. 이에 따라, 전송 및 리셋트랜지스터(Tx, Rx)는 P웰의 형성없이 네이티브 NMOS 트랜지스터로 형성되고, 구동 및 선택트랜지스터(Dx, Sx)에는 P웰이 형성되는데, 이때 P웰은 통상의 P웰보다 크기가 작으므로 미니(mini) P웰이라 한다.
한편, 상술한 CMOS 이미지센서에서는 통상적으로 상호연관된 이중샘플링 (Correlated Double Sampling; CDS) 방법에 의해 광전하에 대응하는 전기적신호를 검출한다. 그러나, CDS 방법 중 출력단(Vo)의 소정 전압을 기준레벨(Reference Level)로 잡을 때, 출력단(Vo)과 연결된 구동트랜지스터(Dx)와 선택트랜지스터(Sx)에 의해 야기되는 RC 딜레이(delay)로 인하여 기준레벨이 일정레벨로 급격히 증가하지 못하고 넓게 분포하는 이른바 기준확대효과(Reference Broadening Effect) 또는 기준벤딩효과(Reference Bending Effect)가 발생하게 된다.
좀 더 자세히 설명하면, 예컨대 저항과 캐패시터가 직렬연결된 RC 회로의 경우 하기의 식(1)(2) 및 도 2의 그래프에 나타낸 바와 같이, 통상적으로 시정수인 τ값, 즉 RC 값이 크면 클수록 V/R에서 (V/R)·e-1로 도달하는 시간이 증가하므로 RC 값이 소자의 딜레이에 중요한 영향을 미치는 것을 알 수 있다.
i(t) = (V/R)·e-(1/RC)·t‥‥‥‥‥‥ 식(1)
τ= RC ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 식(2)
여기서, i는 시간에 따라 변화하는 전류(A), R은 저항값(Ω), V는 인가전압(V), C는 캐패시턴스(F), t는 시간, τ는 시정수를 각각 나타낸다.
또한, 이러한 RC 딜레이에 의해 도 3에 도시된 바와 같이 기준레벨의 펄스파형이 감소되어 발생될 뿐만 아니라 A 및 B의 경우와 같이 동일화소내에서 각각 다르게 관찰되어, 기준레벨을 읽어들이는 특정 클럭시간(clock time)을 τ라 할 때, τ에서 A 및 B가 A' 및 B'의 서로 다른 기준레벨 값을 가지게 되고, 이러한 기준레벨값의 차이로 인하여, 도 4에 나타낸 바와 같이, 기준레벨의 분포가 급격히 증가하는 이상적분포를 이루지 못하고, 분포 상에서 적게 끌리는 형태, 즉 테일(tail)을 가지게 되어 실제적으로 넓은 분포범위를 가지는 기준확대효과를 유발하게 되는 것이다.
이러한 기준확대효과는 CMOS 이미지센서에 이득(gain)을 줄 수 있는 폭을 제한하여 이미지신호(image signal)의 증폭도 제한함으로써, 결국 CMOS 이미지센서의 특성 저하를 야기시키게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시켜 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 CMOS 이미지센서의 단위화소를 나타낸 회로도.
도 2는 일반적인 직렬 RC 회로의 전류 펄스파형을 나타낸 그래프.
도 3은 동일 화소내에서 클럭시간에 따른 기준레벨의 펄스파형을 나타낸 그래프.
도 4는 종래의 기준레벨 분포를 나타낸 그래프.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
도 6은 본 발명의 실시예에 따른 CMOS 이미지센서의 미니 P웰의 레이아웃을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명
50 : 반도체 기판 51 : P형 에피층
52 : 패드산화막 패턴 53 : 질화막 패턴
54 : 트렌치 55 : 필드산화막
56, 58 : 제 1 및 제 2 포토레지스트 패턴
57 : 미니 P웰 59 : N형 접합영역
100 : 구동 및 선택트랜지스터 영역
200 : 액티브 영역
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 구동 및 선택트랜지스터 영역이 정의된 고농도의 P형 반도체 기판; 기판에 형성된 저농도의 P형 에피층; 기판의 구동 및 선택트랜지스터 영역과 인접 소자 영역 사이의 경계부에 형성된 필드산화막; 기판의 구동 및 선택 트랜지스터 영역에 필드산화막과 소정 간격 이격되어 형성된 미니 P웰; 및 구동 및 선택트랜지스터 영역의 미니 P웰 및 에피층 표면에 형성되어 일부분은 에피층과 접하고 다른 부분은 미니 P웰과 접하는 고농도의 N형 접합영역을 포함하는 CMOS 이미지 센서에 의해 달성될 수 있다.
여기서, N형 접합영역의 일부분은 동작시 다른 부분에 비해 상대적으로 큰 공핍폭을 갖는다.
또한, 상기의 본 발명의 목적은 구동 및 선택트랜지스터 영역이 정의되고, 저농도의 P형 에피층이 형성된 고농도의 P형 반도체 기판을 준비하는 단계; 기판의 일부를 식각하여 소정 깊이의 트렌치를 형성하는 단계; 트렌치에 매립되도록 매립용 산화막을 형성하는 단계; 산화막을 상기 질화막 패턴의 표면이 노출되도록 식각하여 필드산화막을 형성함과 동시에 기판 표면을 평탄화하는 단계; 기판 상에 구동 및 선택트랜지스터 영역의 질화막 패턴 및 필드산화막을 오픈시키는 포토레지스트 패턴을 형성하는 단계; 질화막 패턴을 식각하여 필드산화막 측벽에 질화막 스페이서를 형성하는 단계; 포토레지스트 패턴, 질화막 스페이서 및 필드산화막을 이온주입마스크로하여 기판으로 P형 불순물이온을 주입하여 구동 및 선택트랜지스터 영역에 필드산화막과 소정 간격으로 이격된 미니 P웰을 형성하는 단계; 포토레지스트 패턴, 질화막 스페이서 및 질화막 패턴을 제거하는 단계; 및 필드산화막과 기판 표면과의 단차를 제거하도록 상기 필드산화막을 소정 두께만큼 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
여기서, 패드산화막 패턴은 약 200Å 정도의 두께를 가지고, 질화막 패턴은 약 2500Å 정도의 두께를 가지며, 매립용 산화막은 고밀도플라즈마 산화막으로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도이고, 도 6은 이 CMOS 이미지센서의 미니 P웰의 레이아웃 (layout)을 나타낸 도면이다.
도 5a를 참조하면, 구동 및 선택트랜지스터 영역(100)이 정의되고, 저농도의P형 에피층(51)이 형성된 고농도의 P형 반도체 기판(50) 상에 패드산화막 및 질화막을 순차적으로 증착한다. 여기서, 패드산화막 및 질화막은 이후 형성될 질화막 스페이서의 두께를 감안하여 적절한 두께로 증착하는데, 바람직하게 패드산화막은 약 200Å 정도의 두께로 증착하고, 질화막은 약 2500Å 정도의 두께로 증착한다. 그 다음, 필드산화막용 마스크를 이용한 포토리소그라피 공정 및 식각공정에 의해 질화막과 패드산화막을 패터닝하여 기판(50)의 일부, 즉 구동 및 선택트랜지스터 영역(100)과 인접 소자 영역(미도시) 사이의 경계부를 오픈시키는 질화막 패턴(53) 및 패드산화막 패턴(52)을 형성한다. 그 후, 질화막 패턴(53) 및 패드산화막 패턴(52)을 마스크로하여 기판(50)의 오픈된 부분을 소정 깊이만큼 식각하여 트렌치(54)를 형성한다.
도 5b를 참조하면, 트렌치(54)에 매립되도록 기판 전면 상에 고밀도플라즈마 (High Density Plasma) 산화막과 같은 매립용 산화막을 증착하고, 화학기계연마 (Chemical Mechanical Polishing; CMP)에 의해 질화막 패턴(53)의 표면이 노출되도록 산화막을 식각하여 STI(Shallow Trench Isolation) 구조의 필드산화막(55)을 형성하여 인접 소자영역과 구동 및 선택트랜지스터 영역(100)을 전기적으로 분리시킴과 동시에 기판 표면을 평탄화한다. 그 다음, 기판 상에 제 1 포토레지스트막을 도포하고 미니 P웰용 마스크를 이용하여 제 1 포토레지스트막을 노광 및 현상하여 기판(50)의 구동 및 선택트랜지스터 영역(100)의 질화막 패턴(53)과 필드산화막 (55)의 일부를 오픈시키는 제 1 포토레지스트 패턴(56)을 형성한다.
도 5c 및 도 6을 참조하면, 오픈된 질화막 패턴(53)을 블랭킷 식각하여 구동및 선택트랜지스터 영역(100)의 필드산화막(55) 측벽에 질화막 스페이서(53A)를 형성성한다. 그 다음, 질화막 스페이서(53A), 필드산화막(55) 및 제 1 포토레지스트 패턴(56)을 이온주입마스크로하여 기판(50)으로 P형 불순물이온, 바람직하게 보론 (Boron; B)이온을 주입하여 기판(50)의 구동 및 선택트랜지스터 영역(100)에 필드산화막(55)과 소정간격으로 이격된 미니 P웰(57)을 형성한다. 도 6에서 미설명 부호 200은 액티브 영역을 나타낸다.
도 5d를 참조하면, 공지된 방법에 의해 제 1 포토레지스트 패턴(56)과 질화막 패턴(53) 및 질화막 스페이서(53A)를 순차적으로 제거한 다음, 기판 전면 상에 네가티브(negative)형 제 2 포토레지스트막을 도포하고 필드산화막용 마스크를 이용하여 제 2 포토레지스트막을 노광 및 현상하여 필드산화막(55)만을 오픈시키는 제 2 포토레지스트 패턴(58)을 형성한다.
도 5e를 참조하면, 오픈된 필드산화막(55)을 소정 두께만큼 제거하여 기판 표면과의 단차를 제거하고, 공지된 방법에 의해 제 2 포토레지스트 패턴(58)을 제거한 후, 세정공정을 수행하여 패드 산화막 패턴(52)도 제거한다. 그 다음, 도시되지는 않았지만, 게이트 산화막, 게이트 및 게이트 스페이서를 각각 형성한 후, 마스크 공정 및 이온주입 공정에 의해 구동 및 선택트랜지스터 영역(100)의 미니 P웰(57)과 P형 에피층(51) 표면에 고농도의 N형 접합영역(59)을 형성한다. 즉, 미니 P웰(58)이 구동 및 선택트랜지스터 영역(200)에서 필드산화막(55)과 소정 간격 이격되어 형성됨에 따라, N형 접합영역(59)의 일부분이 미니 P웰(57)에 비해 상대적으로 농도가 낮은 P형 에피층(51)과 접하게 되어, 소자의 동작시 다른 부분에 비해 상대적으로 큰 공핍폭을 가지게 됨으로써 접합 캐패시턴스가 현저하게 감소된다. 한편, 이와 같은 미니 P웰(57)에 의해 기판의 저항이 소폭 증가되나, 통상적으로 저항값은 양의 정수 범위에서 변동하지만 캐패시턴스는 차수(order) 단위로 변동하기 때문에, 기판의 저항이 증가하더라도 상대적으로 큰 캐패시턴스의 감소폭에 의해 RC 딜레이가 현저하게 감소될 수 있다.
상기 실시예에 의하면, 미니 P웰 형성을 위한 별도의 마스크를 사용하는 것 없이, 필드산화막과 질화막 패턴을 이용하여 미니 P웰을 구동 및 선택트랜지스터 영역에서 필드산화막과 소정 간격 이격시켜 형성하여 동작시 N형 접합영역 일부분의 공핍폭을 상대적으로 크게 증가시킴으로써 접합 캐패시턴스를 현저하게 감소시켜 RC 딜레이를 감소시킬 수 있게 된다. 이에 따라, RC 딜레이에 의해 야기되는 기준레벨의 펄스파형 감소 및 이로 인한 기준확대효과를 억제하여, CMOS 이미지센서의 이득폭을 넓히고 이미지신호의 증폭을 용이하게 할 수 있다.
한편, 상기 실시예에서는 필드산화막 측벽의 질화막 스페이서를 대칭으로 형성하였지만, 이를 비대칭으로 형성하여 미니 P웰과 필드산화막 사이의 간격을 소폭 조절할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 미니 P웰을 구동 및 선택트랜지스터 영역에서 필드산화막과 소정 간격 이격되도록 형성하여 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시킴으로써, RC 딜레이에 의해 야기되는 기준확대효과를 억제할 수 있으므로 CMOS 이미지센서의 특성을 향상시킬 수 있다.

Claims (6)

  1. 구동 및 선택트랜지스터 영역이 정의된 고농도의 P형 반도체 기판;
    상기 기판에 형성된 저농도의 P형 에피층;
    상기 기판의 구동 및 선택트랜지스터 영역과 인접 소자 영역 사이의 경계부에 형성된 필드산화막;
    상기 기판의 구동 및 선택 트랜지스터 영역에 상기 필드산화막과 소정 간격 이격되어 형성된 미니 P웰; 및
    상기 구동 및 선택트랜지스터 영역의 미니 P웰 및 에피층 표면에 형성되어 일부분은 상기 에피층과 접하고 다른 부분은 상기 미니 P웰과 접하는 고농도의 N형 접합영역을 포함하는 CMOS 이미지 센서.
  2. 제 1 항에 있어서,
    상기 N형 접합영역의 일부분은 동작시 다른 부분에 비해 상대적으로 큰 공핍폭을 가지는 것을 특징으로 하는 CMOS 이미지 센서.
  3. 구동 및 선택트랜지스터 영역이 정의되고, 저농도의 P형 에피층이 형성된 고농도의 P형 반도체 기판을 준비하는 단계;
    상기 기판의 일부를 식각하여 소정 깊이의 트렌치를 형성하는 단계;
    상기 트렌치에 매립되도록 매립용 산화막을 형성하는 단계;
    상기 산화막을 상기 질화막 패턴의 표면이 노출되도록 식각하여 필드산화막을 형성함과 동시에 기판 표면을 평탄화하는 단계;
    상기 기판 상에 상기 구동 및 선택트랜지스터 영역의 질화막 패턴 및 필드산화막을 오픈시키는 포토레지스트 패턴을 형성하는 단계;
    상기 질화막 패턴을 식각하여 상기 필드산화막 측벽에 질화막 스페이서를 형성하는 단계;
    상기 포토레지스트 패턴, 질화막 스페이서 및 필드산화막을 이온주입마스크로하여 상기 기판으로 P형 불순물이온을 주입하여 상기 구동 및 선택트랜지스터 영역에 상기 필드산화막과 소정 간격으로 이격된 미니 P웰을 형성하는 단계;
    상기 포토레지스트 패턴, 질화막 스페이서 및 질화막 패턴을 제거하는 단계; 및
    상기 필드산화막과 기판 표면과의 단차를 제거하도록 상기 필드산화막을 소정 두께만큼 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법.
  4. 제 3 항에 있어서,
    상기 패드산화막 패턴은 약 200Å 정도의 두께를 가지는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 질화막 패턴은 약 2500Å 정도의 두께를 가지는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
  6. 제 3 항에 있어서,
    상기 매립용 산화막은 고밀도플라즈마 산화막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
KR1020030026960A 2003-04-29 2003-04-29 씨모스 이미지센서 및 그 제조방법 KR20040095931A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030026960A KR20040095931A (ko) 2003-04-29 2003-04-29 씨모스 이미지센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030026960A KR20040095931A (ko) 2003-04-29 2003-04-29 씨모스 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040095931A true KR20040095931A (ko) 2004-11-16

Family

ID=37374743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030026960A KR20040095931A (ko) 2003-04-29 2003-04-29 씨모스 이미지센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040095931A (ko)

Similar Documents

Publication Publication Date Title
US6967316B2 (en) Method for fabricating image sensor including isolation layer having trench structure
KR100477790B1 (ko) 씨모스 이미지센서의 제조방법
US20080251820A1 (en) CMOS image sensor and fabricating method thereof
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
US7645652B2 (en) CMOS image sensor and method for fabricating the same
US7868364B2 (en) Image sensor
KR100521968B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR100587138B1 (ko) 시모스 이미지센서 및 그 제조방법
KR20020017747A (ko) 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법
KR20040095931A (ko) 씨모스 이미지센서 및 그 제조방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
CN100468759C (zh) 图像传感器的像素及其制造方法
KR101133495B1 (ko) 시모스 이미지 센서의 제조 방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100483541B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR20040092757A (ko) 씨모스 이미지센서 및 그 제조방법
KR20020048705A (ko) 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
KR100440775B1 (ko) 이미지센서 제조 방법
KR100748314B1 (ko) 이미지센서 및 그 제조 방법
KR20040095946A (ko) 씨모스 이미지센서 및 그 제조방법
KR100748345B1 (ko) 광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100388460B1 (ko) 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법
KR20030056060A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100749254B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법
KR100464948B1 (ko) 이미지센서의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application