KR100464948B1 - 이미지센서의 제조 방법 - Google Patents
이미지센서의 제조 방법 Download PDFInfo
- Publication number
- KR100464948B1 KR100464948B1 KR10-2000-0086567A KR20000086567A KR100464948B1 KR 100464948 B1 KR100464948 B1 KR 100464948B1 KR 20000086567 A KR20000086567 A KR 20000086567A KR 100464948 B1 KR100464948 B1 KR 100464948B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- image sensor
- forming
- semiconductor substrate
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 필드스톱층의 도펀트의 측면확산영역을 감소시키고 암전류특성을 개선시키도록 한 이미지센서의 제조 방법에 관한 것으로, 반도체기판상에 질화막을 형성하는 단계, 상기 질화막을 선택적으로 패터닝하여 상기 반도체기판의 소정 부분을 노출되는 질화막패턴을 형성하는 단계, 상기 질화막패턴을 포함한 전면에 측벽용 절연막을 형성하는 단계, 상기 절연막을 에치백하여 상기 질화막패턴의 측벽에 접하는 스페이서를 형성하는 단계, 상기 스페이서 및 질화막패턴을 마스크로 이용하여 필드 스톱 이온을 주입하는 단계, 상기 스페이서를 제거하는 단계, 상기 질화막패턴 사이의 노출된 상기 반도체기판 표면에 필드산화막을 형성하는 단계, 및 상기 반도체기판에 상기 필드산화막에 의해 서로 분리되는 포토다이오드 영역을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 이미지 센서(Image sensor)의 제조 방법에 관한 것으로서, 특히 암전류(Dark current) 마진(Margin)이 우수한 이미지센서의 제조 방법에 관한 것이다.
일반적으로 이미지센서(Image sensor)는 반도체 물질이 빛에 반응하는 성질을 이용하여 영상정보를 캡쳐하는 장치로서, 빛의 밝기 및 파장 등이 다른 피사체를 감지하는 각 화소(Pixel)에서 다르게 나타나는 전기적 값을 신호처리가 가능한 레벨로 만들어 주는 장치를 일컫는다.
이러한 이미지센서에는 CCD(Charged Coupled Device) 이미지센서와 CMOS 이미지센서가 있으며, 외부의 피사체영상을 촬상한 빛을 흡수하여 광전하를 모으고 축적하는 수광소자로 포토다이오드(Photodiode)를 이용한다.
특히 CCD 이미지센서는 CMOS 이미지센서와 달리 트랜지스터에 의한 스위칭방식이 아니라 전하결합에 의해서 신호를 검출하며, 단위화소(Unit pixel)에 해당하고 광감지 역할을 하는 포토다이오드(PD)는 광전류를 즉시 추출하지 않고 일정시간 누적시킨 다음 추출하므로 신호전압을 누적시간만큼 증가시킬 수 있어 광감도 (Sensitivity)가 좋고, 노이즈(Noise)를 감소시킬 수 있는 장점이 있다.
그리고 CMOS 이미지센서의 단위셀은 포토다이오드(PD) 및 4개의 NMOS 트랜지스터를 포함하는 단위화소로 이루어지며, 특히 640*480, 800*600모드의 셀어레이 또는 메가화소(Mega pixel)로 갈수록 좁은 단면적을 가지는 단위셀의 설계와 이에적절하게 영상정보를 정확하고 빠르게 읽을 수 있는 칩을 설계해야만 한다.
도 1은 통상적인 CMOS 이미지센서의 단위화소(Unit Pixel)를 나타낸 등가회로도로서, 하나의 포토다이오드(PD)와 네 개의 NMOS(Tx,Rx,Sx,Dx)로 구성되며, 상기 네 개의 NMOS(Tx,Rx,Sx,Dx)는 상기 포토다이오드(PD)에서 집속된 광전하 (Photgenerated charge)를 플로팅디퓨젼영역(Floating Diffusion; FD)으로 운송하기 위한 트랜스퍼트랜지스터(Transfer transistor; Tx), 원하는 값으로 노드의 전위를 세팅하고 전하를 배출하여 플로팅디퓨젼영역(FD)을 리셋(Reset)시키기 위한 리셋트랜지스터(Reset transistor; Rx), 소오스팔로워-버퍼증폭기(Source Follower Buffer Amplif ier) 역할을 하는 드라이브트랜지스터(Drive transistor; Dx), 스위칭으로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Select transistor; Sx)로 구성된다.
이러한 CMOS 이미지센서에서는, 소자 격리(Isolation)를 위해 LOCOS(Local Oxidation of Silicon) 방법을 사용한다.
도 1은 종래기술에 따른 이미지센서의 암전류 특성을 나타내기 위한 이미지센서의 단위 화소를 개략적으로 도시한 도면으로서, 반도체기판(11)에 포토다이오드(PD)간 격리를 위한 필드산화막(12)을 형성하고, 반도체기판(11)상에 선택트랜지스터(TX)의 게이트전극(13)을 형성한다. 이 때, 게이트전극(13)의 양측벽에는 측벽스페이서(14)가 형성된다.
그리고, 게이트전극(13)의 일측과 필드산화막(12) 사이의 반도체기판에 포토다이오드(PD) 영역을 형성한다. 통상적으로, 포토다이오드(PD) 영역은 깊은 n형 불순물영역(PDN)과 얕은 p 형 불순물 영역(PDP)의 수직 구조로 이루어진다.
이와 같은 단위 화소에서 암전류(Dark current)는 선택트랜지스터(TX)의 포화전류(Idsat)와 측벽스페이서(14)의 면적(A)에 비례한다.
도 2는 종래기술의 제 1 예에 따른 이미지센서의 평면도로서, 포토다이오드(PD) 영역인 활성영역과 선택트랜지스터의 게이트전극(13)만을 도시하고 있다.
도 3에 도시된 바와 같이, 선택트랜지스터의 게이트전극(13)의 양측벽에 형성된 측벽스페이서(14)의 면적이 작으므로 암전류가 작지만, 필드산화막(12) 형성전에 이루어진 필드스톱층(Field stop layer)의 도펀트, 예컨대 B11이온이 필드산화막(12)으로부터 측면확산(15)하여 채널저항이 증가하게 된다. 이럴 경우, 선폭이 작은 트랜지스터에서는 턴온(Turn on) 불량이 발생되는 문제점이 있다.
도 4는 종래기술의 제 2 예에 따른 이미지센서의 평면도로서, 도 3에 비교해보면 게이트전극(13)이 필드산화막(12)의 일측에 오버랩되어 포토다이오드영역 (PD) 상부의 측벽스페이서(14)의 면적이 증가됨을 알 수 있다.
상술한 종래기술의 제 2 예는, 포토다이오드영역 및 선택트랜지스터의 디자인을 바꾸어 필드스톱층의 도펀트의 측면확산을 상쇄시킬 수 있으나, 측벽스페이서의 면적이 증가되어 암전류가 증가하는 문제점이 있다.
최근에는, 암전류의 증가에도 불구하고 종래기술의 제 2 예를 적용하고 있는실정이다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 필드스톱층의 도펀트의 측면확산영역을 감소시키고 암전류를 감소시키는데 적합한 이미지센서의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 통상적인 이미지센서의 단위 화소를 나타낸 등가회로도,
도 2는 종래기술에 따른 암전류 특성을 도시한 도면,
도 3은 종래기술의 제 1 예에 따른 이미지센서의 평면도,
도 4는 종래기술의 제 2 예에 따른 이미지센서의 평면도,
도 5a 내지 도 5d는 본 발명의 실시예에 따른 이미지센서의 제조 방법을 도시한 도면,
도 6a 및 도 6b는 본 발명의 실시예과 종래기술에 따른 필드스톱층의 도펀츠 측면확산을 비교한 도면,
도 7은 본 발명의 실시예에 따른 이미지센서의 평면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22a : 질화막패턴
24a : 측벽스페이서 25 : 필드스톱층
상기의 목적을 달성하기 위한 본 발명의 이미지센서의 제조 방법은 반도체기판상에 질화막을 형성하는 단계, 상기 질화막을 선택적으로 패터닝하여 상기 반도체기판의 소정 부분을 노출되는 질화막패턴을 형성하는 단계, 상기 질화막패턴을 포함한 전면에 측벽용 절연막을 형성하는 단계, 상기 절연막을 에치백하여 상기 질화막패턴의 측벽에 접하는 스페이서를 형성하는 단계, 상기 스페이서 및 질화막패턴을 마스크로 이용하여 필드 스톱 이온을 주입하는 단계, 상기 스페이서를 제거하는 단계, 상기 질화막패턴 사이의 노출된 상기 반도체기판 표면에 필드산화막을 형성하는 단계, 및 상기 반도체기판에 상기 필드산화막에 의해 서로 분리되는 포토다이오드 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 이미지센서의 제조 방법을 도시한 도면이다.
도 5a에 도시된 바와 같이, 반도체기판(21)상에 질화막(22)을 순차적으로 형성한 다음, 질화막(22)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소자격리마스크(23)를 형성한다.
도 5b에 도시된 바와 같이, 소자격리마스크(23)를 이용하여 질화막(22)을 식각하여 반도체기판(21)의 소자격리영역이 형성될 부분을 노출시키는 질화막패턴 (22a)을 형성한 다음, 소자격리마스크(23)를 제거한다.
계속해서, 소자격리마스크(23) 제거후 노출된 질화막패턴(22a)을 포함한 전면에 TEOS(Tetra Ethyl Ortho Silicate)(24)를 증착한다.
도 5c에 도시돈 바와 같이, TEOS(24)을 블랭킷 식각(Blanket etch)하여 질화막패턴(22a)의 측벽에 접하며 L의 폭을 갖는 측벽스페이서(24a)를 형성한다.
계속해서, 측벽스페이서(24a) 및 질화막패턴(22a)을 마스크로 이용하여 노출된 반도체기판(21)에 n 채널 필드스톱이온으로서 B11이온을 주입하여 필드스톱층 (25)을 형성한다.
이 때, 측벽스페이서(24a)가 L의 폭으로 형성되므로 필드스톱층 형성을 위한 이온주입시 이온주입영역이 통상에 비해 2L의 폭만큼 감소한다.
도 5d에 도시된 바와 같이, 측벽스페이서(24a)를 제거한 후, 질화막패턴(22a)을 잔류시킨 채 필드스톱층(25) 및 측벽스페이서(24a) 제거후 노출된 반도체기판(21)의 표면을 열산화시켜 필드스톱층(25)상에 필드산화막(26)을 성장시킨다.
이 때, 도면부호 B는 필드산화막(26) 성장 후, B11의 프로파일(Profile)을 나타낸다.
후속 공정으로 반도체기판(21)상에 게이트산화막, 게이트전극을 형성한다.
상술한 것처럼, 본 발명의 실시예에서는 측벽스페이서의 폭을 조절하여 필드산화막 하부의 필드스톱층의 B11의 프로파일을 변경시킨다.
도 6a는 본 발명의 실시예에 따른 필드스톱층의 B11의 측면확산깊이를 도시한 도면이고, 도 6b는 종래기술에 따른 B11의 측면확산깊이를 도시한 도면이다. 여기서, 도면부호 PD는 포토다이오드 영역, TG는 선택트랜지스터의 게이트전극, FOX는 필드산화막을 나타낸다.
도 6a 및 도 6b를 참조하면, 본 발명의 실시예는 필드산화막(26)에 비해 그 폭이 작게 필드스톱층(C)이 형성되고, 필드스톱층(C)에 이온주입된 B11이 필드산화막(FOX) 성장후 종래기술과 동일하게 측면확산(D)하여도 좁은 폭을 갖는 트랜지스터 또는 포토다이오드영역(PD)으로의 침투 정도가 종래기술에 비해 현저히 감소함을 알 수 있다. 또한, 측면확산(D)이 억제되므로 포토다이오드영역의 캐패시턴스 감소를 억제할 수 있다.
따라서, 도 7에 도시된 바와 같이, 본 발명의 실시예를 적용했을 경우, 필드스톱층(C)을 필드산화막(FOX)보다 작은 폭으로 형성하므로써 좁은 선폭, 예컨대 작은 면적의 측벽스페이서(E)를 구비하는 트랜지스터에서 턴온되지 않는 현상을 방지할 수 있을 뿐 아니라 작은 면적의 측벽스페이서(E)로 인해 암전류가 작다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 이미지센서의 제조 방법은 필드스톱층의 이온주입폭을 필드산화막보다 작게하여 필드스톱층의 측면확산을 감소시키므로써 암전류특성이 우수한 포토다이오드영역을 공정에 구애받지 않고 적용할 수 있으며, 포토다이오드영역의 전하 캐패시턴스의 감소를 방지할 수 있는 효과가 있다.
또한, 포토다이오드영역의 설계가 용이해짐에 따라 수율을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 다수의 포토다이오드를 구비하는 이미지센서의 제조 방법에 있어서,반도체기판상에 질화막을 형성하는 단계;상기 질화막을 선택적으로 패터닝하여 상기 반도체기판의 소정 부분을 노출되는 질화막패턴을 형성하는 단계;상기 질화막패턴을 포함한 전면에 측벽용 절연막을 형성하는 단계;상기 절연막을 에치백하여 상기 질화막패턴의 측벽에 접하는 스페이서를 형성하는 단계;상기 스페이서 및 질화막패턴을 마스크로 이용하여 필드 스톱 이온을 주입하는 단계;상기 스페이서를 제거하는 단계;상기 질화막패턴 사이의 노출된 상기 반도체기판 표면에 필드산화막을 형성하는 단계; 및상기 반도체기판에 상기 필드산화막에 의해 서로 분리되는 포토다이오드 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
- 제 1 항에 있어서,상기 측벽용 절연막은 TEOS를 이용하는 것을 특징으로 하는 이미지센서의 제조 방법.
- 제 1 항에 있어서,상기 필드 스톱 이온은 B11이온을 이용하는 것을 특징으로 하는 이미지센서의 제조 방법.
- 제 1 항에 있어서,상기 필드산화막 형성후,상기 필드스톱층의 측면확산 깊이는 상기 필드산화막의 폭보다 작은 것을 특징으로 하는 이미지센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086567A KR100464948B1 (ko) | 2000-12-30 | 2000-12-30 | 이미지센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0086567A KR100464948B1 (ko) | 2000-12-30 | 2000-12-30 | 이미지센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020058461A KR20020058461A (ko) | 2002-07-12 |
| KR100464948B1 true KR100464948B1 (ko) | 2005-01-05 |
Family
ID=27689559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0086567A KR100464948B1 (ko) | 2000-12-30 | 2000-12-30 | 이미지센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100464948B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236577A (ja) * | 1988-07-27 | 1990-02-06 | Canon Inc | 光電変換装置の製造方法 |
| JPH04207077A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 固体撮像素子の製造方法 |
| KR19990058633A (ko) * | 1997-12-30 | 1999-07-15 | 구본준 | 고체촬상소자의 포토다이오드 형성방법 |
| KR20020001635A (ko) * | 2000-06-28 | 2002-01-09 | 니시무로 타이죠 | Ｍｏｓ형 고체 촬상 장치 및 그 제조 방법 |
-
2000
- 2000-12-30 KR KR10-2000-0086567A patent/KR100464948B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236577A (ja) * | 1988-07-27 | 1990-02-06 | Canon Inc | 光電変換装置の製造方法 |
| JPH04207077A (ja) * | 1990-11-30 | 1992-07-29 | Toshiba Corp | 固体撮像素子の製造方法 |
| KR19990058633A (ko) * | 1997-12-30 | 1999-07-15 | 구본준 | 고체촬상소자의 포토다이오드 형성방법 |
| KR20020001635A (ko) * | 2000-06-28 | 2002-01-09 | 니시무로 타이죠 | Ｍｏｓ형 고체 촬상 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020058461A (ko) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486521B2 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| US5880495A (en) | Active pixel with a pinned photodiode | |
| US7541210B2 (en) | Method for fabricating CMOS image sensor | |
| US6894268B2 (en) | Semiconductor photodetector of high sensitivity and small leak current | |
| US7598136B2 (en) | Image sensor and related fabrication method | |
| US7180151B2 (en) | Image sensor having self-aligned and overlapped photodiode and method of making same | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| US20070111361A1 (en) | Image sensor having self-aligned and overlapped photodiode and method of making same | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100792334B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100464948B1 (ko) | 이미지센서의 제조 방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100873812B1 (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR20020048705A (ko) | 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법 | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR100390810B1 (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR20030056060A (ko) | 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20100076429A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| KR100748345B1 (ko) | 광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| EP1026748B1 (en) | Method of manufacturing an active pixel pinned photodiode | |
| KR20030057710A (ko) | 감도개선을 위한 씨모스 이미지센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |