KR100587138B1 - 시모스 이미지센서 및 그 제조방법 - Google Patents
시모스 이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100587138B1 KR100587138B1 KR1020030075963A KR20030075963A KR100587138B1 KR 100587138 B1 KR100587138 B1 KR 100587138B1 KR 1020030075963 A KR1020030075963 A KR 1020030075963A KR 20030075963 A KR20030075963 A KR 20030075963A KR 100587138 B1 KR100587138 B1 KR 100587138B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- oxide film
- image sensor
- device isolation
- cmos image
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 45
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 238000005468 ion implantation Methods 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 13
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
본 발명은 시모스 이미지센서의 소자분리막 및 그 제조방법에 관한 것으로 특히, 픽셀어레이 영역에 적용되는 소자분리막을 변경하여 시모스 이미지센서의 저조도 특성을 개선한 발명이다. 이를 위한 본 발명에서는 로직영역에서는 종래에 사용되던 통상적인 열산화막을 소자분리막으로 그대로 이용하여 트랜지스터의 특성변화를 방지함과 동시에, 픽셀어레이 영역에만 결정결함이 없는 새로운 소자분리막을 적용하였다. 본 발명에서 사용된 새로운 소자분리막은 필드스톱 이온주입 영역과 증착 산화막으로 구성되어 있기 때문에 활성영역과 필드영역의 경계면에서 볼 수 있었던 결정결함을 배제한 소자분리막이다. 따라서, 본 발명에서는 시모스 이미지센서의 저조도 특성을 향상시킬 수 있었다.
시모스 이미지센서, 소자분리막, 픽셀어레이, CVD 산화막, 결정결함
Description
도1a는 통상적인 시모스 이미지센서에서 단위화소의 구조를 도시한 회로도,
도1b는 열산화막을 이용하여 소자분리막을 형성할 경우에 소자분리막의 가장자리에 형성되는 결정결함을 도시한 단면도,
도2a 내지 도2i는 본 발명의 일실시예에 따라 시모스 이미지센서의 소자분리막을 형성하는 공정을 도시한 공정단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 패드 산화막
22 : 패드 질화막
23 : 제 1 ISO 마스크
24 : 필드산화막
25 : 필드스톱 이온주입 마스크
26 : 필드스톱 이온주입영역
27 : CVD 산화막
28 : 포토레지스트
29 : 제 2 ISO 마스크
30 : Flowing 된 포토레지스트
31 : CVD 산화막
본 발명은 시모스 이미지센서의 소자분리막 및 그 제조방법에 관한 것으로 특히, 픽셀 어레이 영역에 결정결함이 없는 새로운 소자분리막을 채용하여 시모스 이미지센서의 저조도 특성을 개선한 발명이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 시모스 이미지센서와 전하결합소자로 나눌 수 있다.
이 중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차 례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
시모스 이미지센서는 PC 카메라, 디지탈 스틸 카메라(Digital Still Camera)디지탈 캠코더에 적용되는 등 그 적용범위가 점차로 확대되고 있으며, 최근에는 휴대폰(cellular phone) 등과 같은 소형제품에 적용되는 관계로, 고 해상도 및 작은 칩 사이즈를 갖는 방향으로 제품화되는 추세에 있다.
이와같이 시모스 이미지 센서 칩이 점차로 소형화 되어감에 따라, 종래의 0.5㎛ 내지 0.8㎛의 최소선폭을 갖는 기술 대신에 0.35㎛ 급 미세 기술이 적용되고 있으며, 이에 따라 여러가지 문제가 나타나고 있는데, 이러한 종래기술의 문제점을 도1a 내지 도1b를 참조하여 설명한다.
도1a는 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
시모스 이미지센서는 도1a에 도시된 단위화소가 수십 내지 수백만개가 모여 있는 픽셀어레이 영역과 픽셀어레이 영역의 출력을 신호처리하는 로직영역으로 나눌 수 있는 바, 종래의 시모스 이미지센서에서는 픽셀어레이 영역과 로직영역 모두에 열산화막을 이용한 소자분리막이 적용되는 관계로 이미지센서의 저조도 특성이 좋지 않았다.
도1b는 종래기술에 따른 시모스 이미지센서에서 픽셀어레이 영역과 로직영역 모두에 공통으로 적용되어 왔던 소자분리막의 단면을 도시한 모식도이다.
도1b를 참조하면, 기판(10) 상의 일정영역에 활성영역과 필드영역을 정의하는 소자분리막(11)이 형성되어 있으며, 활성영역의 기판 상에는 트랜지스터의 게이트 전극(12)이 도시되어 있다.
또한, 게이트 전극(12)의 양 측벽에는 스페이서(13)가 구비되어 있으며, 게이트 전극의 일측 기판 내부에는 소스/드레인 영역(14)이 형성되어 있다. 그리고, 픽셀어레이 영역에서는 도1b에 도시된 소스/드레인 영역 대신에 포토다이오드가 형성될 수도 있다.
종래에는 소자분리막으로 열 산화공정(Thermal Oxidation)을 이용한 산화막을 이용하는 관계로 시모스 이미지센서의 저조도 특성이 좋지 않았는데, 이에 대해 설명하면 다음과 같다.
종래의 소자분리막(11)은 900 ∼ 1100℃ 정도의 고온에서 장 시간 동안의 열산화 공정을 통해 소자분리막(11)을 형성하였다. 이러한 방법을 이용한 소자분리 공정에서는 활성영역과 필드영역의 경계면에서 실리콘 격자의 결함(15)이 다수 발생하였으며, 이러한 결정결함(15)을 다른 용어로 OISF(Oxidation Induced Stacking Fault) 로 부르기도 하는데, 이하에서는 결정결함으로 통칭한다.
이와같은 결정결함(15)은 깊은 함정레벨(Deep Trap Level)을 갖기 때문에, 전자를 쉽게 포획, 방출할 수 있어 원하지 않는 누설전류(leakge current)를 생성시키는 요인이 되었다.
시모스 이미지센서는 포토다이오드로 입사되는 빛을 이용하여 광전하를 생성하고 이를 신호처리하여 이미지를 재현하는 소자인 바, 전술한 누설전류는 저조도 환경 하에서 잡음 성분으로 나타나고 있다.
특히, 픽셀어레이 영역에는 소자분리막과 인접하여 포토다이오드가 생성되고 있기 때문에, 이와같은 누설전류가 포토다이오드로 유입될 경우에는 심각한 화질저하를 유발하였다.
즉, 외부 광이 매우 미약한 저조도 환경하에서는 그에 상응하는 신호가 포토다이오드에서 출력되어야 하나, 전술한 누설전류가 포토다이오드로 유입될 경우에는, 마치 빛이 없는 상태에서도 전류가 발생하는 암전류 현상이 발생하여 시모스 이미지센서의 화질을 심각하게 저하시키고 있다.
따라서, 각 제조업체에서는 저조도 특성을 저하시키는 결정결함의 갯수를 줄이기 위하여 많은 노력을 기울이고 있으나 아직까지 뚜렷힌 해결책이 없는 실정이다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 픽셀어레이 영역 에는 결정결함이 없는 소자분리막을 적용하여 시모스 이미지센서의 저조도 특성을 향상시킨 시모스 이미지센서의 소자분리막 및 그 제조방법을 제공함을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 픽셀어레이 영역과 로직영역으로 정의된 시모스 이미지 센서에 있어서, 상기 로직영역에서 제1 활성영역과 제1 필드영역을 정의하기 위하여 상기 제1 필드영역의 상기 기판의 일부를 산화시켜 열산화막 형태로 형성된 제1 소자 분리막과, 상기 픽셀어레이 영역에서 제2 활성영역과 제2 필드영역을 정의하기 위하여 상기 제2 필드영역의 상기 기판 상에 증착공정을 통해 형성된 산화막과, 상기 산화막 하부의 상기 기판 표면으로부터 일정 깊이를 갖도록 형성된 필드스톱 이온주입영역으로 이루어진 제2 소자 분리막을 포함하는 시모스 이미지센서를 제공한다.
또한, 본 발명은 픽셀어레이 영역과 로직영역으로 정의된 시모스 이미지센서의 제조방법에 있어서, 상기 로직영역에서 제1 활성영역과 제1 필드영역을 정의하기 위하여 상기 제1 필드영역의 상기 기판의 일부를 산화시켜 열 산화막 형태로 제1 소자 분리막을 형성하는 단계와, 상기 픽셀어레이 영역에서 제2 활성영역과 제2 필드영역을 정의하기 위하여 상기 제2 필드영역의 상기 기판 표면으로부터 일정 깊이를 갖도록 필드스톱 이온주입영역을 형성하는 단계와, 상기 픽셀어레이 영역 및 상기 로직영역의 상기 기판 상에 산화막을 증착하는 단계와, 상기 산화막 상에 포토레지스트를 도포하는 단계와, 상기 필드스톱 이온주입 영역과 대응되는 영역의 상기 기판 상부에만 상기 포토레지스트를 잔존시키는 단계와, 상기 잔존한 포토레지스트를 플로우시키는 단계와, 상기 플로우된 포토레지스트를 식각 마스크로 이용한 식각 공정을 실시하여 상기 필드스톱 이온주입 영역과 대응되는 상기 기판 상에는 상기 산화막을 잔존시키고, 상기 로직영역에 증착된 상기 산화막은 제거하여 상기 픽셀어레이 영역에 상기 필드스톱 이온주입영역과 상기 산화막으로 이루어진 제2 소자 분리막을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법을 제공한다.
본 발명에서는 종래의 열산화 공정을 이용한 소자분리막 대신에 채널스톱 이온주입영역과 CVD 산화막으로 이루어진 소자분리막을 픽셀어레이 영역에 적용함으로써, 결정결함이 없는 소자분리막을 이용할 수 있어 이미지센서의 저조도 특성을 개선시킨 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2i는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도면으로, 픽셀어레이 영역과 로직회로 영역으로 구분하여 소자분리막을 형성하는 과정을 도시한 도면이다. 이와같이 도2a 내지 도2i에 도시된 소자분리막 형성공정 이후에는 통상적인 시모스 이미지센서 제조공정이 수행된다.
이하에서 도2a 내지 도2i를 참조하여 본 발명의 일실시예를 설명한다.
먼저, 본 발명의 일실시예에서 사용된 새로운 소자분리막은 픽셀어레이 영역에만 적용되는 것이고, 로직영역에는 종래와 같은 열산화 공정을 이용한 소자분리막이 적용된다. 따라서, 로직영역에 형성된 기존의 트랜지스터 특성은 영향을 받지 않는다.
이러한 점을 참조하여 설명하면 먼저, 도2a에 도시된 바와같이 픽셀어레이 영역과 로직영역을 모두 포함하는 전체 기판(20) 상에 패드산화막(21)과 패드질화막(22)을 차례로 적층하여 형성한다.
이때, 패드산화막(21)과 패드질화막(22)은 열 산화공정을 이용한 소자분리막 형성공정에 사용되는 막으로, 패드산화막(21)은 100 ∼ 150Å 정도의 두께를 갖으며, 패드질화막(22)은 1000 ∼ 2000Å 정도의 두께를 갖는다.
다음으로, 도2b에 도시된 바와같이 로직영역의 일정부분만을 노출시키는 제 1 ISO 마스크(23)를 패드질화막(22) 상에 형성한다. 여기서, 제 1 ISO 마스크(23)는 로직영역의 패드질화막(22)과 패드산화막(21) 만을 선택적으로 제거하기 위하여 사용된다.
다음으로 도2c에 도시된 바와같이 제 1 제 1 ISO 마스크(23)를 이용하여 로직영역의 패드질화막(22)과 패드산화막(21)만을 선택적으로 제거하여 로직영역의 기판을 일정부분 노출시킨다. 이때, 노출된 기판영역이 필드산화막이 형성될 영역이 된다.
다음으로 도2d에 도시된 바와같이, 900 ∼ 1100℃ 정도의 고온에서 장 시간 동안의 열산화 공정을 통해 로직영역에만 필드산화막(24)을 형성한다.
이러한 필드산화막(24)을 형성하는 공정은 통상적인 열산화 공정과 동일하며, 필드산화막의 두께는 3000 ∼ 5000Å 정도로 한다.
로직영역에만 필드산화막(24)을 형성한 이후에, 패드질화막(22)과 패드산화 막(21)은 제거한다. 패드질화막(22)과 패드산화막(21)은 제거된 상태가 도2d에 도시되어 있다.
다음으로 도2e에 도시된 바와같이, 픽셀어레이 영역의 일정부분에만 필드스톱 이온주입영역(26)을 형성하기 위한 필드스톱 이온주입 마스크(26)를 기판 상에 형성하는데, 본 발명의 일실시예에 따른 필드스톱 이온주입 마스크(26)는 픽셀어레이 영역의 일정부분만을 노출시키고 있다.
이어서, B11 을 이용한 필드스톱 이온주입공정을 진행하는데, 이때의 이온주입 조건은, 0.3 ∼ 0.5㎛ 정도의 이온주입 깊이(Rp)를 확보할 수 있는 적정 에너지양과 적정 도즈(doze)를 사용한다.
이후에, 필드스톱 이온주입 마스크(26)는 제거한다. 이러한, 필드스톱 이온주입 공정을 통해 픽셀어레이 영역에 형성될 소자들이 전기적으로 격리된다.
다음으로 도2f에 도시된 바와같이, 픽셀어레이 영역과 로직영역을 모두 포함하는 전체 기판 상에 화학기상증착법(Chemical Vapor Deposition : CVD)을 이용하여 1000 ∼ 2000Å 정도 두께의 CVD 산화막(27)을 증착한다.
도2f를 참조하면, 픽셀어레이 영역에서는 평탄한 기판표면에 CVD 산화막(27)이 증착되며, 로직영역에서는 필드산화막(24)의 단차를 따라 CVD 산화막(27)이 증착되고 있음을 알 수 있다.
이와같은 CVD 산화막(27)은 후속공정을 통해 필드스톱 이온주입영역(26)과 더불어 픽셀어레이 영역에서 소자분리 역할을 수행하게 된다.
다음으로, 전체 CVD 산화막(27) 상에 포토레지스트(28)를 도포하는데 이때, 도포되는 포토레지스트(28)로는 상기 CVD 산화막(27)과의 식각선택비가 1:1 인 성질을 갖는 포토레지스트를 선택한다. 그 이유는 후술한다.
다음으로 포토레지스트(28) 상에 제 2 ISO 마스크(29)를 형성하는데, 제 2 ISO 마스크(29)는 픽셀어레이 영역에서 소자분리막이 필요한 곳 즉, 필드스톱 이온주입영역(26)과 대응되는 영역만을 덮고 있으며, 나머지 부분의 포토레지스트 표면은 노출시키고 있다.
이후에 도2g에 도시된 바와같이, 제 2 ISO 마스크(29)를 이용한 노광공정을 진행하여, 필드스톱 이온주입영역(26)과 대응되는 영역에만 포토레지스트(28)를 잔존시키고, 나머지 영역의 포토레지스트(28)는 제거한다.
다음으로 도2h에 도시된 바와같이 남아있는 포토레지스트가 적절한 모양과 폭을 갖을 수 있도록, 열공정을 진행하여 잔존한 포토레지스트(30)를 플로우(flow)시킨다.
이때, 플로우된 포토레지스트(30)는 필드산화막(24) 위로 봉긋이 솟아있는 CVD 산화막(27)의 모양 및 폭과 유사한 형태를 갖도록 플로우 시키는 것이 바람직하다.
다음으로, 플로우된 포토레지스트(30)를 마스크로 이용한 건식식각 공정을 진행하여, 픽셀어레이 영역에 형성된 CVD 산화막(27) 중의 일부와 로직영역에 형성된 CVD 산화막(27)을 제거한다.
이때, 잔존한 포토레지스트(30)는 CVD 산화막(27)과 식각선택비가 1:1 인 성 질을 갖고 있으므로, 건식식각 공정 후의 모습은 도2i에 도시된 바와같다.
즉, 픽셀어레이 영역에서, 필드스톱 이온주입영역(26)과 대응되는 영역에 남아있는 CVD 산화막(31)은 플로우된 포토레지스트(30)의 형태와 실질적으로 동일한 형태를 가지고 있으며, 로직영역에 형성되었던 CVD 산화막(27)은 모두 제거된다.
결과적으로 도2i를 참조하면, 로직영역에서는 종래와 동일한 열 산화 공정을 이용한 필드산화막(24)이 소자분리막으로 사용되고 있는 반면에, 픽셀어레이 영역에서는 필드스톱 이온주입영역(26)과 CVD 산화막이 소자분리의 역할을 수행하게 된다.
따라서, 픽셀어레이 영역에서는 종래에 소자분리막으로 사용되던 필드산화막을 사용하고 있지 않기 때문에, 필드산화막과 활성영역의 경계면에서 많이 발생하였던 결정결함의 발생을 배제할 수 있었으며, 그 결과 본 발명에서는 시모스 이미지센서의 저조도 특성을 획기적으로 개선할 수 있었다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 이미지센서에 적용하면, 결정결함이 없는 소자분리막을 픽셀어레 이 영역에 적용할 수 있어 시모스 이미지센서의 저조도 특성을 획기적으로 개선할 수 있다.
Claims (14)
- 픽셀어레이 영역과 로직영역으로 정의된 시모스 이미지 센서에 있어서,상기 로직영역에서 제1 활성영역과 제1 필드영역을 정의하기 위하여 상기 제1 필드영역의 상기 기판의 일부를 산화시켜 열산화막 형태로 형성된 제1 소자 분리막; 및상기 픽셀어레이 영역에서 제2 활성영역과 제2 필드영역을 정의하기 위하여 상기 제2 필드영역의 상기 기판 상에 증착공정을 통해 형성된 산화막과, 상기 산화막 하부의 상기 기판 표면으로부터 일정 깊이를 갖도록 형성된 필드스톱 이온주입영역으로 이루어진 제2 소자 분리막을 포함하는 시모스 이미지센서.
- 삭제
- 제 1 항에 있어서,상기 필드스톱 이온주입 영역의 이온은 B11 이며, 상기 필드스톱 이온주입 영역은 0.3 ∼ 0.5㎛ 의 이온주입 깊이를 갖는 것을 특징으로 하는 시모스 이미지센서.
- 제 1 항에 있어서,상기 산화막은 CVD 산화막인 것을 특징으로 하는 시모스 이미지센서.
- 픽셀어레이 영역과 로직영역으로 정의된 시모스 이미지센서의 제조방법에 있어서,상기 로직영역에서 제1 활성영역과 제1 필드영역을 정의하기 위하여 상기 제1 필드영역의 상기 기판의 일부를 산화시켜 열 산화막 형태로 제1 소자 분리막을 형성하는 단계;상기 픽셀어레이 영역에서 제2 활성영역과 제2 필드영역을 정의하기 위하여 상기 제2 필드영역의 상기 기판 표면으로부터 일정 깊이를 갖도록 필드스톱 이온주입영역을 형성하는 단계;상기 픽셀어레이 영역 및 상기 로직영역의 상기 기판 상에 산화막을 증착하는 단계;상기 산화막 상에 포토레지스트를 도포하는 단계;상기 필드스톱 이온주입 영역과 대응되는 영역의 상기 기판 상부에만 상기 포토레지스트를 잔존시키는 단계;상기 잔존한 포토레지스트를 플로우시키는 단계; 및상기 플로우된 포토레지스트를 식각 마스크로 이용한 식각 공정을 실시하여 상기 필드스톱 이온주입 영역과 대응되는 상기 기판 상에는 상기 산화막을 잔존시키고, 상기 로직영역에 증착된 상기 산화막은 제거하여 상기 픽셀어레이 영역에 상기 필드스톱 이온주입영역과 상기 산화막으로 이루어진 제2 소자 분리막을 형성하는 단계를 포함하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 포토레지스트는 상기 산화막과 식각선택비가 실질적으로 동일한 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 6 항에 있어서,상기 플로우된 포토레지스트는 상기 제1 소자 분리막 상에 형성된 상기 산화막과 실질적으로 동일한 형태를 갖도록 플로우 되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 7 항에 있어서,상기 필드스톱 이온주입영역과 대응되는 영역 상에 잔존하는 상기 산화막은 상기 플로우된 포토레지스트와 동일한 형태를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 산화막은 화학기상증착법을 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 9 항에 있어서,상기 산화막은 1000∼2000Å의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 필드스톱 이온주입영역과 대응되는 영역에만 상기 포토레지스트를 잔존시키는 단계는,상기 필드스톱 이온주입영역과 대응되는 영역만을 노출시키는 제 1 마스크를 상기 포토레지스트 상에 형성하는 단계; 및상기 제 1 마스크를 이용한 포토공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 필드스톱 이온주입 영역을 형성하는 단계는 B11을 이용하며, 0.3∼0.5㎛ 의 이온주입 깊이를 갖게 수행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 로직영역에만 열 산화공정을 이용한 제1 소자 분리막을 형성하는 단계는,상기 픽셀어레이 영역 및 상기 로직영역의 상기 기판 상에 패드산화막과 패드질화막을 적층하는 단계;상기 로직영역 중에서 상기 제1 소자 분리막이 형성될 영역만을 노출시키는 제 2 마스크를 상기 패드질화막 상에 형성하는 단계;상기 제 2 마스크를 이용하여 상기 패드산화막 및 상기 패드질화막을 선택적으로 제거하여 상기 로직영역의 상기 기판의 일정 부분을 노출시키는 단계;열산화 공정을 수행하여 상기 로직영역의 노출된 상기 기판에 상기 제1 소자 분리막을 형성하는 단계; 및상기 패드산화막과 상기 패드질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 13 항에 있어서,상기 제1 소자 분리막은 3000 ∼ 5000Å의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030075963A KR100587138B1 (ko) | 2003-10-29 | 2003-10-29 | 시모스 이미지센서 및 그 제조방법 |
| US10/882,485 US7135362B2 (en) | 2003-10-29 | 2004-06-30 | Isolation layer for CMOS image sensor and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030075963A KR100587138B1 (ko) | 2003-10-29 | 2003-10-29 | 시모스 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050041057A KR20050041057A (ko) | 2005-05-04 |
| KR100587138B1 true KR100587138B1 (ko) | 2006-06-07 |
Family
ID=34545585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030075963A KR100587138B1 (ko) | 2003-10-29 | 2003-10-29 | 시모스 이미지센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7135362B2 (ko) |
| KR (1) | KR100587138B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496866B2 (ja) * | 2004-07-08 | 2010-07-07 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US7294818B2 (en) * | 2004-08-24 | 2007-11-13 | Canon Kabushiki Kaisha | Solid state image pickup device and image pickup system comprising it |
| KR100815243B1 (ko) * | 2006-08-04 | 2008-03-19 | 한국과학기술원 | Ｃｍｏｓ 이미지 센서의 단위 픽셀 |
| KR100855960B1 (ko) * | 2005-09-20 | 2008-09-02 | 삼성전자주식회사 | 기판 스트레스를 억제할 수 있는 ｃｍｏｓ 이미지 소자 및그 제조방법 |
| KR100752646B1 (ko) | 2005-10-01 | 2007-08-29 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464955B1 (ko) * | 1998-06-29 | 2005-04-06 | 매그나칩 반도체 유한회사 | 메모리소자와 함께 집적화된 씨모스 이미지센서 |
| US6740915B1 (en) * | 1998-11-12 | 2004-05-25 | Micron Technology, Inc. | CMOS imager cell having a buried contact |
| US6329218B1 (en) * | 2000-06-08 | 2001-12-11 | United Microelectronics Corp. | Method for forming a CMOS sensor with high S/N |
| US6344669B1 (en) * | 2000-06-13 | 2002-02-05 | United Microelectronics Corp. | CMOS sensor |
| US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
| KR100748318B1 (ko) | 2001-12-31 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
-
2003
- 2003-10-29 KR KR1020030075963A patent/KR100587138B1/ko not_active IP Right Cessation
-
2004
- 2004-06-30 US US10/882,485 patent/US7135362B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050041057A (ko) | 2005-05-04 |
| US7135362B2 (en) | 2006-11-14 |
| US20050093088A1 (en) | 2005-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342271B2 (en) | CMOS image sensor providing uniform pixel exposure and method of fabricating same | |
| JP5306294B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP5089090B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| US20070272981A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR100587138B1 (ko) | 시모스 이미지센서 및 그 제조방법 | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100606954B1 (ko) | 씨모스 이미지 센서의 포토다이오드 제조방법 | |
| KR100345669B1 (ko) | 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법 | |
| KR100494645B1 (ko) | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 | |
| US20100167459A1 (en) | Method for fabricating cmos image sensor | |
| US20070145423A1 (en) | CMOS Image Sensor and Manufacturing Method Thereof | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| JP5122089B2 (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
| KR101493870B1 (ko) | 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| KR20060077076A (ko) | 시모스 이미지센서 및 그의 제조방법 | |
| KR100815937B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100667499B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100495411B1 (ko) | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 | |
| KR100483541B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR101266249B1 (ko) | 시모스 이미지센서 픽셀구조 및 그 제조방법 | |
| KR100683397B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR100461971B1 (ko) | 중금속 이온의 유입을 차단하여 암전류를 감소시킨 시모스이미지센서 | |
| KR100700871B1 (ko) | Ｃｍｏｓ 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120427 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |