KR20040079913A - 자기정렬 프린팅 - Google Patents

자기정렬 프린팅 Download PDF

Info

Publication number
KR20040079913A
KR20040079913A KR10-2004-7009916A KR20047009916A KR20040079913A KR 20040079913 A KR20040079913 A KR 20040079913A KR 20047009916 A KR20047009916 A KR 20047009916A KR 20040079913 A KR20040079913 A KR 20040079913A
Authority
KR
South Korea
Prior art keywords
region
substrate
component
liquid
solution
Prior art date
Application number
KR10-2004-7009916A
Other languages
English (en)
Other versions
KR100979782B1 (ko
Inventor
시링하우스헨닝
버나흐미카엘제이.
스톤니콜라스짐
윌슨데이비드윌리엄조세프
맥켄지존데빈
후크빌헬르무스테오도루스스테파누스
셀레크리스토프빌헬름
Original Assignee
플라스틱 로직 리미티드
캠브리지 유니버시티 테크니칼 서비스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플라스틱 로직 리미티드, 캠브리지 유니버시티 테크니칼 서비스 리미티드 filed Critical 플라스틱 로직 리미티드
Publication of KR20040079913A publication Critical patent/KR20040079913A/ko
Application granted granted Critical
Publication of KR100979782B1 publication Critical patent/KR100979782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

유기 또는 부분적 유기 스위칭 소자의 제조방법으로서, 전도성, 반도체성 및/또는 절연성 층들을 용액 처리방법 및 직접 인쇄에 의하여 증착하는 단계와; 제2물질의 용액을 반발하는 제1물질 주변에 자기정렬된 표면에너지 장벽을 형성함으로써 전기적활성 폴리머의 고해상도 패턴을 정의하는 단계를 포함하여 구성된다.

Description

자기정렬 프린팅{SELF-ALIGNED PRINTING}
반도체성 공액 폴리머(semiconducting conjugated polymer) 박막트랜지스터(TFTs)는 플라스틱 기판 상에 적은 비용으로 논리회로를 집적하는 응용(C. Drury, et al., APL 73,108 (1998)) 및 고해상 능동매트릭스 소자에서의 광전집적부품 및 픽셀 트랜지스터 스위치로의 응용(H. Sirringhaus, et al., Science 280,1741 (1998), A. Dodabalapur, etal. Appl. Phys. Lett. 73,142 (1998) )에 관심이 되고 있다. 전하이동도가 0.1 cm2/Vs에 이르고 ON-OFF 전류율이 106-108에 이르는 고성능 TFT가 제안된 바 있다. 이것은 비정질 실리콘 TFT의 성능에 필적하는 것이다(H. Sirringhaus, et al., Advanced in Solid State Physics, 39, 101(1999)).
폴리머 반도체의 이점 중 하나는 간단하고 저가의 용액공정(solution processing)이 가능하다는 것이다. 그러나, 전(all)-폴리머 TFT 소자 및 집적회로의 제조에서는 폴리머 전도체, 반도체, 및 절연체의 측면 패턴 형성 기술을 요구된다. 포토리소그래피(WO99/10939A2), 스크린프린팅(Z. Bao, et al., Chem. Mat. 9, 1299 (1997)), 소프트리소그래픽스탬핑(soft lithographic stamping)(J.A.Rogers, Appl. Phys. Lett. 75, 1010 (1999)) 및 마이크로몰딩(J.A.Rogers, Appl. Phys. Lett. 72, 2716 (1998)), 기타 디렉트 잉크-젯 프린팅(H. Sirringhaus, et al., UK0009911.9) 등의 여러가지 패터닝 기술이 제안된 바 있다.
많은 직접 인쇄 기술은 TFT의 소스 및 드레인 전극을 정의하는데 요구되는 패터닝 해상도를 제공하지 못한다. 적절한 구동 전류 및 스위칭 속도를 얻기 위해서는 10㎛이하의 채널 길이가 요구된다. 집적논리회로의 속도는 이동도에 비례하고 TFT 채널 길이의 제곱에 반비례한다. 채널 길이를 크기의 차수로 줄이면, 동작 속도는 100 차수로 향상된다. 따라서, 서브마이크로미터의 임계치수를 갖는 소자의 정의는 고성능 회로를 구현하는데 매우 바람직하다.
잉크젯 프린팅과 같은 많은 직접 인쇄방법들은 그러한 고해상도를 얻을 수 없는 것으로 생각된다. 예를 들어, 잉크젯 프린터의 노즐에서 형성되는 액적은 노즐판에서의 젖음(wetting) 조건이 변화하여 방사방향이 통계적 변화를 가지면서 방사된다. 기판에 도달하면, 상기 액적은 임의적으로 퍼져나간다. 이러한 두가지 요인은 수 마이크로미터의 단채널 길이를 갖는 TFT의 평행한 두 소스 드레인 전극 사이에 전기적인 단락을 야기할 것이다. UK0009915.0에서는 이러한 용액형 직접 인쇄의 일반적인 해상도 한계를 표면 자유 에너지가 서로 다은 영역을 포함하며 미리 패터닝된 기판에 인쇄함으로써 극복하였다. 예를 들어 극성(비극성) 용매로부터 증착된 물질의 증착은 기판의 친수성(소수성) 영역에서만 발생되었으며, 기판상에서액적의 퍼짐도 소자의 임계 치수를 정의하는 반발적인 표면에너지 장벽에 의해 조절될 수 있다. 이 방법은 5㎛이하의 길이로 정확히 정의된 채널을 갖는 TFT 소자의 인쇄를 가능케 한다. 표면에너지 패턴을 정의하는 방법에는, 예를 들어 초점을 형성한 적외선 레이저 빔에 국부적으로 노출시키는 방법(UK 특허출원 0116174.4 참조), 등의 다양한 방법이 사용될 수 있다.
사전에 정의된 표면에너지 패턴의 도움으로 고해상도 인쇄를 하는 방법의 문제점중 하나는 패턴을 고해상도로 얻기 위해서 부가적인 공정이 필요하다는 것이다. 수 ㎛의 임계 치수를 위해서는 표면에너지 사전 패터닝 방법이 널리 이용될 수 있을 것이지만, 서브마이크로미터의 임계 치수를 정의하는데에는 어려움이 크고 비용도 증가한다.
본 발명은 구조물의 증착방법, 예를 들어 유기전자 소자를 형성을 위한 방법에 관한 것이다.
본 발명은 다음의 도면들을 참조하여 설명된다.
도 1은 자기정렬된 표면 코팅층을 갖는 제1물질의 영역으로부터 제2용액이 반발되는 것을 보여준다.
도 2는 CF4플라즈마 노출로 얻어진 선택적으로 플르오르화된 표면을 갖는 제1물질의 영역으로부터 제2용액이 반발되는 것을 보여준다.
도 3은 제1인쇄 패턴 주변의 표면 영역으로부터 제2용액이 반발되는 것을 보여준다.
도 4는 제1물질의 용액 건조중에 표면개질제를 증착함으로써 제1액적 주위의 영역에서 자기정렬 개질된 것을 보여준다.
도 5는 건조중에 얇은 표면층을 용해시킴으로써 제1액적 주위 영역이 자기정렬 개질된 것을 보여준다.
도 6은 두 액적이 액상인 상태에서 제1물질의 선택적으로 플르오르화된 영역으로부터 제2용액이 반발되는 것을 보여준다.
도 7은 표면층을 제거함으로써 제1전도성 물질 표면을 개질한 것을 보여준다.
도 8은 자기정렬 소스-드레인 전극을 갖는 TFT의 서로 다른 소자구조를 보여준다.
도 9는 두 측면에서 정의된 자기정렬 협폭 라인을 보여준다.
도 10은 미세 직경의 상호접속용 비어홀의 자기정렬방식의 형성을 보여준다.
도 11은 표면 캡핑(capping)층이 채널길이를 정의할 뿐만 아니라 반도체층으로 작용하는 자기정렬된 TFT 구조를 보여준다.
도 12는 표면 캡핑층이 채널길이를 정의할 뿐만 아니라 유전층으로 작용하는 자기정렬된 TFT 구조를 보여준다.
도 13은 미세 활성영역을 갖는 자기정렬된 LED 또는 광다이오드 구조를 보여준다.
도 14는 자기정렬 인쇄법에 의하여 인쇄된 PEDOT/PSS의 건조된 액적의 광학적 마이크로그래프를 보여준다.
도 15는 서로 다른 농도의 양이온성 계면활성제 디-앤-데실디메틸암모늄클로라이도(Di-n-decyldimethylammonium chloride : DD50)로 증착된 자기정렬된 PEDOT/PSS 액적의 원자힘 토포그래피 단면과 마이크로그래프를 보여준다.
도 16은 PMMA 게이트 유전층 상면에 자기정렬 인쇄법으로 제조된 바톰-게이트 P3HT TFT의 출력 및 전달특성을 보여준다(DD50 농도 < 1 mg/ml).
도 17은 PVP-PEDOT/PSS 혼합물로 제조된 자기정렬된 PEDOT/PSS 전극의 자기정렬 갭의 전도도 및 소스 드레인 접촉 전도도를 측정한 전류전압 특성을 보여준다.
도 18은 PVP-PEDOT/PSS 제1전극을 구비하는 자기정렬된 탑 게이트 F8T2 TFT의 출력 및 전달특성을 보여준다.
도 19는 O2플라즈마에 노출시 초기 단락된 PEDOT/PSS 소스-드레인 전극의전도도 감소를 보여준다.
도 20은 초기 단락된 (a) 및 (C)와 O2플라즈마에 노출된 소스-드레인 전극 (b) 및 (d)의 원자힘 마이크로그래프 및 O2플라즈마로 식각된 탑 게이트 F8T2 TFT의 출력 및 전달특성을 보여준다.
도 21은 양으로 하전된 NH3 +와 음으로 하전된 OH-표면상에 음이온성 SDS 및 양이온성 DD50으로부터 증착된 자기정렬 PEDOT/PSS 액적의 광학적 마이크로그래프(a) 및 중수(deionized water)로 세정(rinse)하기 전,후의 DD50 용액으로 딥핑(dipping)된 Si/SiO2표면의 적외선 스펙트럼을 보여준다.
본 발명에 따르면, 첨부된 청구범위에 제시된 방법 및 소자들이 제공된다.
본 발명은 인쇄물질의 제1영역 및 제2영역을 분리(segregate)하는 마이크로미터 및 서브마이크로미터의 임계치수를 표면에너지 패턴의 도움 없이도 정의할 수 있는 방법을 제공한다. 이러한 방법은 제1물질의 인쇄 패턴 표면에 및/또는 제1물질의 인쇄패턴 표면 주위의 기판 영역에 자기정렬(self-aligned)되는 표면코팅층을 형성하는 방법을 기초로 한다. 이러한 표면코팅층으로 제1물질 표면에서 제2물질의 용액이 반발되는 결과를 가져온다. 제2물질과 상기 제1물질 주위의 표면코팅층간의 상호작용으로 제1물질 및 제2물질 패턴들 사이에 작은 갭을 형성하게 된다.
이하에서 상세하게 설명되는 바와 같이, 먼저 기판을 준비하고, 제1물질을 상기 기판에 증착한다. 추가적인 표면개질과 용액(solution) 형성 후에, 제2물질을 증착하고 고해상력 특성(high resolution feature)을 형성한다. 이하에서는 단채널 및 박형 게이트 트랜지스터 구조 및 20㎛ 이하의 임계 특성(critical feature)을 요구하는 기타 전자 부품 및 소자를 형성하는 본 발명의 실시예를 기술한다.
본 발명의 제1실시예에 따르면, 기판의 제2영역에 증착된 제2물질의 용액이 사전에 제1영역에 증착되어 있는 제1물질의 표면으로부터 반발(repel)되는 방법을 제시한다.
도 1은 상기 실시예를 모식적으로 보여준다. 제1물질(3)이 기판(1)상에, 바람직하게는 용액으로부터, 증착된다. 상기 제1물질 패턴을 형성할 수 있는 모든 증착 기술이 이용될 수 있다. 이러한 기술에는 잉크젯 증착, 스프레이 코팅, 스크린 프린팅, 오프셋 프린팅, 연속적인 막증착 후 포토리소그래피에 의한 패터닝, 용액 캐스팅, 또는 표면에너지 패턴이 있는 기판에 스프레이 코팅 등의 방법이 있다. 제1물질의 증착중에 혹은 증착후에 자기정렬표면층(self-aligned surface layer)(5)이 상기 제1물질(4)의 패턴 주변으로 형성된다. 이 표면층은 제1물질과 접촉하도록 증착되는 제2물질의 용액(6)을 반발시킬 수 있도록, 또는 그런 후속-증착 물질의 흐름을 경계부에 제한시킬 수 있도록 형성된다. 상기 제1물질은 이러한 특성을 보이는 것을 선택한다. 혹은 상기 제1물질을 증착한 후에 표면처리하여 상기 특성을 갖도록 할 수도 있다. 상기 특성은 다음과 같은 표면처리를 통하여 제1물질에 상기 특성을 부여하는 다양한 기술을 하나 이상 사용함으로써 얻어질 수 있으며, 다음의 기술들에만 한정되는 것은 아니다.
(a) 상기 제2물질의 용액으로, 상기 제1물질 표면이 상기 제2물질을 자연적으로 반발시키는 물질을 선택한다.
(b) 상기 제1물질에서 상분리(phase separation)가 일어나 제1물질의 벌크(bulk) 배합과는 다른 표면 배합을 형성한다.
(c) 기상 또는 액상의 표면개질제에 노출될 때 상기 제1물질의 후속적인 증착 표면반응을 유도한다.
(d) 상기 제1물질의 용액을 계면활성제 또는 낮은 표면에너지 성분을 함유하는 분자나 폴리머와 같이 표면을 분리시키는 경향이 있는 성분과 혼합한다.
(e) 상기 제1물질을 전자기 방사 또는 열처리에 노출시켜 표면반응을 유도한다.
상기 제1물질의 표면을 개질하기 위하여 수행되는 후속적인 증착 표면반응의 경우, 표면반응이 선택적일 필요가 있다. 즉, 상기 기판 표면의 개질을 야기해서는 않되며, 적어도 상기 제1물질의 표면 개질에 이르는 정도의 개질이 기판 표면에 일어나서는 않된다. 그 다음, 상기 제2물질을 그 용액이 상기 제1물질 표면과 적어도 부분적으로 접촉하게 되도록 증착한다. 상기 제2물질의 용액은 상기 제1영역으로부터 반발되며, 건조되면서 상기 제1영역에서는 제2물질(7)의 증착이 일어나지 않게 된다. 상기 제2물질이 상기 기판 표면에서 건조될 때 상기 제1물질과 제2물질간의 작은 갭(gap)이 정의된다.
이하에서는 상기 제1물질의 표면과 상기 제2물질의 용액 간의 반발적 상호작용(repulsive interaction)이 얻어지는 방법의 몇가지 예를 기술한다.
만일 상기 제1물질 및 제2물질이 다르다면, 예를 들어 다른 극성을 갖는다면, 상기 제2물질이 상기 기판 표면 보다 상기 제1물질 표면에서 더 큰 접촉각을 갖도록 상기 제2물질의 용액을 배합하여, 상기 제1물질과 접촉하게 되면 반발되도록 할 수 있을 것이다. 예를 들어, 상기 제1물질이 극성(비극성) 물질로 극성(비극성) 용매에 용해가능하고 상기 제2물질은 비극성(극성) 물질이라면 제1물질이 불용성이거나 난용성인 용매로 상기 제2물질을 배합할 수 있다. 이러한 물질의 예로는 물에 배합된 극성 전도성 고분자 PEDOT/PSS와 크실렌(xylene)과 같은 비극성 용매에 배합된 폴리디옥틸플루오렌-코-비티오펜(polydioctylfluorene-co-bithiophene:F8T2)이 있다.
반면 상기 제1물질 및 제2물질이 같거나 유사한 극성을 갖는다면, 상기 제1물질의 증착중 또는 증착후, 그러나 상기 제2물질의 증착 이전에 상기 제1물질의 표면을 선택적으로 개질시킴으로써 상기 제2물질의 용액의 표면 반발을 얻을 수 있다.
이러한 선택적 표면 개질은 상기 제1물질의 증착후 반응성 플라즈마 처리, 상기 제1물질의 용액에 혼합되는 개면활성제 사용, 상분리 디블럭(diblock) 공중합체와 상기 제1물질의 혼합, 또는 상기 제1물질 표면에 물질의 선택적인 성장이나 증착 등을 포함하는, 그러나 이에 한정되지 않는, 다양한 방법들에 의하여 얻어질 수 있다.
본 발명의 일실시예에 따르면(도 2), 플라즈마 처리에서 상기 제1물질의 표면을 카본테트라플루오라이드(CF4)와 같은 반응성 기체에 노출시킨다. 적절한 플라즈마 상태에서 고분자물질 표면을 기판 표면은 개질시키지 않은 채로 선택적으로 개질할 수 있다. 전도성 폴리머인, 폴리스틸렌 술포네이트가 도핑된 폴리에틸렌디옥시티오펜 (PEDOT:PSS)와 같은 탄화수소 폴리머의 표면, 또는 절연성 폴리머인 폴리이미드의 표면은 저에너지 CF4플라즈마에 노출시킴으로써 유리기판(예를 들면, Corning 7059) 상에서 선택적으로 플르오르화되며, 반면 상기 유리기판의 표면은 플로오르화의 영향을 덜 받는다. 상기 제1물질(11) 주변의 저에너지, 플르오르화된 표면(12)은 제2물질(13), 예를 들어 물에 침전된 또 다른 PEDOT/PSS 용액의 액적을충분히 반발시킨다.
또 다른 방법으로는 상기 제1물질의 용액에 계면활성제를 혼합하는 것이다. 계면활성제는 극성/이온성, 친수성 헤드 작용기(head group)과 비극성, 소수성 말단그룹(tail group)를 포함하는 양친매성(amphiphilic) 분자이다. 계면활성제와 용매(예를 들면, 물)의 용액을 표면에 접촉되도록 두면, 계면활성제는 계면으로 분리되어 단일의 계면층을 형성한다. 상기 표면/계면이 비극성매체와 접촉하면 (즉, 예를 들어, 자유면이 공기에 접할 때) 상기 계면활성제의 비극성기는 상기 표면/계면으로 분리되어 저에너지 소수성 표면코팅을 형성한다. 극성매체와 접촉하는 경우에는 상기 계면활성제의 극성기가 계면으로 분리될 것이다.
상기 계면활성제의 표면활성도는 계면활성제 분자의 밀집된 단일층이 상기 용액의 표면에 형성될 때, 소위 임계마이셀농도(critical micelle concentration : CMC)에서 최대가 된다. CMC 보다 낮을 때에는 상기 표면층의 밀집이 덜하며, CMC 보다 높을 때는 구형, 봉상 혹은 적층형 등이 되는 벌크상의 용액에 마이셀이 형성된다. 상기 용액의 표면/계면 에너지는 통상적으로 계면활성제 농도의 증가에 따라 감소하고, CMC에서 최소이며, CMC 위에서는 일정하게 유지된다. 특정의 용매/계면활성제 조합의 경우, CMC는 전하밀도를 보상하려는 반대이온(counterion), 전해질 등의 추가에 영향을 받을 수도 있다. CMC는 또한 pH에 영향을 받으며, 상기 계면활성제의 소수성기(hydrophobic group)에도 영향을 받는다. 계면활성제는 산업적으로 세제, 발포체, 에멀젼 안정화제, 분산제 등의 용도에 널리 이용되고 있다 (M. R. Porter, Handbook of Surfactants, London, Blackie Academic &Professional(1994) ).
계면활성제는 다음과 같이 분류된다: 음이온성(양이온성) 계면활성제는 R = CnH2n+1과 같은 긴 비극성 탄화수소기와 카르복실기 RCOO-, 술폰기 RS03-, 황산기 ORSO3-, 또는 인산기ROPO(OH)O-, 와 같은 음으로 (양으로) 하전된 극성기를 포함한다. 양쪽성(amphoteric) 계면활성제는 양으로 및 음으로 하전된 기(group)를 모두 포함한다. 비극성 탄화수소기의 길이가 짧으면 계면활성제는 수용성이 되며, 결합이 길어지면 알콜과 같은 극성이 약한 용매에만 용해될 수 있다. 카르복실레이트와 같은 몇몇 음이온성 계면활성제는 비수용성 지방산의 형성으로 낮은 pH에서는 수용액에서 안정하지 않다.
대부분의 양이온성 계면활성제는 양으로 하전된 NH3+기를 포함하는 4가 암모늄계 분자를 기초로 한다. 일례로 DD50이 있다. 양이온성 계면활성제는 플라스틱 표면, 실리카 또는 유리 표면 같은 음으로 하전된 표면에서 우선적으로 자기조립(self-assemble)된다.
비이온성 계면활성제는 이온화되지 않지만 수소 결합력 등에 의해서 물분자와 잘 결합하는 알콜이나 에테르 같은 수용성기를 갖는다. 비이온성 계면활성제의 예로는 알콜 에톡시레이트(alcohol ethoxylate)가 있다. 비이온성 계면활성제는 물에서 용해도가 낮기 때문에 양이온성 계면활성제보다 낮은 CMC 농도를 갖는 경향이 있다. 또한, 비이온성 계면활성제는 비정상적 용해도 특성을 보인다. 용해도가 소위 클라우드 포인트(cloud point) 위의 온도에서 감소하는 것이다. 많은 비이온성계면활성제들이 벌크 상태의 용액에서는 용해도가 낮고 산성용액에선는 안정성이 우수하기 때문에 강한 표면 활성을 보인다. (EO)nC12H25OH와 같은 알콜 에톡시레이트는 긴 EO 결합 (n > 6)에서는 물에 용해가능하고, 짧은 EO 결합 (n < 4)에서는 물에 불용성이 된다.
계면활성제 분자가 제1물질의 막 표면으로 분리되면, 그들은 벌크 상태의 상기 제1물질의 극성과는 반대의 표면극성으로 상기 제1물질 주변에 표면 보호층을 형성한다. 이러한 표면 분리는 이미 용액 상태에서 일어나거나 혹은 건조시에 발생되지만, 또한 제1물질의 증착후의 어닐링과 같은 부가적인 공정으로 촉진될 수도 있다. 예를 들어, 상기 제1물질이 극성 물질이면, 상기 계면활성제 분자가 표면으로 분리되면 표면에너지가 낮아지게 되어 상기 계면활성제의 비극성기들에 의한 반발력을 갖는 표면 보호층이 형성된다.
제2물질을 충분히 반발시키기 위해서는 상기 계면활성제 분자가 제2물질의 용매에 불용성인 것이 바람직하다. 그렇지 않으면, 상기 제1물질 주위의 계면활성제 보호층이 용해되어 제2물질에 가해지는 반발력이 감소한다. 이러한 용해는 제1물질 및 제2물지의 증착에 서로 다른 용매를 사용함으로써 방지할 수 있다. 예를 들어, 제1용매를 갖는 제1물질에는 제1물질에는 가용성이면서 계면활성제는 불용성인 용매혼합물을 사용하고 계면활성제용으로는 상기 제1용매와 섞이지 않는 제2공용매(cosolvent)를 사용하는 것이다. 이 경우에, 제2물질의 용액은 상기 제1물질의 용매만을 포함하고 상기 계면활성제용 공용매는 포함하지 않는다.
비수용성이면서 에탄올, 이소프로판올 등과 같은 알콜에는 용해되는 계면활성제의 예로는 5EO-C12H25또는 디옥틸소듐술포석시네이트(dioctyl sodiumsulfosuccinate)와 같이 EO 부분이 짧은 알콜 에톡시레이트가 있다. 이소프로판올과 같은 알콜은 물과 섞이지 않으며 비수용성 계면활성제를 PEDOT-PSS 용액과 함께 증착하는데 사용될 수 있다.
상기 계면활성제가 수용성이라고 할지라도 계면활성제 코팅은 제2물질의 수용성 용액과 접촉하는 제1물질의 표면에서 충분히 안정적일 수 있는데, 제2용액이 표면 에너지로 반발되기 이전 상기 제2용액이 상기 제1물질 표면과 접촉하는 짧은 시간 동안은 용해가 심하게 일어나지 않는다. PEDOT/PSS와 같은 전도성 폴리머의 경우에는, 소듐도데실설페이트(sodium dodecylsulfate : SDS)와 같은 수용성 계면활성제, 에그-포스패티딜콜린(egg-Phosphatidylcholine : egg-PC)과 같은 천연 계면활성제, 또는 플로오르화된 계면활성제(fluorinated surfactants)를 사용하였으며, 이들은 Fluorolink 또는 Bayowet from Bayer의 상표로 Ausimont (www. ausimont. com) 사에서 구입할 수 있다. 이 경우에, 수용성 계면활성제로 개질된 PEDOT/PSS 표면의 접촉각은 시간이 지남에 따라 안정적이지 않음이 종종 관찰되었다. 상기 표면은 초기에는 높은 접촉각을 보이다가 시간이 지남에 따라 감소되는데 이러한 이유는 PEDOT/PSS 표면의 계면활성제층이 물 액적에 용해되는 것이 기인하는 것으로 추정된다. 이 경우에는, 제1인쇄패턴의 상부에 부분적으로 증착되는 것과는 반대로, 제1패턴이 기판으로 퍼질 때 상기 제1패턴의 접촉라인(contact line)에 접촉되도록 제2액적을 제1패턴에 근접한 영역으로 인쇄하면, 제1인쇄 PEDOT/PSS 패턴으로부터 제2 수용성 PEDOT/PSS 액적의 반발의 신뢰성이 좀더 커지고 채널 정의도 성공적이 되었다. 상기 제2액적이 상기 제1패턴의 표면 상부에 인쇄되면, 많은 경우에 상기 제2액적은 제1패턴에서 흐르지 못하고, 얼마의 시간이 지나야 제1패턴을 적시기 시작했다. 따라서, 제2물질의 용액에 가용성인 계면활성제를 사용하면 인쇄허용오차가 충분이 작아 제2액적이 제1물질 위로 인쇄되지 않도록 주의가 필요하다.
또한, 상기 계면활성제는 표면에 강하게 결합되는 것이 바람직하다. 예를 들어, 헤드 작용기가 제1물질 표면의 하전된 그룹과 반대의 전하를 갖는 계면활성제를 선택함으로써 이러한 강한 결합을 얻을 수 있다. 많은 증착 조건하에서 PEDOT/PSS는 음의 표면 전하를 갖는데 그 이유는 PSS 성분이 제1물질의 표면으로 분리되려는 경향으로 인하여 상기 표면에 SO3 -기의 밀도가 증가하기 때문이다. DD50과 같은 양이온성 계면활성제를 사용하게 되면, SDS와 같은 음이온성 계면활성제를 사용할 때 보다 상기 표면에 대한 더욱 강한 결합을 갖게 된다.
용액에서의 계면활성제의 농도는 통상 CMC 정도이다. CMC에서 표면활성도가 최대가 되며, 고밀도로 채워진 표면층이 형성된다. 더 높은 농도에서는 계면활성제가 벌크 상태의 마이셀 구조와 같이 모폴러지(morphology)와 전자적 특성에 악영향을 주는 상분리 구조를 형성한다. 여러 소자로의 응용에서, 제2물질의 증착에 충분한 표면 반발을 제공하여 이온물질의 확산에 기인하는 잠재적인 소자 불안정성을최소화시킬 수 있도록 계면활성제 농도가 최소일 것이 요구된다.
물에 배합된 PEDOT/PSS의 경우, 계면활성제로 비수용성 알콜을 제1증착용 알콜 공용매로부터 함께 증착할 수 있고, 반면 제2증착에는 물에 배합된 순수한 PEDOT/PSS를 사용할 수 있다. 제2액적의 건조시에 표면층의 용해가 방지되도록 상기 제2물질의 용매에서의 계면활성제의 용해도가 충분히 낮을 필요가 있다. 또한, 제2물질을 건조가 빠르게 일어나도록 증착함으로써, 예를 들어, 고온의 용액 혹은 상-변화 잉크를 이용한 용융물로부터 증착, 가열된 기판에 증착, 또는 제2물질의 건조를 가속시키기 위해 질소 같은 건조가스를 스팀으로 공급함으로써 계면활성제층의 용해를 방지할 수 있다.
표면 분리는 보통의 경우에는 증착이나 건조시에 발생되는데, 증발율 조절, 온도 조절, 후속 어닐링 등을 통해 표면 분리를 강화시킬 필요가 생기기도 한다. 이러한 분리 공정을 보조하는데 열처리가 필요하기도 한다. 분리된 층은 앞서 설명된 바 있는 플라즈마 플르오르화 공정으로 추가 개질할 필요가 있다.
본 발명에 따른 제1물질의 표면 극성을 변화시키는 또 다른 방법은 극성 및 비극성 블럭로 구성되는 디블럭 공중합체와 제1물질을 혼합하는 것이다. 상기 제1물질이 극성을 갖는다면 상기 공중합체의 비극성 블럭은 표면으로 분리되려하고 상기 제1물질의 비극성 보호층을 형성하여 제2극성 물질의 용액을 반발시키는데 사용될 수 있다. 적절한 블럭 공중합체의 예로는 폴리에틸렌옥사이드(polyethylene oxide : PEO)와 폴리디메틸실록산(polydimethylsiloxane : PDMS) 블럭 공중합체, 폴리디옥틸플르오렌(polydioctylfluorene)과 같은 비극성 공액(conjugated) 블럭과PEO와 같은 극성 비공액 블럭의 블럭 공중합체[P. Leclere, Adv. Mat. 12,1042 (2000) ], 또는 전도성 및 반도체성 블럭으로 구성되는 블럭 공중합체(C. Schmitt, Macromol. Rapid Communications 22,624 (2001)) 등이 있다. 상기 폴리머들은 물이나 물과 섞일 수 있는 극성 용매에 가용성을 가지며, 물에 배합된 PEDOT:PSS 와 같은 전도성 폴리머로 함께 증착될 수 있다. 다른 표면 분리방법이나, 또는 친수적인 표면 기능화가 된 반도체 나노결정과 같은 양친매성 분자들이 또한 사용될 수 있다.
표면을 선택적으로 개질하는 또 다른 방법으로는 제1물질과 상분리하는 경향의 다른 극성을 갖는 성분을 제1물질과 함께 증착하는 것이다. 상기 성분은 표면으로 분리하는 경향을 갖도록 제1물질보다 낮은 표면에너지를 갖는 것이 바람직하다. 바람직한 상분리 형태는 제1물질의 상부 표면을 덮는 상기 성분과 수직적으로 상분리하는 것이다. 수직적 상분리를 야기하는 방법은 유사한 형태가 요구되고 있는 (그러나 형태에 대한 이유는 다른) 폴리머 광전소자 연구로부터 이미 알려져 있다. 제1물질에 비하여 제3물질의 용해도를 낮춤으로써 용액이 표면에서 건조되는 동안 제1용액에서 빠져나오게 하여 수직적 상분리를 야기할 수 있다. 또는 증착 이전에 기판 표면을 개질하여 제1물질과 기판 표면간의 계면 에너지를 낮춤으로써 수직적 상분리를 야기할 수도 있다. 충분한 표면 반발을 얻을 수 있는 수직적 상분리 시스템의 예로는 물/이소프로판올 혼합물로부터 폴리비닐페놀(polyvinylphenol : PVP)로 함께 증착된 PEDOT:PSS 용액을 들 수 있다.
소수성이 강한 PVP 폴리머는 용매 혼합물로부터 물 보다 끓는점이 낮은 이소프로판올과 같은 PVP 공용매를 증착함으로써 수직적 상분리를 향상시킬 수 있다. 용액이 표면으로부터 건조되면, 상기 이소프로판올이 표면에서 건조되고 PVP 함유 표면층의 증착을 촉진시킨다.
제1영역 표면을 선택적으로 개질하는 또 다른 방법은 후속 증착 용액 코팅(post-deposition solution coating) 또는 기상 노출 공정(vapor exposure step)에 의하여 상기 제1물질 주위로 선택적인 표면 코팅층을 형성하는 것이다. 표면 코팅 물질로는 제1물질 표면의 작용기(functional group)와 공유결합을 형성할 수 있고 기판의 작용기와는 공유결합을 형성하지 않는 계면활성제, 블럭 공중합체 계면활성제, 자기조립된 단일층이 사용될 수 있으며, 제1증착 표면에 선택적으로 부착되지만, 기판 표면에는 부착되지 않거나 적어도 같은 정도로 부착되지 않는 기타 물질이 사용될 수 있다.
그러한 프로세스의 예로는 제1 PEDOT/PSS 패턴을 포함하는 기판을 물에 배합된 DD50 용액과 같은 양이온성 계면활성제에 딥핑(dipping)하는 것이다. 상기 딥핑 전에 상기 PEDOT/PSS 패턴을 150℃의 온도로 어닐링하여 상기 PEDOT/PSS 가 물에 불용성이 되도록 한다. 상기 딥핑 코팅 과정중에, 계면활성제가 PEDOT 표면에 표면코팅을 형성한다. 이론을 제시할 필요는 없지만, 상기 표면층은 PSS의 음으로 하전된 SO3- 와 상기 양이온성 계면활성제의 양성 헤드 작용기 사이의 친화적 상호결합으로 상기 표면층이 형성되는 것으로 여겨진다.
또 다른 예로는 공액 폴리머 반도체 기판 표면에 인쇄된 PEDOT:PSS 위로 PVDF/DMA 용액을 수세(wash)하는 것이다. 공액 폴리머 반도체의 예로는 폴리(디옥틸플르오렌-코-비티오펜(poly(dioctylfluorene-co-bithiophene))(F8T2) 또는 폴리(3-헥실티오펜)(poly (3-hexylthiophene))(P3HT)이 있다. 상기 PVDF 용액은 스핀 코팅, 잉크젯 프린팅 또는 기판 증착방법으로 상기 F8T2 표면에서 상기 PEDOT:PSS 으로 제거된다(dewet).
본 발명의 또 다른 양상에 따르면, 제3물질을 제1물질 표면으로부터 선택적으로 성장시키는 것이다. 그러한 제3물질의 예로는 연쇄(chain) 중합 개시제로 표면을 기능화시킴으로써 제1물질 표면으로부터 성장시킨 폴리머 브러쉬(brush)이다. 이 연쇄 중합으로는 Atom Transfer Radical Polymerization (ATRP)와 같은 제어된 급격한 중합이 될 수 있으며, 상기 개시제로는 2-브로모-2-메틸프로피오닉 에스테르 유도체(2-bromo-2-methylpropionic ester derivative)가 사용될 수 있다. 음이온성, 양이온성, 링-오프닝(ring-opening) 상호교환반응(methathesis)과 같은 기타 중합방법도 사용될 수 있다. 이러한 중합들로 인하여 적절한 개시제로 표면이 기능화된 후 공유결합된 폴리머를 형성하게 된다. 본 발명에서, 선택된 표면은 PEDOT:PSS 층이다. 상기 표면에 개시제를 도입한 후, 후속적으로 용매의 존재 또는 부존재하에 단량체와 촉매에 노출하여 표면에 수백 나노미터 두께에 이르는 폴리머 브러쉬가 형성되도록 한다. 이들의 소수성은 화학적으로 그리고 기계적으로 강한 소수성층을 제공하여 후속적으로 접촉하는 액적을 반발시킨다.
본 발명의 본 실시예의 또 다른 예에서는, 제1인쇄 패턴의 증착후, 무전해도금으로 표면코팅층을 성장시킨다. 제1 후속-증착에서 촉매성 표면 개시제를 선택적으로 제1물질 표면에 증착한다. 이 표면 개시제는 제3물질의 전구체를 포함하는 배쓰(bath)에 기판을 딥핑할 때 표면 반응을 개시한다(Z. J. Yu, Journal of the Electrochemical Society 149, C10 (2002)).
본 발명의 또 다른 실시예에 따르면, 상기 표면 코팅층은 전기화학적 방법으로 상기 제1물질 표면에서 성장된다. 이 경우에, 상기 제1물질은 전기적으로 전도성이거나 증착후 전기적 성질을 띄는 반도체성을 갖는 물질이어야 한다. 그 다음, 전체 구조물을 표면코팅물질의 전구체를 포함하는 용액에 넣고, 제1물질 패턴에 전압을 인가하고 상기 용액에는 반대 전극을 가하여 상기 제1물질 표면에 산화 또는 환원 반응이 일어나도록 한다. 추가 공정 후에, 예컨데 건조나 숙성(curing)과 관련되는 공정 후에, 정상적인 반발에 의해 작고 재현성이 높은 갭이 형성되는 기판으로 제2증착 물질을 가한다.
이론을 제시할 필요는 없지만, 제2물질이 제1물질 표면에서 반발될 때 형성되는 제1물질 및 제2물질 사이의 갭의 폭은 상기 기판에서 제2물질의 용액의 건조 모드로 결정되는 것으로 생각된다. 제2액적 용액의 접촉 라인이 기판상의 건조 도중 고정(pin)되지 않으면 제2용액의 접촉 라인은 건조시 제1물질의 경계로부터 벗어나게 될 것이고, 길이가 수 마이크로미터인 갭이 얻어질 것이다(도 1(c)). 다른 제한적 경우로서, 제1영역의 가장자리와 접촉하면서 곧바로 상기 접촉 라인이 고정되면, 상기 갭 폭은 상기 제1물질의 표면층의 폭으로 정의되고 분자 단위의 크기가 될 것이다(도 1(d)).
상기 제1영역과 제2영역 사이의 갭을 결정하는 제2용액의 건조모드는 다양한 인자에 영향을 받는데, 예를 들면 기판의 표면극성, 기판의 표면거칠기(거친 표면은 접촉 라인을 고정시키는 경향이 있다), 온도, 기판 위의 가스 분위기, 외부 전기장, 자기장, 또는 중력장의 존재에 영향을 받으며, 뿐만 아니라 용매 또는 제2용액의 용매 혼합물의 표면 장력, 점도, 끓는점에 영향을 받는다.
본 발명의 다른 실시예에 따르면, 제1패턴 주위의 기판 표면이 제1물질 용액의 건조 과정에서 개질되어 제1패턴 주변으로 자기정렬되는 제2물질의 증착을 위한 표면에너지 장벽을 형성하는 방법이 제공된다. 여기에서는 제1패턴 주변으로 자기정렬된 표면에너지 장벽을 형성시키는 몇가지 모드를 제시한다.
젖은 기판 표면에 액적이 퍼지면 상기 액적 주위로 소위 전구체막이 형성된다(Souheng Wu, Polymer Interface and Adhesion, Marcel Dekker Inc., New York (1982)). 상기 전구체막은 벌크상의 액적의 통상적인 두께보다 매우 두꺼우며 벌크 액적의 접촉 라인을 넘어 연장된다. 몇몇 경우에 상기 전구체막은 다소 두꺼운 이차막과 얇은 최초막으로 분할된다.
제1액적(16)을 건조하면 벌크 액적 가장자리 주변으로 얇은 막이 형성되는데 이것은 각 액적 주위로 잘 정의된(well-defined) 영역의 표면에너지를 선택적으로 개질하는데 이용될 수 있다(도 3). 건조된 전구체막(19)의 표면은 플라즈마 처리, 제1물질 용액에 혼합된 계면활성제, 또는 앞서 언급된 기타 방법들에 의하여 선택적으로 개질될 수 있다. 그 후, 상기 전구체막은 제2물질 용액을 반발시키는데 이용된다. 본 방법은 앞서 언급된 방법들과 비교할 때 전구체층의 폭, 따라서 제1물질과 제2물질 사이에 형성되는 갭의 폭이 기판의 젖음 상태(wetting conditions)에 따라 조절될 수 있다는 점에서 다르다. 기판의 젖음이 클수록 제1물질 용액에 선호되며, 기판 표면에너지가 낮을 수록 액적 주위의 전구체막이 넓어진다. 이 방법에서는 일반적으로 분자 단위의 갭을 형성할 수는 없지만, 마이크로미터 크기의 갭 형성은 가능하다. 많은 응용에서, 임계 치수가 서브마이크로미터 단위인 것은 중요하지 않으며, 그대신 상기 갭이 매우 높은 수율로 형성되느냐가 중요하다. 제1 및 제2 영역 사이의 분리가 마이크로미터 수준일 때 높은 수율이 얻어질 가능성이 크다.
상기 전구체막은 매우 얇지만, 어떤 경우에는 그 두께를 더 줄이거나 심지어는, 예를 들어 제1전도성 영역과 제2전도성 영역간의 컨덕턴스를 줄이기 위하여, 제2물질의 인쇄후 상기 전구체막을 제거해버리는 것이 바람직할 수도 있다. 이를 위하여, 제2물질의 증착후, 완성된 구조물을 플라즈마 식각과 같은 물리적 식각 공정을 겪게 할 수도 있다. 식각 시간을 조절하여 제1 및 제2 영역 사이에 있는 매우 얇은 건조 전구체막이, 더 두꺼운 벌크 영역을 심삭하게 훼손하지 않으면서, 제거될 수 있다(도 3(d)).
제1인쇄 액적 주위의 개질된 표면에너지 영역을 정의하는 다른 방법으로 제1액적의 건조모드를 이용하는 것이 가능하다(도 4). 제1액적의 접촉 라인이 초기에, 즉 기판에 떨어뜨린 후에, 기판에 고정되지 않는다면, 제1액적(23)의 직경은 건조중에 수축하고, 건조되는 액적의 점도가 높아져 접촉 라인이 더 이상 움직일 수 없게 되면 상기 직경은 고정된다. 기판과의 결합 또는 부착에 높은 친화성을 갖는 표면 갸질제가 용액에 혼합된다면, 상기 표면 개질제는 액적이 수축할 때 기판 표면에 들러붙어, 액적의 접촉 라인의 초기 위치에서 최종 위치로 움직이는제1액적(25) 주변 영역의 표면에너지를 개질한다. 표면에너지가 개질된 영역은 결과적으로 제2인쇄 액적(26)을 반발시키는데 이용될 수 있으며, 두 인쇄 영역 사이의 자기정렬된 갭을 정의하며, 상기 갭의 폭은 제1액적의 건조 모드에만 의존하게 된다. 이러한 표면 개질제의 예로는 기판 표면의 작용기에 달라붙을 수 있는 계면활성제들이다. 유리나 SiO2기판 표면의 OH-기와 같이, 극성 기판 표면에 음으로 하전된 표면기가 있는 경우, DD50과 같은 양이온성 계면활성제를 사용한다. NH3 +를 함유하는 자기조립된 단일층로 개질된 유리 기판과 같이, 극성 기판 표면에 양으로 하전된 표면기가 있는 경우, SDS와 같은 양이온성 계면활성제를 사용한다. COOH기와 같은 친수성 표면기에 결합될 수 있고 표면을 소수성으로 변화시키는 표면 개질제의 다른 예로는 알킬아민유도체(alkylamine derivatives) CH3(CH2)n-1NH2가 있다 [S. W. Lee et al., J. Am. Chem. Soc. 122,5395 (2000) ]. (표면개질제의 용해를 용이하게 하는 공용매를 함유하는) 제1물질 용액으로 혼합되면, 상기 용액의 액적이 수축하는 기판 영역에 상기 알킬아민유도체를 증착하면 건조된 물질의 최종 가장자리에 좁은 소수성 표면 영역이 형성된다.
또한, 제1액적 주변의 자기 정렬되는 표면개질제의 증착 후에, 선택적인 화학반응을 수행하여 다른 표면개질제가 상기 개질된 표면영역에 선택적으로 반응하여 표면에너지 차이를 더욱 강화시키도록 하는 것도 가능하다.
제1영역 주변으로 자기정렬된 표면에너지 패턴을 정의하는 관련 방법으로제1물질의 증착후, 기판을 어닐링처리되도록 할 수 있다. 기판의 열팽창 계수가 제1물질의 열팽창계수보다 크면 제1액적은 기판 상에서 수축하게 된다. 제1물질 용액이 제1물질과 기판의 계면으로 선택적으로 분리되어 계면층(25)을 형성하는 계면에너지를 개질시키는 첨가제를 함유하고 있다면, 제1영역의 수축은 기판과 접촉하여 표면에너지가 개질된 기판의 노출 영역을 넘어서게 된다. 그러한 첨가제의 예로는 비극성 기판과 접촉하고 있는 제1물질의 극성 용액에 포함되는 비극성 분자나 폴리머가 될 것이다.
또 다른 방법으로는 제1용액을 후퇴(recede)시킴으로써 표면 토포그래피(topograpy)를 개질하는 것에 기초한다. 예를 들어, 최초 접촉 라인과 최종 접촉 라인 사이에서 용매가 기판과 상호작용하여 기판을 부풀리거나(swelling) 기판 표면층 성분을 선택적으로 용해시켜 표면거칠기를 증가시킨다면, 제2액적이 거칠기가 증가된 영역으로 퍼지려할 때 제1액적 주변의 거칠기가 증가된 영역이 제2액적의 접촉 라인을 고정시킬 수 있다. 표면거칠기는 접촉 라인의 고정을 강화시키는 것으로 알려져 있다. 이러한 효과는 제2물질의 용액이 제1물질 영역과 접촉되는 것을 방지하는데 이용된다.
제1액적 주변의 표면에너지가 개질된 자기정렬 영역을 정의하는 다른 방법은 제1액적의 용액을 제1물질 영역으로부터 확산되어 제1영역 주변 기판의 작은 영역의 표면에너지를 개질할 수 있는 첨가제와 혼합하는 것이다. 이동성(mobile) 첨가제의 표면 확산은 기판을 높은 온도에서 어닐링함으로써 강화될 수 있다. 이 경우 표면 개질 영역의 폭은 표면 확산이 수행되는 시간과 온도에 의해 조절된다.
제1영역 주변의 자기정렬된 표면에너지 패턴을 정의하는 다른 방법이 도 5에 도시되어 있다. 이 경우에, 상기 기판(27)에는 제1액적의 증착에 사용된 용매에 가용성인 박막의 극성물질(28)이 코팅된 소수성 표면이 있다. 제1액적이 기판상에서 초기 직경으로부터 수축하게 되면, 그 가장자리에 있는 상기 극성 박막을 국부적으로 용해하고, 상기 제1물질 가장자리에 자기정렬된 영역(31)에 있는 기판의 소수성 표면을 노출시킨다. 제2물질(32)의 용액이 상기 제1물질 영역에 인접한 표면 영역으로 증착되면, 제2물질의 용액이 제1물질의 가장자리를 포위하는 소수성 영역에 접촉하게 됨에 따라 반발된다. 상기 액적이 초기에는 퍼지다가 상기 물질(28)이 제1물질의 용액에 용해되기 시작하면 상기 액적이 수축되도록, 상기 극성 물질(28)은 제1물질의 용매에서의 용해도가 충분히 낮을 필요가 있다.
건조 모드 및 표면 에너지장벽 폭은 기판 표면의 표면에너지, 즉 접촉각, 기판상의 액상 용액의 표면 및 계면 장력, 제1액적의 건조시간에 영향을 미치는 기판 온도, 기판 위의 가스 분위기, 전기장, 자기장 또는 중력장의 존재 등에 의해 조절될 수 있다.
제1전도성 물질(42)의 표면 조건을 개질하는 또 다른 방법은 표면층을 반도핑(dedope)하는, 즉 전하 캐리어를 고갈시키는 것이다(도 7). 표면층에서 전도성 폴리머를 반도핑하는 경우에는 표면에너지 및 용해도 특성이 개질된 비전도성 표면층(43)이 생성된다. 상기 반도핑은, 예를 들어, 전기화학적 방법으로 수행될 수 있다. 그 다음, 제2증착물질(44)이 제1층의 상부에 또는 인접되게 위치하며, 고갈된 즉 반도핑된 층의 두께에 의해 갭이 정의된다.
본 발명의 일실시예에서, 상기 제1물질과 제2물질은 서로 유사하지 않은 물질로서, 반드시 한정되는 것은 아닌 예를 들면, 용액 처리 방법(solution processing techniques) 등에 의하여 기판에 증착되는 전도성 폴리머를 들 수 있다.
본 발명의 다른 실시예에서, 한정층(confining layer) 및 관련물질(material of interest)는 서로 유사하거나 완전 동일한 물질로서, 반드시 한정되는 것은 아닌 예를 들면, 전도성 폴리머성 물질을 들 수 있다.
몇몇 경우, 예컨데 제1물질의 표면으로 절연물질이 분리되는 경우, 제2물질의 증착후, 상기 제1물질의 표면 코팅층을 제거할 필요가 있다. 전도성 채널이 자기정렬된 소스 및 드레인 전극과 접촉하여 증착된 TFT 소자 구조에서는 절연성 표면코팅층의 존재가 전하 캐리어 주입을 방해할 수도 있다. 상기 표면 코팅층의 선택적인 제거는 수세 공정, 물리적 식각 공정 또는 기타 물질제거 제어기술 등에 의하여 이루어질 수 있다. 바톰 게이트(bottom gate) TFT 구조(도 8의 b 내지 d) 또는 채널 물질 하부에 채널 물질이 있는 도 12의 구조에서는 이와 같은 제거가 필요치 않다.
모든 경우에 있어서, 두 인쇄 패턴 사이에 자기 정렬된 갭의 형성은 상기 인쇄 패턴의 임의의 형태에 이용될 수 있다. 예를 들어, 두 개의 단일 인쇄 액적 사이에 갭을 정의하거나, 접촉 영역이 증가된 집접 어레이 형태에서와 같이 선형적인 패턴들 사이에 갭을 정의할 수도 있다.
본 발명의 일실시예에서는, 제1물질을 증착하고 나서 그 표면을 개질한다.그 다음, 제2물질을 증착하여 제1물질과 제2물질 사이에 선택적인 반발이 있도록 한다. 그 다음, 제1층을 용매로 선태적 용해시키거나 기타 방법으로 제거하여 노출된 표면이 부가적인 (인접한, 잘 정의된 제2물질층으로) 처리되도록 개질된다.
본 발명의 일실시예에서, 외부의 직접적인 영향, 예를 들면 전기장, 중력 또는 수동 조작(manipulating probe) 등에 의하여, 여전히 액상 형태인 증착 물질을 원하는 배열로 이동시키거나 고정하는데 이용될 수 있다.
증착 물질들은 용매 차이에 따른 반발(repulsion)이 발생되는 표면에 동시에 인접되도록 위치시킬 수 있다. 여기서 기본 전제는 보통의 조건에서 서로 반발하는 두 비혼합(immiscible) 용매(예를 들면,극성 및 비극성)를 사용하는 것이다. 증착물질들은 화학 조성에 있어서는 유사하거나 유사하지 않을 수 있다. 이 방법에서 또 다른 변형은 두 증착물질에 표면 개질 첨가제을 사용하는 것이다. 이러한 물질들은 수용성이거나 용매 계열일 수 있으며, 서로 다른 물질이거나 유사한 물질일 수 있다. 이러한 표면 활성화제가, 동시에 혹은 각각 (그러나 건조가 발생되지 않는) 서로에 인접하여 증착되면, 입체장애(steric hindrance) 혹은 전기적 반발력에 의하여 상호작용하여 반발한다.
제1물질 및 제2물질이 전도성 물질이라면, TFT의 채널을 형성하는 두 영역 사이에 자기정렬된 갭을 구비하는 박막트랜지스터의 소스 및 드레인 전극에 사용될 수 있다. 여러가지 TFT 구조가 가능할 수 있는데, 예를 들면, 소스 및 드레인 전극이 기판 상부에 인쇄된(도 8(a)) 또는 반도체층 상부에 직접 인쇄된(도 8(b)) 탑 게이트(top gate) TFT, 소스 및 드레인 전극이 반도체 층의 어느 일측에 형성된 바톰 게이터 TFT (도 8(c) 및 (d)) 등이 있다. (b)와 (d)의 구조가 소스-드레인 전극으로부터 TFT 채널로 직접 효율적으로 전하 주입을 할 수 있다는 점에서 유리하다.
상기 방법을 이용하면 양측에서 한정되는(confined) 협폭 소자(narrow feature)를 제조할 수 있다(도 9). 첫번째 단계에서, 잘 정의된 갭을 제1영역(53)과 제2영역(55) 상이에 형성한다. 앞서 기술된 CF4플라즈마 처리와 같은 방법을 이용하여 제1물질 및 제2물질의 표면을 낮은 에너지 상태로 준비한다. 다음으로 제3물질(56)을 상기 갭 영역에 인쇄하고 상기 제1영역 및 제2영역간의 반발적인 표면 상호작용에 의하여 상기 제3물질을 갭 영역에 한정시킨다. 상기 제3물질이 PEDOT/PSS와 같은 전도성 물질이라면 한정된 전도성 라인보다 현저하게 폭이 줄어들은 협폭의 전도성 라인(57)이 인쇄된다.
이러한 구조의 예로는 유리 또는 상부 표면에 폴리비닐알콜(polyvinylalcohol)층이 있는 기판과 같은 극성 기판상에 표면 개질된 PVP 또는 폴리이미드와 같은 절연성 비극성 폴리머로 제1영역 및 제2영역을 형성하는 것이다. 이러한 구조는 수계(water-based) PEDOT:PSS 전도성 폴리머 용액의 액적을 한정할 수 있고 협폭의 전도성 라인을 정의할 수 있다. 이러한 라인은 예를 들면 전자회로의 상호연결(interconnect) 또는 소스/드레인과 게이트 전극간의 중복 정전용량이 감소된 TFT 소자의 게이트 전극으로 이용될 수 있다. 상기 제3물질이 상기 갭 영역에 충분히 한정되지 않더라도, 중복적으로 한정된 라인의 중심부로부터 벗어나는 절연물질의 두께 증가가 하부 전극의 중복 정전용량을 더 감소시키는 역할을 할 수 있다(도 9).
본 발명의 또 다른 유용한 응용으로는 고해상도의 비어홀(via-hole) 상호접속이다. UK9930217.6에서 용매를 국부적인 잉크젯 증착으로 층구조를 국부적으로 용해시키는 방법에 기초한 비어홀 형성방법이 제시되어있다. 용매 액적 크기보다 작은 치수로 비어홀을 정의하기 위해서는 기판 표면상에서 상기 용매 액적을 한정(cinfine)할 필요가 있다. 이것은 다음과 같은 방법으로 얻을 수 있다. 앞서 기술된 방법고 유사하게, 자기 정렬된 한정 구조(도 10의 60, 62)를 전기적인 접속이 설정될 전극(58)이 매립되어 있는 기판 표면에 정의한다. 상기 매립 전극은 유전층(59)으로 덮혀 있으며, 상기 유전층을 관통하여 비어홀이 오픈된다. 이와 같은 구조의 예로는 PEDOT:PSS 하부 전극을 구비하는 PVA 층 상에 형성된 표면 개질된 PVP 또는 폴리이미드의 비극성 한정 구조를 들 수 있다. 상기 유전층에 적합한 용매(63)를 증착하게 되면, 상기 용매는, 상기 비극성 폴리머가 이소프로판올에 용해되지 않는한, 두 비극성 영역 사이에 형성된 갭 내부의 유전층만을 용해시킨다. 그 결과로서 두 비극성 자기정렬된 한정 영역 사이의 갭 크기로 정의되는 치수의 비어홀이 형성된다.
상기 프로세스는 또한 전극 이외에 기타 자기정렬된 전자소자, 예를 들면, 반도체 활성층 자체 또는 게이트 유전층 등을 정의하는데 유용하다.
도 11은 본 발명에 따른, 바톰 게이트(66), 게이트 유전층(67) 및 자기정렬된 소스-드레인 전극(68, 70)을 구비하는 자기정렬 트랜지스터 소자의 단면을 모식적으로 보여준다. 이 소자에서 자기정렬 인쇄에 사용된 표면개질층(69)은 상기 소자의 반도체 활성층을 형성하는 반도체 물질이다. 이 경우, 제2액적의 건조모드가 제1 및 제2 전극의 즉각적인 접촉을 갖도록 하는 것이 중요하다. 반도체성 표면개질층(69)은 예를 들어 급속제어 중합(controlled radical polymerization)과 같이, 표면에서 폴리머 브러쉬의 성장을 가능케 하는 방법에 의하여 성장될 수 있다.
도 12는 본 발명에 따른, 반도체층(72), 자기정렬된 소스-드레인 전극(73, 75), 및 게이트 전극(77)을 구비하는 자기정렬 트랜지스터 소자의 단면을 모식적으로 보여준다. 이 소자에서 자기정렬 인쇄에 사용된 표면개질층(74, 76)은 상기 소자의 게이트 유전층을 형성하는 유전체 물질이다. 이 경우 역시, 제2액적의 건조모드가 제1 및 제2 전극의 즉각적인 접촉을 갖도록 하는 것이 중요하다. 반도체성 표면개질층(74, 76)은 예를 들어 PMMA의 표면개시 중합(surface-initiated polymerization)과 같은 급속제어 중합과 같이, 표면에서 폴리머 브러쉬의 성장을 가능케 하는 방법에 의하여 성장될 수 있다.
이하, 다음의 실시예에 의하여 본 발명을 보다 상세히 설명한다.
실시예 1 - CF4표면 처리
도 2는 RF 플라즈마를 사용하여 자기 정렬된 소스 드레인 TFT(self-aligned source-drain TFT)을 형성하는 기상 공정(vapor phase process)의 한 실시예를 보여주는 것이다. 상기 실시예에 있어서, CF4플라즈마는 유리 기판에 제1 증착된 PEDOT:PSS 층을 선택적으로 개질시킨다. 이 경우, 상기 기판은 유리 기판 또는, 유리 기판 상부의 F8T2와 같은, 공액 폴리머 반도체 박막이다. 이러한 표면 개질은주로 후속 증착 재료를 반발시킨다는 목적을 충족한다. 그러나, 이러한 개질은 또한 상기 제 1 물질의 근접 표면 또는 가장자리 영역을 전기적으로 또는 다른 방법으로 불활성화시키거나, 또는 상기 막의 근접 표면 또는 가장자리 영역의 용해도를 변화시킨다는 목적을 충족한다. 이는 제1 증착물질과 후속 증착물질 사이의 갭(gap)을 전기적으로 고립시키거나 확장시킨다는 목적을 충족시킬 수 있다.
다음 단계는 제2물질을 제1인쇄 상에 또는 인접하여 인쇄 또는 기타 방법으로 증착하는 것을 포함한다. 제1표면의 반발 성질에 의하여, 제2인쇄물질이 제1액적에 의하여 정의되는 가장자리에 고정(pinning)된다. 플르오르화된 PEDOT:PSS의 경우, 상기 고정으로 두 PEDOT:PSS 영역 사이에 극소의 갭이 형성된다.
본 실시예에 있어서, 용매 세척 및 산소 플라즈마 식각으로 깨끗한 기판을 준비한다. 상기 기판을 잉크젯 헤드 아래에 장착하고, 액상 전도성 폴리머, PEDOT/PSS (BAYTRON P, Bayer)를 디멘드 잉크젯 헤드 (demand inkjet head, DOD) 상에 액적으로 도입하여, 액적들이 접촉하여 연속적인 선형 패턴을 형성하도록 증착시킨다. 기타 용액 프린팅 기술에는, 예컨데, 연속적 잉크젯, 플렉소그래픽(flexographic) 및 그라비어(gravure) 리소그래피, 스크린 프린팅 및 패드 스탬핑(pad stamping) 등이 있다. 이 단계에서는, 상기 액적이 기판에 의하여 결정되는 범위로 한정되지 않으며 일반적 증발 조건 하에서 건조된다. 또한, 상기 건조 과정은 열풍 건조, 초음파 건조 또는 다른 강제적 조건을 사용하여 촉진시킬 수 있지만, 이것이 반드시 필수적인 것은 아니다. 그 다음, 상기 인쇄물질은 30초내지 10분 동안, 50 내지 250 W 전력으로 CF4플라즈마 식각에 의하여 표면 개질된다. CF4플라즈마 식각에 의하여 기판 상의 PEDOT/PSS 패턴의 표면은 소수성이 되는 반면, 유리 기판의 표면은 본래의 친수성이 유지된다. 그리고 나서, 상기 기판을 프린트헤드(printhead) 아래에 다시 장착하고, 제2 PEDOT/PSS 패턴을 상기 표면 개질된 제1 PEDOT/PSS에 가까이 증착한다. BUT를 향해 퍼지는 액적은 제1 PEDOT/PSS 패턴 표면의 소수성으로 반발된다. 상기 제2 PEDOT/PSS 패턴 액적이 제1 PEDOT/PSS 패턴의 상면 또는 상면의 일부에 증착된다면, 상기 제2 패턴의 액적이 반발작용을 받아서 제1 패턴의 표면을 흐르고, 상기 제2 PEDOT/PSS 패턴의 접촉라인이 제1 PEDOT/PSS 패턴의 접촉라인에 매우 근접하여 건조되는 것을 관찰하였다. 제2 패턴의 액적은 제1 PEDOT/PSS 패턴의 가장자리에 형성된다.
이러한 방식으로, 제1 프린팅된 PEDOT 패턴과 제2 프린팅된 PEDOT 패턴 사이에 매우 작은 갭을 형성할 수 있다. 갭 폭은 PEDOT 액적이 제1 PEDOT 패턴을 흐른 후의 기판 상에서 건조되는 방식에 따라서 달라진다. 원자힘 현미경(atomic force microscopy)으로 측정시, 친수성 유리 기판 상에서, 갭이 100 nm 이하인 것으로 측정되었다. 제1 PEDOT 패턴과 제2 PEDOT 패턴 간의 전기적 전도성 측정 결과, 상기 두 패턴 간의 갭이 잘 정의되고, 두 패턴 사이에 어떠한 전기적 단락도 존재하지 않는다.
실시예 2 - 계면활성제 개질 잉크
제1 PEDOT 전극 패턴의 잉크젯 증착을 위하여, 상이한 계면활성제 분자를PEDOT:PSS 잉크에 혼합하였는데, Bayer로부터 상업적으로 입수가능한 PEDOT Baytron PH와 다양한 농도의 계면활성제를 1:1로 혼합하였다. 양이온성 계면활성제 (DD50), 음이온성 계면활성제 (SDS, 플르오로잉크), 및 비이온성 계면활성제 (EOmCnH2nOH 형태의 알킬에톡시화된 계면활성제)를 1 mg (계면활성제)/ml(PEDOT/PSS원액)와 < 0.1 mg (계면활성제)/ml (PEDOT/PSS 원액) 사이의 다양한 농도로 사용하였다. DD50 및 에톡시화된 계면활성제의 경우, 상기 잉크는 물에 용해된 PEDOT/PSS 원액과, n = 5 보다 긴 알킬 사슬을 갖는 에톡시화된 계면활성제 및 DD50은 수용성이 아니기 때문에, 이소프로판올에 용해된 계면활성제 용액의 혼합물로 이루어진다.
계면활성제 개질 잉크를 상이한 표면 극성을 갖는 서로 다른 기판으로 잉크젯 증착시켰다. 7059 유리 기판을 사용하였는데, 표면상에 음으로 하전된 OH-작용기를 대량으로 발생시키는 O2플라즈마 처리 (250 W, 10 분동안)에 의하여 상기 기판을 습윤화(wetting)하였다. 또한, 친수성 유리 기판을 사차(quaternized) 아민 자기조립된(self-assembled) 단일층으로 개질시켜 양성 NMe3 +표면 작용기에 의하여 종결되는 극성 표면을 생성하였다 (P.K. Ho, Adv. Mat. 10, 770 (1998)). 상기 유리 기판을 또한 PVP 및 PMMA 폴리머 층으로 코팅하였다. 상기 폴리머 표면은 단시간의 저전력 O2플라즈마 식각 공정 (100 W, 30 초동안)에 의하여 친수 습윤 상태로 제조하였다. PMMA 폴리머의 경우, 표면이 매우 소수성이어서 연속적인 PEDOT 패턴을 잉크젯 프린팅을 할 수 없기 때문에, 상기와 같은 공정이 필요하다. 모든 경우에 있어서, 계면활성제 개질된 PEDOT 액적은, 계면활성제에 의하여 유도된 표면에너지의 감소에 의하여, 순수한 PEDOT 액적과 비교하여, 건조 후 기판상에서 보다 큰 반경을 가졌다. 이는 건조 공정 동안의 계면활성제의 표면으로의 분리(segregation)를 입증하는 것이다.
제1 전극 패턴 증착 후, 유리 기판을 100 내지 150 ℃에서 어닐링하여 PEDOT로부터 잔존하는 수분을 제거하고, 추가적으로 계면활성제의 분리를 촉진시켰다. 제 2 실험 세트에 있어서는, 제1 PEDOT 전극의 증착 전에 기판을 어닐링시키지 않았다.
제2 PEDOT 전극에 있어서, 개질되지 않은 PEDOT/PSS 원액과 제1 PEDOT 패턴의 증착에 사용된 잉크를 포함하는 동일한 계면활성제를 모두 사용하였다. 제1액적이 제2액적의 잉크를 반발시키는 능력에 있어서 차이가 관찰되지 않았다.
제1전극 및 제2전극용 잉크가 동일한 경우, 제1패턴 다음에 바로 제2전극 패턴을 프린팅하는 한편, 몇 가지 경우에 있어서는 제1전극이 여전히 부분적으로 액체 상태이다. 이러한 경우에 있어서도 두 액적 간에 반발력이 관찰되었다.
수용성 SDS와 같은 몇 가지 계면활성제의 경우, 제2액적의 잉크가 제1액적 상부에 직접 프린팅되지 않고 단지 기판 상에서의 제2액적의 분산 운동 동안에 제1액적의 가장자리와 접촉하여 형성될 때, 비단락된 소스 드레인 전극(non-shorted source-drain electrodes)의 수율이 보다 높게 나타난다. 이는 제2액적의 수계(water based) 잉크가 계면활성제 쉘(shell)에 접촉하여 형성될 때 계면활성제코팅의 부분적 용해에 기인하는 것으로 생각된다. 프린팅 거리s는 기판 표면 상에 충돌 시의 제 2 액적의 중심부와 제 1 액적의 가장자리 사이의 최소 차이로서 정의될 수 있다. 제 2 액적이 기판에 충돌하기 전 공기중에서 지름d 1 을 갖고 기판의 균질한 영역 내에서의 분산 운동 동안에 최대 반경d 2 를 갖는다면, 프린팅 거리s는d 1 /2 + Δ < s <d 2 /2 범위 내여야 한다. Δ는 안전 거리이며, Δ가 커질수록 제2액적의 접촉라인이 제1액적의 경계에 작용하는 운동 에너지는 작아진다. 제2액적의 잉크가 제1 PEDOT 패턴을 흐르지 않는 경우에도, Δ≥20 ㎛인 신뢰성 있는 프린팅이 관찰되었다. 도 14는 유리 기판 (a)와 (b) 및 PMMA 기판 (c)와 (d) 상에서의 자기 정렬된 제1액적 및 제2액적의 광학 현미경 사진을 나타낸 것이다. 제1액적은 원형인 반면, 제2액적은 일그러진 모양이고 제 1 액적의 둥근 모양을 따라서 형성된다.
표면의 극성이, 소스와 드레인 간의 단락이 있는 소자 개수를 감안한 자기 정렬된 프린팅의 신뢰성에 중대한 영향을 갖는다는 것이 관찰되었다. 표면에 높은 밀도의 음으로 하전된 수산기를 갖는 플라즈마 처리된 유리 표면에서, SDS와 같은 음이온성 계면활성제는 DD50과 같은 양이온성 계면활성제보다 매우 낮은 신뢰성을 나타내었다. 반면, SAM 처리되고 NH3+로 종결된 유리 표면에서는, SDS가 DD50보다 훨씬 우수한 신뢰성을 나타내었다(도 15). 이는 제2액적이 제1액적의 주변의 영역으로 퍼지려고 할 때 반발력을 가하는 제1액적의 가장자리 주변으로 한정된 폭의 표면 영역을 계면활성제가 개질시킨다는 측면에서 이해할 수 있다. 이러한 표면 개질은, 접촉라인이 고정되기 전에 건조에 의하여 또는 계면활성제가 제1액적이 차지하는 영역 밖으로 확산에 의하여 제1액적이 기판 상에서 다소 축소(recede)될 때, 발생된다. 계면활성제는 또한 액적이 퍼지는 동안에 표면에 부착하고 접촉라인을 다소 축소시킨다 -> "오토포빙(autophobing)". 제1액적 주변 영역에서 기판 표면을 개질시키는 능력은 헤드 작용기가 기판 표면상의 작용기의 전하와 반대되는 전하를 갖는 경우에 증진되는 것으로 보인다.
계면활성제가 기판 표면을 개질시키는 능력을 적외선 분광법에 의하여 직접적으로 증명하였다 (도 15b). 음으로 하전되고 O2플라즈마 처리된 기판을 DD50 용액에 침지시킬 때, 침지 후 얻어진 적외선 스펙트럼은 DD50 분자가 기판 표면에 결합한다는 증거를 보여준다. 기판을 물로 씻어낸 후에도 DD50의 특징적 신호(signature)가 관찰되었다. 양으로 하전된 표면에서는 DD50 증착에 대한 어떠한 증거도 관찰되지 않았다. SDS에 있어서도 유사한 결과가 관찰되었다.
제1 PEDOT 전극 용액 내의 계면활성제의 농도를 변화시키면서 액적 주변 영역에서의 기판의 표면 개질에 대한 추가적인 증거를 얻었다. PEDOT 용액 내의 DD50의 농도가 낮을수록 제1전극 및 제2전극 사이의 갭이 작아지는 것으로 나타났다. 도 16은 상이한 DD50 농도를 갖는 자기 정렬 소스 드레인 전극의 원자간력 현미경 사진을 보여주는 것이다. 이 실험에 있어서, 제1전극의 PEDOT 잉크와 제2전극의 PEDOT 잉크는 동일한 것이었다. 프린팅을 위한 안전 거리Δ는 20 ㎛였다. 1 mg/ml의 농도에서, 두 전극 간의 자기 정렬 갭은 약 10 ㎛였으며, 농도에서는 갭이 약 2㎛였으며, 0.1 mg/ml보다 낮은 농도에서는 갭이 200 내지 400 nm였다. 이는 갭 크기가 계면활성제 농도에 의하여 조절될 수 있음을 보여주는 것이다. 이는 또한 계면활성제가 액적에 바로 인접한 표면 영역을 개질시키는 작용을 한다는 추가적인 증거를 제공한다.
도 17은 상부에 m-크실렌으로 스핀 코팅된 P3HT 반도체층, < 0.1 mg/ml 농도의 DD50을 포함하는 용액으로 증착된 자기 정렬된 PEDOT 소스 드레인 전극, 부틸 아세테이트로 증착된 1 ㎛ 두께의 PMMA 유전층 및 프린팅된 바톰 게이트(bottom-gate) PEDOT 전극을 갖는 두 개의 TFT의 출력 및 전달 특성(transfer characteristics)을 나타낸 것이다. 자기 정렬 프린팅 전에 PMMA 표면을 100 W에 30 초동안 노출시켰다. 이 소자의 채널 길이는 약 200 - 400 nm이며, 채널 폭은 약 50 ㎛였다. 순수 p 형 전계 효과 동작(field-effect operation)이 관찰되고, 포화 전달 특성으로부터 얻어지는 전계 효과 이동도(field-effect mobility)는 약 10-3cm2/Vs 이다.
실시예 3 - 계면활성제를 포함하지 않는 PEDOT/PSS 잉크
어떠한 계면활성제도 포함하지 않는 PEDOT/PSS 잉크를 사용하여 실시예 2에 기재된 것과 유사한 실험을 수행하였다. 이 경우, O2플라즈마 처리된 유리 기판 상에서 공정이 수행되지 않는 것으로 관찰되었다. 즉, 기판 상에서 분산하는 동안, 제2액적이 제 1 액적과 접촉하여 형성될 때 마다, 제1액적을 습윤화시키고, 전기적 단락을 발생시킨다.
그러나, 30 초동안, 100W의 O2플라즈마 처리로 처리된 PMMA 표면에서, 프린팅 거리가 매우 신중하게 조절되는 경우, 즉, Δ = 20 ㎛이 분산하는 제2액적이 제1액적과 접촉하여 형성시 낮은 접촉라인 속도를 갖도록 하기에 충분한 경우, 전기적 단락 없이 약 200nm의 작은 갭의 형성이 얻어지는 것으로 관찰되었다. 이는 정확한 프린팅 조건 하에서, 추가적인 계면활성제를 포함하지 않는 PEDOT/PSS 자체의 표면이 제1 PEDOT 액적과 제2 PEDOT 액적 간의 충분히 강력한 반발력을 제공한다는 것을 보여준다. 이는 PEDOT의 상분리 경향과 관계있는 것으로 생각된다. 건조 시, 표면은 보다 소수성인 PSSH 성분으로 강화된다. 반발력의 두 번째 가능한 원인은 제1 액적 가장자리 주위에 개질된 표면 영역이 존재하는 것 때문일 수 있다. 이러한 개질된 표면 영역은 양성자화된(protonated) PSSH와 같은 몇 가지의 소수성 성분의 증착에 의하여, PEDOT 용액으로부터 기판 표면 상으로 형성되는 한편, 제1액적은 전구 습윤층의 건조 동안의 소수성 재료의 증착에 의하여, 또는 용액의 건조 동안에 작아진다. PMMA 기판 상에서 물에서의 PEDOT의 접촉각이 유리 기판 상에서보다 현저하게 높다는 것을 유의하여야 한다. PEDOT/PSS가 소수성 표면을 나타내는 경향은 제2 PEDOT 패턴의 증착 전에 제1 PEDOT 패턴을 어닐링 처리함으로써 강화된다.
실시예 4 - 수직 상분리에 의한 자기 정렬 프린팅 (self-aligned printing)
이소프로판올에 용해된 PVP 용액과 혼합된 물에 용해된 PEDOT/PSS 배합물 (PEDOT 1:1 내의 PVP 농도가 6.3 mg/ml이고; 80 %의 H20와 20 %의 IPA 포함)로부터제1전극을 잉크젯 프린팅하여 소자를 제작할 수 있다. PVP의 표면이 PEDOT/PSS의 표면보다 덜 극성이기 때문에 PVP를 선택했으며, PVP는 물과 섞일 수 있는 알코올 용매에 용해될 수 있다. 즉, PVP는 PEDOT/PSS와 함께 증착될 수 있다. 유리 기판 상에서의 용액을 건조시키는 동안에, PVP 성분이 표면으로 분리되고 제1액적 주위에 소수성 표면 코팅을 형성한다. 프린팅된 제1전극의 증착 후 어닐링에 의하여 PEDOT/PSS와 PVP 사이의 수직적 상분리를 증진시킬 수 있음이 관찰되었다. 이소프로판올 용매 분위기 하에서 60 ℃의 온도에서 6 시간 동안 어닐링하는 것이 특히 효과적인 것으로 나타났다. 상기 용매가 어닐링 공정 동안에 폴리머의 이동성을 증진시키는 것으로 생각된다.
물에 용해된 PEDOT/PSS (PVP 불포함)의 제2액적을 제1액적과 접촉하여 프린팅할 때, 두 액적 사이에서 매우 효과적인 반발이 관찰되었다. 도 18(a)는 두 개의 전기적 탐침(probes)을 사용하여 측정된 전기 전도도 값을 나타낸 것으로, 상기 두 탐침이 모두 제1 PEDOT/PVP 액적 상에 위치하는 경우, 모두 제2 PEDOT 액적 사에 위치하는 경우, 하나의 전극은 제1 PEDOT/PVP 상에 위치하고 다른 하나는 제2 PEDOT 액적상에 위치하는 경우를 측정하였으며, 제1 액적과 제2 액적 사이에 어떠한 전기적 단락도 존재하지 않음을 보여준다. 제1 PEDOT/PVP 액적의 전도성은 순수한 제2 PEDOT 액적에 대하여 2-3 인자에 의하여 감소된다. 도 18 (b)는 증착 후 제1액적의 용매 어닐링함으로써 제1액적과 제2액적 간의 누설 전류를 감소시킬 수 있음을 보여준다.
도 19는 제 1 PEDOT/PVP 전극을 갖는 것을 제외하고는 실시예 3과 동일한 방법으로 제작된 탑 게이트(top-gate) F8T2 소자의 출력 및 전달 특성을 나타낸 것이다. PEDOT/PVP 전극이 전하 주입 소스 전극으로 사용될 때, 소스 전극으로 사용되는 순수한 제2 PEDOT 전극을 갖는 소자의 동작과 비교하여, 2-3 인자에 의하여 전류가 감소된다. 이는 제1 전극 표면 상의 절연성 PVP 박막이 소자의 접촉 저항(contact resistance)의 원인이 된다는 것을 보여준다. 이러한 문제점은, 소스 전극은 역바이어스(reverse biased) 전극이기 때문에 접촉 저항에 보다 민감한 경향이 있으므로, 소스로서 제2 전극을 사용함으로써 극복할 수 있다. 또한, 제1액적의 배합물 내의 PVP 농도를 최소화하거나, PVP 표면층을, 예컨대, 제2전극의 증착 후 기판을 이소프로판올 또는 기타 알코올 배쓰(bath)에 침지시켜서, 선택적으로 용해시킴으로써 접촉 저항을 감소시킬 수 있다.
실시예 5 - 식각에 의한 단락의 제거
상기한 바와 같이, 몇 가지 계면활성제의 사용 및 프린팅 조건 하에서, 서로 접촉해 있는 몇 개의 제1액적과 제2액적 사이에서 전기 단락이 관찰되었다. 그러나, 이러한 경우에 있어서도, 두 액적 간의 접촉 영역의 두께가 이들 두 액적의 중심부에서의 두께보다 훨씬 작다는 것이 관찰되었다. 두 액적은 두 액적 사이의 접촉라인 쪽으로 갈수록 두께가 계속적으로 감소하는 두께 양상을 나타낸다 (도 21의 AFM 현미경 사진 참조).
샘플을 식각함으로써 전기적 단락을 제거할 수 있다는 것을 발견하였다. 에칭 공정은 주어진 두께의 PEDOT 층을 표면으로부터 제거시킨다 (도 20 (a)의 개략도 참조). 액적의 중심부에서는 전도성에 크게 영향을 미치지 않지만, 접촉라인에서는 에칭 공정에 의하여 모든 전도성 물질이 완벽하게 제거되고 전기적 단락이 제거된다. 증착 후 단락된 액적을 80 W의 산소 플라즈마에 서로 다른 시간동안 노출시킴으로써, 식각 시간의 함수로서 두 PEDOT 액적 간에 측정된 전기 전도도가 30 분이 지난 후 접합부를 가로지르는 전류가 관찰되지 않을 때 까지 계속적으로 감소하는 것을 관찰하였다(도 20 (b) 및 (c)). 도 21은 증착 후 ((a) 및 (c)) 및 30 분동안의 80 W O2플라즈마 처리 후 ((b) 및 (d))의 초기 단락된 액적 쌍의 원자힘 현미경 사진을 보여주는 것이다. 산소 플라즈마 처리 후, 표면거칠기가 증진되었다. 제1액적과 제2액적 간의 갭은 너무 작아서 원자힘 현미경에 의하여 탐지되지 않지만, 도 20에서의 전기적 측정은 갭이 존재함을 뚜렷하게 보여준다.
도 20 (e) 및 (f)는 유리 기판 상에 한 쌍의 초기 단락된 자기 정렬 PEDOT 소스 드레인 전극을 갖는 탑 게이트 전계효과 트랜지스터의 출력 및 전달 특성을 보여준다. 단락된 전극을 O2플라즈마 에칭 처리한 후, 소자를 제작하였다. 반도체 폴리머 F8T2와 PVP 게이트 유전체를 PEDOT 소스 드레인 전극 상부에 각각 m-크실렌 용액과 부틸 아세테이트 용액으로부터 스핀 코팅 하였다. 상기 소자는 소스 드레인 전압의 상승에 따른 온-오프(ON-OFF) 전류비의 감소 및 출력 특성에 있어서의 전류 포화의 결여와 같은 뚜렷한 단락 채널 특성을 나타낸다.
실시예 6 - PEDOT의 증착 후 표면 처리
제1 PEDOT 전극 표면을 제2 PEDOT 액적의 증착 전에 계면활성제 용액에 노출시킴으로써 또한 제1 PEDOT 액적과 제2 PEDOT 액적 간의 효과적인 반발을 달성하였다. 제 1 PEDOT/PSS (Baytron PH 1 부(part) : H2O 1 부) 패턴을 O2플라즈마 처리된 유리 기판 상에 증착하였다. 그리고 나서, 상기 기판을 150 ℃ 온도에서 20 분동안 어닐링하였다. 그리고 나서, 상기 기판을 물에 용해된 양이온성 계면활성제 디데실디메틸암모늄 브로마이드(didecyldimethylammonium bromide) 용액 (농도: 1 - 1.5 mg/ml) 또는 플루오르화된 양이온성 계면활성제 [3[[(헵타데카플루오로옥틸)설포닐]아미노]프로필]트리메틸암모늄 요오다이드 ([3[[(heptadecafluorooctyl) sulfonyl] amino] propyl] trimethylammonium iodide) 용액에 5 내지 10 분동안 침시시켰다. 그리고 나서, 상기 기판을 이소프로판올 또는 물로 씻어내었다.
그 다음, 잉크젯 프린팅에 의하여 제2 PEDOT 전극을 적용시켰다. 반발이 매우 효과적으로 일어났다. 제2액적이 제1패턴 상부에 프린팅된다고 해도, 제2액적은 제1액적 표면을 흐르며, 두 액적 사이에 형성된 10 ㎛ 이하의 작은 갭을 갖는 제1액적과 인접한 영역에서 건조된다.
비개질된 PEDOT/PSS 표면의 물 접촉각이 < 10°인 것과 비교하여, 이러한 방법에 의하여 DD50으로 처리된 PEDOT/PSS 표면의 물 접촉각은 105°± 5°를 나타냈다. 물 접촉각은, 계면활성제 개질된 PEDOT/PSS의 경우, 적어도 수 분 동안에 걸쳐서 안정적인 반면, 비개질된 PEDOT/PSS 표면상에서는 곧 감소하였으며, 이는 PEDOT 막이 물방울 내로 용해되었음을 나타내는 것이다. 계면활성제 개질된 PEDOT/PSS 표면에서는 이러한 용해가 일어나지 않을 것으로 생각된다.
또 다른 제1 PEDOT 패턴의 증착 후 공정은 또한 PEDOT/PSS 표면 상의 표면작용기에 공유적으로 결합하는 자기 조립된 단일층을 사용하여 수행할 수 있다. 플루오로알킬 모노- 또는 트리클로로실란 자기조립 단일층은 PEDOT 표면과 선택적으로 반응하지만, 양성 하전된 NH3+기를 갖는 개질된 유리 기판 표면 또는 PMMA기판 표면은 개질시키지 않는다.
실시예 6 - 폴리머 브러시 성장(polymer brush growth)에 의한 표면 개질
연쇄 중합 개시제(chain polymerization initiator)를 사용하여 표면을 기능화시킴으로써 제어된 방법으로 폴리머 브러시를 표면으로부터 성장시킬 수 있다. 이러한 연쇄 중합법은 원자 이동 라디칼 중합법 (Atom Transfer Radical Polymerization, ATRP)과 같이 제어된 라디칼 중합법일 수 있고, 상기 개시제는 2-브로모-2-메틸프로피오닉 에스테르(2-bromo-2- methylpropionic ester) 유도체일 수 있다.
개시제를 PEDOT 표면에 고정시키기 위하여, 우선 PEDOT 표면을 O2플라즈마에 의하여 산화시켜서 표면-OH기를 유도한다. 그리고 나서, 상기 활성화된 표면을 상기된 개시제를 함유하는 트리클로실란 유도체와 반응시킨다. 다른 방법으로서, 개시제 기능을 갖는 계면활성제 유사 분자(initiator functionalized surfactant-like molecules)를, 후에 표면 상에 PEDOT 막 건조시 표면 단일층을 형성하는, PEDOT 용액에 혼합하여, 개시제를 표면상에 노출시킬 수 있다. 개시제를 PEDOT 표면에 유도하는 세 번째 방법은 개시제 기능을 갖는 PEDOT 유도체를 합성하는 것에 의한다.
개시제 기능화된 PEDOT 막을 모노머 (ATRP의 경우, 모든 아크릴레이트 도는 메타크릴레이트일 수 있다), 촉매 (Cu(I)CI 또는 Cu(I)Br), 및 리간드 (PMDETA, 비피리딘(bipyridine), 또는 Cu 염을 용해시키기에 적절한 다른 알려진 리간드)를 포함하는 용액에 노출시킨다. 임의적으로, 용매를 사용할 수 있다 (물과 메탄올과 같은 극성 용매는 반응을 매우 가속화시킬 수 있고, 에틸아세테이트와 톨루엔은 다른 두 개의 잘 알려진 용매이다). 매우 정확한 반응 조절을 위하여, Cu(II) 염을 첨가할 수 있다.
표면을 얼마동안 중합 매질 (polymerization medium) 내에 방치한 후, 과량의 모노머와 촉매를 표면에서 씻어내고, 폴리머 브러쉬는 남겨둔다. 제 1 PEDOT/PSS 전극의 표면에서 성장한 PMMA 폴리머 브러시의 경우, PMMA는 제 2 PEDOT/PSS 전극 패턴 형성을 위한 액적을 효과적으로 반발시키는 소수성 표면 코팅을 제공한다.
본 발명에 따른 전자 소자의 자기 정렬된 제작을 위한 계면활성제 분자를 선택하는 일반적인 한 가지 기준은, 계면활성제의 극성기로부터 생기는 이온 불순물에 의한 소자 오염을 최소화시키는 것이다. 이는 계면활성제를 낮은 농도로 사용하거나, 비이온성 계면활성제를 사용함으로써 달성할 수 있다. 또한, 폴리머 계면활성제와 같은 고분자량의 계면활성제를 사용함으로써, 소자 동작 동안 또는 장기간 동작 동안의 전기장 작용하에서의 계면활성제의 확산을 줄일 수 있다.
제2액적을 반발시키는데 특히 효과적인 표면 개질제의 한 종류는 음이온성 또는 양이온성 플루오르화된 계면활성제와 같은 플루오르화된 표면 개질제이다. 제1 PEDOT 액적의 플루오르화된 표면상에서 100 °에 가까운 높은 물 접촉각을 얻을 수 있다.
본 명세서에 기재된 공정과 소자는 용액 처리된(solution-processed) 폴리머로 제작된 소자에 한정되지 않는다. TFT 전도성 전극 및/또는 회로 또는 디스플레이 소자 (아래 참조) 내의 상호결합(interconnects) 중 몇 가지를 무기 전도체로부터 형성시킬 수 있고, 예컨대, 콜로이드 형태의 현탁액을 프린팅하거나 미리 패터닝된 기판 상에 전기도금(electroplating)함으로써 증착시킬 수 있다. 용액으로부터 모든 층을 증착한 것은 아닌 소자의 경우, 소자의 하나 이상의 PEDOT/PSS 부분을 진공 증착된 전도체와 같은 비용해성 전도성 물질로 대체시킬 수 있다.
반도체층 형성을 위하여, 10-3cm2/Vs 이상, 바람직하게는 10-2cm2/Vs 이상의 적합한 전계효과 이동도를 나타내는 모든 용액 처리가능한 공액폴리머 또는 올리로머 물질을 사용할 수 있다. 적합한 물질이, 예컨대, "H.E. Katz, J. Mater. Chem. 7,369 (1997)", 또는 "Z. Bao, Advanced Materials 12,227 (2000)"에서 검토되었다. 다른 가능한 물질은 용해성 측쇄를 갖는 접합된 소분자 (J.G. Laquindanum, 등, J. Am. Chem. Soc. 120,664 (1998)), 용액으로부터 자기 조립된 반도체 유기-무기 하이브리드 물질 (C. R. Kagan, 등, Science 286,946 (1999)), 또는 CdSe 나노입자와 같은 용액 증착된 무기 반도체 (B.A. Ridley, 등, Science 286,746 (1999))를 포함한다.
잉크젯 프린팅 이외의 기술에 의하여 전극을 거칠게 패터닝(coarse-patterned) 할 수 있다. 적합한 기술은 소프트 리소그래픽 프린팅 (J. A. Rogers 등, Appl. Phys. Lett. 75,1010 (1999); S. Brittain 등, Physics World May 1998, p. 31), 스크린 프린팅 (Z. Bao, 등, Chem. Mat. 9,12999 (1997)), 및 포토리소그래픽 패터닝 (WO 99/10939 참조), 오프셋 프린팅 (offset printing), 플렉소그래픽 프린팅 또는 다른 그래픽 분야 프린팅 기술을 포함한다.
소자와 회로의 모든 층과 구성요소를 용액 처리(solution processing)와 프린팅 기술에 의하여 증착하는 것이 바람직하지만, 반도체층과 같은 하나 이상의 구성요소를 진공 증착 기술 및/또는 포토리소그래피 공정에 의한 패터닝에 의하여 증착시키는 것 또한 가능하다.
상기 설명된 바와 같이 제작된 TFT와 같은 소자는 보다 복잡한 회로 또는 소자의 일부일 수 있고, 이 때, 상기 소자 중 하나 이상은 서로 및/또는 다른 소자와 통합될 수 있다. 적용예로서 디스플레이 또는 메모리 소자 용 활성 매트릭스 회로 (matrix circuitry) 및 논리 회로, 또는 사용자 정의 게이트 어레이 회로(user-defined gate array circuit) 등이 있다.
상기 패터닝 공정은 인터코넥트, 저항기, 커패시터 등과 같이, 상기 회로의 다른 부품을 패터닝하는데 사용될 수 있다.
본 발명은 폴리머 트랜지스터 소자에 한정되지 않느다. 두 개의 프린팅된 패턴 사이에 좁은 갭을 갖는 구조체가 필요한 모든 경우에 적용 가능하다. 모든 제1 물질 및 제2물질은 콜로이드 형태의 은 또는 구리 잉크 등의 용액 처리가능한 무기 전도체와 같은 무기 물질, 가용화된 무기 나노크리스탈과 같은 용액 처리된 무기반도체, 또는 스핀온글래스(spin-on glass)와 같은 용액 처리 가능한 무기 유전체일 수 있다. 상기 소자는 발광(light-emitting) 소자 또는 광기전력 (photovoltaic) 소자와 같이, 제어된 패터닝과 작은 부품 사이즈를 요구하는 모든 소자일 수 있다.
일례로서, 면적이 작은 LED 또는 광다이오드의 활성층은 적어도 하나의 반도체 발광 물질(82)을 제1한정장벽(confinement barrier)(80) 및 제2한정장벽(81) 사이의 자기 정렬된 작은 갭으로 프린팅함으로써 정의할 수 있다. 상기 기판은 정공 주입 양극 (hole injecting anode) (79)을 포함하고, 소자의 상부에는 전자 주입 음극층 (electron injecting cathode layer) (83)을 증착한다(도 13).
본 발명의 또 다른 적용 가능한 예로는, 표면 에너지 패터닝을 사용하지 않고서 달성할 수 없는, 좁은 폭을 갖는 인쇄 패턴, 또는 두 개의 인쇄 패턴 사이에 좁은 갭을 필요로 하는 모든 경우의 통상적인 그래픽 분야의 인쇄이다.
본 발명에 개시된 기술은, 용액 처리가능한 물질을 포지션(position) 내로 도입시키기 위하여 표면 에너지 예비 패터닝을 필요로 하지 않는, 고수율, 고해상도 프린팅을 가능하게 한다.
본 발명은 상기한 실시예에 한정되지 않는다. 본 발명의 측면은 본 명세서에 설명된 개념의 모든 신규한 측면 및/또는 독창적인 측면, 및 본 명세서에 설명된 특징의 모든 신규한 조합 및/또는 독창적인 조합을 포함한다.
본 발명의 청구의 범위를 제한하지 않고, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 일반적 상식에 의하여 본 명세서의 전체적 기재에 기초하여본 명세서에 기재된 특징 또는 이들의 조합을 실시할 수 있는 범위까지, 이러한 특징 또는 이의 조합이 본 명에서에 기재된 모든 문제점을 해결할 수 있는지 여부에 상관 없이, 본 명세서에 개시된 각각의 특징만을 분리하여 생각하거나 이러한 특징들 중 두 가지 이상의 어떠한 조합도 가능하다. 본 발명의 양상은 모든 이러한 각각의 특징 또는 이러한 특징의 모든 조합으로 구성될 수 있다. 상기한 설명을 고려하여, 본 발명의 범위 내에서 다양한 변형이 가해질 수 있음이 이 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.

Claims (103)

  1. 기판의 제1영역에 액상의 제1성분을 증착하여 제1바디를 형성하는 단계와; 그리고
    기판의 상기 제1영역에 인접하는 제2영역에 액상의 제2성분을 증착하는 단계를 포함하여 구성되며,
    상기 제1성분, 상기 제2성분 및 상기 기판은 상기 액상의 제2성분의 증착시 상기 제1영역으로부터 반발되도록 구성되는 것을 특징으로 하는
    기판상의 구조물 증착방법.
  2. 제1항에 있어서, 상기 액상의 제2성분은 상기 제1영역 위로 증착되는 기판상의 구조물 증착방법.
  3. 제1항 또는 제2항에 있어서, 상기 액상의 제2성분은 상기 제1영역과 접촉되도록 증착되며, 건조되어 상기 제1영역과 접촉하지 않는 제2바디를 형성하는 기판상의 구조물 증착방법.
  4. 제1항 또는 제2항에 있어서, 상기 액상의 제2성분은 상기 제1영역과 접촉되도록 증착되며, 건조되어 상기 제1영역과 접촉하는 제2바디를 형성하는 기판상의 구조물 증착방법.
  5. 제3항 또는 제4항에 있어서, 상기 액상의 제2성분은 상기 기판의 제1영역의 가장자리에서만 상기 제1바디와 접촉되도록 증착되는 기판상의 구조물 증착방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1바디 및 제2바디는 동일한 물질로 구성되는 기판상의 구조물 증착방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1성분은 분리되어 상기 제1바디의 표면영역과 내부영역을 형성하는 경향을 가지며, 상기 표면영역은 상기 내부영역과 다른 성분을 갖는 기판상의 구조물 증착방법.
  8. 제7항에 있어서, 상기 표면영역에서 상기 액상의 제2성분의 접촉각은 상기 제2영역에서 상기 기판 표면상의 접촉각 보다 10°이상 큰 기판상의 구조물 증착방법.
  9. 제8항에 있어서, 상기 표면영역에서 상기 액상의 제2성분의 접촉각은 상기 제2영역에서 상기 기판 표면상의 접촉각 보다 40°이상 큰 기판상의 구조물 증착방법.
  10. 제9항에 있어서, 상기 표면영역에서 상기 액상의 제2성분의 접촉각은 상기제2영역에서 상기 기판 표면상의 접촉각 보다 70°이상 큰 기판상의 구조물 증착방법.
  11. 제7항에 있어서, 상기 표면영역은 알킬레이트화된(alkylated) 또는 플르오르화된(fluorinated) 화학물질인 기판상의 구조물 증착방법.
  12. 제8항에 있어서, 상기 액상의 제2성분은 용매를 포함하며, 상기 표면영역은 상기 용매에 불용성인 기판상의 구조물 증착방법.
  13. 제1항 내지 제12항중 어느 한 항에 있어서, 상기 제1성분은 분리되는 경향을 갖는 적어도 두 성분의 용액인 기판상의 구조물 증착방법.
  14. 제13항에 있어서, 상기 성분중의 하나는 상기 제1성분의 표면에서 분리되는 경향이 있는 폴리머인 기판상의 구조물 증착방법.
  15. 제13항 또는 제14항에 있어서, 상기 성분중의 하나는 상대적으로 극성인 블럭과 상대적으로 비극성인 블럭을 포함하여 구성되는 디블럭 공중합체인 기판상의 구조물 증착방법.
  16. 제13항 또는 제14항에 있어서, 상기 성분중의 하나는 계면활성제인 기판상의구조물 증착방법.
  17. 제1항 내지 제6항중 어느 한 항에 있어서, 상기 액상의 제2성분의 증착 전에 상기 제1바디를 처리하여 상기 제1바디의 표면을 적어도 하나의 물리적 또는 화학적 특성을 개질하는 단계를 포함하여 구성되는 기판상의 구조물 증착방법.
  18. 제17항에 있어서, 상기 특성은 성분(composition)인 기판상의 구조물 증착방법.
  19. 제17항에 있어서, 상기 특성은 표면거칠기(surface roughness)인 기판상의 구조물 증착방법.
  20. 제17항에 있어서, 상기 특성은 표면에너지인 기판상의 구조물 증착방법.
  21. 제17항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제2영역의 기판의 표면에너지를 개질하지 않는 기판상의 구조물 증착방법.
  22. 제17항 내지 제21항중 어느 한 항에 있어서, 상기 제1바디의 표면처리된 부분에서 액상의 제2성분의 접촉각은 상기 제2영역의 기판 표면상에서의 접촉각보다 10°이상 큰 기판상의 구조물 증착방법.
  23. 제17항 내지 제21항중 어느 한 항에 있어서, 상기 제1바디의 표면처리된 부분에서 액상의 제2성분의 접촉각은 상기 제2영역의 기판 표면상에서의 접촉각보다 40°이상 큰 기판상의 구조물 증착방법.
  24. 제17항 내지 제21항중 어느 한 항에 있어서, 상기 제1바디의 표면처리된 부분에서 액상의 제2성분의 접촉각은 상기 제2영역의 기판 표면상에서의 접촉각보다 70°이상 큰 기판상의 구조물 증착방법.
  25. 제17항 내지 제24항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제1바디의 표면에 플르오르화되거나 알킬레이트화된 화학물질의 밀도를 증가시키는 기판상의 구조물 증착방법.
  26. 제17항 내지 제22항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제1바디 표면에 계면활성제를 적용하는 것을 포함하는 기판상의 구조물 증착방법.
  27. 제26항에 있어서, 상기 제1바디의 표면은 양으로 하전된 이온성분을 포함하는 기판상의 구조물 증착방법.
  28. 제27항에 있어서, 상기 계면활성제는 음이온성 계면활성제인 기판상의 구조물 증착방법.
  29. 제26항에 있어서, 상기 제1바디의 표면은 음으로 하전된 이온성분을 포함하는 기판상의 구조물 증착방법.
  30. 제29항에 있어서, 상기 계면활성제는 음이온성 계면활성제인 기판상의 구조물 증착방법.
  31. 제26항 내지 제30항중 어느 한 항에 있어서, 상기 계면활성제의 적용 이전에 상기 기판의 표면은 열처리되거나 또는 전자기 방사에 노출되는 기판상의 구조물 증착방법.
  32. 제17항 내지 제25항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제1성분의 표면과 다른 성분의 층을 성장시키는 것을 포함하는 기판상의 구조물 증착방법.
  33. 제29항에 있어서, 상기 성분이 다른 층은 폴리머층인 기판상의 구조물 증착방법.
  34. 제30항에 있어서, 상기 성분이 다른 층은 폴리머 브러쉬인 기판상의 구조물 증착방법.
  35. 제17항 내지 제22항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 기판을 플라즈마 처리에 노출시키는 기판상의 구조물 증착방법.
  36. 제35항에 있어서, 상기 플라즈마 처리는 플르오르화된 물질을 포함하는 플라즈에 노출시키는 기판상의 구조물 증착방법.
  37. 제36항에 있어서, 상기 플라즈마 처리는 CF4또는 CF4라디칼에 노출시키는 기판상의 구조물 증착방법.
  38. 제17항 내지 제25항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제1바디의 표면을 반도핑(dedope), 즉 상기 제1바디 표면에서 전하 캐리어를 고갈시키는 기판상의 구조물 증착방법.
  39. 제17항 내지 제25항중 어느 한 항에 있어서, 상기 제1바디의 표면을 처리하는 단계는 상기 제1바디의 표면을 식각하는 기판상의 구조물 증착방법.
  40. 제1항 내지 제6항중 어느 한 항에 있어서, 상기 제1성분은 용매에 포함된 하나 이상의 물질로 구성되는 용액을 포함하며, 여기서 상기 용액은 건조되어 제1바디를 형성하고; 그리고 상기 제1바디는 벌크 영역과 상기 벌크 영역 가장자리 주위에 상기 기판과 접촉하는 주변영역을 갖는 기판상의 구조물 증착방법.
  41. 제40항에 있어서, 상기 주변영역의 폭은 20㎛ 이하인 기판상의 구조물 증착방법.
  42. 제40항 또는 제41항에 있어서, 상기 주변영역의 표면에너지는 상기 제1바디가 커버하지 않는 영역의 기판 표면의 표면에너지와는 다른 기판상의 구조물 증착방법.
  43. 제40항 또는 제41항에 있어서, 상기 주변영역의 표면거칠기는 상기 제2영역에서 기판 표면의 표면거칠기와는 다른 기판상의 구조물 증착방법.
  44. 제40항 내지 제43항중 어느 한 항에 있어서, 상기 주변영역에서 상기 제1바디의 두께는 상기 벌크영역에서 상기 제1바디의 최대두께의 80%를 초과하지 않는 기판상의 구조물 증착방법.
  45. 제40항 내지 제44항중 어느 한 항에 있어서, 상기 제1성분의 용액의 건조중에 상기 주변영역으로부터 상기 제1성분의 용액이 후퇴하는(recede) 기판상의 구조물 증착방법.
  46. 제40항 내지 제45항중 어느 한 항에 있어서, 상기 제1성분의 용액은 상기 주변영역의 기판의 표면에너지를 개질하는 표면개질 성분을 포함하는 기판상의 구조물 증착방법.
  47. 제46항에 있어서, 상기 표면개질 성분은, 상기 제1성분의 용액이 상기 주변영역으로부터 후퇴하는 동안, 상기 기판의 표면에너지를 개질하는 기판상의 구조물 증착방법.
  48. 제46항에 있어서, 상기 표면개질 성분은 상기 벌크영역으로부터 상기 주변영역으로 확산하는 기판상의 구조물 증착방법.
  49. 제40항 내지 제48항중 어느 한 항에 있어서, 상기 액상의 제2성분의 증착전에, 상기 기판을 열처리하여 상기 제1바디가 상기 주변영역으로부터 후퇴되도록 하는 기판상의 구조물 증착방법.
  50. 제40항 내지 제49항중 어느 한 항에 있어서, 상기 주변영역의 제1바디의 표면을 처리하여 상기 주변영역의 상기 제2성분의 용액의 접촉각을 증가시키는 것을포함하는 기판상의 구조물 증착방법.
  51. 제40항 내지 제44항중 어느 한 항에 있어서, 상기 기판의 표면층은 상기 제1성분의 용액이 건조되는 중에 상기 제1성분의 용액으로 용해되어, 상기 주변영역에서 상기 기판의 하부물질이 노출되는 기판상의 구조물 증착방법.
  52. 제37항 내지 제48항중 어느 한 항에 있어서, 상기 제2바디의 증착후에 상기 주변영역의 제1바디 물질을 제거하는 단계를 더 포함하는 기판상의 구조물 증착방법.
  53. 제52항에 있어서, 상기 주변영역의 제1바디 물질을 제거하는 단계는 식각을 포함하는 기판상의 구조물 증착방법.
  54. 제1항 내지 제53항중 어느 한 항에 있어서, 상기 액상의 제2성분은 계면활성제인 기판상의 구조물 증착방법.
  55. 제1항 내지 제54항중 어느 한 항에 있어서, 상기 제1바디는 상기 액상의 제2성분이 증착되는 동안 고체 상태에 있는 기판상의 구조물 증착방법.
  56. 제1항 내지 제54항중 어느 한 항에 있어서, 상기 제1바디는 상기 액상의 제2성분이 증착되는 동안 액체 상태에 있는 기판상의 구조물 증착방법.
  57. 제1항 내지 제56항중 어느 한 항에 있어서, 상기 액상의 제2성분을 상기 기판상에 증착한 후에 상기 제2성분을 한정(confine)하여 상기 액상의 제2성분이 상기 제1바디의 정의된 영역에서 상기 제1바디와 접촉되도록 하는 기판상의 구조물 증착방법.
  58. 제1항 내지 제57항중 어느 한 항에 있어서, 상기 액상의 제1성분 및 제2성분 중 적어도 어느 하나는 잉크젯 프린팅에 의해 증착되는 기판상의 구조물 증착방법.
  59. 제1항 내지 제57항중 어느 한 항에 있어서, 상기 액상의 제1성분 및 제2성분 중 적어도 어느 하나는 스프레이 코팅에 의해 증착되는 기판상의 구조물 증착방법.
  60. 제1항 내지 제58항중 어느 한 항에 있어서, 상기 액상의 제1성분 및 제2성분 중 적어도 어느 하나는 연속적인 막으로 상기 기판에 적용되며, 상기 기판은 상기 액상이 제거(dewet)되도록 하는 표면에너지가 상대적으로 낮은 영역을 포함하는 기판상의 구조물 증착방법.
  61. 제1항 내지 제60항중 어느 한 항에 있어서, 상기 액상의 제1성분은 오프셋 프린팅에 의해 증착되는 기판상의 구조물 증착방법.
  62. 제1항 내지 제61항중 어느 한 항에 있어서, 상기 액상의 제2성분은 건조되어 제2바디를 형성하며, 상기 제1바디와 제2바디중 적어도 어느 하나는 전기적으로 전도성인 기판상의 구조물 증착방법.
  63. 제62항에 있어서, 상기 제1바디 및 상기 제2바디는 전기적으로 전도성인 기판상의 구조물 증착방법.
  64. 제63항에 있어서, 상기 제1바디 및 상기 제2바디는 전자소자의 전극을 형성하는 기판상의 구조물 증착방법.
  65. 제64항에 있어서, 상기 제1바디 및 상기 제2바디는 전자스위칭소자의 소스 및 드레인 전극을 형성하는 기판상의 구조물 증착방법.
  66. 제64항에 있어서, 상기 제1바디 및 상기 제2바디는 박막트랜지스터의 소스 및 드레인 전극을 형성하는 기판상의 구조물 증착방법.
  67. 제62항 내지 제66항중 어느 한 항에 있어서, 상기 제1바디 및 제2바디중 적어도 어느 하나는 전도성 폴리머를 포함하여 구성되는 기판상의 구조물 증착방법.
  68. 제62항 내지 제66항중 어느 한 항에 있어서, 상기 액상의 제2성분은 건조되어 제2바디를 형성하며, 상기 제1바디와 제2바디중 적어도 어느 하나는 용액으로부터 증착된 무기 전도성물질을 포함하여 구성되는 기판상의 구조물 증착방법.
  69. 제1항 내지 제61항중 어느 한 항에 있어서, 상기 액상의 제2성분은 건조되어 제2바디를 형성하며, 상기 제1바디와 제2바디중 적어도 어느 하나는 반도체성을 갖는 기판상의 구조물 증착방법.
  70. 제69항에 있어서, 상기 제1바디 및 상기 제2바디는 모두 반도체성을 갖는 기판상의 구조물 증착방법.
  71. 제69항 또는 제70항에 있어서, 상기 제1바디와 제2바디중 적어도 어느 하나는 공액폴리머(conjugated polymer)인 기판상의 구조물 증착방법.
  72. 제69항 내지 제71항중 어느 한 항에 있어서, 상기 반도체성 바디를 반도체 활성층으로 하는 전자소자를 형성하는 단계를 포함하는 기판상의 구조물 증착방법.
  73. 제1항 내지 제61항중 어느 한 항에 있어서, 상기 액상의 제2성분은 건조되어 제2바디를 형성하며, 상기 제1바디와 제2바디중 적어도 어느 하나는 전기적으로 절연성인 기판상의 구조물 증착방법.
  74. 제73항에 있어서, 상기 제1바디 및 상기 제2바디는 모두 전기적으로 절연성인 기판상의 구조물 증착방법.
  75. 제73항 또는 제74항에 있어서, 상기 제1바디와 제2바디중 적어도 어느 하나는 전기적으로 절연성인 폴리머인 기판상의 구조물 증착방법.
  76. 제7항 내지 제39항중 어느 한 항에 있어서, 상기 제1바디의 표면 영역은 전기적으로 절연성인 기판상의 구조물 증착방법.
  77. 제76항에 있어서, 상기 전기적으로 절연성인 표면 영역을 유전층으로 하는 전자소자를 형성하는 단계를 포함하는 기판상의 구조물 증착방법.
  78. 제77항에 있어서, 상기 전기적으로 절연성인 표면 영역을 유전층으로 하는 박막트랜지스터를 형성하는 단계를 포함하는 기판상의 구조물 증착방법.
  79. 제7항 내지 제39항중 어느 한 항에 있어서, 상기 제1바디의 표면 영역은 전기적으로 전도성인 기판상의 구조물 증착방법.
  80. 제79항에 있어서, 상기 전도성 표면 영역을 전극으로 하는 전자소자를 형성하는 단계를 포함하는 기판상의 구조물 증착방법.
  81. 제80항에 있어서, 상기 전도성 표면 영역은 반도체층으로 전하를 주입하기 위한 전기적 주입층을 형성하는 기판상의 구조물 증착방법.
  82. 제1항 내지 제6항중 어느 한 항에 종속하는 제7항 내지 제39항중 어느 한 항에 있어서, 상기 제1바디의 표면 영역은 반도체성인 기판상의 구조물 증착방법.
  83. 제82항에 있어서, 상기 반도체성 표면 영역을 반도체 활성층으로 하는 전자소자를 형성하는 단계를 포함하는 기판상의 구조물 증착방법.
  84. 제83항에 있어서, 상기 전자소자는 전자스위칭 소자인 기판상의 구조물 증착방법.
  85. 제84항에 있어서, 상기 전자소자는 박막트랜지스터인 기판상의 구조물 증착방법.
  86. 제7항 내지 제39항중 어느 한 항에 있어서, 상기 제2바디의 증착후에 상기 제1바디의 표면 영역을 제거하는 단계를 포함하는 기판상의 구조물 증착방법.
  87. 제1항 내지 제86항중 어느 한 항에 있어서, 상기 제1바디와 제2바디 가장자리 사이의 거리는 20㎛ 이하인 기판상의 구조물 증착방법.
  88. 제1항 내지 제87항중 어느 한 항에 있어서, 상기 제1바디와 제2바디 가장자리 사이의 거리는 1㎛ 이하인 기판상의 구조물 증착방법.
  89. 제1항 내지 제88항중 어느 한 항에 있어서, 상기 제1바디와 제2바디 가장자리 사이의 거리는 100nm 이하인 기판상의 구조물 증착방법.
  90. 제1항 내지 제89항중 어느 한 항에 있어서, 상기 제1바디와 제2바디 가장자리 사이의 거리는 10nm 이하인 기판상의 구조물 증착방법.
  91. 제1항 내지 제90항중 어느 한 항에 있어서, 상기 제1바디 및 제2바디 상면에 제3성분의 용액을 증착하여 상기 제1바디 및 제2바디와 접촉하는 제3바디를 형성하는 단계를 더 포함하는 기판상의 구조물 증착방법.
  92. 제91항에 있어서, 상기 제3성분의 용액은 상기 제1바디 및 제2바디 모두의 표면으로부터 반발되는 기판상의 구조물 증착방법.
  93. 제92항에 있어서, 상기 제3바디는 상기 제1바디 및 제2바디 가장자리 사이의기판 영역에 한정되는 기판상의 구조물 증착방법.
  94. 제91항 내지 제93항중 어느 한 항에 있어서, 상기 제3물질은 반도체성인 기판상의 구조물 증착방법.
  95. 제91항 내지 제93항중 어느 한 항에 있어서, 상기 제3물질은 전기적으로 전도성인 기판상의 구조물 증착방법.
  96. 제91항 내지 제93항중 어느 한 항에 있어서, 상기 제3물질은 전기적으로 절연성인 기판상의 구조물 증착방법.
  97. 제3항 또는 제3항에 종속하는 제4항 내지 제90항중 어느 한 항에 있어서, 상기 제1바디 및 제2바디 상면에 용매를 증착하는 단계를 더 포함하고, 상기 용매는 상기 제1바디 및 제2바디 가장자리 사이의 영역의 기판상의 층을 용해시키는 기판상의 구조물 증착방법.
  98. 제97항에 있어서, 상기 용해에 의하여 상기 기판의 층구조의 일부인 전도성층으로 상호접속용 비어홀을 오픈시키며, 상기 제1바디 및 제2바디 사이의 영역에 전도성 물질을 증착하여 상기 비어홀을 채우는 단계를 더 포함하는 기판상의 구조물 증착방법.
  99. 제98항에 있어서, 상기 비어홀의 직경은 20㎛ 이하인 기판상의 구조물 증착방법.
  100. 제1항 내지 제99항중 어느 한 항에 의하여 형성되는 전자소자.
  101. 제1항 내지 제99항중 어느 한 항에 의하여 형성되는 논리회로, 디스플레이 메모리 또는 센서소자.
  102. 소스전극, 드레인전극, 게이트전극, 상기 소스전극 및 드레인전극 사이의 전기적으로 반도체인 영역, 및 상기 반도체 영역 및 게이트전극 사이의 전기적으로 절연성인 영역을 포함하여 구성되며, 상기 반도체 영역은 상기 소스전극 및 드레인전극중 적어도 어느 하나 위에 위치하는 실질적으로 균일한 두께의 층으로 형성되며 물리적으로 상기 소스전극 및 드레인전극 사이에 인접되어 위치하여, 가장 근접한 위치에서 상기 소스전극 및 드레인전극이 상기 층의 두께에 의해 간격을 유지하도록 상기 소스전극과 드레인전극을 분리하는 전자스위칭 소자.
  103. 소스전극, 드레인전극, 게이트전극, 상기 소스전극 및 드레인전극 사이의 전기적으로 반도체인 영역, 및 상기 반도체 영역 및 게이트전극 사이의 전기적으로 절연성인 영역을 포함하여 구성되며, 상기 절연성 영역은 실질적으로 균일한 두께의 층으로 형성되며:
    상기 절연성 영역은 상기 게이트전극 및 상기 소스전극과 드레인전극 중 적어도 어느 하나 사이에 물리적으로 인접되어 위치하여, 가장 근접한 위치에서 상기 게이트전극 및 상기 소스전극과 드레인전극 중 적어도 어느 하나가 상기 층의 두께에 의해 간격을 유지하도록 상기 게이트전극 및 상기 소스전극과 드레인전극 중 적어도 어느 하나를 분리하고; 그리고
    물리적으로 상기 소스전극 및 드레인전극 사이에 인접되어 위치하여, 가장 근접한 위치에서 상기 소스전극 및 드레인전극이 상기 층의 두께에 의해 간격을 유지하도록 상기 소스전극과 드레인전극을 분리하는 전자스위칭 소자.
KR1020047009916A 2001-12-21 2002-12-20 자기정렬 프린팅 KR100979782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0130485.6A GB0130485D0 (en) 2001-12-21 2001-12-21 Self-aligned printing
GB0130485.6 2001-12-21
PCT/GB2002/005863 WO2003056641A1 (en) 2001-12-21 2002-12-20 Self-aligned printing

Publications (2)

Publication Number Publication Date
KR20040079913A true KR20040079913A (ko) 2004-09-16
KR100979782B1 KR100979782B1 (ko) 2010-09-03

Family

ID=9928033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009916A KR100979782B1 (ko) 2001-12-21 2002-12-20 자기정렬 프린팅

Country Status (8)

Country Link
US (1) US7407849B2 (ko)
EP (1) EP1459397B1 (ko)
JP (2) JP4786130B2 (ko)
KR (1) KR100979782B1 (ko)
CN (2) CN100565958C (ko)
AU (1) AU2002353205A1 (ko)
GB (1) GB0130485D0 (ko)
WO (1) WO2003056641A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370305B1 (ko) * 2011-12-23 2014-03-06 한국과학기술원 자기 정렬형 다층 박막을 포함하는 박막 전자소자
KR20170006320A (ko) * 2015-07-07 2017-01-18 삼성디스플레이 주식회사 전극, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20190113404A (ko) 2018-03-28 2019-10-08 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블
KR102277152B1 (ko) 2021-01-08 2021-07-13 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0305377D0 (en) * 2003-03-08 2003-04-16 Plastic Logic Ltd Surface-energy assisted printing with pressure release points
GB0315477D0 (en) * 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
SE526873C2 (sv) 2003-12-02 2005-11-15 Acreo Ab Vätbarhetsswitch innefattande ett elektrokemiskt aktivt element med växlingsbara ytvätningsegenskaper, förfarande för dess tillverkning samt dess användning i olika tillämpningar
US7767998B2 (en) 2003-12-04 2010-08-03 Alcatel-Lucent Usa Inc. OFETs with active channels formed of densified layers
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
GB0410921D0 (en) 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
US7300861B2 (en) * 2004-06-24 2007-11-27 Palo Alto Research Center Incorporated Method for interconnecting electronic components using a blend solution to form a conducting layer and an insulating layer
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
WO2006003619A1 (en) * 2004-07-02 2006-01-12 Koninklijke Philips Electronics N.V. A thin film transistor, method of producing same and active matrix display
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7105375B2 (en) * 2004-07-30 2006-09-12 Xerox Corporation Reverse printing
US7291522B2 (en) * 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
GB0426564D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Subtractive self-aligned printing
JP2006303199A (ja) * 2005-04-21 2006-11-02 Ricoh Co Ltd パターン形成方法及び有機薄膜トランジスタ
EP1727219B1 (en) 2005-05-25 2014-05-07 Samsung SDI Germany GmbH Organic thin film transistor and method for producing the same
JP2009503838A (ja) * 2005-07-27 2009-01-29 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気素子を製造する方法
US20070085061A1 (en) * 2005-10-14 2007-04-19 Elder Delwin L Conductivity enhancement of conductive polymers by solvent exposure
PL1839883T3 (pl) * 2006-03-08 2017-08-31 Homag Holzbearbeitungssysteme Ag Sposób i urządzenie do zadrukowywania półwyrobów w kształcie płyty
EP2005499B1 (en) 2006-03-29 2013-04-24 Plastic Logic Limited Techniques for device fabrication with self-aligned electrodes
US20070258190A1 (en) * 2006-05-05 2007-11-08 Irwin Patricia C High temperature capacitors and method of manufacturing the same
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
US8105643B2 (en) * 2006-05-31 2012-01-31 Cabot Corporation Process for printing features with smaller dimensions
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
US20080119011A1 (en) * 2006-11-20 2008-05-22 Industrial Technology Research Institute Method of film coating and device manufactured thereby
EP1935657B1 (de) * 2006-12-20 2013-02-13 Homag Holzbearbeitungssysteme AG Vorrichtung und Verfahren zum Beschichten von Werkstücken
PL1974928T3 (pl) * 2007-03-27 2010-04-30 Homag Holzbearbeitungssysteme Ag Sposób drukowania na pojemniku trójwymiarowym
US8343779B2 (en) 2007-04-19 2013-01-01 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
EP1990204B1 (de) * 2007-05-10 2015-12-02 Homag Holzbearbeitungssysteme AG Verfahren und Vorrichtung zum Beschichten einer Oberfläche
GB2449926A (en) * 2007-06-08 2008-12-10 Seiko Epson Corp Method for manufacturing an electrolyte pattern
DE102007029820B4 (de) * 2007-06-28 2009-04-09 Osram Opto Semiconductors Gmbh Verfahren zur Aufbringung metallischer Stützstrukturen auf Elektroden von Leuchtdioden aus organischen Materialien
US8101231B2 (en) 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
US7754542B2 (en) * 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
DE102008012430B4 (de) 2008-02-29 2010-05-06 Bundesdruckerei Gmbh Polymerschichtverbund für ein Sicherheits- und/oder Wertdokument und Verfahren zu dessen Herstellung sowie Sicherheits- und/oder Wertdokument (Veränderung der Oberflächenenergie)
JP5155711B2 (ja) * 2008-03-27 2013-03-06 富士フイルム株式会社 描画方法、描画装置、ならびにプリント配線板の製造方法およびカラーフィルタの製造方法
FR2936965A1 (fr) * 2008-10-10 2010-04-16 Commissariat Energie Atomique Formation de via traversant des couches minces par ejection localisee de liquide immiscible.
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
US8154080B2 (en) 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
US8361891B2 (en) * 2008-12-11 2013-01-29 Xerox Corporation Processes for forming channels in thin-film transistors
KR101182412B1 (ko) * 2008-12-19 2012-09-13 한국전자통신연구원 고분자막의 미세 패턴 형성 방법
JP2010219447A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
GB0913456D0 (en) 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
FR2958561B1 (fr) * 2010-04-08 2012-05-04 Commissariat Energie Atomique Procede de fabrication de deux zones adjacentes en materiaux differents
CN103563052B (zh) * 2011-03-08 2016-08-17 独立行政法人科学技术振兴机构 具有纳米间隙长度的电极结构的制作方法、通过该方法得到的具有纳米间隙长度的电极结构和纳米器件
GB201114215D0 (en) 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
NL2007372C2 (en) 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.
DE102011085114B4 (de) 2011-10-24 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmtransistor
US8796083B2 (en) * 2012-05-15 2014-08-05 Sharp Laboratories Of America, Inc. Fluoropolymer mask for transistor channel definition
SG11201504607QA (en) * 2012-12-14 2015-07-30 Basf Se Use of compositions comprising a surfactant and a hydrophobizer for avoiding anti pattern collapse when treating patterned materials with line-space dimensions of 50 nm or below
WO2014162287A2 (en) 2013-04-06 2014-10-09 Indian Institute Of Technology Kanpur Organic thin film transistors and methods for their manufacturing and use
DE102013216113A1 (de) 2013-08-14 2015-03-05 Homag Holzbearbeitungssysteme Gmbh Beschichtungsaggregat
JP6148634B2 (ja) * 2014-03-12 2017-06-14 富士フイルム株式会社 有機半導体結晶の製造方法
US9505942B2 (en) * 2014-06-23 2016-11-29 Eastman Kodak Company Preparation of patterned or electrically-conductive articles
KR20180029233A (ko) * 2015-07-03 2018-03-20 내셔날 리서치 카운실 오브 캐나다 초협폭-간극 선을 인쇄하는 방법
CN107017345B (zh) * 2017-02-21 2019-05-21 华南师范大学 一种用于制备低漏电高介电绝缘材料的前驱体溶液的制备方法及其应用
KR102240669B1 (ko) * 2019-05-08 2021-04-16 (주)플렉솔루션 유기 전기화학 트랜지스터 소자 및 그 제조방법
WO2022143683A1 (zh) * 2020-12-29 2022-07-07 纳晶科技股份有限公司 导电膜及其制备方法、含其的器件、墨水配方

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140572A (en) * 1976-09-07 1979-02-20 General Electric Company Process for selective etching of polymeric materials embodying silicones therein
US4654958A (en) * 1985-02-11 1987-04-07 Intel Corporation Process for forming isolated silicon regions and field-effect devices on a silicon substrate
JP3430632B2 (ja) * 1994-05-31 2003-07-28 ソニー株式会社 金属パターンの形成方法及び金属配線パターンを有する半導体装置の製造方法
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
GB9803763D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
CN1293784C (zh) * 1998-03-17 2007-01-03 精工爱普生株式会社 薄膜构图衬底、薄膜形成方法和薄膜元件
JP3870562B2 (ja) * 1998-07-16 2007-01-17 セイコーエプソン株式会社 パターン形成方法、およびパターン形成基板の製造方法
BR0016643A (pt) * 1999-12-21 2003-01-07 Plastic Logic Ltd Método para formar sobre um substrativo um dispositivo eletrônico, e, circuito lógico e dispositivo de exibição ou de memória.
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370305B1 (ko) * 2011-12-23 2014-03-06 한국과학기술원 자기 정렬형 다층 박막을 포함하는 박막 전자소자
KR20170006320A (ko) * 2015-07-07 2017-01-18 삼성디스플레이 주식회사 전극, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20190113404A (ko) 2018-03-28 2019-10-08 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블
KR102277152B1 (ko) 2021-01-08 2021-07-13 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블

Also Published As

Publication number Publication date
CN100565958C (zh) 2009-12-02
CN101567422A (zh) 2009-10-28
KR100979782B1 (ko) 2010-09-03
US20050151820A1 (en) 2005-07-14
JP4786130B2 (ja) 2011-10-05
US7407849B2 (en) 2008-08-05
JP2005513818A (ja) 2005-05-12
WO2003056641A1 (en) 2003-07-10
EP1459397A1 (en) 2004-09-22
JP5639395B2 (ja) 2014-12-10
AU2002353205A1 (en) 2003-07-15
JP2010251794A (ja) 2010-11-04
GB0130485D0 (en) 2002-02-06
CN1618136A (zh) 2005-05-18
EP1459397B1 (en) 2019-10-23
CN101567422B (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
KR100979782B1 (ko) 자기정렬 프린팅
JP5658789B2 (ja) 溶液処理された素子
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
EP1584115B1 (en) Semiconducting island as active layer in a fet
JP5073141B2 (ja) 内部接続の形成方法
KR101062030B1 (ko) 다층 구조의 전자 장치 제조 방법
JP2003518754A (ja) 溶液処理された素子
US7105854B2 (en) Doping of source-drain contacts
US7608476B2 (en) Electronic device
Balocco et al. Scanning probe microscope based nanolithography on conducting polymer films
Piccarolo et al. Combining new materials and solution processes for high-efficiency organic electronics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 10