JP5073141B2 - 内部接続の形成方法 - Google Patents

内部接続の形成方法 Download PDF

Info

Publication number
JP5073141B2
JP5073141B2 JP2001547678A JP2001547678A JP5073141B2 JP 5073141 B2 JP5073141 B2 JP 5073141B2 JP 2001547678 A JP2001547678 A JP 2001547678A JP 2001547678 A JP2001547678 A JP 2001547678A JP 5073141 B2 JP5073141 B2 JP 5073141B2
Authority
JP
Japan
Prior art keywords
layer
solvent
deposited
semiconductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001547678A
Other languages
English (en)
Other versions
JP2003518755A (ja
JP2003518755A5 (ja
Inventor
シリンガス ヘニング
ヘンリー フレンド リチャード
健夫 川瀬
Original Assignee
プラスティック ロジック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9930217.6A external-priority patent/GB9930217D0/en
Application filed by プラスティック ロジック リミテッド filed Critical プラスティック ロジック リミテッド
Publication of JP2003518755A publication Critical patent/JP2003518755A/ja
Publication of JP2003518755A5 publication Critical patent/JP2003518755A5/ja
Application granted granted Critical
Publication of JP5073141B2 publication Critical patent/JP5073141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
本発明は、溶液処理された素子およびそのような素子を形成する方法に関するものである。
【０００２】
半導電性共有ポリマー薄膜トランジスタ（TFT）は、最近、プラスティック基板上に集積された安価な、論理回路(C. Dury, et. al., APL73, 108(1998))および高解像度アクティブマトリックスディスプレイの光電集積回路およびピクセルトランジスタスイッチ(H. Sirringhaus, et al., Science 280, 1741(1998), A. Dodabalapur, et al.,Appl. Phys. Lett. 73, 142(1998))の応用により、関心が持たれるようになった。ポリマー半導体および無機金属電極ならびにゲート誘電層を有する構成のテスト素子では、高性能TFTが実証された。アモルファスシリコンTFTの性能に匹敵できる最高の０．１ｃｍ2／Ｖｓおよび１０6〜１０8のオン−オフ電流比の電荷キャリア移動性に到達した(H. Sirringhous, et al., Advance in Solid StatePhysics 39, 101(1999))。
【０００３】
共役のポリマー半導体の薄い素子特性膜は、有機溶剤中において、ポリマーの溶液を被覆することによって基板上に形成することができる。したがって、この技術は、理想的には、安価で、領域が広く、可撓性のプラスティック基板に対して化学反応を起こさない溶液処理に適している。潜在的なコストおよび処理の容易さといった長所を十分利用するために、半導電性層、誘電層ならびに導電電極および内部接続部を含む素子の全構成要素が溶液から析出されることが望ましい。
【０００４】
全ポリマーTFT素子および回路を製造するために、下記の主要な問題が解決されねばならない。
− 多層構造の一貫性：次の半導電性層、絶縁層および／または導電性層の溶液塗布中に、その下にある層は、次の層の析出のために使用される溶剤によって溶解または膨張されるべきでない。もしも溶剤が下にある層の中に混入された場合、一般的にその層の特性の劣化を引き起こす膨張が生じる。
− 電極の高分解能パターン化：明確に規定された内部接続部およびチャネル長Ｌ≦１０μｍを有するTFTチャネルを形成するために導電体層をパターン化する必要がある。
− TFT回路を製造するために、垂直内部接続領域（ビアホール）は、素子の異なる複数の層における複数の電極を電気的に接続するように形成される必要がある。
【０００５】
WO 99/10939 A2では、素子の次の層を析出するに先立って、溶液処理された層を不溶性の状態に変換することによって、全てがポリマーのTFTを製造する方法が実証されている。これは、下にある層の溶解および膨張の問題を解決している。しかしながら、この問題は、使用できる半導電性材料の選択を、小さく、かついくつかの点で望ましくない種類の前駆体ポリマーに限定してしまう。さらに、誘電体ゲート絶縁層の架橋結合は、誘電体層を貫通するビアホールの製造を困難にするので、機械的パンチングのような技術が使用されている(WO 99/10939 A1)。
【０００６】
本発明の１つの態様によれば電子素子を形成する方法が提供され、その方法は、第１の導電層または半導体層を形成し、第１の導電層または半導体層の上に一連の少なくとも１つの絶縁層及び少なくとも１つの半導体層を形成し、前記一連の絶縁層及び半導体層の局所領域に溶媒を局所的に堆積して領域内の前記一連の絶縁層及び半導体層を溶解し、前記一連の絶縁層及び半導体層を通って伸長するボイドを残し、ボイドの中に導電材料または半導体材料を堆積することを含む。
【０００７】
また、複数の溶媒が同時に堆積されることが好ましい。
【０００８】
または、複数の溶媒が逐次に堆積されることが好ましい。
【０００９】
本発明の別の電子素子を形成する方法は、第１の導電層または半導体層を形成し、第１の導電層または半導体層の上に溶解可能な絶縁層を形成し、絶縁層の局所領域に溶媒を局所的に堆積して領域内の絶縁層を溶解し、絶縁層を通って伸長するボイドを残し、導電材料または半導体材料をボイドの中に堆積することを含む。
【００１０】
また、第１の層が前記溶媒の中で実質的に溶解不可能であることが好ましい。
【００１１】
また、第１の層が半導体共役ポリマーを含むことが好ましい。
【００１２】
または、第１の層がＦ８Ｔ２またはＴＦＢを含むことが好ましい。
【００１３】
また、第１の層が電子素子の活性層であることが好ましい。
【００１４】
また、第１の層の下に導電層を堆積するステップを含むことが好ましい。
【００１５】
また、導電層が電子素子の電極であることが好ましい。
【００１６】
また、第１の層が導電性共役ポリマーを含むことが好ましい。
【００１７】
また、前記溶媒の量が、領域内の一連の絶縁層及び半導体層を、又は溶解可能な絶縁層を溶解するために必要な量よりも多いことが好ましい。
【００１８】
また、ボイドの中の材料と接触させて、一連の絶縁層及び半導体層または絶縁層の上に更なる導電層または半導体層を形成することを含むことが好ましい。
【００１９】
また、第１の導電層または半導体層が電極または接続を形成することが好ましい。
【００２０】
また、更なる導電層または半導体層が電極または接続を形成することが好ましい。
【００２１】
また、前記溶媒がインクジェットプリンティングによって堆積されることが好ましい。
【００２２】
また、前記溶媒がインクジェットプリンティングによって単一の小滴として堆積されることが好ましい。
【００２３】
また、前記溶媒がインクジェットプリンティングによって複数の小滴として堆積されることが好ましい。
【００２４】
また、前記溶媒またはその組み合わせの沸点が８０℃よりも大きいことが好ましい。
【００２５】
さらに、前記溶媒またはその組み合わせの沸点が１００℃よりも大きいことが好ましい。
【００２６】
または、前記溶媒またはその組み合わせの沸点が１００℃よりも小さいことが好ましい。
【００２７】
また、前記層の各々が、１つまたは複数の前記溶媒において容積当たり１重量パーセントより大きい溶解度を有する、請求項１または請求項１に直接または間接に依存したことが好ましい。
【００２８】
または、前記層の各々が、１つまたは複数の前記溶媒において容積当たり２重量パーセントより大きい溶解度を有する、請求項１または請求項１に直接または間接に依存したことが好ましい。
【００２９】
また、第１の絶縁層が、前記溶媒において容積当たり１重量パーセントより大きい溶解度を有することが好ましい。
【００３０】
さらに、第１の絶縁層が、前記溶媒において容積当たり２重量パーセントより大きい溶解度を有することが好ましい。
【００３１】
また、堆積された溶媒の量が５０ｐｌよりも少ないことが好ましい。
【００３２】
さらに、堆積された溶媒の量が２０ｐｌよりも少ないことが好ましい。
【００３３】
さらに、堆積された溶媒の量が５ｐｌよりも少ないことが好ましい。
【００３４】
また、溶解される層又は一連の絶縁層及び半導体層へ堆積される溶媒の接触角度が、５゜よりも大きいが９０゜よりも小さいことが好ましい。
【００３５】
さらに、溶解される層又は一連の絶縁層及び半導体層へ堆積される溶媒の接触角度が、２０゜よりも大きいが９０゜よりも小さいことが好ましい。
【００３６】
さらに、溶解される層又は一連の絶縁層及び半導体層へ堆積される溶媒の接触角度が、５０゜よりも大きいが９０゜よりも小さいことが好ましい。
【００３７】
また、堆積される溶媒の小滴に対して大きな反発性を提供するため、溶解される層又は一連の絶縁層及び半導体層の表面が処理されていることが好ましい。
【００３８】
また、表面の処理が、自己集合単一層の堆積によって提供されることが好ましい。
【００３９】
また、電子素子がトランジスタであり、ボイドの中に堆積された材料が、素子の異なった層における電極及び／または接続線の間のビアホール接続を形成することが好ましい。
【００４０】
また、溶媒がアルコールであることが好ましい。
【００４１】
または、溶媒がＩＰＡまたはメタノールであることが好ましい。
【００４２】
また、溶媒を、その湿潤特性によって局所領域へ限定する限定構造を形成するステップを含むことが好ましい。
【００４３】
また、限定構造が自己集合単一層によって提供されることが好ましい。
【００４４】
本発明の別の電子素子を形成する方法は、第１の導電層または半導体層を形成し、第１の導電層または半導体層の上に一連の絶縁層及び半導体層を形成し、絶縁層の局所領域に溶媒からの拡散ドーパントを局所的に堆積して領域内の絶縁層及び半導体層を修正し、それによって一連の層を通って伸長する導電材料のチャネルを形成することを含む。
【００４５】
また、拡散ドーパントがインクジェットプリンティングによって堆積されることが好ましい。
【００４６】
また、電子素子がトランジスタであり、前記チャネルが、素子の異なった層における電極及び／または接続線の間のビアホール接続を形成することが好ましい。
【００４７】
また、絶縁層がＰＶＰを含むことが好ましい。
【００４８】
また、絶縁層及びその直下の層の１つが極性溶媒の中で溶解可能であり、他の絶縁層及びその直下の層の１つが非極性溶媒の中で溶解可能であることが好ましい。
【００４９】
また、本発明の電子素子は、上記いずれかの方法によって形成されることが好ましい。
【００５０】
また、本発明の論理回路、表示装置、またはメモリ装置は、上記いずれかの構成の複数の素子を含むことが好ましい。
【００５１】
上記論理回路は、論理機能を実行するように相互接続された複数の素子を含むことが好ましい。
【００５２】
また、素子の中の少なくとも第１の素子が、素子の中の第１の素子の少なくとも１つの層を通して形成されたボイドの中に置かれた導電材料によって素子の中の他の素子へ接続されることが好ましい。
【００５３】
また、本発明の表示装置は、上記いずれかの構成の電子素子によって切り替え可能な光学活性領域を含む表示装置であって、電子素子は、素子の少なくとも１つの層を通して形成されたボイドの中に置かれた導電材料によって光学活性領域へ結合されることが好ましい。
【００５４】
また、複数の誘電層を有し、誘電層の少なくとも１つを通るボイドを有するように、上記いずれかの方法によって形成された電子素子であって、前記誘電層の１つによって分離された接続層を含み、１つの層の中の少なくとも１つの接続が、ボイドの中に置かれた導電材料によって他の層の中の接続へ電気的に接続されることが好ましい。
【００５５】
また、ボイドを形成するべく溶解される物質が、ボイドの側部に再度堆積される、請求項１に記載の方法。
【００５６】
また、前記溶媒がプリント技術を用いて局所的に堆積されることが好ましい。
【００５７】
また、前記拡散ドーパントがプリント技術を用いて局所的に堆積されることが好ましい。
【００５８】
次に、本発明は添付図面を参照して例として説明される。
【００５９】
ここに示されている好ましい製造方法は、いずれの層も不溶性形式に変換あるいは架橋されない全有機溶液処理された薄膜トランジスタの製造を可能にする。このような素子の各層は、その溶液中からその層が析出される溶液中の溶剤によって溶解されうる形式のままであってもよい。下記に詳述されるように、これは、溶剤の局部的な付着により誘電体絶縁層を貫通するビアホールの製造を容易にする。
【００６０】
このような素子は、例えば、１つまたはそれ以上の以下の構成素子を備え得る。
− パターン化された導電性ソース−ドレインおよびゲート電極および内部接続。
− ０．０１ｃｍ2／Ｖｓより大きい荷電キャリア移動性を有する半導電性層および１０4より大きい高オン−オフ電流スイッチング比。
− 薄膜ゲート絶縁層。
− 不純物およびイオン拡散による意図せぬドーピングから半導電性層および絶縁層を保護する拡散障壁層。
− プリント技術によるゲート電極の高解像度パターンニングを可能とする表面改良層。
− 誘電体層を貫通して内部接続するためのビアホール。
【００６１】
しかしながら、ここに記載した方法は、上に述べたすべての特徴を備える素子の製造に制限されるものでないことは理解できるであろう。
【００６２】
第１実施例の素子の製造について図１を参照しながら説明する。図１の素子は、トップゲート構造を有するように構成された薄膜電界効果トランジスタ（TFT）である。
【００６３】
導電性ポリマーポリエチレンジオキシチオフェン／ポリスチロスルフォネート（PEDOT（０．５重量パーセント）/PSS（０．８重量パーセント））からなる水溶液をインクジェット印刷することによって、清浄した７０５９ガラス基板１の上にソース−ドレイン電極２、３および電極と接触パッド（図示せず）との間の内部接続線を析出させる。インクの表面張力、粘度、および湿潤性に影響を与えるためにメタノール、エタノール、イソプロパノール、またはアセトンといった他の溶剤を添加してもよい。PEDOT/PSSはバイエル社のものが市販されている（"Baytron P"として入手できる）。インクジェット(IJP)プリンタは圧電型のものである。これには精密二次元変換台および顕微鏡台が備え付けられており、続いて印刷される複数のパターンを相互に位置合わせすることを可能にしている。インクジェットプリント(IJP)ヘッドは電圧パルスにより駆動される。１滴につき０．４ｎｇという典型的な固体含有率の液滴を噴出するための適切な駆動条件は、パルス高さ２０V、立ち上がり時間１０μｓ、および立ち下り時間１０μｓにより達成される。ガラス基板上で乾燥された後、液滴は典型的な直径５０μｍおよび典型的な厚さ５００ÅのPEDOTのドットを形成する。
【００６４】
ソース−ドレイン電極のインクジェット印刷(IJP)は空気中で行われる。その後、サンプルは不活性雰囲気グローブボックスシステム内に搬送される。そして基板は、ポリフルオレンポリマーの場合の混合キシレンといった、後に活性半導電性層の析出に使用される有機溶剤中でスピン乾燥される。基板はその後、不活性窒素雰囲気において２００℃で２０分間アニールし、PEDOT/PSS電極中の残留溶剤およびその他の揮発性物質を除去する。そして、スピンコーティングにより、厚さ２００−１０００Åの活性半導電性ポリマー４の厚膜を析出させる。(regioregular)ポリ−３−ヘキシルチオフェン(P3HT)などのさまざまな半導電性ポリマー、ポリ−９，９’−ジオチルフオレン−コ−ヂチオフェン(F8T2)などのポリフルオレンコポリマーが使用されてきた。F8T2は、空気中でゲート電極を析出中に良好な安定性を示すため好ましい選択である。無水混合キシレン（Romil社より購入した）中のF8T2の５−１０ｍｇ／ｍｌ溶液を１５００〜２０００ｒｐｍでスピンコーティングする。P3HTの場合は、混合キシレン中の１重量パーセント溶液を使用した。下にあるPEDOT電極はキシレンのような無極性有機溶剤には溶解しない。そして膜は、イソプロパノールまたはメタノールといった、後にゲート絶縁層５の析出に使用される溶剤中でスピン乾燥される。
【００６５】
その後のアニ−リング工程を行って半導電性ポリマーの荷電転送特性を向上させることができる。高い温度で液体結晶相を示すポリマーとするために、液体−結晶転移より高い温度でアニ−リングすることによってポリマー鎖の向きを互いに平行なものとすることができる。F8T2の場合、２７５〜２８５℃で５〜２０分間不活性Ｎ2雰囲気中にてアニ−リングを行う。次いでサンプルを急速に室温まで焼入れして鎖の向きを凍結させ、アモルファスガラスを形成する。アライメント層のない平面ガラス基板上にサンプルを調製する場合、ポリマーには、向きがランダムないくつかの液体−結晶ドメインがTFTチャネル内に存在するマルチドメイン構造を採用する。F8T2が液体−結晶層からの焼入れによってガラス状態で調製されているトランジスタ素子は、約５・１０-3ｃｍ2／Ｖｓの移動度を示す。この値は、スピンしている状態のF8T2膜を備える素子で測定した場合の移動度よりも大きな値以上である。析出したままの素子もまた、より高いターンオン電圧Ｖ0を示す。これは、部分的に結晶化している析出したままの相と比較して、ガラス相の局部的な電子トラップ状態の密度が低いためである。
【００６６】
ポリマー鎖がトランジスタチャンネルと平行に一軸整列されている単一ドメイン状態中でポリマーを調製すると、典型的には３〜５倍のより改善した移動度を得ることができる。これは、機械的にラビングされたポリイミド層（図１（ｂ）の参照符号９）などの適切なアライメント層によってガラス基板をコーティングするによって達成することができる。単一ドメイン状態では、ポリマー鎖は下に存在するポリイミド層のラビング方向と一軸的に平行に整列されている。これにより、TFTチャネルが鎖の整列方向に平行となっている素子において電荷キャリア移動度がさらに改善される。このようなプロセスは、出願中のわれわれの英国特許出願第9914489.1号により詳細に記載されている。
【００６７】
半導電性層を析出したあと、下に存在する半導電性ポリマーが溶解しない極性溶剤からのポリヒドロキシスチレン（ポリビニルフェノール(PVP)）とも呼ばれている）の溶液をスピンコーティングすることによってゲート絶縁層５を析出する。溶剤の好ましい選択としてはメタノール、２−プロパノールまたはブタノールのようなアルコールがあげられ、これらにおいてはF8T2のような非極性ポリマーの溶解性が例外的に低く膨潤しない。ゲート絶縁層の厚さは３００ｎｍ（溶液濃度は３０ｍｇ／ｍｌ）から１．３μｍ（溶液濃度は１００ｍｇ／ｍｌ）の間である。水中のポリ−ビニルアルコール(PVA)、ブチルアセテート中のポリ−メチル−メタクリレート(PMMA)、またはプロピレングリコールメチルエーテルアセテートといった溶解度の要件を満たすその他の絶縁性ポリマーおよび溶剤を使用してもよい。
【００６８】
次にゲート電極６をゲート絶縁層上に析出させる。ゲート電極層はゲート絶縁層上に直接析出してもよく（図１（ｃ）を参照のこと）、または、表面改質、拡散バリアまたは溶剤との相溶性などのプロセス上の理由により、１つ以上の中間層を介在させてもよい（図１（ａ）および（ｂ）を参照のこと）。
【００６９】
図１（ｃ）のようなより簡素な素子を形成するために、PEDOT/PSSゲート６をPVP絶縁層５の上に直接プリントしてもよい。基板は空気中でインクジェット印刷(IJP)ステーションに搬送され、再びここでPEDOT/PSSゲート電極パターンが使用液からプリントされる。下に存在するPVPゲート絶縁層は、PEDOT/PSSゲート電極のプリント中に誘電性の完全性が保護されるよう水中では低い溶解度を有する。PVPは極性ヒドロキシル基の密度が大きいが、超非極性ポリスチレン類似の骨格を有するためその水中溶解度は低い。同様に、PMMAは水に溶解しない。図２は、F8T2半導電性層、PVPゲート絶縁層、およびインクジェット印刷(IJP)されたPEDOT/PSSソース−ドレインおよびゲート電極を備えるインクジェット印刷(IJP)TFTの伝達特性を示す。素子特性は窒素雰囲気中にて測定する。一連の測定をそれぞれ上昇する（上向きの三角形）および下降する（下向きの三角形）ゲート電圧によってそれぞれ示す。特性は、PEDOT/PSS(Baytron P)の調製したてのバッチ（ａ）および１年経った古いバッチ（ｂ）から製造した素子に関するものである。トランジスタの活動ははっきりと見て取れるが、素子は正のしきい値電圧Ｖ0＞１０Ｖをともなった特異な常オン挙動を示す一方、析出金ソース−ドレインおよびゲート電極を備えて製造された比較用素子は常オフ挙動を示すことがわかった（Ｖ0＜０）。PEDOTの「古い」バッチから製造された素子においては（図２（ｂ）を参照のこと）、大きなヒステリシス効果が観察されたが、これは移動性イオン不純物の濃度が高いことによる（下を参照のこと）。大きな空乏状態（Ｖg＝＋４０Ｖ）でスイープを開始すると、トランジスタはＶf 0≒＋２０Ｖ（上向きの三角形）でオン状態となる。しかしながら、逆スキャン（下向きの三角形）では、トランジスタはＶr 0＞＋３５でしかオフ状態とならない。
【００７０】
通常オン挙動およびヒステリシス効果は、イオン性物質が素子の層の１つに拡散することによって発生しやすい。Ｖ0の異常に大きな正の値はイオンが負であることを示す。正の物質によって蓄積層の移動性電荷のいくつかを補償しＶ0をより負の値に導くことが期待される。このイオン性物質の出所をつきとめるために、トップ−ゲートインクジェット印刷(IJP)PEDOT電極を析出ゴールド電極に置き換えて、その他の層およびPEDOTソース／ドレイン電極を上記のように製造した。この構造において、素子は通常オフであり安定したしきい値電圧を示すことがわかった。このことは、全てがポリマーの素子におけるドーピングおよびヒステリシス効果が、導電性ポリマートップゲート電極の溶液析出、および素子のPEDOT溶液／膜からそれよりも下に存在する層への移動性かつイオン性不純物の起こり得る拡散に関係していることを意味する。
【００７１】
加熱した基板上にゲート電極を析出することによって、しきい値電圧の値を制御することができること、およびヒステリシスの量を減少させることができることがわかった。これにより基板上の液滴の乾燥時間が短縮される。図３（ｂ）は、ゲート電極の析出中基板が５０℃に加熱されたTFT素子の転送特性を示している。室温でのゲート析出した場合と比較してヒステリシス効果が非常に小さく（図３ｂ）、Ｖ0は６Ｖという比較的小さい正の値であることがわかる。析出温度を制御することによって、しきい値電圧をＶ0＝１−２０Ｖの範囲で調節することができる。
【００７２】
図１（ｃ）のような、PVP層に直接析出されたゲート電極を備える素子は空乏型(depletion type)である。この通常オン挙動は、簡素な空乏負荷論理インバータのような空乏型論理回路に有用である（図１４（ａ））。
【００７３】
エンハンスメント型常オフTFTを製造するためには、拡散障壁層を組み込むことによってゲートの析出中の半導電性物質のドーピングを防止することができる。図１（ａ）および（ｂ）の素子においては、導電性ポリマーゲート電極を析出する前に非極性ポリマーの薄層７がPVPゲート絶縁層の上に析出されている。この層は中間極性PVP絶縁体を通してイオン性物質が拡散することを妨ぐ拡散障壁して働くと考えられている。PVPは、膜を通過するイオンの導電性および拡散性を高める傾向のある高密度極性ヒドロキシル基を含有する。ポリ−９，９’−ジオクチルフルオレン(F8)、ポリスチレン(PS)、ポリ（９，９’−ジオクチル−フルオレン−コ−Ｎ−（４−ブチルフェニル）ジフェニルアミン）(TBF)またはF8T2といったいくつかの非極性ポリマーを使用した。約５０〜１００ｎｍのこれらのポリマーの薄膜は、PVPが溶解しないキシレンなどの非極性有機溶剤中の溶液からPVPゲート絶縁層の表面に析出させることができる。
【００７４】
水中の極性溶液から非極性障壁層の上またはPMMAのような中間極性ポリマー上にPEDOT/PSSへの直接のプリンティングには、湿潤性が不十分で接触角度が大きいため問題があることがわかった。これに対応するために、表面改質層８を非極性ポリマー上に析出する。この層は疎水性表面ではなく親水性表面を形成するため上にPEDOT/PSSが形成されやすい。これにより、ゲート電極パターンを高解像度でプリントすることが可能となる。表面改質層を形成するために、PVPの薄層をイソプロパノール水溶液から析出してもよい。この水溶液には下に存在する拡散障壁層は溶解しない。PVP層の厚さは好ましくは５０ｎｍである。PVPの表面に高解像度でPEDOT/PSSを印刷することができる。別の表面改質層を採用してもよい。その例としては、石鹸状の表面活性剤または親水性および疎水性官能基を含有するポリマーの薄層が上げられる。これらの分子は、下に存在する非極性ポリマーおよび自由表面の界面に向かってそれぞれ引き寄せられて疎水基と親水基とに相分離する傾向がある。その他、非極性拡散障壁を緩やかなＯ2プラズマに短時間露光することにより表面を親水性にすることも可能である。TFT素子性能を損なうことのない適切なプラズマ処理は、５０Ｗの強度の１３．５ＭＨｚのＯ2プラズマに１２秒間露光することである。
【００７５】
アルコールを含有する配合剤（イソプロパノール、メタノールなど）のように水よりも極性の低い溶剤からゲート電極がプリントされる場合は、非極性拡散障壁の上の表面改質層は必要でない。
【００７６】
層シークエンスの完全性は、極性および非極性溶剤からポリマー材を交互に析出することに依存する。第２の層の析出に使用される溶剤中の第１の層の溶解度は体積当たり０．１重量パーセント未満であることが望ましく、好ましくは体積当たり０．０１重量パーセント未満である。
【００７７】
溶剤の相溶性の基準は、極性の程度を定量化できるヒルデブランド溶解度パラメータを利用して定量化できる(D.W. van Krevelen, Properties of polymers, Elsevier, Amsterdam (1990))。それぞれのポリマー（溶剤）の溶解度挙動は３つの特性パラメータδd、δp、δhによって記載される。これらのパラメータは分散相互作用、極性、および液状のポリマー（溶剤）分子間の水素結合相互作用を特徴づけている。これらのパラメータの値は、ポリマーの異なる官能基からの寄与(contributions)を足すことによって分子構造がわかれば計算できる。これらはもっとも一般的なポリマーによって一覧表とすることができる。しばしばδpとδdを組み合わせてδｙ2＝δd 2＋δp 2とすることができる。
【００７８】
混合の自由エネルギーはΔＧm＝ΔＨm−Ｔ・ΔＳmによって得られる。この式においてΔＳm＞０は混合のエントロピーであり、ΔＨm＝Ｖ・φｐ・φｓ・（（δv p−δv s）2＋（δh p−δh s）2）である（Ｖ：体積；φｐ，φｓ：混合物中のポリマー（Ｐ）／溶剤（Ｓ）の体積分率）。この式により、ポリマー（Ｐ）はΔＨmの値が小さいほど、すなわち、Ｄ＝（（δv p−δv s）2＋（δh p−δh s）2）1/2が小さいほど、溶剤（Ｓ）により溶けやすくなることが期待される。おおよその基準として、もし相互作用パラメータＤが約５より小さいと、ポリマーは溶剤に溶解する。もしＤが５〜１０の間であれば、しばしば膨潤が観察される。もしＤが１０より大きいと、ポリマーは実質的に溶剤には溶解せず膨潤も発生しない。溶液加工したTFT素子において十分に急な界面を得るためには、従って、それぞれのポリマー層および次の層の溶剤の値Ｄが約１０より大きいことが望ましい。このことは、半導電性ポリマーおよびゲート誘電体の溶剤において特に重要である。F8T2およびイソプロパノール（ブチルアセテート）の場合、われわれはＤを約１６（１２）と見積もる。
【００７９】
いくつかの素子構成について、全体の多層構造は、主に極性基を含有し水のような高極性の溶剤に溶解するポリマーと、極性基をわずかしか含有しないかまたはまったく含有せずキシレンのような非極性溶剤に溶解するポリマーと順々に交互に重ねるによって構成できる。この場合、ポリマー層および次の層の溶剤のδpが異なるため相互作用パラメータＤは大きなものとなる。例としては、PEDOT/PSSの高極性ソース−ドレイン電極、F8T2などの非極性半導電性層、水溶液から析出されたポリビニルアルコールなどの高極性ゲート誘電体層、一連の層の析出を可能とする障壁層としても働くTFBの非極性分散障壁層、およびPEDOT/PSSゲート電極を備えるトランジスタ素子があげられる。
【００８０】
しかしながら、単一の誘電体層によって分離された非極性半導電性層および極性ゲート電極層を備えることはしばしば便利である。この一連の層はまた、高極性および非極性ポリマー層の間に挟持された中間極性溶剤から析出された中間極性ポリマー層を用いることによっても可能である。中間極性ポリマーは、極性および非極性基の両方を含有し、高極性溶剤には実質的に溶解しないポリマーである。これに類似して、中間極性溶剤は極性および非極性基の両方を含有するが、非極性ポリマーには実質的に溶解する。溶解度パラメータの点からみると、中間極性溶剤は溶解度パラメータδhが下に存在するポリマーの値とは大きく異なるものとして定義できる。この場合、たとえ溶剤の極性溶解度パラメータδp（δv）が下に存在するポリマー層の値と似通っていたとしても、膨潤が回避できる（大きなＤ）。中間極性ポリマーはヒドロキシル基といった特定の官能基を含有し得、この官能基により中間極性ポリマーはポリマーの官能基に引きつけられる官能基を含有する溶剤中に可溶となる。このような引きつけ作用は水素結合相互作用であり得る。ポリマーのこのような機能は、中間極性溶剤へのその溶解度を高め極性溶剤へのその溶解度を低くするために利用できる。中間極性ポリマーの例としては、非極性半導電性層とPEDOT/PSSゲート電極との間に挟持されたPVPゲート誘電体層があげられる（図１ｃ）。中間極性溶剤の例としては、IPAのようなアルキルアルコールがあげられる（δh＝８；F8T2：δh≒０）。
【００８１】
図４は、図１（ａ）に図示されるようなPVPゲート絶縁層、F8拡散障壁層、およびPVP表面改質層を備える全手がポリマーのF8T2インクジェット印刷(IJP)TFTの出力（ａ）および伝達（ｂ）特性を示している（Ｌ＝５０μｍ）。素子はＶ0≦０Ｖのターンオンをともなう、きれいでほぼ理想的な常オフトランジスタ動作を示している。上向き（上向きの三角形）および下向き（下向きの三角形）電圧スイープ間のしきい値電圧シフトは≦１Ｖである。素子特性は、ゴールドソース−ドレインおよびゲート電極を備え不活性雰囲気条件にて製造された標準的な素子と非常に似通っている。電界効果移動度は約０．００５〜０．０１ｃｍ2／Ｖｓであり、Ｖg＝０と−６０Ｖとの間で測定されたオン−オフ電流比は約１０4〜１０5のオーダーである。
【００８２】
素子は、F8、TFB（図５（ａ）は伝達特性）、PS（図５（ｂ）は伝達特定）、およびF8T2のような広範囲の非極性分散障壁層を備えて製造された。それぞれの場合において、きれいな通常オフ挙動、小さなヒステリシス効果およびしきい値電圧シフトが観察された。これらは、ゴールドソース−ドレイン電極を備えた比較用素子の値とほぼ同じであった。このことは、非極性ポリマーをゲート電極の下に挿入することにより、ゲート絶縁層の溶液析出中および析出後にイオン性不純物が拡散することが妨げるという解釈をサポートする。この発見により、再現性のよいTFTしきい値電圧および良好な操作安定性を得ることができた。
【００８３】
拡散障壁を備える常オフ素子は上述の空乏型素子よりも好ましい。なぜなら、前者はより長期に亘るしきい値電圧安定性およびより長い寿命を持つと期待できるからである。
【００８４】
半導電性層については、１０-3ｃｍ2／Ｖｓを超える、好ましくは１０-2ｃｍ2／Ｖｓを超える適切な電界効果移動度を示す共役ポリマーまたはオリゴマー材料を処理できるものであればどのような溶液を使用してもよい。適切な材料は、例えばH.E. Katz, J. Mater. Chem. 7, 369(1997)またはZ. Bao, Advanced Materials 12, 227(2000)を参照のこと。
【００８５】
良好な安定性および高オン−オフ電流比を有するプリントされたTFTを製造するための重要な用件の一つとして、加工工程およびプリント工程中において、大気中および水中の酸素による意図しないドーピングに対する半導電性物質の良好な安定性が挙げられる。プリントTFTは活性半導電性層として、混合キシレン溶液から析出されるF8T2（上の記載を参照のこと）または(regioregular) P3HTといったあらゆる範囲の半導電性ポリマーを採用して製造されてきた。不活性雰囲気中で試験素子構造において調製されたP3HT TFTの場合、０．０５から０．１ｃｍ2／Ｖｓという電界効果移動度はF8T2の場合よりもやや高い。しかしながら、(regioregular) P3HTは酸素および／または水によるドーピングに対して不安定であり、その結果空気中におけるプリント工程中に膜導電性が上昇しオン−オフ電流比が悪くなる。このことは、P3HTのイオン化ポテンシャルがＩp≒４．９ｅＶと比較的低いことに関連している。P3HTについては＞１０6という高いオン−オフ電流比が立証されたが、これを達成するには析出後にヒドラジン蒸気にさらすなどの還元デドーピング工程を行う必要がある(H. Sirringhaus, et al.,Advances in Solid StatePhysics 39, 101 (1999))。しかしながら、上述のインクジェット印刷(IJP) TFTについてはこの還元後加工工程を行うことはできない、なぜならこれを行うをPEDOT電極もデドープすることになるためこれらの導電性を著しく低下させてしまうからである。従って、高電流スイッチング比を達成するためには、酸素または水による意図しないドーピングに対する良好な安定性を伴ってポリマー半導体を使用することが重要である。
【００８６】
良好な環境安定性および高い移動度を達成するために好ましい種類の材料は、通常の順序に並んだＡおよびＢブロックを含有するＡ−Ｂ剛性ロッドブロックコポリマーである。適切なＡブロックとしては構造的に良好に定義された、高いバンドギャップを有するはしご型部(moieties)である。これらはホモポリマーとしての５．５ｅＶよりも大きなイオン化ポテンシャルおよび良好な環境安定性を有する。適切なＡブロックの例としては、フルオレン誘導体（米国特許第5,777,070号）、インデノフロオレン誘導体(S. Setayesh, Macromolecules 33, 2016(2000))、フェニレンまたははしご型フェニレン誘導体(J. Grimme et al., Adv. Mat. 7, 292(1995))があげられる。適切なＢロックとしては、バンドギャップがより低く硫黄または窒素といった異種原子を含有し、ホモポリマーとして５．５ｅＶ未満のイオン化ポテンシャルを有する正孔転送部(moieties)があげられる。正孔転送Ｂブロックの例としてはチオフェン誘導体、またはトリアリルアミン誘導体があげられる。Ｂブロックの効果は、ブロックコポリマーのイオン化ポテンシャルを低下させることである。ブロックコポリマーのイオン化ポテンシャルは、好ましくは４．９ｅＶ≦Ｉp５．５ｅＶの範囲である。このようなコポリマーの例としてはF8T2（イオン化ポテンシャルは５．５ｅＶ）またはTFT（米国第5,777,070号）があげられる。
【００８７】
その他の適切な正孔転送ポリマーとしては、アルコキシまたはフッ素化側鎖を持つポリチオフェンなどの、イオン化ポテンシャルが５ｅＶより大きいポリチオフェン誘導体のホモポリマーがある(R.D. McCullough, Advanced Materials 10, 93(1998))。
【００８８】
正孔転送半導電性ポリマーの代わりに、可溶性電子転送材料もまた使用できる。これらの材料は、酸素などの残留雰囲気不純物がキャリアトラップとして働くことを防止するために、３ｅＶより大きく大きく、好ましくは３．５ｅＶより大きいという高い電子親和度を必要とする。適切な材料としては、溶液溶液プロセス可能電子転送小分子半導体(H．E．Katz，et al., Nature 404, 478(200))および電子空乏フッ素化側鎖を有するポリチオフェン誘導体があげられる。構造的に良好に定義された、５，５ｅＶよりも大きな大きな高いイオン化ポテンシャルを持つはしご型Aブロック、およびコポリマーの電子親和度を３ｅＶ、好ましくは３．５ｅＶよりも高い値に高める電子転送Ｂブロックを有するＡＢ型ブロックコポリマーもまた適している。Ａブロックの例としてはフルオレン誘導体（米国第5,777,070号）、インデノフルオレン誘導体(S. Setayesh, Macromolecules 33, 2016(2000))、フェニレンまたははしご型フェニレン誘導体(J. Grimme et al., Adv. Mat. 7, 292(1995))が上げられる。電子転送Ｂブロックの例としては、ベンゾチアジアゾール誘導体（米国第5,777,070号）、フェニレン誘導体、ナフタレンテトラカルボキシルジイミド誘導体(H.E. Kats et al., Nature 404, 478(2000))、およびフッ素化チオフェン誘導体があげられる。
【００８９】
論路回路を高速作動させるために、トランジスタのチャネル長さＬ、ソース／ドレインとゲートｄとの間のオーバーラップはできるだけ小さく、すなわち典型的には数μｍでなければならない。もっとも重要な寸法はＬである。これはなぜなら、トランジスタ回路の作動速度はＬ-2にほぼ比例するからである。このことは移動度が比較的低い半導電性層については特に重要である。
【００９０】
このような高解像度パターンニングは、現行のインクジェットプリント技術では達成することができない。現行のインクジェットプリント技術は、最新のインクジェット印刷(IJP)技術をもってしても１０〜２０μｍの特徴寸法に限定されている（図６）。もしより高速の作動およびより密集した特性パッキングを必要とするなら、より精密な特徴解像度を可能とする技術を採用しなければならない。以下に述べる技術は、インク表面相互作用を利用してインクジェット溶滴を基板表面に閉じ込めるものである。この技術は、従来のインクジェット印刷で達成できるチャネル長さよりもはるかに小さいチャネル長さを達成するために利用することができる。
【００９１】
この閉じ込め技術は、基板上に析出される材料を精密な解像度で析出することを可能とするために利用することができる。基板の表面をまず最初に、その選択された部分において析出される材料が比較的引きつけられまた比較的はじかれるようにするために処理する。例えば、基板を前パターンニングしてある領域を部分的に疎水性としその他の領域を部分的に親水性してもよい。高い解像度および／または精密な位置合わせにより行われる前パターンニング工程により、その後の析出を正確に定義することができる。
【００９２】
前パターンニングの実施例の１つを図７に示す。図７は図１（ｃ）に示す型の素子の製造を示すものであるが、とくにチャネル長さＬが精密となっている。図１（ｃ）と同じ構成要素は同じ参照番号となっている。図７（ａ）は前パターンニングされた基板の製造方法を示している。図７（ｂ）は前パターンニングされた基板への印刷およびインク閉じ込めを示している。
【００９３】
ソース−ドレイン電極２、３を析出する前に、薄膜ポリイミド層１０を柄部シート１上に形成する。このポリイミド層は最後にパターンニングされ、ソース−ドレイン電極が形成される場所から除去される。この除去工程は、精密な特徴定義および／または正確な位置合わせを可能とするためにフォトリソグラフィー工程によって行うことができる。このようなプロセスの一例として、ポリイミドをフォトレジスト１１の層で覆う。フォトレジストはフォトリソグラフィーによってパターンニングすることで、ポリイミドを除去するべき場所からフォトレジストを除去することができる。次に、フォトレジストが耐性を示すプロセスによってポリイミドを除去する。そしてフォトレジストを除去することで正確にパターンニングされたポリイミドを残すことができる。ポリイミドを選ぶ理由は、それが比較的疎水性である反面、ガラス基板が比較的親水性であるからである。次の工程で、ソース−ドレイン電極を形成するためのPEDOT材料をインクジェット印刷によって親水性基板領域１２上に析出する。インクの溶滴がガラス基板領域上に広がって疎水性ポリイミド領域１０に行き当たると、インクははじかれるため疎水性表面領域に流れ込むことが防止される。
【００９４】
この閉じ込め効果により、インクは親水表面領域上だけに析出され、ギャップが小さくトランジスタチャンネル長さが１０μｍ未満の高解像度パターンを定義することができる（図７（ｂ））。
【００９５】
ポリイミドを除去できる、またはポリイミドの除去後に比表面効果を高めるために採用することのできるプロセスの一例を、図７（ａ）に示す。ポリイミド層１０およびフォトレジスト１１は酸素プラズマに露光される。酸素プラズマは、厚膜（１．５μｍ）フォトレジスト層よりも早く薄膜（５００Å）ポリイミド層をエッチングする。ソース−ドレイン電極領域の露光された裸のガラス表面１２はフォトレジストを除去する前にＯ2プラズマに露光されることによって非常に親水性を増す。ポリイミドの除去中に、ポリイミドの表面をフォトレジストによって保護し疎水性のままとする点に留意するべきである。
【００９６】
必要に応じて、ポリイミドの表面をさらにＣＦ4プラズマに露光することによってより疎水性を高めることができる。ＣＦ4プラズマはポリイミド表面をフッ素化するが、親水正のガラス基板とは相互作用しない。このようなさらなるプラズマ処理はフォトレジストを除去する前に行うことができ、この場合は、ポリイミドパターン１０の側壁のみがフッ素化される。またはレジストを除去したあとに行うこともできる。
【００９７】
Ｏ2プラズマ処理済７０５９ガラス上の水中におけるPEDOT/PSSの接触角度は、ポリイミド表面上の接触角度がθpt≒７０〜８０°であるのに比較してθglass＝２０°である。フッ素化ポリイミド上の水中におけるPEDOT/PSSの接触角度は１２０°である。
【００９８】
上で述べたようにPEDOT/PSSが水溶液から前パターンニングされたポリイミド層上に析出される場合、たとえチャンネル長さＬが数μｍでしかなくてもPEDOT/PSSインクはソース−ドレイン電極領域に閉じ込められる（図７（ｂ））。
【００９９】
インク溶滴を容易に閉じ込めるために、インク溶滴の運動エネルギーはできるだけ小さく維持する。溶滴の大きさが大きいほど運動エネルギーが大きくなり、そして広がっていく溶滴が疎水性閉じ込め構造を「無視」して隣接する親水性領域にあふれ出る可能性が大きくなる。
【０１００】
好ましくはインク溶滴１３の析出は、溶滴の中心とポリイミド境界との間の距離ｄで親水性基板領域１２上に行われる。一方で、ｄは十分に小さく、広がるインクは境界に到達してPEDOT膜がポリイミド境界にまで全域に亘って延びるようにしなければならない。他方、ｄは十分に大きく、急速に広がるインクが疎水性表面領域に「あふれ」出ないようにしなければならない。このことにより、TFTチャネルを定義しているポリイミド領域１０上にPEDOTが析出される危険性が増加し、ソースおよびドレイン電極の間で短絡が発生する場合がある。固体含有率が０．４ｎｇのPEDOT溶滴をＯ2プラズマ処理された７０５９ガラス上に、２つの連続する溶滴の間の横方向ピッチを１２．５μｍとして析出する場合には、ｄ≒３０〜４０μｍという値が適していることがわかった。ｄの最低な値は表面上の湿潤性ならびに析出ピッチ、すなわちその後析出される溶滴の間の横方向距離、溶滴が析出される頻度、および溶液の乾燥時間に左右される。
【０１０１】
トランジスタのチャンネル長さを定義するための疎水性閉じ込め層は第２の機能を提供してもよい。この層は、後にトランジスタのチャネルに半導電性ポリマーを析出する際の位置合わせテンプレートとして利用できる。ポリイミド層１０を機械的にラビングまたはフォトアライメントし、次いで、液体−結晶半導電性ポリマー４の単一ドメインアラインメントを提供するためのアライメント層として利用することができる（図１（ｂ））。
【０１０２】
ゲート電極６も、ゲート電極が析出される溶液を引き寄せおよびはじく表面領域を提供するゲート絶縁層５上に形成されたパターンニング層１４によって、同じように限定することができる。パターンニングされた層６はソース−ドレインパターンに対して位置合わせすることにより、ソース／ドレインおよびゲート電極間の重複領域を最小にできる（図７（ｃ））。
【０１０３】
ポリイミド以外の物質は事前パターン化層として使用することができる。フォトリトグラフィ以外の他の精密な事前パターン化技術も使用することができる。図８は比較的疎水性層および親水性層の構造の能力を明示しインクジェット・プリント法によって析出された液状「インク」を限定している。図８はポリイミド１０の薄片を含む基板の光学顕微鏡写真を示し、この薄片は相対的に疎水性になるように上述したように処理され、また露出ガラス基板１２の大きい領域は相対的に親水性になるように上述したように処理される。ソースおよびドレイン電極となるPEDOT物質は、薄片１０に接近するライン２および３の一連の液滴ランニングからなるインクジェット・プリントによって析出される。インクジェット物質が弱いコントラストを示しているが、析出物質の端面２および３の不意に終了した形態に見え、この析出物質は薄片の厚みＬ＝５μｍまで掘り下げても薄片１０によって限定されている。
【０１０４】
図９はポリイミド薄片１０の近傍におけるインクジェット析出プロセスの写真である。この映像は透明基板の下方に取り付けられたストロボカメラで撮影されたものである。ポリイミド・パターン１０のエッジは白線として見ることができる。インクの液滴２１は、インクジェット・ヘッド２０のノズルから放出され、またポリイミド薄片１０から距離ｄだけ離れたその中央に析出する。このような映像は、薄片パターン１０に関するインクジェット析出の正確な局部アライメントに使用することができ、またパターン認識を使用して局部アライメント・プロシージャを自動化するのに使用される（以下を参照）。
【０１０５】
図１０および１１は、図７ｃに示されたように形成された出力特性および転送特性を示すともに、上述した差動湿潤処理によって規定されたそれぞれ２０μｍと７μｍのチャネル長さＬを有している。いずれの場合においても、チャネル幅Ｗは３ｍｍである。図１０（ａ）は２０μｍ素子の出力特性を示している。図１０（ｂ）は７μｍ素子の出力特性を示している。図１１（ａ）は２０μｍ素子の転送特性を示している。図１１（ｂ）は７μｍ素子の転送特性を示している。７μｍ素子は小さいソース−ドレイン電圧で低減電流と飽和形態にある限定出力コンダクタンスを伴う特性短チャネル動作を示す。短チャネル・素子の移動度とＯＮ−ＯＦＦの電流比は、上述した長チャネル・素子のそれと類似している。すなわち、μ＝０．００５−０．０１ｃｍ2／Ｖｓであり、またＩON／ＩOFF＝１０4−１０5である。
【０１０６】
インクの限定は疎水性と親水性表面上の湿潤特性内の差の結果であり、また微細構成形態の存在を必要としない。上述の実施例において、ポリイミド・フィルムは極めて薄く（５００Å）作ることができ、これは液状にあるインクジェット液滴のサイズよりもずっと薄い（数マイクロメータ）。従って、基板の事前パターンを製作する別の技術は、パターン化自己集合単分子層（SAM)でガラス基板の面を機能化するようにして使用することができる。例えば、SAMはトリフルオロプロピル−トリメトキシレンのような疎水性アルキルまたはフルオロ基あるいはアルコキシ基を含んでいる。SAMはシャドウ・マスクを介して紫外線露光(H. Sugiura et al., Langmuir 2000, 885(2000))あるいはマイクロコンタクト・プリント法(Brittain et al., Physics World May 1998, p.31)のような適切な技術によってパターン化することができる。
【０１０７】
基板の事前パターン化は、TFTの層の析出の前に実行される事前パターン化のような上述した処理流れと容易に共用できる。従って、広範囲のパターン化およびプリント技術が使用でき、活性ポリマー層の低下の危険性なしに高解像度事前パターンを発生することができる。
【０１０８】
同様の技術が、ゲート電極の析出前にゲート絶縁層の面ないし表面修正層を事前パターンするのに適用でき、小さい重なり容量を達成する。図７（ｃ）に示したように、ゲート電極６はパターン層１４によって規定される。この種の事前パターン化法の一つの可能な実施例は、オクタデシルトリクロロシランのようなクロロシランまたはメトキシ・シランを含む自己集合単分子層(SAM)のマイクロコンタクト・プリント法または紫外線フォトパターン化法である。これらの分子は、これが極面上の水酸基と化学的に結合し、また表面疎水性にするＳｉＯ2またはガラス基板の表面上に安定した単分子層を形成する。PVPまたはPMMAのようなゲート誘電体単分子（ポリマー）の表面上に同様の単分子層を形成できることを発明者は見つけた。これはPVP表面上の水酸基への分子の結合のためであると思われる。SAMコート疎水性領域によって取り巻かれたソース−ドレイン電極により輪郭のはっきりした小さいオーバーラップを伴う細い親水性ラインからなる表面自由エネルギー・パターンは、軟リトグラフ・スタンプ工程によって容易に規定される。このスタンプ工程は、下層にあるソース−ドレイン電極に関してスタンプ・パターンを一致させるために光学顕微鏡またはマスク・アライナの下に実行することができる。導電性水性ポリマー・インクが頂部に析出されるときに、析出が自己集合単分子層によって規定された細い親水性ラインに限定される。この方法において、パターン化されていないゲート電極層上の通常のライン幅よって達成されるよりもより細いライン幅とすることができる。これによりソース／ドレイン対ゲートのオーバラップ容量の低減となる。
【０１０９】
事前パターン化基板の助けにより、TFTおよびそこの説明されたビアホール製造工程に基づいた高速論理回路を製造することができる。
【０１１０】
広いエリアに亘るトランジスタ回路を製造するための決定的な条件の一つは、基板上のパターンに関する析出の整合とアライメントである。適切な整合の達成は、広いエリアに亘ってゆがみを呈する可撓性基板において特に困難である。連続したパターン化工程間で、基板がゆがんでおれば、フォトリトグラフ工程中の次のマスク・レベルは、もはや下層のパターンとオーバラップしない。ここで開発された高解像度インクジェット・プリント基板は、可塑性（プラスチック）基板上においてさえも広いエリアに亘って正確な整合を達成するのに適している。なぜなら、インクジェット・ヘッドの位置が基板上のパターンに関して局部的に調整することができるからである（図９）。この局部的アライメント工程は、フィードバック機構と併合して、インクジェット・ヘッドの位置を修正する図９の技術のパターンのような映像を使用するパターン認識技術を使用して自動的に可能である。
【０１１１】
上述したタイプの素子を使用する多重トランジスタ集積回路を形成するために、ビアホールを形成して素子の厚みを通して直接内部接続されることが望ましい。これはこの種の回路が特にコンパクトに形成されることになるからである。このような内部接続を形成する一つの方法は、次に説明するような溶剤形成ビアホールを使用するものである。この方法は上述したTFTの溶剤処理層がまったく不溶性形態に変換されないという実際の利点を有する。これが溶剤の局部析出によるビアホールの開口を許容する。
【０１１２】
溶剤形成ビアホールを形成するために（図１２（ａ））、適切な溶剤２９の一定量が、層の頂部上に局部的に析出され、ここにビアホールが形成される。溶剤はホールの形成される下層を溶解することのできるものが選択される。ビアホールが形成されるまで、溶剤は漸進的溶解によって層に浸透する。溶解物質がビアホールの側壁Ｗ上に析出される。溶剤のタイプおよびこれを析出する方法については、個々の適用によって選択される。しかし、４つの好ましい観点としては：
１．溶剤および処理条件は、溶剤が蒸発されるかそうでなければ容易に除去されることであり、これによって続く処理を妨害することなく、かつ素子を過渡に、または不正確に溶解しないものである；
２．溶剤はIJPのような選択された処理によって析出され、これによって溶剤の正確に制御された量が基板上の所望個所に正確に適用できる；および
３．ビアホールの直径が溶剤液滴の表面張力と基板を湿らす溶剤の能力に影響を受ける；および
４．溶剤は、電気的接続が行われる下層を溶解しない。
【０１１３】
図１２（ａ）は、図１（ｃ）に示した一般的なタイプの部分的に形成されたトランジスタ・素子上のメタノール溶剤（液滴当たり２０ｎｇを含む）液滴２９の析出を示す。図１２（ａ）の部分的な素子は１．３μｍ厚のPVP絶縁層２８、F8T2半導電性層２７、PEDOT電極層２６およびガラス基板２５を含んでいる。本例において、絶縁PVP層を貫通するビアホールを形成することが望ましい。メタノールはPVPを容易に溶解させる能力のために、すなわち、続く処理工程を妨げないように容易に蒸発し、さらにPVPに対する満足する湿潤特性を有しているために溶剤として選択される。本例においてビアホールを形成するために、インクジェット（IJP)プリントヘッドは、ビアホールを形成したい基板上の位置に移動させる。従って、必要数の適切なサイズのメタノール液滴が、ビアホールが完成されるまで、インクジェット(IJP)プリントヘッドから滴下される。連続する液滴間の周期は、メタノールが素子の層を溶解する比率と一致するように選択される。各液滴は、次の液滴が析出される前に完全に、あるいはほぼ完全に蒸発されるのが好ましい。ビアホールは下部の無極性半導電性層に到達したときに、エッチング工程が停止されて下層が除去されないように注意しなければならない。イソプロパノール、エタノール、ブタノールまたはアクトンのような他の溶剤も使用することができる。高い処理量を達成するために、単一の溶剤液滴の析出によってビアホールを完成することが望ましい。３００ｎｍ厚のフィルムと、３０ｐｌの容積および５０μｍの直径を有する液滴に対して、これを達成するには容積当たり１−２重量％より高い溶剤中で層の溶解性を必要とする。単一の液滴を伴うビアホールの形成を必要とする場合は、より高い沸点がさらに望まれる。PVPの場合において、２２５℃の沸点を有する１，２ジメチル−２−イミダゾリジオン(DMI)を使用することができる。
【０１１４】
図１２（ｂ）は、ビアホールの位置にシーケンスでメタノールの数滴を滴下する効果を示す。右側のパネルは、１、３および１０個の液滴を滴下した後の素子の顕微鏡写真を示す。左側のパネルは、形成されたビアホールを横切る同じ素子のデクタック（Ｄｅｋｔａｋ）面プロフィール測定結果を示す。（ビアホールの位置は、概して各パネル中位置「Ｖ」で示す。）数滴が同じ位置に連続して滴下されると、クレータがPVPフィルムに開けられる。このクレータの深さは連続する液滴の作用に伴って大きくなり、また約６個の液滴の後、下にあるF8T2層の表面がめくられた。溶解されたPVP物質がビアホールの側部で壁Ｗ内に析出された。ビアホールの直径は、液滴のサイズによって制限された５０μｍ程度である。このサイズは論理回路および大きい面積のディスプレイのような多数の適用例に適している。
【０１１５】
ビアホールの直径は、インクジェット溶剤の液滴のサイズによって決定される。ホールの直径は、液滴の直径に正比例して観察された（図１２ｃ参照）。側壁の外径は第１液滴のサイズと拡散によて決定され、また溶解されたポリマー層の厚みとは無関係である。高解像度ディスプレイのようなより小さいホールが必要とされる適用例の場合、より小さい液滴サイズが使用される場合においてさえ、あるいは基板表面が適切な技術によって事前パターン化して上述した表面上の液滴を制限することができる。他の溶剤も使用できる。
【０１１６】
表面プロフィール測定結果から、ビアホールの形成が物質を溶解させ、またビアホールのエッジに移動させ、ホールは溶剤が蒸発された後に残っていることが分かる（図１２（ｂ）のＷで示す）。注意しなければならないのは、移動された物質は図１２（ｂ）に示されたよりもより滑らかな形状となり、表面形態のｘおよびｙ軸は異なるスケールとなる図１２（ｂ）をプロットしたものである（ｘはμｍ単位であり、ｙはÅ単位である）。
【０１１７】
ビアホール形成のメカニズム、すなわち物質の側壁への移動は、溶質の含まれている乾燥液滴のコンタクト・ライン（接触線）がピン留めされた場合に生じる周知のコーヒーしみ作用に似ていると考えられる。ピン留め作用は、例えば表面の荒さまたは化学的不均質のために発生する。注意しなければならないのは、優れた溶剤の析出は常に溶解中に表面荒さを発生することである。溶剤が蒸発するときに、毛細管流れが接触線近くで溶剤蒸発と置換されるために発生する。接触線近傍におけるより大きい表面対バルク比率のためにより多くの溶剤が接触線近傍で蒸発する。毛細管流れの速度は、典型的な拡散速度に比較して大きく、例えば溶質が液滴のエッジに搬送され、また溶質の析出がリム近傍のみで発生し、乾燥液滴の中心では発生しない(R.D. Deegan et al., Nature 389, 827 (1997))。溶質の拡散は、側壁の形成されるよりも溶剤の乾燥時に全エリアに亘ってポリマーの好ましい均一な再析出となる傾向にある。理論的に予測できるのは、毛細管流れの速度Ｖ（ｒ）（ｒ：は中心からの距離；Ｒ：液滴の半径）は、（Ｒ−ｒ）-λに比例し、ここにλ＝（π−２θc）／（２π−２θc）である。従って、Ｖがλの増大に伴って増加すると、接触角度θcが小さくなる。従って、エッジにおける析出量はより早く発生すればするほど、ますます接触角度は小さくなる。
【０１１８】
従って、ビアホールの開口のために、重要なことは（ａ）初期液滴の接触線はピン留めされること、（ｂ）溶解されるべきポリマーの頂部上の液滴の接触角度は十分小さいこと、および（ｃ）溶剤の蒸発は、ポリマー溶質拡散が無視できるくらい十分速いことである。PVP上のIPAの場合において、接触角度は１２°程度であり、また液滴な一般的に１ｓ未満内の乾燥である。
【０１１９】
接触角度が小さくなればなるほど、液滴内部の毛細管流れ速度がますます速くなる。すなわち、側壁の形成がますます確実になる。しかし、一方において、接触角度が小さくなればなるほど、液滴直径がますます大きくなる。従って、輪郭のはっきりした側壁を伴う小さい直径のビアホールを達成する最適な接触角度が存在する。優れた溶剤に対するより大きい接触角度を達成するために、基板の表面が、例えば溶剤のより大きい反発性を伴った自己集合単一層によって処理される。この自己集合単一層は、溶剤の析出が小さいエリアに限定されるために、例えば疎水性および親水性面領域を提供するようにパターン化される。
【０１２０】
ビアホールの深さおよびエッチング率は、滴下される溶剤の液滴数、液滴が析出される頻度、および基板を溶解する能力である率と比較して溶剤の蒸発率の組み合わせによって調整することができる。析出の発生される環境および基板の温度は蒸発率に影響する。溶剤に対して不溶性またはゆっくり溶解する物質の層が溶解の深さを制限するのに使用することができる。
【０１２１】
TFTの層シーケンスが、交互にある極性層と無極性層から構成されているので、明確な深さでエッチングを停止するように溶剤および溶剤の組み合わせを選択することが可能である。
【０１２２】
ビアホールを介して接触を実行するために、導電層がその上に析出され、これによってビアホール内に延長され、またビアホールの下部で物質と電気的接続がなされる。図１３（ａ）は図１２（ａ）に示したタイプの素子示すが、上述したビアホールの形成後に、金電極２５の形成工程が含まれている。
【０１２３】
図１３はカーブ３０で下部PEDOT電極２５とPVPゲート絶縁層２８の頂部上に析出された導電電極２９間で測定された電流・電圧特性を示す。ビアホールの直径は５０μｍであった。比較するために、カーブ３１は、ビアホールが頂部電極と下部電極間のオーバラップ領域に配置されていない標準サンプルを示す。特性は、ビアホールを通過する電流が、ビアホールの存在しないゲート絶縁部部を通過する漏洩電流よりも数倍高い大きさであることをはっきり示している。ビアホールを通過する測定電流はPEDOT電極の導電性によって限定され、個々のPEDOT電極の導電性測定を実行することによって知ることができる。ビアホールの抵抗値によって限定されず、ビアホールの抵抗値Ｒvの低い制限推定値がこれらの測定から得ることができる。すなわち、Ｒv＜５００ｋΩである。
【０１２４】
図１２に関する上述したビアホールを形成する方法は、拡散バリアなしに空乏層タイプの素子（図１（ｃ）に示したような）に対して、また、拡散バリアがビアホールの開口後に析出される素子に直接適用可能である。図１４（ａ）は、ビアホールが形成され、かつゲート電極が拡散バリア層に介在せずに析出された素子を示す。図１４（ｂ）は、ビアホールの形成後、拡散バリアポリマー７がゲート電極６の析出間に形成された同様の素子を示す。この場合において、拡散バリア層はビアホール抵抗Ｒvを最小にするために優れた電荷転送特性を呈することが必要である。最適な拡散バリアは図５（ａ）に示したようなＴＦＢの薄層である。
【０１２５】
均一な低い接触抵抗が必要とされる場合、半導電性層がビアホールサイトでも除去される。これは拡散バリアが形成された後で実行されるのが好ましい。拡散バリア７と半導電性ポリマー４は、これらに対して優れた溶剤のインクジェットプリント(IJP)析出によって局部的に溶解され、本例においてはキシレンである。半導電性物質および絶縁物質のために優れた溶剤を混合することにより、両層は同時に溶解される。ゲート電極の析出に続いてこれが行われる素子を図１４（ｃ）に示す。
【０１２６】
溶剤の混合物は、溶解されるべき層上の溶剤混合物の接触角度を大きくすることによってビアホールの直径を小さくするのに使用することできる。
【０１２７】
ビアホールの内部接続の形成、従って、導電性物質を析出してブリッジする別の方法は、下部にある層基板を局部的に修正することができる物質を局部的に析出して、これらを導電性にするものである。一例として移動性ドーパントを含む溶液の局部的ＩＪＰ析出を一つの層またはいくつかの層に拡散できる。これは図１４（ｄ）に示され、ここで領域３２はドーパントで処理されることによって導電性にされた物質を含んでいる。このドーパントはＮ，Ｎ’−ジフェニール−Ｎ，Ｎ’−ビス（３−メチルジフェニル）−（１，１’ビフェニール）−４，４’−ジアミンのようなトリアリルアミン（ＴＰＤ）のような小さい共役分子である。ドーパントは溶剤ケースとして加えられるのが好ましい。
【０１２８】
PVP誘電体層を介するビアホール形成の方法はTFTのゲート電極を、例えば図１５に示したようなロジック・インバータ・素子のために必要とされるときに下部にある層内のソースまたはドレイン電極に接続するのに使用することができる。同様のビアホール接続はほとんどのロジック・トランジスタ回路に必要とされる。図１６は図１５（ｂ）に示された二つの常時オフ・トランジスタ・素子で形成されたエンハスメント−ロード・インバータ・素子の特性をプロットしたものである。二つのトランジスタのためのチャネル幅に対するチャネル長さの比（Ｗ／Ｌ）の異なる比率を有する二つのインバータを示す（プロット３５は３：１の比、プロット３６は５：１である）。出力電圧は、入力電圧がロッジク・ロウからロッジク・ハイに変化すると、ロッジ・ハイ（−２０Ｖ）からロッジク・ロウ（≒０Ｖ）状態まで変化する。インバータの利得、すなわち、特性の最大傾斜は１より大きく、これはリング・オッシレータのようなより複雑な回路の製造を許容するための必要条件である。
【０１２９】
上記に記述されるようなビアホールは、さらに、異なる層における内部接続ライン間に電気接続を設けるのに使用されることができる。複雑な電子回路のために、マルチレベル内部接続機構が必要とされている。これは、内部接続部７２と、融和性溶媒から析出される異なる誘電層７０、７１とのシーケンスを配置することによって作られることができる（図１５（ｄ））。ビアホール７３は、次に、自動エッチストップを備える内部接続ラインを用いて、上記に記述される方法で形成されることが可能である。
【０１３０】
適切な誘電物質の例は、PVPなどの極性ポリマー（７０）や、ポリスチレンなどの無極性誘電ポリマー（７１）である。これらは、極性溶媒および無極性溶媒から別の方法で析出されることが可能である。ビアホールは、基礎をなす誘電層がエッチストッピング層を備えている間、それぞれの誘電層のための良溶媒の局部析出によって開かれることが可能である。
【０１３１】
上記に記述されるタイプの素子のために物質および析出プロセスを選択する際に、各層が、直接に基礎をなす層を実質的に溶融しない溶媒から析出される場合、大きな利点が得られることが可能であることを心に留めておくべきである。この方法で、連続する層が、溶媒処理によって作られることが可能である。このような物質およびプロセスのステップの選択を簡素化する１つの方法は、上記に記述される層シーケンスのために例示されるように、極性溶媒および無極性溶媒から別の方法で２つ以上の層を析出しようと意図するものである。この方法において、溶性層、導電層、半導電性層、絶縁層などを含有する多層素子は、容易に形成されることが可能である。これにより、基礎をなす層の溶解および膨潤の問題を回避することが可能である。
【０１３２】
上記に記述される素子の構造、物質およびプロセスは、単なる例示である。それらは変更されてもよいことは明らかである。
【０１３３】
図１に示されるトップゲート構造と異なる他の素子の構造が使用されてもよい。別の構造は、図１７に示されるよりスタンダードなボトムゲート構造であり、それには、必要とされる場合、拡散バリア７および表面変更層８を組み込むことも可能である。図１７において、類似の部分は、図１と同じ符号である。異なる層が連続した構造を有する他の素子構造も使用されることができる。トランジスタ以外の素子も、類似の方法で形成されることができる。
【０１３４】
PEDOT/PSSは、溶媒から析出されることが可能なあらゆる導電性ポリマーに置き換えられることができる。例としてはポリアニリンやポリピロールが挙げられる。とはいえ、PEDOT/PSSのいくつかの魅力的な特徴は、（ａ）本質的な低拡散率を有する重合による不純物、（ｂ）良好な温度安定および空気中における安定、および（ｃ）効率のよい正孔電荷キャリアインジェクションを可能とするコモン正孔搬送導電性ポリマーのイオン化ポテンシャルに十分マッチされる５．１≒ｅＶの仕事関数である。
【０１３５】
効率のよい電荷キャリアインジェクションは、特に、チャネル長さＬ＜１０μｍを有するショートチャネルトランジスタ素子に極めて重要である。このような素子において、ソースドレイン接触抵抗効果は、小さなソースドレイン電圧のためのTFT電流を制限することがある（図１０（ｂ））。比較可能なチャネル長さの素子において、PEDOTソース／ドレイン電極からのインジェクションは、無機のゴールド電極からのインジェクションよりも一層効率のよいことが分かった。これは、半導電性のものに十分にマッチされるイオン化ポテンシャルを有する重合によるソース／ドレイン電極が、無機の電極物質より好ましいということを示している。
【０１３６】
水溶液(Baytron P)から析出されるPEDOT/PSSの導電率は、およそ０．１−１Ｓ／ｃｍである。最大１００Ｓ／ｃｍの高い導電率は、溶媒の混合物（イソプロパノールとＮ−メチル−２−ピロリドン(NMP)とを含有するBayer CPP 105T）を含有する組成で得られることが可能である。後者の場合、組成の溶媒組み合わせが層シーケンスの溶解度必要条件と融和性があることに注意を払う必要がある。一様に高い導電率を必要とする適用には、液体中の金属無機粒子のコロイド状サスペンションなどの他の導電性ポリマー、あるいは、溶液でプロセスするのに適した導体が使用されることができる。
【０１３７】
ここに記述されるプロセスおよび素子は、溶液で処理したポリマーで作られる素子に制限されるものではない。回路、あるいは、ディスプレイ素子（下記を参照）におけるTFTおよび／または内部接続部の導電性電極のいくつかは、例えば、コロイド状サスペンションのプリンティングによって、あるいは、事前パターン形成した基板に電気メッキすることによって析出されることが可能な無機導体から形成されることができる。すべての層が、溶液から析出されない素子において、素子の１つ以上のPEDOT/PSS部分は、真空析出導体などの不溶性導電性物質と置き換えられることができる。
【０１３８】
半導伝層は、さらに、別の溶液で処理するのに適した半導電性物質に置き換えられることができる。可能性として、可溶化側鎖を有する小さな共役分子(J.G. Laquindanum, et al., J. Am. Chem. Soc. 120, 664(1998))、溶液から自己集合される半導電性有機−無機ハイブリッド物質(C.R. Kagan, et al., Sciencs 286, 946(1999))、あるいは、ＣｄＳｅナノ粒子などの溶液で析出した無機半導体(B.A. Ridley, et al., Science 286, 746(1999))が例として挙げられる。
【０１３９】
電極は、インクジェットプリンティングと異なる他のテクニックによってパターン形成されることができる。適切なテクニックとして、ソフトリトグラフプリンティング(J.A. Rogers et al., Appl. Phys. Lett. 75, 1010(1999); S. Brittain et al., Physics World May 1998, p. 31)、スクリーンプリンティング（WO 99/10939参照）、あるいは、メッキ、あるいは、疎水性表面領域および親水性表面領域を有するパターン形成した基板の簡単なディップコーティングが挙げられる。インクジェットプリンティングは、特に、良抵抗でパターン形成する大きなエリアに、特に、フレキシブルなプラスチック基板に適していると考えられている。
【０１４０】
ガラスシートの代わりに、１つまたは複数の素子は、Perspexなどの別の基板物質に、あるいは、ポリエーテルスルホンなどのフレキシブルなプラスチック基板に析出されることができた。このような物質は、シート形状が好ましく、ポリマー物質であることが好ましく、そして、透明および／またはフレキシブルであるのがよい。
【０１４１】
素子および回路のすべての層およびコンポーネントは、溶液処理およびプリンティングテクニックによって析出され、かつ、パターン形成されることが好ましいが、半導電層などの１つ以上のコンポーネントは、さらに、真空析出テクニックによって析出、および／またはフォトリトグラフィックプロセスによってパターン形成されてもよい。
【０１４２】
上記に記述されるように作られるTFTなどの素子は、１つ以上のこのような素子が互いにおよび／または他の素子と一体化されることが可能な一層複雑な回路あるいは素子の一部分である。適用の例として、論理回路およびディスプレイあるいはメモリ素子のためのアクティブマトリックス回路構成、あるいは、ユーザー定義ゲートアレイ回路などが挙げられる。
【０１４３】
論理回路の基本コンポーネントは、図１５に示されるインバータである。基板上のすべてのトランジスタが、空乏タイプか、あるいは、累積タイプかのいずれかである場合、３つの可能な構造が可能である。空乏負荷インバータ（図１５（ａ））は、通常、（図１（ｃ）および図３）である素子に適し、そして、エンハンスメント−負荷構造（図１５（ｂ））は、通常オフトランジスタ（図１（ａ／ｂ）および図４）に使用される。２つの構造は、それぞれ、負荷トランジスタおよびそのソースのゲート電極とドレイン電極との間にビアホールを必要とする。別の構造は、抵抗負荷インバータ（図１５（ｃ））である。抵抗負荷インバータの素子は、負荷抵抗器のような適切な長さおよび導電率の薄くて、狭いPEDOTラインをプリンティングすることによって作られることが可能である。PEDOTの導電率を減少することによって、例えば、PEDOTに対するPSSの割合を増加することによって、抵抗器ラインの長さは最小にされることが可能である。０．４のPEDOT/（PEDOT＋PSS）重量比を有するBaytron P PEDOT/PSSの導電率は、析出されたフィルムで、およそ０．２Ｓ／ｃｍであると測定された。Ｎ2雰囲気下で２０分間２８０℃にアニーリングすることによって、導電率は、２Ｓ／ｃｍに増加した。/PSSで溶液を希釈することによって、導電率は、マグニチュードだけ減少されることができた。０．０４のPEDOT／（PEDOT＋/PSS）重量比では、１０-3Ｓ／ｃｍの導電率が、２８０℃でアニーリング後測定された。５０ＭΩの抵抗を有する抵抗器は、およそ６０μｍの幅と５００μｍの長さとを有するPEDOTのラインをインクジェットプリンティングすることによって作られた。
【０１４４】
開発された異なるインクジェットプリンティングコンポーネント、すなわち、トランジスタ、ビアホール内部接続部、抵抗器、キャパシタ、マルチ層内部接続機構などは、直接プリンティングおよび溶液処理の組み合わせによって一体化した電子回路を作るために一体化されることが可能である。インクジェットプリンティングは、横方向パターン形成が必要とされるすべての処理ステップに使用されることが可能である。上記に記述される簡単なインバータ回路は、一層複雑な論理回路のための基礎単位である。
【０１４５】
上記に記述されるような溶液処理TFTｓは、適切な回路が図１８（ａ）に示されている液晶(LCD)ディスプレイ、あるいは、適切な回路が図１８（ｂ）に示されている電気泳動ディスプレイ(B. Comiskry et al., Nature 394, 253(1998))などのアクティブマトリックスディスプレイ；および、発光ダイオードディスプレイ(H. Sirringhaus, et al., Science 280, 1741(1998))のピクセルスイッチングトランジスタとして；あるいは、ランダムアクセスメモリ(RAM)などのメモリ素子のアクティブマトリックスアドレス指定エレメントとして使用されることができる。図１８（ａ）および（ｂ）では、トランジスタＴ１および／またはＴ２は、上記に記述されるようなトランジスタから形成されることができる。機能部４０は、電流および電圧供給パッドを有するディスプレイ、あるいは、メモリエレメントを表わしている。
【０１４６】
LCD、あるいは、電気泳動ディスプレイの電極の電圧を制御するための可能な素子構造の例は、図１９に示され、そこでは、類似の部分は図１と同じ符号である。図１９の図面において（例えば、図７、図１４および図１７のように）、ゲート絶縁層は、図１（ａ）におけるように、拡散バリアおよび／または表面変更層を含有するマルチ層構造を含んでいる。
【０１４７】
図１８を参照すると、TFTのソースおよびゲート電極２、３は、アクティブマトリックスのデータライン４４とアドレス指定ライン４３とに接続され、それは、長さ全長にわたり適切な導電率を達成するために、異なる導電性物質から作られている。TFTのドレイン電極３は、さらに、ピクセル電極４１でもよい。ピクセル電極は、図１９におけるように異なる導電性物質から形成されることができる。電荷キャリアインジェクションよりはむしろ電界の応用にたよる素子において、この電極４１が、液晶インクあるいは電気泳動インクなどの直接コンタクトディスプレイエレメント４０にあることは必要とされない。この構造において、TFTおよび内部接続ラインによって占められるトータルピクセルエリアは、適切なアパーチャ比を達成して、ディスプレイエレメント４０とデータおよびアドレス指定ライン４３、４４の信号との間のポテンシャルクロストークを減少するために、小さく保持される必要がある。
【０１４８】
図１９（ｂ）の構造は、一層複雑である。とはいえ、ピクセルエリアの全ピクセルあるいは大部分は、TFTおよび内部接続ラインのために使用可能であり、そして、ディスプレイエレメントは、ピクセル電極４１によって、データライン４４およびアドレス指定ライン４３の信号からシールドされている。この構造の作成は、ピクセル電極４１をTFTドレイン電極３に接続するために、追加の誘電層４２と導電性物質４５が充填されるビアホールとを必要とする。ビアホールは、上記に記述されるプロシージャによって作られることが可能である。
【０１４９】
この構造において、アパーチャ比が、最大とされることが可能であり、かつ、１００％アプローチすることができることに留意してください。この構造は、さらに、ここで作られるような全ポリマーTFTが、可視スペクトル範囲において大いに透過するので、伝えることができるLCDディスプレイなどのバックライトを有するディスプレイ適用に使用されることが可能である。図２０は、F8T2ポリマーTFTにおいて測定される光吸収スペクトルを示し、そこでは、ポリマー連鎖が、高解像度プリンティング用の事前パターン形成層としても作用するポリイミドアラインメント層に摩擦された液晶性半導電性ポリマーを一軸に整列されている。その素子は、F8T2の比較的高いバンドギャップのために、可視スペクトル範囲の大部分において大いに透過するということが分かっている。さらに良い透明性は、高いバンドギャップを有するＦ８、ＴＦＢ、ポリフルオレン誘導体（米国第5,777,070号）などの半導電層が使用される場合、達成されることが可能である。ポリマー連鎖のアラインメントは、光学的異方性を生じさせ、そのために、アラインメント方向（“｜｜”で標識付けされるプロット）に平行に偏光される光は、アラインメント方向（“⊥”で標識付けされるプロット）に直交して偏光される光よりも一層強く吸収される。光学的異方性は、さらに、ガラス製背面とバックライトとの間の偏光器に垂直なポリマー連鎖のアラインメント方向を方向付けることによって、TFTの光学的透明性を増加するために、LCDディスプレイに使用されることが可能である。偏光された光のもとで、トランジスタ素子は、F8T2の層の厚さが５００Å以下である場合、可視光線においてほとんど無色である。PEDOTを含むTFTのすべての他の層は、可視スペクトル範囲において低い光学的吸収を有している。
【０１５０】
半導電層の光学的低吸収の別の利点は、可視光線に対する低下されたTFT特性の光電感度である。アモルファスシリコンTFTの場合、ブラックマトリックスは、光イルミネーションのもとで大きなオフ電流を防止するのに使用される必要がある。広いバンドギャップ半導体を有するポリマーTFTの場合、TFTを周囲光から、および、ディスプレイのバックライトから防止することを必要とされない。
【０１５１】
図１９（ｂ）の構造は、さらに、TFTのドライブ電流が、ピクセル電極４１の真下の十分なエリアを使用する大きなチャネル幅Ｗを有するソースドレイン電極の互いに噛み合わされたアレイの作成によって、LEDディスプレイのドライブトランジスタＴ１（図１８（ｂ））に極めて適している。
【０１５２】
別の方法として、図１７のボトムゲートTFT構造は、さらに、上記の適用のすべてに使用されることが可能である（図１９（ｃ））。
【０１５３】
アクティブマトリックス回路の作成のための重要なテクノロジカル論点の１つは、PEDOT/PSS TFTおよびピクセル電極２、３、６と、金属内部接続ライン４３、４４、４１との間のコンタクトである。その強い酸性の性質のため、PEDOT/PSSは、アルミニウムなどの多数のコモン無機メタルと融和性がない。アルミニウムは、PEDOT/PSSと接触して容易に酸化される。１つの可能な解決法は、内部接続ラインおよびピクセル電極４３、４４、４１をインジウム酸化スズ(ITO)、あるいは、タンタル、タングステン、および、他の耐火物メタル、あるいは、この環境あるいは適切なバリア層の使用において一層の安定性を有する他の物質から作成することである。
【０１５４】
ディスプレイ適用の場合、さらに、上記に記述されるように、図１９において１０で示されている事前パターン形成された基板へのプリンティングによって、細いチャネル長さを有するTFTを作ることが望ましい。
【０１５５】
アクティブマトリックストランジスタスイッチのための類似の素子の構造は、制御されるピクセルエレメントが、ディスプレイエレメントでなく、例えば、ダイナミックランダムアクセスメモリにおけるように、キャパシタあるいはダイオードなどのメモリエレメントである場合、使用されることも可能である。
【０１５６】
導電性電極に加えて、TFTのいくつかの他の層は、さらに、スクリーンプリンティングあるいはインクジェットプリント(IJP)などの直接プリンティング方法によってパターン形成されることができる。図２１（ａ）（類似の部分は図１のように符合されている）は、半導電層４およびゲート絶縁層５の活性層イランドが直接プリントされることができる素子を示している。この場合、ビアホールは必要とされないが、接続は、適切なゲート電極パターン６の直接プリンティングによって行われることが可能である。アドレス指定ライン４３あるいは内部接続ライン４４がオーバーラップするエリアにおいて、誘電ポリマー４６の薄いアイランドは、電気絶縁を設けるべく、プリントされることができる（図２１（ｂ））。
【０１５７】
上記に記述されるように形成される複数の素子は、１つの基板に形成されて、導電層によって内部接続されることができる。この素子は、シングルレベルか、あるいは、１つのレベル以上かで形成されることができ、いくつかの素子は、他のトップの上に形成される。特に上記に記述されるような内部接続ストリップおよびビアホールを使用して、コンパクト回路配置が、形成される。
【０１５８】
インクジェットプリントされたトランジスタ、ビアホールおよび内部接続ラインの作成のためにここに開発されたテクノロジは、インクジェットプリンティングによって、一体化された電子回路を作るのに使用されることができる。親水性表面領域および疎水性表面領域のアレイを含有する組み立て式基板が、トランジスタのチャネル長さおよび／または内部接続ラインの幅を画定するのに使用されることができる。その基板は、さらに、高導電性の金属性内部接続ラインのアレイを含有することができる。インクジェットプリンティングおよび溶液からの連続層の析出の組合せを使用して、トランジスタ素子のアレイは、カスタムロケーションにおいて、カスタムチャネル幅で画定される。一体化した回路は、次に、複数対のトランジスタと、ビアホールおよび導電ラインのインクジェットプリンティングを使用する適切な内部接続との間に電気接続を形成することによって、作られる。
【０１５９】
組み立てられた基板は、既にトランジスタ素子の１つ以上のコンポーネントを含有することができることも可能である。その基板は、例えば、それぞれが少なくとも１つの露呈した電極を有する完成した無機トランジスタ素子のアレイを含有することができる。この場合、一体化した回路のインクジェット作成は、複数対のトランジスタと、インクジェットプリントされたビアホール、内部接続ラインおよび分離パッドを使用するシングルレベル、または、マルチレベル内部接続機構の析出との間の電気接続の形成を備えている（図１５（ｄ）参照）。
【０１６０】
トランジスタ素子に加えて、電子回路は、さらに、ディスプレイ、メモリエレメント、容量性エレメント、抵抗性エレメントなどの別の活性回路エレメントと、パッシブ回路エレメントとを備えることができる。
【０１６１】
上記に記述されるテクニックを使用して、複数のトランジスタを有するユニットが形成され、次に、溶液利用処理によって、特定のその後の使用のために構成されることができる。例えば、ゲートアレイの形状で、図１（ａ）、（ｂ）、あるいは、（ｃ）に示されるタイプの複数のトランジスタ５０を有する基板は、例えば、プラスチックシート上に形成されることができる（図２２）。ダイオードあるいはキャパシタなどの別の素子は、さらに、シート上に形成されることができる。次に、そのシートは、ビアホール５２を形成するための適切な溶媒（例えば、メタノール）用のプリンティングヘッドと、導電トラック５３を形成し、そして、ビアホールを充填するための適切な物質（例えば、PEDOT）とを有するインクジェットプリンタ内に配置される。インクジェットプリンタは、シート上のトランジスタのロケーションと構造とを認識する適切にプログラムされたコンピュータの制御のもとに作動可能である。次に、ビアホール組成と内部接続ステップとの組み合わせによって、インクジェットプリンタは、所望の方法でトランジスタを内部接続することによって、所望の電子機能あるいは論理機能を実行する回路を構成することが可能である。このテクノロジは、その結果、小さくて、費用のかからない素子を使用して、基板上に論理特性回路を組成することを可能とする。
【０１６２】
このような回路の適用の例は、アクティブ電子チケット、旅行用携帯品および識別タグのプリンティングのためである。チケットあるいはタグプリンティング素子は、それぞれが複数のトランジスタを維持する基盤を備えている多数の構成されていないユニットを搭載されることができる。チケットプリンティング素子は、上記に記述されるようにインクジェットプリンタを制御することが可能で、そして、チケットの有効性機能を表示する電子回路を決定することが可能なコンピュータを含んでいる。チケットをプリントする必要があるとき、プリンティング素子は、ビアホールおよび／または導電性物質をプリントすることによって、適切な電子回路のための基板を構成し、そのために、基板上のトランジスタが、適切に構成される。その基板は、次に、例えば、接着性プラスチックシートで密閉することによって、カプセル封じされることが可能であり、電気接続ターミナル５４，５５を露呈させる。チケットは次に分配される。チケットが、確認されると、インプットが、１つ以上のインプットターミナルに適応され、そして、１つ以上のアウトプットターミナルの回路のアウトプットが、その機能性を立証するべく監視される。チケットは、チケットしての使用に都合よくするために、フレキシブルなプラスチック基板上にプリントされることが好ましい。
【０１６３】
価格付けのため、あるいは、タグ付けのためより他のユーザー定義回路は、類似の方法で作られることができる。回路の立証および読み取りは、さらに、例えば、無線周波数放射を使用するリモートプロービングによって行われることができる(Physics World March 1999, page 31)。
【０１６４】
スタンダードアレイへの適切な接続の簡単なインクジェットプリンティングによって回路を画定するためのエンドユーザーの可能性は、工場でデザインされた回路と比較して、かなりの増加されたフレキシビリティを与えることである。
【０１６５】
本発明は、前述の例示に限定されるものではない。本発明の態様は、ここに記述される概念のすべての新規で、および／または発明力のある態様、または、ここに記述される特徴の発明力のある組み合わせを含んでいる。
【０１６６】
本発明が、上記に述べられるあらゆる定義の範囲に限定することなく、暗に、あるいは、明快に、あるいは、その総合のいずれかでここに開示されるすべての特徴、あるいは、特徴の組み合わせを含むことができるという事実に出願人は注意を引いている。前述の説明を鑑みて、様々な変更が本発明の範囲内で行われることができることは当業者には明らかである。
【図面の簡単な説明】
【図１】 溶液処理された全ポリマーTFTの異なる素子構成を示す。
【図２】 F8T2活性層、PVPゲート絶縁層、およびPEDOT/PSSゲート電極を有する図１ｃによるポリマーTFTの伝達特性を示す。
【図３】 室温（ａ）およびおよそ５０℃で付着されたF8T2活性層、PVPゲート絶縁層、およびPEDOT/PSSゲート電極を有する図１ｃによるポリマーTFTの伝達特性を示す。
【図４】 図１（ａ）におけるようなＦ８拡散バリアおよびPVP表面修正層を含むF8T2の全ポリマーTFTの出力（ａ）および伝達特性（ｂ）を示す。
【図５】 ＴＦＢ（ａ）およびポリスチレン（ｂ）の拡散バリヤおよびPVP表面修正層を有する図１（ａ）におけるようなF8T2の全ポリマーTFTの伝達特性を示す。
【図６】 露出されたガラス基板上に直接印刷されたF8T2活性層およびソース‐ドレイン電極を有する図１（ａ）による全ポリマーTFTの光学顕微鏡写真を示す。
【図７】 基板表面を疎水性領域および親水性領域へのパターン化による小さいチャネル長および小さい重複キャパシタンスを有するTFTの製造を示す。
【図８】 疎水性ポリイミドバンクの近くのPEDOT/PSSソース／ドレイン電極のＩＪＰ付着の後のＬ＝２０μｍ（ａ）およびＬ＝５μｍ（ｂ）を有するトランジスタのチャネル領域の光学顕微鏡写真を示す。
【図９】 ポリイミドバンクの近くのインクドロップレットの付着中撮影された光学顕微鏡写真を示す。
【図１０】 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μｍのそれぞれを有するトランジスタの出力および伝達特性を示している。
【図１１】 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μｍのそれぞれを有するトランジスタの出力および伝達特性を示している。
【図１２−１】 インクドロップレットの直径によって決まるビアホールの外径および内径の連続付着によりビアホールを形成する工程の（ａ）Dektakプロフィール測定および（ｂ）光学顕微鏡写真の概略図である。
【図１２−２】 ビアホールの外径および内径とインクジェットの液滴の直径とＰＶＰ層の厚さの関係を示す図である。
【図１３】 底部PEDOT電極および上部電極を有するビアホールを通る電流‐電圧特性を示す。
【図１４】 ビアホールを製造する異なる工程を示す。
【図１５】 ロジックインバータ（デプレッション負荷（ａ）、エンハンスメント負荷（ｂ）および抵抗負荷（ｃ）および多レベル内部接続方式（ｄ）のようなビアホールの応用を示す。
【図１６】 ２つのトランジスタの異なるサイズＷ／Ｌの比を有する印刷された全ポリマーTFTで製造される図１（ａ）におけるようなエンハンスメント負荷インバータの特性を示す。
【図１７】 他の底部ゲート素子構成を示す。
【図１８】 ディスプレイあるいはメモリ素子が電圧（ａ）あるいは電流（ｂ）によって制御されるアクティブマトリックスピクセルの概略図を示す。
【図１９】 アクティブマトリックスのピクセルの可能な構成を示す。
【図２０】 整列されたF8T2 TFTの偏光された光学吸収を示す。
【図２１】 （ａ）半導電性層および絶縁層の印刷によって製造されるパターン化された活性層アイランドを有するポリマーTFTおよび印刷された絶縁アイランドによって分離された導電性内部接続部間の重複領域を示す。
【図２２】 ユーザ規定の電子回路を製造するためにＩＪＰ内部接続部の網によって接続されるトランジスタ素子のマトリックスを示している。

Claims (37)

  1. トランジスタ装置を形成する方法であって、
    第１の導電層または半導体層、電極層または内部接続層を形成し、
    前記第１の導電層または半導体層、電極層または内部接続層の上に、ゲート絶縁ポリマー層および半導体ポリマー層を含む一連の層を形成し、
    前記一連のゲート絶縁ポリマー層及び半導体ポリマー層の局所領域に溶媒を局所的に堆積して領域内の前記一連のゲート絶縁ポリマー層及び半導体ポリマー層を溶解し、前記一連のゲート絶縁ポリマー層及び半導体ポリマー層を通って伸長するボイドを残し、ボイドを形成するべく溶解される物質が、ボイドの側部に再度堆積され、前記第１の層が前記溶媒に不溶であり、
    ボイドの中に導電材料または半導体材料を堆積して、電極または内部接続と、前記第１の導電層または半導体層、電極層または内部接続層との間に電気接続を作る
    ことを含む方法。
  2. 複数の溶媒が同時に堆積される、請求項１に記載の方法。
  3. 複数の溶媒が逐次に堆積される、請求項１に記載の方法。
  4. トランジスタ装置を形成する方法であって、
    半導体ポリマー層を形成し、
    前記半導体ポリマー層の上に溶解可能なゲート絶縁ポリマー層を形成し、
    ゲート絶縁ポリマー層の局所領域に溶媒を局所的に堆積して領域内のゲート絶縁ポリマー層を溶解し、ゲート絶縁ポリマー層を通って伸長するボイドを残し、ボイドを形成するべく溶解される物質が、ボイドの側部に再度堆積され、前記半導体ポリマー層が前記溶媒に不溶であり、
    導電材料または半導体材料をボイドの中に堆積して、電極または内部接続と、前記半導体ポリマー層との間の電気接続を作る
    ことを含む方法。
  5. 前記半導体ポリマー層がＦ８Ｔ２またはＴＦＢを含む、請求項４に記載の方法。
  6. 前記半導体ポリマー層の下に導電性電極または内部接続層を堆積するステップを含む、請求項４または５に記載の方法。
  7. 前記電極層または内部接続層が導電性共役ポリマーを含む、請求項１に記載の方法。
  8. ボイドの中の材料と接触させて、前記一連の層または前記ゲート絶縁層の上に更なる導電層または半導体層、電極層または内部接続層を形成することを含む、請求項１ないし７のいずれか１項に記載の方法。
  9. 前記溶媒がインクジェットプリンティングによって堆積される、請求項１ないし８のいずれか１項に記載の方法。
  10. 前記溶媒がインクジェットプリンティングによって単一の小滴として堆積される、請求項９に記載の方法。
  11. 前記溶媒がインクジェットプリンティングによって複数の小滴として堆積される、請求項９に記載の方法。
  12. 前記溶媒またはその組み合わせの沸点が８０℃よりも大きい、請求項１ないし１１のいずれか１項に記載の方法。
  13. 前記溶媒またはその組み合わせの沸点が１００℃よりも大きい、請求項１ないし１２のいずれか１項に記載の方法。
  14. 前記溶媒またはその組み合わせの沸点が１００℃よりも小さい、請求項１ないし１１のいずれか１項に記載の方法。
  15. 前記層の各々が、１つまたは複数の前記溶媒において容積当たり１重量パーセントより大きい溶解度を有する、請求項１または請求項１に直接または間接に依存した請求項７ないし１３のいずれか１項に記載の方法。
  16. 前記層の各々が、１つまたは複数の前記溶媒において容積当たり２重量パーセントより大きい溶解度を有する、請求項１または請求項１に直接または間接に依存した請求項７ないし１３のいずれか１項に記載の方法。
  17. 前記絶縁層が、前記溶媒において容積当たり１重量パーセントより大きい溶解度を有する、請求項４または請求項４に直接または間接に依存した請求項７ないし１３のいずれか１項に記載の方法。
  18. 前記絶縁層が、前記溶媒において容積当たり２重量パーセントより大きい溶解度を有する、請求項４、または請求項４に直接または間接に依存した請求項７ないし１３のいずれか１項に記載の方法。
  19. 堆積された前記溶媒の量が５０ｐｌよりも少ない、請求項１ないし１８のいずれか１項に記載の方法。
  20. 堆積された前記溶媒の量が２０ｐｌよりも少ない、請求項１ないし１９のいずれか１項に記載の方法。
  21. 堆積された前記溶媒の量が５ｐｌよりも少ない、請求項１ないし２０のいずれか１項に記載の方法。
  22. 溶解される層又は一連の前記絶縁層及び前記半導体層へ堆積される前記溶媒の接触角度が、５゜よりも大きいが９０゜よりも小さい、請求項１ないし２１のいずれか１項に記載の方法。
  23. 溶解される層又は一連の前記絶縁層及び前記半導体層へ堆積される前記溶媒の接触角度が、２０゜よりも大きいが９０゜よりも小さい、請求項１ないし２２のいずれか１項に記載の方法。
  24. 溶解される層又は一連の前記絶縁層及び前記半導体層へ堆積される前記溶媒の接触角度が、５０゜よりも大きいが９０゜よりも小さい、請求項１ないし２３のいずれか１項に記載の方法。
  25. 堆積される前記溶媒の小滴の表面に対する反発性を強めるため、溶解される層又は一連の絶縁層及び半導体層の表面が処理されている、請求項１ないし２４のいずれか１項に記載の方法。
  26. 前記表面の前記処理が、自己集合単分子層の堆積によって提供される、請求項２５に記載の方法。
  27. 前記溶媒がアルコールである、請求項１ないし２６のいずれか１項に記載の方法。
  28. 前記溶媒がＩＰＡまたはメタノールである、請求項１ないし２７のいずれか１項に記載の方法。
  29. 前記溶媒の堆積を局所領域へ限定するために、堆積させる層の表面より前記溶媒に対する強い反発性を有する限定構造を形成するステップを含む、請求項１ないし２８のいずれか１項に記載の方法。
  30. 前記限定構造が自己集合単分子層によって提供される、請求項２９に記載の方法。
  31. 前記ゲート絶縁層がＰＶＰを含む、請求項１ないし３０のいずれか１項に記載の方法。
  32. 前記ゲート絶縁層及びその直下の層の１つが極性溶媒の中で溶解可能であり、他のゲート絶縁層及びその直下の層の１つが非極性溶媒の中で溶解可能である、請求項１ないし３１のいずれか１項に記載の方法。
  33. 請求項１ないし３２のいずれか１項に記載の方法によって形成される電子素子。
  34. 請求項３３に記載の複数の素子を含む論理回路、表示装置、またはメモリ装置。
  35. 論理機能を実行するように相互接続された請求項３３に記載の複数の素子を含む論理回路。
  36. 前記溶媒がプリント技術を用いて局所的に堆積される、請求項１に記載の方法。
  37. 前記溶媒がプリント技術を用いて局所的に堆積される、請求項４に記載の方法。
JP2001547678A 1999-12-21 2000-12-21 内部接続の形成方法 Expired - Lifetime JP5073141B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB9930217.6 1999-12-21
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GBGB0009917.6A GB0009917D0 (en) 1999-12-21 2000-04-20 Forming interconnects
GB0009917.6 2000-04-20
PCT/GB2000/004940 WO2001047044A2 (en) 1999-12-21 2000-12-21 Forming interconnects

Publications (3)

Publication Number Publication Date
JP2003518755A JP2003518755A (ja) 2003-06-10
JP2003518755A5 JP2003518755A5 (ja) 2008-02-14
JP5073141B2 true JP5073141B2 (ja) 2012-11-14

Family

ID=26244157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001547678A Expired - Lifetime JP5073141B2 (ja) 1999-12-21 2000-12-21 内部接続の形成方法

Country Status (8)

Country Link
US (2) US7098061B2 (ja)
EP (1) EP1243035B1 (ja)
JP (1) JP5073141B2 (ja)
CN (1) CN100379048C (ja)
AU (1) AU779878B2 (ja)
BR (1) BR0016661B1 (ja)
CA (1) CA2394895C (ja)
WO (1) WO2001047044A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179765A (ja) * 2014-03-19 2015-10-08 株式会社東芝 電子デバイス及びその製造方法

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1007308B1 (en) * 1997-02-24 2003-11-12 Superior Micropowders LLC Aerosol method and apparatus, particulate products, and electronic devices made therefrom
EP1192676A1 (en) * 1999-06-21 2002-04-03 Cambridge University Technical Services Limited Aligned polymers for an organic tft
US7875975B2 (en) 2000-08-18 2011-01-25 Polyic Gmbh & Co. Kg Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
GB2367788A (en) 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
GB2374202A (en) 2001-04-03 2002-10-09 Seiko Epson Corp Patterning method
US6973710B2 (en) 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
JP2003309268A (ja) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP2003258256A (ja) * 2002-02-27 2003-09-12 Konica Corp 有機ｔｆｔ装置及びその製造方法
JP4572501B2 (ja) * 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
NL1020312C2 (nl) * 2002-04-05 2003-10-07 Otb Groep B V Werkwijze en inrichting voor het vervaardigen van een display, zoals bijvoorbeeld een polymere OLED display, een display en een substraat ten gebruike bij de werkwijze.
DE10226370B4 (de) 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
WO2004017439A2 (de) * 2002-07-29 2004-02-26 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
TWI309845B (en) * 2002-09-30 2009-05-11 Nanosys Inc Large-area nanoenabled macroelectronic substrates and uses therefor
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US20040110326A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7005088B2 (en) 2003-01-06 2006-02-28 E.I. Du Pont De Nemours And Company High resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in high efficiency pixellated polymer electroluminescent devices
US7317048B2 (en) 2003-01-06 2008-01-08 E.I. Du Pont De Nemours And Company Variable resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in electronic devices
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP2006513578A (ja) * 2003-01-14 2006-04-20 ポリアイシー ゲーエムベーハー ウント コー、 カーゲー 有機電界効果トランジスタおよび集積回路
KR20080106361A (ko) 2003-02-05 2008-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
KR101069333B1 (ko) * 2003-02-05 2011-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조방법
EP1592049A1 (en) 2003-02-05 2005-11-02 Sel Semiconductor Energy Laboratory Co., Ltd. Process for manufacturing display
JP4748990B2 (ja) * 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR101032338B1 (ko) * 2003-02-06 2011-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제작방법
CN101552230B (zh) 2003-02-06 2011-05-25 株式会社半导体能源研究所 半导体制造装置
KR101186919B1 (ko) * 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR101129101B1 (ko) * 2003-02-18 2012-03-23 코니카 미놀타 홀딩스 가부시키가이샤 유기 박막 트랜지스터 소자 및 그의 제조 방법
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2007288203A (ja) * 2003-05-28 2007-11-01 Seiko Epson Corp 薄膜トランジスタ
JP2005013986A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US7407831B2 (en) 2003-07-01 2008-08-05 Konarka Technologies, Inc. Method for producing organic solar cells or photo detectors
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
DE10340643B4 (de) 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE10340641A1 (de) * 2003-09-03 2005-04-07 Siemens Ag Strukturierung von Gate-Dielektrika in organischen Feldeffekt-Transistoren
US7446051B2 (en) 2003-09-09 2008-11-04 Csg Solar Ag Method of etching silicon
EP1665394A4 (en) 2003-09-09 2006-12-13 Csg Solar Ag REFLECTING MASK SETTING
JP2007505487A (ja) * 2003-09-09 2007-03-08 シーエスジー ソーラー アクチェンゲゼルシャフト 有機樹脂材料に開口部を形成する方法の改良
AU2004271225B2 (en) * 2003-09-09 2010-01-21 Csg Solar Ag Improved method of forming openings in an organic resin material
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP4055171B2 (ja) * 2004-05-19 2008-03-05 セイコーエプソン株式会社 カラーフィルタ基板の製造方法、電気光学装置の製造方法、電気光学装置、電子機器
US20050282308A1 (en) * 2004-06-22 2005-12-22 Albrecht Uhlig Organic electroluminescent display device and method of producing the same
EP1610399A1 (de) * 2004-06-22 2005-12-28 Samsung SDI Co., Ltd. Substrat zum Tintenstrahldrucken und Verfahren zu dessen Herstellung
DE102004040831A1 (de) 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
GB0423006D0 (en) 2004-10-15 2004-11-17 Cambridge Display Tech Ltd Organic transistor
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
CA2587729C (en) 2004-11-16 2014-06-10 Battelle Memorial Institute Solution based enhancements of fuel cell components and other electrochemical systems and devices
DE102004059465A1 (de) 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059464A1 (de) 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
US20060190917A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation System and process for manufacturing application specific printable circuits (ASPC'S) and other custom electronic devices
WO2006076607A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of passive electricalcomponents
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US20060158478A1 (en) * 2005-01-14 2006-07-20 Howarth James J Circuit modeling and selective deposition
US8167393B2 (en) * 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
US20060158497A1 (en) * 2005-01-14 2006-07-20 Karel Vanheusden Ink-jet printing of compositionally non-uniform features
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7533361B2 (en) * 2005-01-14 2009-05-12 Cabot Corporation System and process for manufacturing custom electronics by combining traditional electronics with printable electronics
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
TW200642785A (en) * 2005-01-14 2006-12-16 Cabot Corp Metal nanoparticle compositions
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
JP2006216297A (ja) * 2005-02-02 2006-08-17 Dainippon Screen Mfg Co Ltd 有機ｅｌ用基板およびその製造方法
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
US7341680B2 (en) 2005-03-02 2008-03-11 Hewlett-Packard Development Company, L.P. Printable composition with nanostructures of first and second types
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
US7670882B2 (en) * 2005-04-05 2010-03-02 Hewlett-Packard Development Company, L.P. Electronic device fabrication
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR101137862B1 (ko) * 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7795145B2 (en) * 2006-02-15 2010-09-14 Basf Aktiengesellschaft Patterning crystalline compounds on surfaces
US7485561B2 (en) * 2006-03-29 2009-02-03 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
JP5013167B2 (ja) * 2006-09-08 2012-08-29 ソニー株式会社 絶縁膜の表面改質方法および半導体装置の製造方法
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
JP5264089B2 (ja) 2006-12-07 2013-08-14 三星ディスプレイ株式會社 半導体要素、これを備えた有機発光ディスプレイ装置及び該半導体要素の製造方法
EP1930963B1 (en) * 2006-12-07 2016-03-02 Samsung Display Co., Ltd. Method of manufacturing a semiconducting device and semiconducting device
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
US7993960B2 (en) 2006-12-13 2011-08-09 Samsung Mobile Display Co., Ltd. Electronic device and method of manufacturing the same
JP5101097B2 (ja) * 2006-12-14 2012-12-19 株式会社リコー 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
KR20100016643A (ko) * 2007-04-19 2010-02-12 바스프 에스이 기판 상에 패턴을 형성하는 방법 및 그에 의해 형성된 전자 장치
GB2448730A (en) * 2007-04-25 2008-10-29 Innos Ltd Fabrication of Planar Electronic Circuit Devices
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
US7754542B2 (en) * 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
EP2245655A4 (en) * 2008-02-01 2012-11-21 Newsouth Innovations Pty Ltd METHOD FOR STRUCTURED HEATING OF CHOSEN MATERIAL
FR2937181B1 (fr) * 2008-10-10 2011-01-14 Commissariat Energie Atomique Structuration en surface de couches minces par ejection localisee de liquide immiscible.
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
EP2244315A1 (en) * 2009-04-22 2010-10-27 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method of manufacturing an organic light emitting diode (OLED)
IT1394959B1 (it) * 2009-07-28 2012-07-27 St Microelectronics Srl Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato
WO2011032218A1 (en) * 2009-09-18 2011-03-24 Newsouth Innovations Pty Limited Method for texturing surfaces
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011159885A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 薄膜の製造方法
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP5811560B2 (ja) * 2011-03-25 2015-11-11 セイコーエプソン株式会社 回路基板の製造方法
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers
US20180023552A1 (en) * 2012-09-18 2018-01-25 Elliot En-Yu Hui Microfluidic oscillator pump
US9099568B2 (en) * 2013-03-14 2015-08-04 Nthdegree Technologies Worldwide Inc. Three-terminal printed devices interconnected as circuits
CN105264683B (zh) * 2013-04-06 2017-10-27 印度坎普尔理工学院 有机薄膜晶体管及其制造和使用方法
JP6197418B2 (ja) 2013-07-05 2017-09-20 株式会社リコー 積層配線の形成方法、積層配線、及び電子素子
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140572A (en) * 1976-09-07 1979-02-20 General Electric Company Process for selective etching of polymeric materials embodying silicones therein
JPH0325937A (ja) * 1989-06-22 1991-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
EP0587231B1 (en) 1992-09-09 1998-07-08 Koninklijke Philips Electronics N.V. Method of chemically modifying a surface in accordance with a pattern
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
JP3978255B2 (ja) * 1997-06-24 2007-09-19 Ａｚエレクトロニックマテリアルズ株式会社 リソグラフィー用洗浄剤
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
AU725148B2 (en) 1997-10-17 2000-10-05 Regents Of The University Of California, The Process for fabricating organic semiconductor devices using ink-jet printing technology and device and system employing same
US5777070A (en) 1997-10-23 1998-07-07 The Dow Chemical Company Process for preparing conjugated polymers
TW394986B (en) * 1997-11-25 2000-06-21 Nippon Electric Co Active matrix liquid crystal display device and its manufacturing method
JP3161438B2 (ja) * 1997-11-25 2001-04-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
DE69928146T2 (de) * 1998-01-28 2006-08-03 Interuniversitair Microelektronica Centrum Vzw Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
CA2394886C (en) * 1999-12-21 2012-07-17 Plastic Logic Limited Inkjet-fabricated integrated circuits
JP3896770B2 (ja) * 2000-07-07 2007-03-22 セイコーエプソン株式会社 配線間接続孔の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179765A (ja) * 2014-03-19 2015-10-08 株式会社東芝 電子デバイス及びその製造方法

Also Published As

Publication number Publication date
US7098061B2 (en) 2006-08-29
JP2003518755A (ja) 2003-06-10
EP1243035B1 (en) 2016-03-02
WO2001047044A3 (en) 2001-12-06
WO2001047044A2 (en) 2001-06-28
CN1425203A (zh) 2003-06-18
US7763501B2 (en) 2010-07-27
BR0016661B1 (pt) 2013-11-26
CA2394895C (en) 2014-01-28
CA2394895A1 (en) 2001-06-28
BR0016661A (pt) 2003-02-25
EP1243035A2 (en) 2002-09-25
AU2206901A (en) 2001-07-03
US20030060038A1 (en) 2003-03-27
CN100379048C (zh) 2008-04-02
US20060286726A1 (en) 2006-12-21
AU779878B2 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
JP5073141B2 (ja) 内部接続の形成方法
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP5658789B2 (ja) 溶液処理された素子
US6905906B2 (en) Solution processed devices
US6808972B2 (en) Method of processing solution on a substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120822

R150 Certificate of patent or registration of utility model

Ref document number: 5073141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term