KR20040029690A - Method and apparatus for driving plasma display panel - Google Patents
Method and apparatus for driving plasma display panel Download PDFInfo
- Publication number
- KR20040029690A KR20040029690A KR1020020060044A KR20020060044A KR20040029690A KR 20040029690 A KR20040029690 A KR 20040029690A KR 1020020060044 A KR1020020060044 A KR 1020020060044A KR 20020060044 A KR20020060044 A KR 20020060044A KR 20040029690 A KR20040029690 A KR 20040029690A
- Authority
- KR
- South Korea
- Prior art keywords
- rising
- slope
- period
- ramp waveform
- temperature
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것으로 특히, 저온에서 안정된 동작을 할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus and a driving method of a plasma display panel, and more particularly, to a driving apparatus and a driving method of a plasma display panel to enable stable operation at low temperatures.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") displays an image including characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe inert mixed gas. . Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode 13Y, 13Z).
투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Y are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in parallel with the address electrode X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.
한편, 셋업기간동안 공급되는 상승램프파형(Ramp-up)은 도 4에 도시된 상승램프파형 공급부에 의하여 공급된다.On the other hand, the ramp ramp up supplied during the setup period is supplied by the ramp ramp supply shown in FIG.
도 4를 참조하면, 종래의 상승램프파형 공급부는 상승램프파형 전압원(Vr)과 패널(즉, 주사전극(Y)) 사이에 설치되는 스위칭소자(Q)와, 스위칭소자(Q)를 제어하기 위한 제어신호 공급부(CS)와, 제어신호 공급부(CS)와 스위칭소자(Q)의 게이트단자 사이에 병렬로 접속되는 저항(R) 및 다이오드(D)와, 스위칭소자(Q)의 게이트단자와 드레인단자 사이에 접속된 캐패시터(C)를 구비한다.Referring to FIG. 4, the conventional rising ramp waveform supply unit controls the switching element Q and the switching element Q provided between the rising ramp waveform voltage source Vr and the panel (ie, the scanning electrode Y). The control signal supply unit CS, the resistor R and the diode D connected in parallel between the control signal supply unit CS and the gate terminal of the switching element Q, and the gate terminal of the switching element Q. The capacitor C connected between the drain terminals is provided.
상승램프파형 전압원(Vr)은 스위칭소자(Q)의 드레인단자에 접속된다. 제어신호 공급부(CS)는 스위칭소자(Q)의 게이트단자에 제어신호를 공급하여 스위칭소자(Q)의 스위칭동작을 제어한다.The rising ramp waveform voltage source Vr is connected to the drain terminal of the switching element Q. The control signal supply unit CS supplies a control signal to the gate terminal of the switching element Q to control the switching operation of the switching element Q.
이와 같은 상승램프파형 공급부의 동작과정을 상세히 설명하면, 먼저 제어신호 공급부(CS)는 구형파의 제어신호를 스위칭소자(Q)로 공급한다. 이때, 캐패시터(C) 및 저항(R)의 RC시정수 값에 의해 스위칭소자(Q)를 통해 패널로 흐르는 전압값이 소정기울기를 갖는다. 다시 말하여, 스위칭소자(Q)를 경유하여 패널로 공급되는 전압은 소정기울기를 가지고 상승한다. 즉, 주사전극(Y)으로 상승램프파형(Ramp-up)이 공급되게 된다.The operation of the rising ramp waveform supply unit will be described in detail. First, the control signal supply unit CS supplies the control signal of the square wave to the switching element Q. At this time, the voltage value flowing to the panel through the switching element Q has a predetermined slope by the RC time constant values of the capacitor C and the resistor R. In other words, the voltage supplied to the panel via the switching element Q rises with a predetermined slope. That is, the rising ramp waveform Ramp-up is supplied to the scan electrode Y.
한편, 초기화파형이 대략 400V 정도의 상승램프파형 전압(Vr)의 전위에서 소정전압(대략 180V) 으로 하강할 때 스위칭소자(Q)의 게이트 및 소오스단자 사이에 대략 -70V의 역전압이 발생된다. 이때, 다이오드(D)는 역전압에 의해 스위칭소자(Q)가 손상되는 것을 방지한다. 즉, 종래의 상승램프파형 공급부는 저항(R)과 캐패시터(C)에 의한 RC시정수에 따라 일정한 기울기를 가지는 상승램프파형(Ramp-up)을 패널로 공급한다.On the other hand, when the initialization waveform falls from the potential of the rising ramp waveform voltage Vr of about 400V to a predetermined voltage (about 180V), a reverse voltage of about -70V is generated between the gate and the source terminal of the switching element Q. . At this time, the diode D prevents the switching element Q from being damaged by the reverse voltage. That is, the conventional rising ramp waveform supply unit supplies the rising ramp waveform Ramp-up having a constant slope to the panel according to the RC time constant by the resistor R and the capacitor C.
한편, 이와 같이 동작하는 종래의 PDP는 초기화기간에 발생되는 빛에 의하여 콘트라스트(Contrast)가 저하되는 문제점이 있다. 이를 상세히 하면, 초기화기간에 공급되는 상승 램프파형(Ramp-up)에 의해 주사전극(Y)과 유지전극(Z) 및 주사전극(Y)과 어드레스전극(X) 사이에는 방전이 일어나고 그 결과, 도 5와 같이 주사전극(Y)에 부극성의 벽전하가 형성되며 유지전극(Z)에 정극성의 벽전하가 형성된다.On the other hand, the conventional PDP operating as described above has a problem that the contrast is reduced by the light generated in the initialization period. In detail, the discharge occurs between the scan electrode Y and the sustain electrode Z and the scan electrode Y and the address electrode X by the rising ramp waveform Ramp-up supplied during the initialization period. As shown in FIG. 5, negative wall charges are formed on the scan electrode Y, and positive wall charges are formed on the sustain electrode Z.
여기서, 주사전극(Y)과 유지전극(Z) 사이의 방전은 실험한 결과, 주사전극(Y)과 어드레스전극(X) 사이의 방전보다 더 낮은 전압에서 일어나게 된다. 이렇게 주사전극(Y)과 유지전극(Z) 사이에서 일어나는 방전은 관찰자 쪽으로 진행하는 빛의 방출량이 주사전극(Y)과 어드레스전극(X) 사이의 방전에 의해 발생되는 빛의 방출량보다 많게 된다. 이 때문에 비표시기간인 초기화기간에 빛의 방출량이 높아지게 되므로 콘트라스트 특성이 그 만큼 저하된다.Here, as a result of the experiment, the discharge between the scan electrode (Y) and the sustain electrode (Z) occurs at a lower voltage than the discharge between the scan electrode (Y) and the address electrode (X). As such, the discharge generated between the scan electrode Y and the sustain electrode Z causes the amount of light emitted toward the observer to be larger than the amount of light emitted by the discharge between the scan electrode Y and the address electrode X. For this reason, the light emission amount is increased in the initialization period, which is the non-display period, so that the contrast characteristic is reduced by that much.
따라서, 종래에는 PDP의 콘트라스트 특성을 향상시키기 위하여 도 6과 같은구동방법에 제안되었다.Therefore, in the related art, in order to improve the contrast characteristics of the PDP, a driving method as shown in FIG. 6 is proposed.
도 6은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.6 is a view showing a method of driving a plasma display panel according to another embodiment of the prior art.
도 6을 참조하면, 종래의 다른 실시예에 의한 PDP의 구동방법은 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 6, the PDP driving method according to another exemplary embodiment is divided into an initialization period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 형성된다. 또한, 셋업기간에 상승 램프파형(Ramp-up)이 피크전압(Vr)까지 상승된 후 주사전극들(Y)에는 피크전압(Vr)의 전압이 소정시간동안 공급된다. 상승 램프파형(Ramp-up)의 피크전압(Vr)이 소정시간동안 유지되면 방전셀에 형성된 벽전하들이 강화된다.In the initialization period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a weak discharge in the cells of the full screen to form wall charges in the cells. In addition, after the rising ramp waveform Ramp-up is raised to the peak voltage Vr in the setup period, the voltage of the peak voltage Vr is supplied to the scan electrodes Y for a predetermined time. When the peak voltage Vr of the rising ramp waveform Ramp-up is maintained for a predetermined time, wall charges formed in the discharge cells are strengthened.
셋업기간의 전반부(상승 램프파형의 상승 전반부)에는 유지전극들(Z)에 기저전압이 공급되고, 셋업기간의 후반부(상승 램프파형의 상승 후반부 + 피크전압(Vr) 유지구간)에는 유지전극들(Z)이 플로팅된다. 유지전극들(Z)에 기저전압이 공급되는 셋업기간의 전반부에는 주사전극들(Y) 및 유지전극들(Z)간에 방전이 일어나 방전셀내에 벽전하가 형성된다. 유지전극들(Z)이 플로팅되는 셋업기간의 후반부에는 주사전극들(Y) 및 유지전극들(Z)간에 방전이 일어나지 않는다. 즉, 셋업기간의 후반부에는 주사전극들(Y)과 어드레스전극들(X)간에만 방전이 일어나게 된다.In the first half of the setup period (the first half of the rising ramp waveform), the base voltage is supplied to the sustain electrodes Z, and in the second half of the setup period (the second half of the rising ramp waveform + the sustain period of the peak voltage Vr), the sustain electrodes are provided. (Z) is plotted. In the first half of the setup period in which the base voltages are supplied to the sustain electrodes Z, a discharge occurs between the scan electrodes Y and the sustain electrodes Z to form wall charges in the discharge cells. In the second half of the setup period in which the sustain electrodes Z are floated, no discharge occurs between the scan electrodes Y and the sustain electrodes Z. FIG. That is, in the second half of the setup period, the discharge occurs only between the scan electrodes Y and the address electrodes X. FIG.
다시 말하여, 셋업기간의 후반부에는 유지전극들(Z)을 플로팅시킴으로써 주사전극들(Y)과 유지전극들(Y)간에 면방전이 일어나는 것을 방지할 수 있다. 따라서, 종래의 다른 실시예에 의하면 초기화기간의 휘도가 낮아지게 되고, 이에 따라 콘트라스트가 향상되게 된다. 여기서, 유지전극들(Z)을 플로팅시키게 되면 셋업기간에 방전셀에 형성되는 벽전하의 양은 도 3에 도시된 PDP의 구동방법에 비하여 적어진다.In other words, the surface discharge can be prevented between the scan electrodes Y and the sustain electrodes Y by floating the sustain electrodes Z in the second half of the setup period. Therefore, according to another conventional embodiment, the luminance of the initialization period is lowered, and thus the contrast is improved. Here, when the sustain electrodes Z are floated, the amount of wall charges formed in the discharge cells during the setup period is smaller than that of the PDP driving method shown in FIG.
한편, 유지전극들(Z)이 플로팅상태를 유지하는 셋업기간의 후반부에 유지전극들(Z)에는 소정의 전압이 유도되게 된다. 다시 말하여, 셋업기간의 후반부에 주사전극들(Y)에 인가되는 상승 램프파형(Ramp-up) 및 피크전압(Vr)을 유지하는 기간에 의하여 유지전극들(Z)에는 소정의 전압이 유도된다.On the other hand, a predetermined voltage is induced in the sustain electrodes Z in the second half of the setup period in which the sustain electrodes Z are in a floating state. In other words, a predetermined voltage is induced to the sustain electrodes Z by the period of maintaining the rising ramp waveform Ramp-up and the peak voltage Vr applied to the scan electrodes Y later in the setup period. do.
셋다운기간에 주사전극들(Y)에는 하강 램프파형(Ramp-down)이 공급된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.The falling ramp waveform Ramp-down is supplied to the scan electrodes Y in the set down period. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.
하지만, 이와 같이 구동되는 종래의 다른 실시예에 의한 PDP는 저온(대략 20℃ 내지 -20℃) 에서 동작시에 휘점 오방전이 발생된다. 다시 말하여, 동작온도에 따른 PDP의 저온 동작특성 실험시에 다수의 방전셀들에서 휘점 오방전이 발생되게 된다. 이와 같은 휘점 오방전은 저온에서 입자 움직임이 둔화됨과 아울러 셋업기간의 후반부에 주사전극들(Y) 및 유지전극들(Z) 간에 방전이 일어나지 않기 때문에(즉, 플로팅상태의 유지전극들(Z)에 소정전압이 유도되기 때문에) 발생된다.However, the PDP according to another conventional embodiment driven as described above generates bright point misfiring when operated at low temperature (about 20 ° C. to −20 ° C.). In other words, when the low temperature operating characteristics of the PDP according to the operating temperature, the bright point discharge is generated in the plurality of discharge cells. Such bright spot discharging is slowed down at low temperatures and no discharge occurs between the scan electrodes Y and the sustain electrodes Z at the end of the setup period (i.e., the sustain electrodes Z in the floating state). Induces a predetermined voltage).
이를 상세히 설명하면, 저온에서 입자의 움직임이 둔화되면 소거 램프파형(erase)에 의한 소거방전이 정상적으로 발생되지 않는다. 이와 같은 소거방전이 정상적으로 발생되지 않은 셀들에서는 도 7과 같이 주사전극(Y) 및 유지전극(Z)에 형성된 벽전하들이 소거되지 않는다.In detail, when the movement of particles is slowed at a low temperature, erasure discharge due to an erase ramp waveform (erase) does not occur normally. In the cells in which such erasure discharge is not normally generated, wall charges formed in the scan electrode Y and the sustain electrode Z are not erased as shown in FIG. 7.
이후, 셋업기간에 주사전극(Y)에 정극성의 상승 램프파형(Ramp-up)이 공급된다. 이때, 주사전극(Y)에 부극성의 벽전하가 형성되어 있기 때문에(즉, 주사전극(Y)에 인가되는 전압과 주사전극(Y)에 형성되어 있는 벽전하가 반대 극성을 갖기 때문에) 셋업기간에 정상적이 방전이 발생되지 않는다. 특히, 셋업기간의 후반부에 주사전극(Y) 및 유지전극(Z) 간에 방전이 일어나지 않기 때문에 충분한 셋업방전이 발생되지 않고, 이에 따라 방전셀들에 원하는 벽전하들이 형성되지 않는다. 따라서, 셋업기간에 이어지는 셋다운기간에도 방전이 일어나지 않는다. 이와 같이 초기화기간에 정상적인 방전이 일어나지 않으면 소거기간에 과도하게 형성된 벽전하들이 어드레스기간 및 서스테인기간에 영향을 주게 된다. 다시 말하여, 방전셀들에 과도하게 형성된 벽전하들에 의하여 서스테인기간에 원하지 않는 휘점 형태의 강방전이 발생되게 된다.Thereafter, a positive rising ramp waveform Ramp-up is supplied to the scan electrode Y during the setup period. At this time, since negative wall charges are formed in the scan electrode Y (that is, the voltage applied to the scan electrode Y and the wall charges formed in the scan electrode Y have opposite polarities), the setup is performed. Normal discharge does not occur in the period. In particular, since no discharge occurs between the scan electrode Y and the sustain electrode Z in the second half of the setup period, sufficient setup discharge does not occur, so that desired wall charges are not formed in the discharge cells. Therefore, no discharge occurs even in the setdown period following the setup period. As such, if normal discharge does not occur in the initialization period, wall charges excessively formed in the erasing period affect the address period and the sustain period. In other words, the wall discharges excessively formed in the discharge cells cause an undesired strong point discharge in the sustain period.
한편, 이와 같은 휘점 오방전은 청색 및 녹색의 형광체가 형성된 방전셀들에서 주로 발생된다.(특히, 녹색의 형광체가 형성된 방전셀들) 다시 말하여, 청색 및 녹색 형광체들은 적색 형광체보다 방전개시전압이 대략 20 내지 30V 높게 설정되기 때문에 초기화기간에 정상방전이 발생되지 않고, 이에 따라 휘점 오방전이 발생되게 된다.On the other hand, such a bright spot discharge is mainly generated in the discharge cells formed with blue and green phosphors (in particular, discharge cells formed with green phosphors). In other words, the blue and green phosphors have a discharge start voltage than the red phosphors. Since approximately 20 to 30 V is set high, normal discharge does not occur in the initializing period, and thus bright spot false discharge occurs.
따라서, 본 발명의 목적은 저온에서 안정된 동작을 할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a driving apparatus and a driving method of a plasma display panel which enable stable operation at low temperatures.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀을 나타내는 사시도.1 is a perspective view showing a discharge cell of a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 종래의 교류 면방전형 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.2 is a view showing one frame of a conventional AC surface discharge type plasma display panel.
도 3은 도 2에 도시된 서브필드동안 전극들에 공급되는 구동파형을 나타내는 파형도.3 is a waveform diagram showing a driving waveform supplied to electrodes during the subfield shown in FIG.
도 4는 종래의 상승램프파형 공급부를 나타내는 회로도.4 is a circuit diagram showing a conventional rising ramp waveform supply unit.
도 5는 초기화기간에 전극들에 형성된 벽전하들을 나타내는 도면.5 shows wall charges formed on electrodes in an initialization period.
도 6은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.Fig. 6 is a waveform diagram showing a method of driving a plasma display panel according to another conventional embodiment.
도 7은 저온에서 소거방전이 정상적으로 발생되지 않은 셀들에 형성되어 있는 벽전하들을 나타내는 도면.7 shows wall charges formed in cells in which erasing discharge is not normally generated at low temperature.
도 8은 본 발명의 실시예에 의한 상승램프파형 공급부를 나타내는 회로도.8 is a circuit diagram showing a ramp ramp waveform supply unit according to an embodiment of the present invention.
도 9는 도 8의 상승램프파형 공급부에 의하여 저온 이상의 온도에서 공급되는 상승램프파형을 나타내는 파형도.FIG. 9 is a waveform diagram illustrating a rising ramp waveform supplied at a temperature higher than a low temperature by the rising ramp waveform supply unit of FIG. 8.
도 10은 도 8의 상승램프파형 공급부에 의하여 저온의 온도에서 공급되는 상승램프파형을 나타내는 파형도.FIG. 10 is a waveform diagram illustrating rising ramp waveforms supplied at a low temperature by the rising ramp waveform supply unit of FIG. 8; FIG.
도 11a 및 도 11b는 셋업기간에 저온 및 저온이상의 온도에서 공급되는 구동파형의 전압차를 나타내는 도면.11A and 11B are diagrams showing voltage differences of driving waveforms supplied at a low temperature and a temperature higher than a low temperature during a setup period.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode
13Y,13Z : 버스전극14,22 : 유전체층13Y, 13Z: bus electrodes 14, 22: dielectric layer
16 : 보호막18 : 하부기판16: protective film 18: lower substrate
24 : 격벽26 : 형광체층24: partition 26: phosphor layer
30,34 : 기울기 제어부32 : 소자보호부30, 34: tilt control unit 32: device protection unit
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동장치는 상승램프파형 전압원과; 상승램프파형 전압원과 상기 주사전극 사이에 설치되는 스위칭소자와; 스위칭소자를 제어하기 위한 제어신호 공급부와; 상승램프파형 전압원, 스위칭소자 및 제어신호 공급부 사이에 설치되어 온도와 무관하게 상승램프파형 전압원으로부터 주사전극으로 공급되는 상승램프파형의 상승기울기를 제어하기 위한 제 1기울기 제어부와; 제 1기울기 제어부와 제어신호 공급부 사이에 설치되고 온도에 대응되어 상승램프파형 전압원으로부터 패널로 공급되는 상승램프파형의 상승기울기를 제어하기 위한 제 2기울기 제어부와; 제어신호 공급부와 스위칭소자 사이에 설치되어 스위칭소자의 파손을 방지하기 위한 소자보호부를 구비한다.In order to achieve the above object, a driving apparatus of a plasma display panel of the present invention includes a rising ramp waveform voltage source; A switching element provided between a rising ramp waveform voltage source and the scan electrode; A control signal supply unit for controlling the switching element; A first slope control unit disposed between the rising ramp waveform voltage source, the switching element, and the control signal supply unit to control the rising slope of the rising ramp waveform supplied from the rising ramp waveform voltage source to the scan electrode regardless of temperature; A second slope control unit installed between the first slope control unit and the control signal supply unit for controlling the rising slope of the rising ramp waveform supplied to the panel from the rising ramp waveform voltage source in correspondence with the temperature; It is provided between the control signal supply unit and the switching element is provided with an element protection unit for preventing damage to the switching element.
상기 제 2기울기 제어부는 온도가 낮아짐에 따라 높은 상승기울기를 가지는 상승램프파형이 주사전극으로 공급되도록 하는 것을 특징으로 한다.The second slope controller is characterized in that the rising ramp waveform having a high rising slope is supplied to the scan electrode as the temperature is lowered.
상기 제 1기울기 제어부는 저항과 캐패시터를 구비하며, 저항과 캐패시터의 시정수에 의하여 상승램프파형의 상승기울기를 제어한다.The first slope controller includes a resistor and a capacitor, and controls the rising slope of the rising ramp waveform by the time constant of the resistor and the capacitor.
상기 제 2기울기 제어부는 저항과 제어신호 공급부 사이에 설치되는 써미스터를 구비한다.The second slope control unit includes a thermistor disposed between the resistor and the control signal supply unit.
상기 써미스터의 제 1저항값 및 저항의 제 2저항값이 합쳐진 제 3저항값과 캐패시터의 시정수에 의하여 상승램프파형의 상승기울기가 제어된다.The rising slope of the rising ramp waveform is controlled by the third resistance value of the sum of the first resistance value of the thermistor and the second resistance value of the resistor and the time constant of the capacitor.
상기 써미스터는 온도가 높아지면 저항값이 증가함과 아울러 온도가 낮아지면 저항값이 낮아지는 정저항온도계수를 갖는다.The thermistor has a constant resistance temperature coefficient at which the resistance value increases as the temperature increases and the resistance value decreases when the temperature decreases.
상기 소자보호부는 저항 및 써비스터와 병렬로 접속되는 다이오드를 구비한다.The device protection unit includes a diode connected in parallel with a resistor and a surge.
상기 셋업기간의 후반부에 주사전극과 나란하게 형성된 유지전극은 플로팅된다.In the second half of the setup period, the sustain electrode formed in parallel with the scan electrode is floated.
저온 이상의 온도에서 유지전극이 플로팅되는 시간과 상승램프파형의 상승기간이 중첩되어 유지전극에 일정전압이 유도된다.When the sustain electrode is floated at a temperature higher than the low temperature and the rising period of the rising ramp waveform overlaps, a constant voltage is induced to the sustain electrode.
저온의 온도에서 유지전극이 플로팅되는 시간과 상승램프파형의 상승기간이 중첩되지 않아 유지전극에 전압이 유도되지 않는다.At a low temperature, the sustain electrode floats and the rising period of the rising ramp waveform do not overlap, so that no voltage is induced to the sustain electrode.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 상승램프파형의 상승 기울기가 저온과 저온 이상의 온도에서 상이하게 설정된다.In the driving method of the plasma display panel of the present invention, the rising slope of the rising lamp waveform is set differently at a temperature lower than the low temperature.
상기 저온에서의 상승 기울기가 저온 이상의 온도에서의 상승 기울기보다 크다.The rising slope at the low temperature is greater than the rising slope at a temperature above the low temperature.
상기 셋업기간의 후반부에 유지전극이 플로팅되는 단계를 포함한다.Floating the sustain electrode later in the setup period.
상기 저온에서 유지전극이 플로팅되는 기간과 상승램프파형이 상승되는 기간이 중첩되지 않는다.The period in which the sustain electrode floats at the low temperature and the period in which the rising lamp waveform rises do not overlap.
상기 저온 이상의 온도에서 유지전극이 플로팅되는 기간과 상승램프파형이 상승되는 기간이 중첩된다.The period in which the sustain electrode is floated at the temperature higher than the low temperature and the period in which the rising lamp waveform is raised overlap.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 8 내지 도 11b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 8 to 11B.
도 8은 본 발명의 실시예에 의한 상승램프파형 공급부를 나타내는 회로도이다. 이와 같은 본 발명의 상승램프파형 공급부는 셋업기간의 후반부에 유지전극(Z)이 플로팅될 때 이용된다.8 is a circuit diagram illustrating an up ramp waveform supply unit according to an exemplary embodiment of the present invention. The rising ramp waveform supply portion of the present invention is used when the sustain electrode Z is floated in the second half of the setup period.
도 8을 참조하면, 본 발명의 실시예에 의한 상승램프파형 공급부는 제 1기울기 제어부(30), 소자보호부(32), 제 2기울기 제어부(34) 및 제어신호 공급부(CS)를 구비한다. 제어신호 공급부(CS)는 스위칭소자(Q)의 스위칭동작을 제어한다.Referring to FIG. 8, the ramp ramp supply unit according to the embodiment of the present invention includes a first slope control unit 30, an element protection unit 32, a second slope control unit 34, and a control signal supply unit CS. . The control signal supply unit CS controls the switching operation of the switching element Q.
제 1기울기 제어부(30)는 상승램프파형 전압원(Vr), 스위칭소자(Q) 및 제어신호 공급부(CS) 사이에 설치되어 상승램프파형 전압원(Vr)으로부터 스위칭소자(Q)를 경유하여 주사전극(Y)으로 공급되는 상승램프파형(Ramp-up)의 기울기를 제어한다. 이와 같은 기울기 제어부(30)는 스위칭소자(Q)의 게이트단자와 드레인단자 사이에 접속된 캐패시터(C)와, 스위칭소자(Q)의 게이트단자와 제어신호 공급부(CS) 사이에 설치되는 제 1저항(R1)을 구비한다. 이와 같은 제 1기울기 제어부(30)는 온도와 무관하게 상승램프파형(Ramp-up)의 기울기를 제어한다.The first slope control unit 30 is installed between the rising ramp waveform voltage source Vr, the switching element Q, and the control signal supply unit CS, and scan electrode via the switching element Q from the rising ramp waveform voltage source Vr. Controls the slope of the ramp ramp up supplied to Y. The inclination controller 30 is a first capacitor provided between the capacitor C connected between the gate terminal and the drain terminal of the switching element Q and the gate terminal and the control signal supply unit CS of the switching element Q. A resistor R1 is provided. The first slope control unit 30 controls the slope of the ramp ramp up regardless of the temperature.
제 2기울기 제어부(34)는 제 1기울기 제어부(30)와 제어신호 공급부(CS) 사이에 설치되어(즉, 제 1저항(R1)과 직렬로 설치되어) 상승램프파형 전압원(Vr)으로부터 스위칭소자(Q)를 경유하여 주사전극(Y)으로 공급되는 상승램프파형(Ramp-up)의 기울기를 제어한다. 이와 같은 제 2기울기 제어부(34)는 온도에 대응하여 상승램프파형(Ramp-up)의 기울기를 제어한다. 이를 위해, 제 2기울기 제어부(34)는 써미스터(R2)를 구비한다. 여기서, 써미스터(R2)는 온도가 높아지면 저항값이 증가함과 아울러 온도가 낮아지면 저항값이 낮아지는 정저항온도계수를 가지는 정특성 써미스터가 이용된다.The second slope control section 34 is provided between the first slope control section 30 and the control signal supply section CS (that is, installed in series with the first resistor R1) to switch from the rising ramp waveform voltage source Vr. The slope of the ramp ramp Ramp-up supplied to the scan electrode Y is controlled via the device Q. The second slope control unit 34 controls the slope of the ramp ramp up in response to the temperature. To this end, the second slope control unit 34 has a thermistor R2. Here, the thermistor R2 uses a static thermistor having a constant resistance temperature coefficient at which the resistance value increases when the temperature increases and the resistance value decreases when the temperature decreases.
소자보호부(32)는 스위칭소자(Q)에 걸리는 역전압에 의해 스위칭소자(Q)가 파괴되는 것을 방지한다. 이와 같은 소자보호부(32)는 제 1저항(R1) 및 써미스터(R2)와 병렬로 설치되는 다이오드(D)를 구비한다.The element protection unit 32 prevents the switching element Q from being destroyed by the reverse voltage applied to the switching element Q. The device protection unit 32 includes a diode D installed in parallel with the first resistor R1 and the thermistor R2.
이와 같은 상승램프파형 공급부가 저온 이상의 온도에서 동작할 때의 동작과정을 상세히 설명하면, 먼저 제어신호 공급부(CS)는 구형파의 제어신호를 스위칭소자(Q)로 공급한다. 이때, 제 1기울기 제어부(30) 및 제 2기울기 제어부(34)의 R1+R2의 저항값(R")과 캐패시터(C)의 R"C시정수 값에 의해 스위칭소자(Q)를 경유하여 패널로 공급되는 전압값이 소정기울기를 가지고 상승하게 된다. 이때, 저온 이상의 온도에서 제 2기울기 제어부(34)의 써미스터(R2)는 높은 저항값을 가지고, 이에 따라 상승램프파형(Ramp-up1)은 도 9와 같이 제 1기울기를 가지고 T1의 시간동안 상승램프파형 전압원(Vr)이 전압까지 상승하게 된다.When the rising ramp waveform supply unit operates in detail at a low temperature or more, the control signal supply unit CS first supplies a control signal of a square wave to the switching element Q. At this time, the resistance value R ″ of R1 + R2 of the first slope control unit 30 and the second slope control unit 34 and the R ″ C time constant value of the capacitor C are passed through the switching element Q. The voltage value supplied to the panel rises with a predetermined slope. At this time, the thermistor R2 of the second slope control unit 34 has a high resistance value at a temperature equal to or lower than the low temperature, and thus the ramp ramp Ramp-up1 rises during the time of T1 with the first slope as shown in FIG. 9. The ramp waveform voltage source Vr rises to the voltage.
한편, 유지전극(Z)은 셋업기간의 후반부 동안 플로팅상태를 유지하게 된다. 이때, 상승램프파형(Ramp-up1)의 상승기간 및 유지전극(Z)의 플로팅기간(Td)이 중첩되어 유지전극(Z)에는 소정의 전압이 유도되게 된다. 다시 말하여, 저온 이상의 온도에서 상승램프파형(Ramp-up1)은 T1의 시간동안 상승하고, 이때 T1의 기간과 유지전극(Z)이 플로팅되는 Td의 기간이 중첩되기 때문에 유지전극(Z)에는 소정의 전압이 유도되게 된다.On the other hand, the sustain electrode Z is kept floating during the second half of the setup period. At this time, the rising period of the rising ramp waveform Ramp-up1 and the floating period Td of the sustain electrode Z overlap each other, thereby inducing a predetermined voltage to the sustain electrode Z. In other words, at a temperature equal to or lower than the low temperature, the ramp ramp Ramp-up1 rises for a time T1, and at this time, the period T1 overlaps the period Td in which the sustain electrode Z is floated. The predetermined voltage is induced.
즉, 본 발명의 상승램프파형 공급부가 저온 이상의 온도에서 구동될 때 패널에는 도 6과 같은 구동파형이 공급된다. 다시 말하여, 본 발명의 PDP가 저온 이상의 온도에서 구동할 때 셋업기간의 후반부에는 주사전극(Y)과 유지전극(Z)간에 면방전이 발생되지 않는다. 따라서, 본 발명에서는 저온 이상의 온도에서 PDP가 동작시에 초기화기간의 휘도를 낮추어 콘트라스트를 향상시킬 수 있다.That is, when the rising ramp waveform supply unit of the present invention is driven at a temperature higher than the low temperature, the driving waveform as shown in FIG. 6 is supplied to the panel. In other words, when the PDP of the present invention is driven at a temperature higher than the low temperature, no surface discharge occurs between the scan electrode Y and the sustain electrode Z in the second half of the setup period. Therefore, in the present invention, when the PDP is operated at a temperature equal to or lower than the low temperature, the brightness of the initialization period can be lowered to improve the contrast.
한편, 초기화 파형이 대략 400V 정도의 상승램프파형 전압(Vr)의 전위에서 소정전압(대략 180V) 으로 하강할 때 스위칭소자(Q1)의 게이트 및 소오스단자 사이에 대략 -70V의 역전압이 발생된다. 이때, 소자보호부(32)는 역전압에 의해 스위칭소자(Q)가 손상되는 것을 방지한다.On the other hand, when the initialization waveform falls from the potential of the rising ramp waveform voltage Vr of about 400V to a predetermined voltage (about 180V), a reverse voltage of about -70V is generated between the gate and the source terminal of the switching element Q1. . At this time, the element protection unit 32 prevents the switching element Q from being damaged by the reverse voltage.
상승램프파형 공급부가 저온(대략 20℃ 내지 -20℃)에서 동작할 때의 동작과정을 상세히 설명하면, 먼저 제어신호 공급부(CS)는 구형파의 제어신호를 스위칭소자(Q)로 공급한다. 이때, 제 1기울기 제어부(30) 및 제 2기울기 제어부(34)의 R1+R2의 저항값(R")과 캐패시터(C)의 R"C시정수 값에 의해 스위칭소자(Q)를 경유하여 패널로 공급되는 전압값이 소정기울기를 가지고 상승한다. 이때, 저온의 온도에서 제 2기울기 제어부(34)의 써미스터(R2)는 낮은 저항값을 가지고, 이에 따라 상승램프파형(Ramp-up2)은 도 10과 같이 제 1기울기보다 큰 기울기를 가지는 제 2기울기로 상승하여 T1보다 작은 시간인 T2의 시간동안 상승램프파형 전압원(Vr)이 전압까지 상승하게 된다.When the rising ramp waveform supply unit operates at low temperature (about 20 ° C. to −20 ° C.) in detail, first, the control signal supply unit CS supplies a square wave control signal to the switching element Q. FIG. At this time, the resistance value R ″ of R1 + R2 of the first slope control unit 30 and the second slope control unit 34 and the R ″ C time constant value of the capacitor C are passed through the switching element Q. The voltage value supplied to the panel rises with a predetermined slope. At this time, the thermistor R2 of the second slope control unit 34 has a low resistance value at a low temperature, and thus the rising ramp waveform Ramp-up2 has a second slope having a larger slope than the first slope as shown in FIG. 10. The rising ramp waveform voltage source Vr rises to the voltage during the time of T2, which rises to the slope and is less than T1.
한편, 유지전극(Z)은 셋업기간의 후반부 동안 플로팅상태를 유지하게 된다. 이때, 상승램프파형(Ramp-up1)의 상승기간(T2) 및 유지전극(Z)의 플로팅기간(Td)이 중첩되지 않아 유지전극(Z)은 기저전위를 유지하게 된다. 다시 말하여, 저온의 온도에서 상승램프파형(Ramp-up2)은 T2의 시간동안 상승하고, 이때 T2의 기간과 유지전극이 플로팅되는 Td의 기간이 중첩되지 않기 때문에 유지전극(Z)에는 전압이 유도되지 않는다.On the other hand, the sustain electrode Z is kept floating during the second half of the setup period. At this time, since the rising period T2 of the rising ramp waveform Ramp-up1 and the floating period Td of the sustain electrode Z do not overlap, the sustain electrode Z maintains the base potential. In other words, at a low temperature, the rising ramp waveform Ramp-up2 rises for the time T2. At this time, since the period of T2 does not overlap the period of Td in which the sustain electrode is floated, the sustain electrode Z has no voltage. Not induced.
즉, 본 발명의 상승램프파형 공급부가 저온의 온도에서 구동될 때 패널에는 도 3과 같은 구동파형이 공급된다. 이와 같이 저온의 온도에서 유지전극(Z)에 전압이 유도되지 않으면 방전셀들내에서 미세방전이 안정적으로 일어날 수 있다.That is, when the rising ramp waveform supply unit of the present invention is driven at a low temperature, the driving waveform as shown in FIG. 3 is supplied to the panel. As such, when no voltage is induced to the sustain electrode Z at a low temperature, fine discharge may be stably generated in the discharge cells.
이를 상세히 설명하면, 먼저 저온이상의 온도에서 셋업기간의 후반부에는 제 2기울기 제어부(34)의 높은 저항값에 의하여 유지전극(Z)에 소정전압이 유도되게 된다. 이와 같이 유지전극(Z)에 소정전압이 유도되게 되면 도 11a와 같이 유지전극(Z)과 주사전극(Y)간에 V1의 전압차가 발생된다. (도 11a에서 실선은 주사전극(Y)에 인가되는 전압을 나타내고, 점선은 유지전극(Z)에 인가되는 전압을 나타낸다.)In detail, first, a predetermined voltage is induced in the sustain electrode Z by the high resistance value of the second slope controller 34 in the second half of the setup period at a temperature higher than the low temperature. When a predetermined voltage is induced in the sustain electrode Z as described above, a voltage difference of V1 is generated between the sustain electrode Z and the scan electrode Y as shown in FIG. 11A. (In FIG. 11A, the solid line indicates the voltage applied to the scan electrode Y, and the dotted line indicates the voltage applied to the sustain electrode Z.)
한편, 저온의 온도에서 셋업기간의 후반부에는 제 2기울기 제어부(34)의 낮은 저항값에 의하여 유지전극(Z)에 전압이 유도되지 않는다. 이와 같이 유지전극(Z)에 전압이 유도되지 않으면 도 11b와 같이 유지전극(Z)과 주사전극(Y) 간에 V1보다 높은 V2의 전압차가 발생된다. 따라서, 저온의 온도에서도 안정적인 셋업방전을 일으킬 수 있다. 즉, 본 발명에서는 저온 이상의 온도에서 유지전극(Z)에 소정전압이 유도되어 콘트라스트가 향상됨과 아울러 저온의 온도에서 유지전극(Z)에 전압이 유도되지 않아 안정적인 셋업방전을 일으킨다.On the other hand, the voltage is not induced to the sustain electrode Z by the low resistance value of the second slope controller 34 in the second half of the setup period at a low temperature. If the voltage is not induced to the sustain electrode Z as described above, a voltage difference of V2 higher than V1 is generated between the sustain electrode Z and the scan electrode Y as shown in FIG. 11B. Therefore, stable setup discharge can be caused even at a low temperature. That is, in the present invention, the predetermined voltage is induced to the sustain electrode Z at a temperature higher than the low temperature, and the contrast is improved, and the voltage is not induced to the sustain electrode Z at the low temperature, resulting in stable setup discharge.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치 및구동방법에 의하면 저온 이상의 온도에서 유지전극에 소정전압이 유도되어 유지전극과 주사전극간의 면방전이 발생되지 않고, 이에 따라 콘트라스트를 향상시킬 수 있다. 아울러, 저온의 온도에서 유지전극에 전압이 유도되지 않아 안정적인 셋업방전을 일으킬 수 있고, 이에 따라 저온 휘점오방전을 방지할 수 있다.As described above, according to the driving apparatus and driving method of the plasma display panel according to the present invention, a predetermined voltage is induced to the sustain electrode at a temperature lower than a low temperature so that surface discharge between the sustain electrode and the scan electrode does not occur, thereby improving contrast. You can. In addition, since the voltage is not induced to the sustain electrode at a low temperature, stable set-up discharge can be caused, thereby preventing low-temperature bright point discharge.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0060044A KR100489273B1 (en) | 2002-10-02 | 2002-10-02 | Method and apparatus for driving plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0060044A KR100489273B1 (en) | 2002-10-02 | 2002-10-02 | Method and apparatus for driving plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040029690A true KR20040029690A (en) | 2004-04-08 |
| KR100489273B1 KR100489273B1 (en) | 2005-05-17 |
Family
ID=37331053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0060044A KR100489273B1 (en) | 2002-10-02 | 2002-10-02 | Method and apparatus for driving plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100489273B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497237B1 (en) * | 2003-10-09 | 2005-06-23 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasma display panel |
| KR100502927B1 (en) * | 2003-06-23 | 2005-07-21 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasma display panel |
| EP1715471A2 (en) * | 2005-04-19 | 2006-10-25 | Samsung SDI Co., Ltd. | Method of driving plasma display panel (PDP) |
| KR100710251B1 (en) * | 2005-12-30 | 2007-04-20 | 엘지전자 주식회사 | A driving apparatus for plasma display panel |
| KR100775840B1 (en) * | 2006-04-27 | 2007-11-13 | 엘지전자 주식회사 | Plasma Display Panel Device |
| KR100786490B1 (en) * | 2006-12-15 | 2007-12-18 | 삼성에스디아이 주식회사 | Driving device of plasma display panel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11133914A (en) * | 1997-10-29 | 1999-05-21 | Matsushita Electric Ind Co Ltd | Drive circuit for gas discharge type display device |
| KR100366942B1 (en) * | 2000-08-24 | 2003-01-09 | 엘지전자 주식회사 | Low Voltage Address Driving Method of Plasma Display Panel |
| JP2002196720A (en) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | Plasma display device |
| JP4528449B2 (en) * | 2001-01-12 | 2010-08-18 | 日立プラズマディスプレイ株式会社 | Driving method and display device of plasma display panel |
-
2002
- 2002-10-02 KR KR10-2002-0060044A patent/KR100489273B1/en not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502927B1 (en) * | 2003-06-23 | 2005-07-21 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasma display panel |
| KR100497237B1 (en) * | 2003-10-09 | 2005-06-23 | 삼성에스디아이 주식회사 | Driving apparatus and method of plasma display panel |
| EP1715471A2 (en) * | 2005-04-19 | 2006-10-25 | Samsung SDI Co., Ltd. | Method of driving plasma display panel (PDP) |
| EP1715471A3 (en) * | 2005-04-19 | 2010-04-14 | Samsung SDI Co., Ltd. | Method of driving plasma display panel (PDP) |
| KR100710251B1 (en) * | 2005-12-30 | 2007-04-20 | 엘지전자 주식회사 | A driving apparatus for plasma display panel |
| KR100775840B1 (en) * | 2006-04-27 | 2007-11-13 | 엘지전자 주식회사 | Plasma Display Panel Device |
| KR100786490B1 (en) * | 2006-12-15 | 2007-12-18 | 삼성에스디아이 주식회사 | Driving device of plasma display panel |
| US7868853B2 (en) | 2006-12-15 | 2011-01-11 | Samsung Sdi Co., Ltd. | Driving device for plasma display panel and plasma display device including the driving device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100489273B1 (en) | 2005-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100472353B1 (en) | Driving method and apparatus of plasma display panel | |
| KR100508250B1 (en) | Driving method of plasma display panel | |
| KR100489273B1 (en) | Method and apparatus for driving plasma display panel | |
| KR100524309B1 (en) | Driving method of plasma display panel | |
| KR100489276B1 (en) | Driving method of plasma display panel | |
| KR100569258B1 (en) | Device of Plasma Display Panel and Driving Method thereof | |
| KR101042992B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
| KR100533724B1 (en) | Driving method and apparatus of plasma display panel | |
| KR100477601B1 (en) | Driving method of plasma display panel | |
| KR20040094493A (en) | Method and Apparatus of Driving Plasma Display Panel | |
| KR100493917B1 (en) | Method of driving plasma display panel | |
| KR20040029689A (en) | Method and apparatus for driving plasma display panel | |
| KR100488457B1 (en) | Method for Driving Plasma Display Panel | |
| KR100433231B1 (en) | Method of driving plasma display panel | |
| KR20060079025A (en) | Driving method of plasma display panel | |
| KR100533725B1 (en) | Driving method and apparatus of plasma display panel | |
| KR100510184B1 (en) | Apparatus and method for driving plasma display panel | |
| KR100452701B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR100508237B1 (en) | Method for driving plasma display panel | |
| KR100533731B1 (en) | Method and Apparatus of Driving Plasma Display Panel | |
| KR100488150B1 (en) | Apparatus and Method for Driving Plasma Display Panel | |
| KR100585528B1 (en) | Driving Method of Plasma Display Panel | |
| KR100489877B1 (en) | Apparatus and method for driving plasma display panel | |
| KR100438920B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR20040033836A (en) | Method for driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140424 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |