KR100510184B1 - Apparatus and method for driving plasma display panel - Google Patents

Apparatus and method for driving plasma display panel Download PDF

Info

Publication number
KR100510184B1
KR100510184B1 KR10-2002-0067435A KR20020067435A KR100510184B1 KR 100510184 B1 KR100510184 B1 KR 100510184B1 KR 20020067435 A KR20020067435 A KR 20020067435A KR 100510184 B1 KR100510184 B1 KR 100510184B1
Authority
KR
South Korea
Prior art keywords
sustain
supplied
pulse
erase
pulses
Prior art date
Application number
KR10-2002-0067435A
Other languages
Korean (ko)
Other versions
KR20040038475A (en
Inventor
윤상진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0067435A priority Critical patent/KR100510184B1/en
Publication of KR20040038475A publication Critical patent/KR20040038475A/en
Application granted granted Critical
Publication of KR100510184B1 publication Critical patent/KR100510184B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 저온 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. The present invention relates to a method of driving a plasma display panel that can prevent low-temperature erroneous discharge.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 저온에서 서스테인 기간의 초기에 소거펄스를 공급하는 단계와; 상기 저온 이상의 온도에서 서스테인 기간의 초기에 소거펄스를 공급하지 않는 단계를 포함한다.The driving method of the plasma display panel of the present invention comprises the steps of: supplying erase pulses at the beginning of the sustain period at low temperature; And not supplying the erase pulse at the beginning of the sustain period at a temperature above the low temperature.

Description

플라즈마 디스플레이 패널의 구동장치 및 구동방법{APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL} Driving apparatus and driving method of plasma display panel {APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것으로 특히, 저온 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus and a driving method of a plasma display panel, and more particularly, to a driving apparatus and a driving method of a plasma display panel to prevent low-temperature mis-discharge.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다. Plasma Display Panel (hereinafter referred to as "PDP") displays an image including text or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe inert mixed gas. . Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode 13Y, 13Z).

투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Y are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in parallel with the address electrode X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges.

여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.

하지만, 이와 같이 구동되는 종래의 다른 실시예에 의한 PDP는 저온(대략 20℃ 내지 -20℃) 에서 동작시에 휘점 오방전이 발생된다. 다시 말하여, 동작온도에 따른 PDP의 저온 동작특성 실험시에 도 4와 같이 다수의 방전셀들에서 원하는 휘도보다 높은 휘도를 가지는 휘점 오방전이 발생되게 된다. 이와 같은 휘점 오방전은 저온에서 입자 움직임이 둔화되기 때문에 발생되는 것으로 추측되고 있다. However, the PDP according to another conventional embodiment driven as described above generates bright point misfiring when operated at low temperature (about 20 ° C. to −20 ° C.). In other words, when the low temperature operation characteristics of the PDP according to the operating temperature, as shown in FIG. 4, the bright spot false discharge having the luminance higher than the desired luminance is generated in the plurality of discharge cells. It is assumed that such bright point discharge is caused by slowing particle movement at low temperatures.

이를 상세히 설명하면, 저온에서 입자의 움직임이 둔화되면 소거 램프파형(erase)에 의한 소거방전이 정상적으로 발생되지 않는다. 이와 같은 소거방전이 정상적으로 발생되지 않은 셀들에서는 서스테인 기간에 주사전극(Y) 및 유지전극(Z)에 형성된 벽전하들이 소거되지 않는다. In detail, when the movement of particles is slowed at a low temperature, erasure discharge due to an erase ramp waveform (erase) does not occur normally. In the cells in which such erase discharge is not normally generated, wall charges formed in the scan electrode Y and the sustain electrode Z are not erased in the sustain period.

이후, 셋업기간에 주사전극(Y)에 정극성의 상승 램프파형(Ramp-up)이 공급된다. 이때, 이전 소거방전에 의하여 방전셀들에 형성된 벽전하들이 소거되지 않았기 때문에 정상적인 셋업방전이 발생되지 않고, 이에 따라 방전셀들에 원하는 벽전하들이 형성되지 않는다. 즉, 셋업기간에는 원하는 벽전하들보다 많은 벽전하들이 잔류하게 된다. 이와 같이 셋업기간에 과도하게 잔류된 벽전하들에 의하여 서스테인 기간에 원하지 않는 휘점 형태의 강방전이 발생되게 된다.Thereafter, a positive rising ramp waveform Ramp-up is supplied to the scan electrode Y during the setup period. At this time, since the wall charges formed in the discharge cells are not erased by the previous erase discharge, normal setup discharge does not occur, and thus, the desired wall charges are not formed in the discharge cells. That is, more wall charges remain than the desired wall charges during the setup period. In this way, excessively remaining wall charges during the setup period cause strong discharge in the form of unwanted bright spots in the sustain period.

한편, 이와 같은 휘점 오방전은 청색 및 녹색의 형광체가 형성된 방전셀들에서 주로 발생된다.(특히, 녹색의 형광체가 형성된 방전셀들) 다시 말하여, 청색 및 녹색 형광체들은 적색 형광체보다 방전개시전압이 대략 20 내지 30V 높게 설정되기 때문에 휘점 오방전이 쉽게 발생되게 된다. On the other hand, such a bright spot discharge is mainly generated in the discharge cells formed with blue and green phosphors (in particular, discharge cells formed with green phosphors). In other words, the blue and green phosphors have a discharge start voltage than the red phosphors. Since this is set to approximately 20 to 30 V high, bright point false discharge easily occurs.

따라서, 본 발명의 목적은 저온 오방전을 방지할 수 있도록 한 PDP의 구동장치 및 구동방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a driving apparatus and a driving method of a PDP capable of preventing low temperature mis-discharge.

상기 목적을 달성하기 위하여, 본 발명의 PDP의 구동방법은 저온에서 서스테인 기간의 초기에 소거펄스를 공급하는 단계와; 상기 저온 이상의 온도에서 서스테인 기간의 초기에 소거펄스를 공급하지 않는 단계를 포함한다.In order to achieve the above object, the driving method of the PDP of the present invention comprises the steps of supplying the erase pulse at the beginning of the sustain period at low temperature; And not supplying the erase pulse at the beginning of the sustain period at a temperature above the low temperature.

삭제delete

상기 소거펄스는 부극성의 전압을 갖는다. The erase pulse has a negative voltage.

상기 소거펄스의 전압값은 -10V 내지 -30V 사이에서 설정된다. The voltage value of the erase pulse is set between -10V and -30V.

상기 저온의 온도에서 주사전극에 공급되는 서스테인 펄스 사이에 소거펄스가 공급되는 단계를 포함한다. And erasing pulses are supplied between the sustain pulses supplied to the scan electrodes at the low temperature.

상기 소거펄스는 주사전극에 첫번째 서스테인펄스가 공급된 후에 공급된다. The erase pulse is supplied after the first sustain pulse is supplied to the scan electrode.

상기 소거펄스는 유지전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급된다. The erase pulse is supplied not to overlap with the sustain pulse supplied to the sustain electrode.

상기 저온의 온도에서 주사전극에 공급되는 서스테인 펄스 사이에 적어도 둘 이상의 소거펄스가 공급되는 단계를 포함한다. And at least two erase pulses are supplied between the sustain pulses supplied to the scan electrodes at the low temperature.

상기 소거펄스들은 각각 하나씩 주사전극에 공급되는 n(n은 1,2,3,4,…) 번째 서스테인펄스의 사이에 인가된다. The erase pulses are applied between the n (n is 1, 2, 3, 4, ...) th sustain pulses supplied to the scan electrodes one by one.

상기 소거펄스는 유지전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급된다. The erase pulse is supplied not to overlap with the sustain pulse supplied to the sustain electrode.

상기 저온의 온도에서 유지전극에 공급되는 서스테인 펄스 사이에 소거펄스가 공급되는 단계를 포함한다. And erasing pulses are supplied between the sustain pulses supplied to the sustain electrode at the low temperature.

상기 소거펄스는 유지전극에 첫번째 서스테인펄스가 공급된 후에 공급된다. The erase pulse is supplied after the first sustain pulse is supplied to the sustain electrode.

상기 소거펄스는 주사전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급된다. The erase pulse is supplied not to overlap with the sustain pulse supplied to the scan electrode.

상기 저온의 온도에서 유지전극에 공급되는 서스테인 펄스 사이에 적어도 둘 이상의 소거펄스가 공급되는 단계를 포함한다. And at least two erase pulses are supplied between the sustain pulses supplied to the sustain electrode at the low temperature.

상기 소거펄스들은 각각 하나씩 유지전극에 공급되는 n(n은 1,2,3,4,…) 번째 서스테인펄스의 사이에 인가된다. The erase pulses are applied between the n (n is 1, 2, 3, 4, ...) sustain pulses supplied to the sustain electrodes one by one.

상기 소거펄스는 주사전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급된다. The erase pulse is supplied not to overlap with the sustain pulse supplied to the scan electrode.

상기 소거펄스들은 부극성의 전압값을 가지며 그 전압값은 점차로 높아지도록 설정된다. The erase pulses have a negative voltage value and the voltage value is set to gradually increase.

본 발명의 PDP의 구동장치는 패널의 구동온도를 감시하기 위한 온도센서와, 소거펄스를 공급하기 위한 부극성의 소거전압원과, 소거전압원과 패널 사이에 설치되는 스위칭소자와, 온도센서로부터 입력되는 온도에 따라서 스위칭소자를 턴-온 및 턴-오프시키기 위한 제 1 및 제 2제어신호를 스위칭소자로 공급하기 위한 타이밍 콘트롤러를 구비한다. The driving apparatus of the PDP of the present invention includes a temperature sensor for monitoring a driving temperature of a panel, a negative voltage generator for supplying an erase pulse, a switching element provided between the voltage generator and the panel, and a temperature sensor inputted from the temperature sensor. And a timing controller for supplying first and second control signals to the switching element for turning on and off the switching element according to the temperature.

상기 타이밍 콘트롤러는 온도센서로부터 입력된 구동온도가 저온일 경우 제 1제어신호를 공급하여 스위칭소자를 턴-온시키고, 온도센서로부터 입력된 구동온도가 저온 이상일 경우 제 2제어신호를 공급하여 스위칭소자를 턴-오프시킨다. The timing controller supplies a first control signal to turn on the switching device when the driving temperature input from the temperature sensor is low, and supplies a second control signal when the driving temperature input from the temperature sensor is lower than the low temperature. Turn off.

상기 타이밍 콘트롤러는 제 1제어신호의 폭을 조절하여 소거전압의 전압값을 제어한다. The timing controller controls the voltage value of the erase voltage by adjusting the width of the first control signal.

본 발명의 PDP의 구동장치는 패널의 구동온도를 감시하기 위한 온도센서와, 소거펄스를 공급하기 위한 부극성의 소거전압원과, 소거전압원과 패널 사이에 설치되는 스위칭소자와, 온도센서로부터 입력되는 온도에 따라서 스위칭소자를 턴-온 및 턴-오프시키기 위한 제 1 및 제 2제어신호를 스위칭소자로 공급하기 위한 스위치제어부를 구비한다. The driving apparatus of the PDP of the present invention includes a temperature sensor for monitoring a driving temperature of a panel, a negative voltage generator for supplying an erase pulse, a switching element provided between the voltage generator and the panel, and a temperature sensor inputted from the temperature sensor. And a switch control unit for supplying first and second control signals to the switching element for turning on and off the switching element according to the temperature.

상기 스위치 제어부는 온도센서로부터 입력된 구동온도가 저온일 경우 제 1제어신호를 공급하여 스위칭소자를 턴-온시키고, 온도센서로부터 입력된 구동온도가 저온 이상일 경우 제 2제어신호를 공급하여 스위칭소자를 턴-오프시킨다. The switch controller supplies the first control signal to turn on the switching device when the driving temperature input from the temperature sensor is low, and supplies the second control signal when the driving temperature input from the temperature sensor is lower than or equal to the switching device. Turn off.

상기 스위치 제어부는 제 1제어신호의 폭을 조절하여 소거전압의 전압값을 제어한다. The switch controller controls the voltage value of the erase voltage by adjusting the width of the first control signal.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 5 내지 도 14b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 through 14B.

도 5는 본 발명의 제 1실시예에 의한 PDP의 구동방법을 나타내는 파형도이다.5 is a waveform diagram showing a method of driving a PDP according to the first embodiment of the present invention.

도 5를 참조하면, 본 발명의 제 1실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다. Referring to FIG. 5, in the first embodiment of the present invention, different driving waveforms are supplied at a low temperature (about 20 ° C. to −20 ° C.) and at a temperature higher than the low temperature. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 주사전극(Y)에는 첫번째 서스테인펄스(sus1)가 공급된 후 소거펄스(EP)가 인가된다. 이와 같은 소거펄스(EP)는 유지전극(Z)에 인가되는 두번째 서스테인펄스(sus2)와 중첩되지 않도록 첫번째 서스테인펄스(sus1) 및 두번째 서스테인펄스(sus2)의 사이에 인가된다. 여기서, 소거펄스(EP)는 서스테인펄스(sus)와 반대전압, 즉 부극성(-)의 소정전압(-Ve)을 갖는다. 예를 들어, 소거펄스(EP)의 전압값은 -10V 내지 -30V의 사이에서 결정될 수 있다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, the first sustain pulse sus1 is supplied to the scan electrode Y, and then the erase pulse EP is applied. The erase pulse EP is applied between the first sustain pulse sus1 and the second sustain pulse sus2 so as not to overlap the second sustain pulse sus2 applied to the sustain electrode Z. Here, the erase pulse EP has a voltage opposite to the sustain pulse su, that is, a predetermined voltage (−Ve) of negative polarity (−). For example, the voltage value of the erase pulse EP may be determined between -10V and -30V.

한편, 주사전극(Y)에 소거펄스(EP)가 인가되면 주사전극(Y)과 유지전극(Z) 간에 소거방전이 발생된다. 이와 같은 소거방전에 의해서 방전셀에 과다하게 형성된 벽전하들이 제거된다. 따라서, 본 발명의 서스테인 기간에는 도 6과 같이 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 1실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다.On the other hand, when the erase pulse EP is applied to the scan electrode Y, the erase discharge is generated between the scan electrode Y and the sustain electrode Z. By such erasure discharge, wall charges excessively formed in the discharge cell are removed. Therefore, in the sustain period of the present invention, sustain discharge having a uniform brightness can be generated as shown in FIG. In other words, in the first embodiment of the present invention, it is possible to prevent the bright point misfiring from occurring at low temperatures.

도 7은 본 발명의 제 2실시예에 의한 PDP의 구동방법을 나타내는 파형도이다. 7 is a waveform diagram showing a method of driving a PDP according to a second embodiment of the present invention.

도 7을 참조하면, 본 발명의 제 2실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다. Referring to FIG. 7, in the second embodiment of the present invention, different driving waveforms are supplied at a low temperature (about 20 ° C. to −20 ° C.) and at a temperature higher than the low temperature. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 두번째 서스테인펄스(sus2)가 공급된 후 유지전극(Z)에는 소거펄스(EP)가 인가된다. 이와 같은 소거펄스(EP)는 주사전극(Y)에 인가되는 세번째 서스테인펄스(sus3)와 중첩되지 않도록 두번째 서스테인펄스(sus2) 및 주사전극(Y)의 세번째 서스테인펄스(sus3) 사이에 위치된다. 여기서, 소거펄스(EP)는 서스테인펄스(sus)와 반대전압, 즉 부극성(-)의 소정전압(-Ve)을 갖는다. 예를 들어, 소거펄스(EP)의 전압값은 -10V 내지 -30V의 사이에서 결정될 수 있다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, after the second sustain pulse sus2 is supplied, the erase pulse EP is applied to the sustain electrode Z. The erase pulse EP is positioned between the second sustain pulse sus2 and the third sustain pulse sus3 of the scan electrode Y so as not to overlap the third sustain pulse sus3 applied to the scan electrode Y. Here, the erase pulse EP has a voltage opposite to the sustain pulse su, that is, a predetermined voltage (−Ve) of negative polarity (−). For example, the voltage value of the erase pulse EP may be determined between -10V and -30V.

한편, 유지전극(Z)에 소거펄스(EP)가 인가되면 주사전극(Y)과 유지전극(Z) 간에 소거방전이 발생된다. 이와 같은 소거방전에 의해서 방전셀에 과다하게 형성된 벽전하들이 제거된다. 따라서, 본 발명의 서스테인 기간에는 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 2실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다. On the other hand, when the erase pulse EP is applied to the sustain electrode Z, an erase discharge is generated between the scan electrode Y and the sustain electrode Z. By such erasure discharge, wall charges excessively formed in the discharge cell are removed. Therefore, sustain discharge with uniform luminance can be caused in the sustain period of the present invention. In other words, in the second embodiment of the present invention, it is possible to prevent the occurrence of bright spot discharge at low temperatures.

도 8은 본 발명의 제 3실시예에 의한 PDP의 구동방법을 나타내는 파형도이다. 8 is a waveform diagram showing a method of driving a PDP according to a third embodiment of the present invention.

도 8을 참조하면, 본 발명의 제 3실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다.Referring to FIG. 8, in the third embodiment of the present invention, different driving waveforms are supplied at low temperatures (approximately 20 ° C. to −20 ° C.) and at temperatures higher than the low temperature. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 주사전극(Y) 및 유지전극(Z)에는 소거펄스(EP)가 공급된다. 주사전극(Y)에 공급되는 소거펄스(EP)는 주사전극(Y)에 첫번째 서스테인펄스(sus1)가 공급된 후 공급된다. 이와 같은 소거펄스(EP)는 유지전극(Z)에 인가되는 두번째 서스테인펄스(sus2)와 중첩되지 않도록 첫번째 서스테인펄스(sus1)와 두번째 서스테인펄스(sus2)의 사이에 위치된다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, the erase pulse EP is supplied to the scan electrode Y and the sustain electrode Z. The erase pulse EP supplied to the scan electrode Y is supplied after the first sustain pulse sus1 is supplied to the scan electrode Y. The erase pulse EP is positioned between the first sustain pulse sus1 and the second sustain pulse sus2 so as not to overlap the second sustain pulse sus2 applied to the sustain electrode Z.

한편, 유지전극(Z)에 공급되는 소거펄스(EP)는 두번째 서스테인펄스(sus2)가 공급된 후 공급된다. 이와 같은 소거펄스(EP)는 주사전극(Y)에 인가되는 세번째 서스테인펄스(sus3)와 중첩되지 않도록 두번째 서스테인펄스(sus2) 및 세번째 서스테인펄스(sus3)의 사이에 위치된다. Meanwhile, the erase pulse EP supplied to the sustain electrode Z is supplied after the second sustain pulse sus2 is supplied. The erase pulse EP is positioned between the second sustain pulse sus2 and the third sustain pulse sus3 so as not to overlap the third sustain pulse sus3 applied to the scan electrode Y.

여기서, 소거펄스(EP)들은 서스테인펄스(sus)와 반대전압, 즉 부극성(-)의 소정전압(-Ve)을 갖는다. 예를 들어, 소거펄스(EP)의 전압값은 -10V 내지 -30V의 사이에서 결정될 수 있다.  Here, the erase pulses EP have a voltage opposite to the sustain pulse su, that is, a predetermined voltage (−Ve) of negative polarity (−). For example, the voltage value of the erase pulse EP may be determined between -10V and -30V.

한편, 주사전극(Y) 및 유지전극(Z)에 소거펄스(EP)가 인가되면 주사전극(Y)과 유지전극(Z) 간에 소거방전이 발생된다. 이와 같은 소거방전에 의해서 방전셀에 과다하게 형성된 벽전하들이 제거된다. 따라서, 본 발명의 서스테인 기간에는 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 3실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다. On the other hand, when the erase pulse EP is applied to the scan electrode Y and the sustain electrode Z, an erase discharge is generated between the scan electrode Y and the sustain electrode Z. By such erasure discharge, wall charges excessively formed in the discharge cell are removed. Therefore, sustain discharge with uniform luminance can be caused in the sustain period of the present invention. In other words, in the third embodiment of the present invention, it is possible to prevent the occurrence of bright point discharge at low temperatures.

도 9는 본 발명의 제 4실시예에 의한 PDP의 구동방법을 나타내는 파형도이다.9 is a waveform diagram showing a method of driving a PDP according to a fourth embodiment of the present invention.

도 9를 참조하면, 본 발명의 제 4실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다.Referring to FIG. 9, in the fourth embodiment of the present invention, different driving waveforms are supplied at low temperatures (about 20 ° C. to −20 ° C.) and at temperatures above the low temperatures. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 주사전극(Y)에는 적어도 둘 이상의 소거펄스(EP1,EP2,EP3)가 공급된다. 이와 같은 소거펄스(EP1,EP2,EP3)들은 각각 주사전극(Y)에 공급되는 첫번째 서스테인펄스(sus1), 세번째 서스테인펄스(sus3) 및 다섯번째 서스테인펄스(sus5) 이후에 공급된다. 이때, 소거펄스(EP1,EP2,EP3)들은 유지전극(Z)에 공급되는 서스테인펄스들(sus2,sus4...)들과 중첩되지 않게 인가된다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, at least two erase pulses EP1, EP2, and EP3 are supplied to the scan electrode Y. The erase pulses EP1, EP2, and EP3 are supplied after the first sustain pulse sus1, the third sustain pulse sus3, and the fifth sustain pulse sus5 supplied to the scan electrode Y, respectively. At this time, the erase pulses EP1, EP2, and EP3 are applied so as not to overlap the sustain pulses sus2, sus..., Which are supplied to the sustain electrode Z.

여기서, 소거펄스(EP1,EP2,EP3)들은 서스테인펄스(sus)의 반대전압인 부극성의 전압을 갖는다. 또한, 소거펄스(EP1,EP2,EP3)들의 전압값은 점차로 높아지도록 설정된다. 즉, 첫번째 소거펄스(EP1)의 전압값(-Ve1)보다 두번째 소거펄스(EP2)의 전압값(-Ve2)이 높게 설정되고, 두번째 소거펄스(EP2)의 전압값(-Ve2)보다 세번째 소거펄스(EP3)의 전압값(-Ve3)이 높게 설정된다.(즉, -Ve1<-Ve2<-Ve3) 이와 같이 소거펄스(EP1,EP2,EP3)의 전압값이 높아지도록 설정되면 주사전극(Y) 및 유지전극(Z)간에 발생되는 소거방전에 의해 소거되는 벽전하들이 점차적으로 줄어들게 된다. 즉, 본 발명의 제 4실시예에서는 주사전극(Y)에 공급되는 다수의 소거펄스(EP1,EP2,EP3)를 이용하여 방전셀에 과다하게 형성된 벽전하를 원하는 수준까지 제거할 수 있다. 따라서, 본 발명의 서스테인 기간에는 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 4실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다.Here, the erase pulses EP1, EP2, and EP3 have negative voltages that are opposite to the sustain pulses sus. In addition, the voltage values of the erase pulses EP1, EP2, and EP3 are set to gradually increase. That is, the voltage value (-Ve2) of the second erase pulse (EP2) is set higher than the voltage value (-Ve1) of the first erase pulse (EP1), and the third erase is performed than the voltage value (-Ve2) of the second erase pulse (EP2). The voltage value (-Ve3) of the pulse EP3 is set high (i.e., -Ve1 <-Ve2 <-Ve3). Thus, when the voltage values of the erase pulses EP1, EP2, and EP3 are set to be high, the scan electrode ( The wall charges erased by the erasure discharge generated between Y) and the sustain electrode Z gradually decrease. That is, in the fourth embodiment of the present invention, the wall charges excessively formed in the discharge cells can be removed to a desired level by using the plurality of erase pulses EP1, EP2, and EP3 supplied to the scan electrode Y. Therefore, sustain discharge with uniform luminance can be caused in the sustain period of the present invention. In other words, in the fourth embodiment of the present invention, it is possible to prevent the occurrence of bright spot discharge at low temperatures.

도 10은 본 발명의 제 5실시예에 의한 PDP의 구동방법을 나타내는 파형도이다.10 is a waveform diagram showing a driving method of the PDP according to the fifth embodiment of the present invention.

도 10을 참조하면, 본 발명의 제 5실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다.Referring to FIG. 10, in the fifth embodiment of the present invention, different driving waveforms are supplied at a low temperature (about 20 ° C. to −20 ° C.) and at a temperature higher than a low temperature. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 유지전극(Z)에는 적어도 둘 이상의 소거펄스(EP1,EP2,EP3)가 공급된다. 이와 같은 소거펄스(EP1,EP2,EP3)들은 각각 유지전극(Z)에 공급되는 두번째 서스테인펄스(sus2), 네번째 서스테인펄스(sus4) 및 여섯번째 서스테인펄스(sus6) 이후에 공급된다. 이때, 소거펄스(EP1,EP2,EP3)들은 주사전극(Y)에 공급되는 서스테인펄스들(sus1,sus3...)들과 중첩되지 않게 인가된다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, at least two erase pulses EP1, EP2, and EP3 are supplied to the sustain electrode Z. The erase pulses EP1, EP2, and EP3 are supplied after the second sustain pulse sus2, the fourth sustain pulse sus4, and the sixth sustain pulse sus6 supplied to the sustain electrode Z, respectively. In this case, the erase pulses EP1, EP2, and EP3 are applied not to overlap the sustain pulses sus1, sus3..., Which are supplied to the scan electrode Y.

여기서, 소거펄스(EP1,EP2,EP3)들은 서스테인펄스(sus)의 반대전압인 부극성의 전압을 갖는다. 또한, 소거펄스(EP1,EP2,EP3)들의 전압값은 점차로 높아지도록 설정된다. 즉, 첫번째 소거펄스(EP1)의 전압값(-Ve1)보다 두번째 소거펄스(EP2)의 전압값(-Ve2)이 높게 설정되고, 두번째 소거펄스(EP2)의 전압값(-Ve2)보다 세번째 소거펄스(EP3)의 전압값(-Ve3)이 높게 설정된다.(즉, -Ve1<-Ve2<-Ve3) 이와 같이 소거펄스(EP1,EP2,EP3)의 전압값이 높아지도록 설정되면 주사전극(Y) 및 유지전극(Z)간에 발생되는 소거방전에 의해 소거되는 벽전하들이 점차적으로 줄어들게 된다. 즉, 본 발명의 제 5실시예에서는 유지전극(Z)에 공급되는 다수의 소거펄스(EP1,EP2,EP3)를 이용하여 방전셀에 과다하게 형성된 벽전하를 원하는 수준까지 제거할 수 있다. 따라서, 본 발명의 서스테인 기간에는 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 5실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다.Here, the erase pulses EP1, EP2, and EP3 have negative voltages that are opposite to the sustain pulses sus. In addition, the voltage values of the erase pulses EP1, EP2, and EP3 are set to gradually increase. That is, the voltage value (-Ve2) of the second erase pulse (EP2) is set higher than the voltage value (-Ve1) of the first erase pulse (EP1), and the third erase is performed than the voltage value (-Ve2) of the second erase pulse (EP2). The voltage value (-Ve3) of the pulse EP3 is set high (i.e., -Ve1 <-Ve2 <-Ve3). Thus, when the voltage values of the erase pulses EP1, EP2, and EP3 are set to be high, the scan electrode ( The wall charges erased by the erasure discharge generated between Y) and the sustain electrode Z gradually decrease. That is, in the fifth embodiment of the present invention, the wall charges excessively formed in the discharge cells can be removed to a desired level by using a plurality of erase pulses EP1, EP2, and EP3 supplied to the sustain electrode Z. Therefore, sustain discharge with uniform luminance can be caused in the sustain period of the present invention. In other words, in the fifth embodiment of the present invention, it is possible to prevent the occurrence of bright point misfiring at low temperatures.

도 11은 본 발명의 제 6실시예에 의한 PDP의 구동방법을 나타내는 파형도이다.11 is a waveform diagram showing a method of driving a PDP according to a sixth embodiment of the present invention.

도 11을 참조하면, 본 발명의 제 6실시예에서는 저온(대략 20℃ 내지 -20℃)과 저온 이상의 온도에서 서로 상이한 구동파형이 공급되게 된다. 여기서, 저온 이상의 온도에서 PDP의 전극들(Y,Z,X)에 공급되는 구동파형은 도 3에 도시된 종래기술과 동일하므로 상세한 설명은 생략하기로 한다.Referring to FIG. 11, in the sixth embodiment of the present invention, different driving waveforms are supplied at low temperatures (about 20 ° C. to −20 ° C.) and at temperatures above the low temperatures. Here, the driving waveforms supplied to the electrodes Y, Z, and X of the PDP at a temperature higher than or equal to the low temperature are the same as in the prior art shown in FIG.

PDP가 저온 구동시에 초기화기간의 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the setup period of the initialization period when the PDP is driven at low temperature, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인 기간에는 주사전극들(Y) 및 유지전극들(Z)에 교번적으로 서스테인 펄스(sus)가 공급된다. 또한, 주사전극(Y) 및 유지전극(Z)에는 적어도 둘 이상의 소거펄스들(EP1,EP2)이 각각 공급된다. In the sustain period, the sustain pulse su is alternately supplied to the scan electrodes Y and the sustain electrodes Z. FIG. In addition, at least two erase pulses EP1 and EP2 are supplied to the scan electrode Y and the sustain electrode Z, respectively.

주사전극(Y)에 공급되는 소거펄스(EP1,EP2)들은 첫번째 서스테인펄스(sus1) 및 세번째 서스테인펄스(sus3) 이후에 각각 공급된다. 이때, 소거펄스(EP1,EP2)들은 유지전극(Z)에 공급되는 두번째 서스테인펄스(sus2) 및 네번째 서스테인펄스(sus4)들과 중첩되지 않게 인가된다. The erase pulses EP1 and EP2 supplied to the scan electrode Y are supplied after the first sustain pulse sus1 and the third sustain pulse sus3, respectively. At this time, the erase pulses EP1 and EP2 are applied so as not to overlap the second sustain pulse sus2 and the fourth sustain pulse sus4 supplied to the sustain electrode Z.

유지전극(Z)에 공급되는 소거펄스(EP1,EP2)들은 두번째 서스테인펄스(sus2) 및 네번째 서스테인펄스(sus4) 이후에 각각 공급된다. 이때, 소거펄스(EP1,EP2)들은 주사전극(Y)에 공급되는 첫번째 서스테인펄스(sus1) 및 세번째 서스테인펄스(sus3)들과 중첩되지 않게 인가된다. The erase pulses EP1 and EP2 supplied to the sustain electrode Z are supplied after the second sustain pulse sus2 and the fourth sustain pulse sus4, respectively. At this time, the erase pulses EP1 and EP2 are applied so as not to overlap the first sustain pulse sus1 and the third sustain pulse sus3 supplied to the scan electrode Y.

여기서, 소거펄스(EP1,EP2)들은 서스테인펄스(sus)의 반대전압인 부극성의 전압을 갖는다. 또한, 소거펄스(EP1,EP2)들의 전압값은 점차로 높아지도록 설정된다. 즉, 첫번째 소거펄스(EP1)의 전압값(-Ve1)보다 두번째 소거펄스(EP2)의 전압값(-Ve2)이 높게 설정된다.(즉, -Ve1<-Ve2) 이와 같이 소거펄스(EP1,EP2)의 전압값이 높아지도록 설정되면 주사전극(Y) 및 유지전극(Z)간에 발생되는 소거방전에 의해 소거되는 벽전하들이 점차적으로 줄어들게 된다. 즉, 본 발명의 제 6실시예에서는 유지전극(Z)에 공급되는 다수의 소거펄스(EP1,EP2)를 이용하여 방전셀에 과다하게 형성된 벽전하를 원하는 수준까지 제거할 수 있다. 따라서, 본 발명의 서스테인 기간에는 균일한 휘도를 가지는 서스테인 방전을 일으킬 수 있다. 다시 말하여, 본 발명의 제 6실시예에서는 저온에서 휘점 오방전이 발생되는 것을 방지할 수 있다.Here, the erase pulses EP1 and EP2 have negative voltages that are opposite to the sustain pulses sus. In addition, the voltage values of the erase pulses EP1 and EP2 are set to gradually increase. That is, the voltage value -Ve2 of the second erase pulse EP2 is set higher than the voltage value -Ve1 of the first erase pulse EP1 (that is, -Ve1 < -Ve2). When the voltage value of EP2 is set to be high, the wall charges erased by the erasure discharge generated between the scan electrode Y and the sustain electrode Z gradually decrease. That is, in the sixth embodiment of the present invention, the wall charges excessively formed in the discharge cells can be removed to a desired level by using the plurality of erase pulses EP1 and EP2 supplied to the sustain electrode Z. Therefore, sustain discharge with uniform luminance can be caused in the sustain period of the present invention. In other words, in the sixth embodiment of the present invention, it is possible to prevent the bright point misfiring from occurring at low temperatures.

도 12는 본 발명의 실시예에 의한 PDP의 구동장치를 나타내는 도면이다.12 is a diagram showing a driving device of a PDP according to an embodiment of the present invention.

도 12를 참조하면, 본 발명의 PDP의 구동장치는 패널(즉, 주사전극(Y) 및/또는 유지전극(Z))에 서스테인펄스(sus)를 공급하기 위한 서스테인 구동부(44)와, 패널이 구동되는 주변온도를 감시하기 위한 온도센서(40)와, 서스테인 구동부(44)를 제어하기 위한 타이밍 콘트롤러(42)와, 패널과 소거전압원(-Ve) 사이이 설치되는 스위칭소자(SW)를 구비한다. Referring to FIG. 12, the driving apparatus of the PDP of the present invention includes a sustain driver 44 for supplying a sustain pulse su to a panel (that is, a scan electrode Y and / or a sustain electrode Z), and a panel. A temperature sensor 40 for monitoring the driven ambient temperature, a timing controller 42 for controlling the sustain driver 44, and a switching element SW provided between the panel and the erasing voltage source (-Ve). do.

타이밍 콘트롤러(42)는 수직/수평 동기신호를 입력받아 서스테인 구동부(44)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 서스테인 구동부(44)로 공급한다. 이와 같은 타이밍 콘트롤러(42)는 서스테인 구동부(44) 뿐만 아니라 도시되지 않은 데이터 구동부(어드레스전극 구동) 및 스캔 구동부(주사전극 구동)에 타이밍 제어신호를 공급한다. The timing controller 42 receives a vertical / horizontal synchronization signal, generates a timing control signal necessary for the sustain driver 44, and supplies the timing control signal to the sustain driver 44. The timing controller 42 supplies timing control signals to not only the sustain driver 44 but also a data driver (address electrode drive) and a scan driver (scan electrode drive) which are not shown.

또한, 타이밍 콘트롤러(42)는 온도센서(40)로부터 입력되는 패널의 구동온도에 대응하여 스위칭소자(SW)의 턴-온 및 턴-오프를 제어한다. In addition, the timing controller 42 controls the turn-on and turn-off of the switching element SW in response to the driving temperature of the panel input from the temperature sensor 40.

온도센서(40)는 패널이 구동되는 주변온도를 감시하면서 제어신호를 타이밍 콘트롤러(42)로 공급한다. 이와 같은, 온도센서(40)는 패널이 저온에서 구동할 때와 저온 이상의 온도에서 구동할 때 상이한 제어신호를 생성하여 타이밍 콘트롤러(42)로 공급한다. The temperature sensor 40 supplies a control signal to the timing controller 42 while monitoring the ambient temperature at which the panel is driven. As such, the temperature sensor 40 generates and supplies different control signals to the timing controller 42 when the panel is driven at a low temperature and at a temperature higher than the low temperature.

동작과정을 상세히 설명하면, 먼저 온도센서(40)는 패널이 저온이상의 온도에서 구동할 때 제 1제어신호를 타이밍 콘트롤러(42)로 공급한다. 온도센서(40)로부터 제 1제어신호를 공급받은 타이밍 콘트롤러(42)는 도 14a와 같이 스위칭소자(SW)를 턴-오프시킨다. 이와 같이 스위칭소자(SW)가 턴-오프되면 서스테인펄스(sus)들의 사이에 소거펄스가 공급되지 않는다. 즉, 도 3에 도시된 종래의 구동파형과 동일한 구동파형이 전극들로 공급된다. Referring to the operation process in detail, first, the temperature sensor 40 supplies the first control signal to the timing controller 42 when the panel is driven at a temperature higher than the low temperature. The timing controller 42 supplied with the first control signal from the temperature sensor 40 turns off the switching device SW as shown in FIG. 14A. As such, when the switching device SW is turned off, the erase pulse is not supplied between the sustain pulses. That is, the same drive waveform as the conventional drive waveform shown in FIG. 3 is supplied to the electrodes.

한편, 온도센서(40)는 패널이 저온의 주변온도에서 구동될 때 제 2제어신호를 타이밍 콘트롤러(42)로 공급한다. 온도센서(40)로부터 제 2제어신호를 공급받은 타이밍 콘트롤러(42)는 도 14a와 같이 소정시간(T1) 동안 스위칭소자(SW)를 턴-온시킨다.(이때, 타이밍 콘트롤러(42)는 서스테인 기간에 스위칭소자(SW)를 턴-온시킨다.) 이와 같이 스위칭소자(SW)가 턴-온되면 소거전압원(-Ve)의 전압이 패널로 공급된다. 즉, 서스테인 기간에 도 5 내지 도 8과 같이 주사전극(Y) 및/또는 유지전극(Z)에 소거펄스(EP)가 공급되게 된다. On the other hand, the temperature sensor 40 supplies the second control signal to the timing controller 42 when the panel is driven at a low ambient temperature. The timing controller 42, which receives the second control signal from the temperature sensor 40, turns on the switching element SW for a predetermined time T1 as shown in FIG. 14A. (At this time, the timing controller 42 sustains the sustain. The switching element SW is turned on in this period.) As described above, when the switching element SW is turned on, the voltage of the erase voltage source -Ve is supplied to the panel. That is, in the sustain period, the erase pulse EP is supplied to the scan electrode Y and / or the sustain electrode Z as shown in FIGS. 5 to 8.

또한, 타이밍 콘트롤러(42)는 도 14b와 같이 스위칭소자(SW)가 턴-온되는 시간을 조절하면서 소거전압원(-Ve)의 전압을 패널로 공급할 수 있다. 즉, 서스테인 기간에 도 9 내지 도 11과 같이 주사전극(Y) 및/또는 유지전극(Z)에 소거펄스(EP1,EP2,EP3)가 공급되도록 스위칭소자(SW)의 턴-온시간을 조절할 수 있다. In addition, the timing controller 42 may supply the voltage of the erase voltage source -Ve to the panel while controlling the time for which the switching device SW is turned on as shown in FIG. 14B. That is, during the sustain period, the turn-on time of the switching device SW is adjusted to supply the erase pulses EP1, EP2, and EP3 to the scan electrode Y and / or the sustain electrode Z as shown in FIGS. 9 through 11. Can be.

도 13은 본 발명의 다른 실시예에 의한 PDP의 구동장치를 나타내는 도면이다. 13 is a view showing a driving apparatus of a PDP according to another embodiment of the present invention.

도 13을 참조하면, 본 발명의 다른 실시예에 의한 PDP의 구동장치는 패널(즉, 주사전극(Y) 및/또는 유지전극(Z))에 서스테인펄스(sus)를 공급하기 위한 서스테인 구동부(54)와, 패널의 구동온도를 감시하기 위한 온도센서(50)와, 서스테인 구동부(54)를 제어하기 위한 타이밍 콘트롤러(52)와, 패널과 소거전압원(-Ve) 사이에 설치되는 스위칭소자(SW)와, 스위칭소자(SW)를 제어하기 위한 스위치 제어부(48)를 구비한다. Referring to FIG. 13, a driving apparatus of a PDP according to another embodiment of the present invention may include a sustain driving unit for supplying a sustain pulse su to a panel (ie, a scan electrode Y and / or a sustain electrode Z). 54, a temperature sensor 50 for monitoring the driving temperature of the panel, a timing controller 52 for controlling the sustain driver 54, and a switching element provided between the panel and the erase voltage source (-Ve) SW and a switch controller 48 for controlling the switching element SW.

타이밍 콘트롤러(52)는 수직/수평 동기신호를 입력받아 서스테인 구동부(54)에 필요한 타이밍 제어신호를 발생하고, 그 타이밍 제어신호를 서스테인 구동부(54)로 공급한다. 이와 같은 타이밍 콘트롤러(52)는 서스테인 구동부(54) 뿐만 아니라 도시되지 않은 데이터구동부(어드레스전극 구동) 및 스캔구동부(주사전극 구동)에 타이밍 제어신호를 공급한다. The timing controller 52 receives a vertical / horizontal synchronization signal, generates a timing control signal necessary for the sustain driver 54, and supplies the timing control signal to the sustain driver 54. The timing controller 52 supplies timing control signals to not only the sustain driver 54 but also a data driver (address electrode drive) and a scan driver (scan electrode drive) which are not shown.

온도센서(50)는 패널의 구동온도를 감시하면서 제어신호를 스위치 제어부(48)로 공급한다. 이와 같은, 온도센서(50)는 패널이 저온에서 구동할 때와 저온 이상의 온도에서 구동할 때 상이한 제어신호를 생성하여 스위치 제어부(48)로 공급한다. The temperature sensor 50 supplies a control signal to the switch controller 48 while monitoring the driving temperature of the panel. As such, the temperature sensor 50 generates and supplies different control signals to the switch controller 48 when the panel is driven at a low temperature and at a temperature higher than the low temperature.

동작과정을 상세히 설명하면, 먼저 온도센서(50)는 패널이 저온이상의 온도에서 구동할 때 제 1제어신호를 스위치 제어부(48)로 공급한다. 온도센서(40)로부터 제 1제어신호를 공급받은 스위치 제어부(48)는 도 14a와 같이 스위칭소자(SW)를 턴-오프시킨다. 이와 같이 스위칭소자(SW)가 턴-오프되면 서스테인펄스(sus)들의 사이에 소거펄스가 공급되지 않는다. 즉, 도 3에 도시된 종래의 구동파형과 동일한 구동파형이 전극들로 공급된다. Referring to the operation process in detail, first, the temperature sensor 50 supplies the first control signal to the switch controller 48 when the panel is driven at a temperature higher than the low temperature. The switch controller 48, which receives the first control signal from the temperature sensor 40, turns off the switching device SW as shown in FIG. 14A. As such, when the switching device SW is turned off, the erase pulse is not supplied between the sustain pulses. That is, the same drive waveform as the conventional drive waveform shown in FIG. 3 is supplied to the electrodes.

한편, 온도센서(50)는 패널이 저온의 주변온도에서 구동될 때 제 2제어신호를 스위치 제어부(48)로 공급한다. 온도센서(50)로부터 제 2제어신호를 공급받은 스위치 제어부(48)는 도 14a와 같이 소정시간(T1) 동안 스위칭소자(SW)를 턴-온시킨다.(이때, 스위치 제어부(48)는 서스테인 기간에 스위칭소자(SW)를 턴-온시킨다.) 이와 같이 스위칭소자(SW)가 턴-온되면 소거전압원(-Ve)의 전압이 패널로 공급된다. 즉, 서스테인 기간에 도 5 내지 도 8과 같이 주사전극(Y) 및/또는 유지전극(Z)에 소거펄스(EP)가 공급되게 된다. On the other hand, the temperature sensor 50 supplies the second control signal to the switch controller 48 when the panel is driven at a low ambient temperature. The switch control unit 48 supplied with the second control signal from the temperature sensor 50 turns on the switching element SW for a predetermined time T1 as shown in FIG. 14A. (At this time, the switch control unit 48 maintains the sustain. The switching element SW is turned on in this period.) As described above, when the switching element SW is turned on, the voltage of the erase voltage source -Ve is supplied to the panel. That is, in the sustain period, the erase pulse EP is supplied to the scan electrode Y and / or the sustain electrode Z as shown in FIGS. 5 to 8.

또한, 스위치 제어부(48)는 도 14b와 같이 스위칭소자(SW)가 턴-온되는 시간을 조절하면서 소거전압원(-Ve)의 전압을 패널로 공급할 수 있다. 즉, 서스테인 기간에 도 9 내지 도 11과 같이 주사전극(Y) 및/또는 유지전극(Z)에 소거펄스(EP1,EP2,EP3)가 공급되도록 스위칭소자(SW)의 턴-온시간을 조절할 수 있다. In addition, the switch controller 48 may supply the voltage of the erase voltage source -Ve to the panel while controlling the time for which the switching device SW is turned on as shown in FIG. 14B. That is, during the sustain period, the turn-on time of the switching device SW is adjusted to supply the erase pulses EP1, EP2, and EP3 to the scan electrode Y and / or the sustain electrode Z as shown in FIGS. 9 through 11. Can be.

상술한 바와 같이, 본 발명에 따른 PDP의 구동장치 및 구동방법에 의하면 PDP가 저온에서 구동될 때 방전셀에 형성된 벽전하들을 제거함으로써 휘점 오방전을 방지할 수 있다. 다시 말하여, 서스테인 기간의 초반부에 주사전극 및/또는 유지전극에 소거펄스를 공급하여 방전셀에 과도하게 형성된 벽전하를 제거하고, 이에 따라 저온에서 발생되는 휘점 오방전을 방지할 수 있다. As described above, according to the driving apparatus and the driving method of the PDP according to the present invention, it is possible to prevent the bright spot mis-discharge by removing the wall charges formed in the discharge cells when the PDP is driven at low temperatures. In other words, the erase pulses are supplied to the scan electrode and / or the sustain electrode at the beginning of the sustain period to remove the wall charges excessively formed in the discharge cells, thereby preventing the bright spot mis-discharge generated at low temperatures.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면. 2 shows one frame of a plasma display panel;

도 3은 종래의 플라즈마 디스플레이 패널의 전극들에 인가되는 구동파형을 나타내는 파형도. 3 is a waveform diagram showing driving waveforms applied to electrodes of a conventional plasma display panel;

도 4는 플라즈마 디스플레이 패널의 저온 구동시에 서스테인 기간에 나타나는 광출력을 도시한 도면. Fig. 4 is a diagram showing the light output appearing in the sustain period at the low temperature driving of the plasma display panel.

도 5는 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. FIG. 5 is a waveform diagram showing a method of driving a plasma display panel according to a first embodiment of the present invention; FIG.

도 6은 도 5에 도시된 구동파형으로 플라즈마 디스플레이 패널을 구동시 저온에서의 광출력을 도시한 도면. FIG. 6 is a diagram showing light output at low temperatures when driving a plasma display panel with the driving waveform shown in FIG. 5; FIG.

도 7은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. 7 is a waveform diagram showing a method of driving a plasma display panel according to a second embodiment of the present invention;

도 8은 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. 8 is a waveform diagram showing a driving method of a plasma display panel according to a third embodiment of the present invention;

도 9는 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. 9 is a waveform diagram showing a driving method of a plasma display panel according to a fourth embodiment of the present invention;

도 10은 본 발명의 제 5실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. 10 is a waveform diagram showing a driving method of a plasma display panel according to a fifth embodiment of the present invention;

도 11은 본 발명의 제 6실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. Fig. 11 is a waveform diagram showing a driving method of a plasma display panel according to a sixth embodiment of the present invention.

도 12는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.12 is a view showing a driving device of a plasma display panel according to an embodiment of the present invention.

도 13은 본 발명의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면. 13 is a view showing a driving apparatus for a plasma display panel according to another embodiment of the present invention;

도 14a 및 도 14b는 도 12 및 도 13에 도시된 구동장치에 의하여 생성되는 소거펄스를 나타내는 도면. 14A and 14B show erase pulses generated by the driving apparatus shown in FIGS. 12 and 13;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode

13Y,13Z : 버스전극 14,22 : 유전체층13Y, 13Z: bus electrode 14, 22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

24 : 격벽 26 : 형광체층24: partition 26: phosphor layer

40,50 : 온도센서 42,52 : 타이밍 콘트롤러40,50 Temperature sensor 42,52 Timing controller

44,54 : 서스테인 구동부 48 : 스위치 제어부44,54: sustain drive unit 48: switch control unit

Claims (24)

삭제delete 서스테인 기간 동안 유지전극 및 주사전극에 교번적으로 서스테인펄스가 공급되는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,In the driving method of the plasma display panel comprising the step of supplying sustain pulses alternately to the sustain electrode and the scan electrode during the sustain period, 저온에서 서스테인 기간의 초기에 소거펄스를 공급하는 단계와; Supplying an erase pulse at the beginning of the sustain period at low temperature; 상기 저온 이상의 온도에서 상기 서스테인 기간의 초기에 소거펄스를 공급하지 않는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And discharging the erase pulse at the beginning of the sustain period at a temperature equal to or lower than the low temperature. 제 2 항에 있어서,The method of claim 2, 상기 소거펄스는 부극성의 전압을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And said erasing pulse has a negative voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 소거펄스의 전압값은 -10V 내지 -30V 사이에서 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. The voltage value of the erase pulse is set between -10V to -30V. 제 2 항에 있어서,The method of claim 2, 상기 저온의 온도에서 상기 주사전극에 공급되는 서스테인 펄스 사이에 소거펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And erasing pulses supplied between the sustain pulses supplied to the scan electrodes at the low temperature. 제 5 항에 있어서,The method of claim 5, 상기 소거펄스는 상기 주사전극에 첫번째 서스테인펄스가 공급된 후에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase pulse is supplied after the first sustain pulse is supplied to the scan electrode. 제 6 항에 있어서,The method of claim 6, 상기 소거펄스는 상기 유지전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erasing pulse is supplied so as not to overlap with the sustain pulse supplied to the sustain electrode. 제 2 항에 있어서,The method of claim 2, 상기 저온의 온도에서 상기 주사전극에 공급되는 서스테인 펄스 사이에 적어도 둘 이상의 소거펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And at least two erase pulses are supplied between the sustain pulses supplied to the scan electrodes at the low temperature. 제 8 항에 있어서,The method of claim 8, 상기 소거펄스들은 각각 하나씩 상기 주사전극에 공급되는 n(n은 1,2,3,4,…) 번째 서스테인펄스의 사이에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase pulses are applied between the n (n is 1, 2, 3, 4, ...) th sustain pulses supplied to the scan electrodes one by one. 제 9 항에 있어서,The method of claim 9, 상기 소거펄스는 상기 유지전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the erasing pulse is supplied so as not to overlap with the sustain pulse supplied to the sustain electrode. 제 5 항에 있어서,The method of claim 5, 상기 저온의 온도에서 상기 유지전극에 공급되는 서스테인 펄스 사이에 소거펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And erasing pulses supplied between the sustain pulses supplied to the sustain electrodes at the low temperature. 제 11 항에 있어서,The method of claim 11, 상기 소거펄스는 상기 유지전극에 첫번째 서스테인펄스가 공급된 후에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase pulse is supplied after the first sustain pulse is supplied to the sustain electrode. 제 12 항에 있어서,The method of claim 12, 상기 소거펄스는 상기 주사전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erasing pulse is supplied so as not to overlap with the sustain pulse supplied to the scan electrode. 제 8 항에 있어서,The method of claim 8, 상기 저온의 온도에서 상기 유지전극에 공급되는 서스테인 펄스 사이에 적어도 둘 이상의 소거펄스가 공급되는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And at least two erase pulses are supplied between the sustain pulses supplied to the sustain electrode at the low temperature. 제 14 항에 있어서,The method of claim 14, 상기 소거펄스들은 각각 하나씩 상기 유지전극에 공급되는 n(n은 1,2,3,4,…) 번째 서스테인펄스의 사이에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the erase pulses are applied between the n (n is 1, 2, 3, 4, ...) th sustain pulses supplied to the sustain electrodes one by one. 제 15 항에 있어서,The method of claim 15, 상기 소거펄스는 상기 주사전극에 공급되는 서스테인 펄스와 중첩되지 않게 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the erasing pulse is supplied so as not to overlap with the sustain pulse supplied to the scan electrode. 제 9 항에 있어서,The method of claim 9, 상기 소거펄스들은 부극성의 전압값을 가지며 그 전압값은 점차로 높아지도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And said erasing pulses have a negative voltage value and the voltage value is set to increase gradually. 제 15 항에 있어서,The method of claim 15, 상기 소거펄스들은 부극성의 전압값을 가지며 그 전압값은 점차로 높아지도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And said erasing pulses have a negative voltage value and the voltage value is set to increase gradually. 서스테인 기간의 초반부에 주사전극 및 유지전극 중 적어도 하나 이상의 전극으로 소거펄스를 공급하기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,A driving apparatus of a plasma display panel for supplying an erase pulse to at least one of a scan electrode and a sustain electrode at the beginning of a sustain period, 패널의 구동온도를 감시하기 위한 온도센서와,A temperature sensor for monitoring the driving temperature of the panel, 상기 소거펄스를 공급하기 위한 부극성의 소거전압원과,A negative erase voltage source for supplying the erase pulse; 상기 소거전압원과 상기 패널 사이에 설치되는 스위칭소자와,A switching element disposed between the erase voltage source and the panel; 상기 온도센서로부터 입력되는 온도에 따라서 상기 스위칭소자를 턴-온 및 턴-오프시키기 위한 제 1 및 제 2제어신호를 상기 스위칭소자로 공급하기 위한 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And a timing controller for supplying first and second control signals to the switching device to turn on and off the switching device according to the temperature input from the temperature sensor. Drive system. 제 19 항에 있어서,The method of claim 19, 상기 타이밍 콘트롤러는 상기 온도센서로부터 입력된 구동온도가 저온일 경우 상기 제 1제어신호를 공급하여 상기 스위칭소자를 턴-온시키고, 상기온도센서로부터 입력된 구동온도가 저온 이상일 경우 상기 제 2제어신호를 공급하여 상기 스위칭소자를 턴-오프시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. The timing controller supplies the first control signal to turn on the switching element when the driving temperature input from the temperature sensor is low, and the second control signal when the driving temperature input from the temperature sensor is lower than or equal to the low temperature. The apparatus for driving a plasma display panel according to claim 1, wherein the switching device is turned off. 제 20 항에 있어서,The method of claim 20, 상기 타이밍 콘트롤러는 상기 제 1제어신호의 폭을 조절하여 상기 소거전압의 전압값을 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the timing controller controls a voltage value of the erase voltage by adjusting a width of the first control signal. 서스테인 기간의 초반부에 주사전극 및 유지전극 중 적어도 하나 이상의 전극으로 소거펄스를 공급하기 위한 플라즈마 디스플레이 패널의 구동장치에 있어서,A driving apparatus of a plasma display panel for supplying an erase pulse to at least one of a scan electrode and a sustain electrode at the beginning of a sustain period, 패널의 구동온도를 감시하기 위한 온도센서와,A temperature sensor for monitoring the driving temperature of the panel, 상기 소거펄스를 공급하기 위한 부극성의 소거전압원과,A negative erase voltage source for supplying the erase pulse; 상기 소거전압원과 상기 패널 사이에 설치되는 스위칭소자와,A switching element disposed between the erase voltage source and the panel; 상기 온도센서로부터 입력되는 온도에 따라서 상기 스위칭소자를 턴-온 및 턴-오프시키기 위한 제 1 및 제 2제어신호를 상기 스위칭소자로 공급하기 위한 스위치제어부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And a switch control unit for supplying first and second control signals for turning on and off the switching element to the switching element according to the temperature input from the temperature sensor. Drive system. 제 22 항에 있어서,The method of claim 22, 상기 스위치 제어부는 상기 온도센서로부터 입력된 구동온도가 저온일 경우 상기 제 1제어신호를 공급하여 상기 스위칭소자를 턴-온시키고, 상기온도센서로부터 입력된 구동온도가 저온 이상일 경우 상기 제 2제어신호를 공급하여 상기 스위칭소자를 턴-오프시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. The switch controller supplies the first control signal to turn on the switching element when the driving temperature input from the temperature sensor is low, and the second control signal when the driving temperature input from the temperature sensor is lower than or equal to the low temperature. The apparatus for driving a plasma display panel according to claim 1, wherein the switching device is turned off. 제 23 항에 있어서,The method of claim 23, 상기 스위치 제어부는 상기 제 1제어신호의 폭을 조절하여 상기 소거전압의 전압값을 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치. And the switch controller controls the voltage value of the erase voltage by adjusting the width of the first control signal.
KR10-2002-0067435A 2002-11-01 2002-11-01 Apparatus and method for driving plasma display panel KR100510184B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067435A KR100510184B1 (en) 2002-11-01 2002-11-01 Apparatus and method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067435A KR100510184B1 (en) 2002-11-01 2002-11-01 Apparatus and method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20040038475A KR20040038475A (en) 2004-05-08
KR100510184B1 true KR100510184B1 (en) 2005-08-26

Family

ID=37336684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0067435A KR100510184B1 (en) 2002-11-01 2002-11-01 Apparatus and method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100510184B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207449A (en) * 2001-01-12 2002-07-26 Fujitsu Hitachi Plasma Display Ltd Driving method of plasma display panel
KR20030079485A (en) * 2002-04-04 2003-10-10 엘지전자 주식회사 Driving method of plasma display panel
KR20040023932A (en) * 2002-09-12 2004-03-20 엘지전자 주식회사 Driving method and apparatus of plasma display panel
KR20040027058A (en) * 2002-09-27 2004-04-01 삼성에스디아이 주식회사 Method for driving plasma display panel wherein pulse distortion due to temperature is compensated

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207449A (en) * 2001-01-12 2002-07-26 Fujitsu Hitachi Plasma Display Ltd Driving method of plasma display panel
KR20030079485A (en) * 2002-04-04 2003-10-10 엘지전자 주식회사 Driving method of plasma display panel
KR20040023932A (en) * 2002-09-12 2004-03-20 엘지전자 주식회사 Driving method and apparatus of plasma display panel
KR20040027058A (en) * 2002-09-27 2004-04-01 삼성에스디아이 주식회사 Method for driving plasma display panel wherein pulse distortion due to temperature is compensated

Also Published As

Publication number Publication date
KR20040038475A (en) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100472353B1 (en) Driving method and apparatus of plasma display panel
KR100508250B1 (en) Driving method of plasma display panel
KR100524309B1 (en) Driving method of plasma display panel
KR100582205B1 (en) Method of Driving Plasma Display Panel
KR100489276B1 (en) Driving method of plasma display panel
KR101042992B1 (en) Apparatus and Method of Driving Plasma Display Panel
KR100489273B1 (en) Method and apparatus for driving plasma display panel
KR100569258B1 (en) Device of Plasma Display Panel and Driving Method thereof
KR100533724B1 (en) Driving method and apparatus of plasma display panel
KR20040094493A (en) Method and Apparatus of Driving Plasma Display Panel
KR100493917B1 (en) Method of driving plasma display panel
KR100477601B1 (en) Driving method of plasma display panel
KR100510184B1 (en) Apparatus and method for driving plasma display panel
KR100667362B1 (en) Apparatus and Method for Driving Plasma Display Panel
KR100844765B1 (en) Plasma display panel and driving method thereof
KR100480170B1 (en) Driving method and apparatus of plasma display panel
KR100533731B1 (en) Method and Apparatus of Driving Plasma Display Panel
KR100488457B1 (en) Method for Driving Plasma Display Panel
KR101069867B1 (en) Method And Aparatus for Driving Plasma Display Panel
KR20060021235A (en) Apparatus for driving plasma display panel
KR100489877B1 (en) Apparatus and method for driving plasma display panel
KR100533725B1 (en) Driving method and apparatus of plasma display panel
KR100489879B1 (en) Apparatus and Method of Driving Plasma Display Panel
KR20050100208A (en) Apparatus and method of driving plasma display panel
KR20030065173A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee