KR20040033836A - Method for driving plasma display panel - Google Patents
Method for driving plasma display panel Download PDFInfo
- Publication number
- KR20040033836A KR20040033836A KR1020020063110A KR20020063110A KR20040033836A KR 20040033836 A KR20040033836 A KR 20040033836A KR 1020020063110 A KR1020020063110 A KR 1020020063110A KR 20020063110 A KR20020063110 A KR 20020063110A KR 20040033836 A KR20040033836 A KR 20040033836A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- electrode
- period
- discharge
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 암실콘트라스트를 향상시킴과 아울러 어드레스 기간을 단축시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel that can improve darkroom contrast and shorten an address period.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") displays an image including text or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe inert mixed gas. . Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과,투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and is formed on one side edge of the transparent electrode. 13Z).
투명전극(12Y,12Y)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Y are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 스트라이프(Stripe) 또는 격자형 형태로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in a stripe or lattice shape to prevent the ultraviolet rays and the visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.The PDP is time-divisionally driven by dividing one frame into several subfields with different number of emission times in order to realize grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set-down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the injection electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.
이와 같이 구동되는 종래의 PDP의 리셋기간에는 어드레스 방전에 필요한 벽전하를 균일하게 잔류시켜야 한다. 아울러, 실험적으로 유지전극(Z)에 부극성의 벽전하들이 잔류될 때 어드레스 방전이 용이하게 발생되므로 유지전극(Z)에 부극성의 벽전하들을 잔류시켜야 한다. 하지만, 도 3에 도시된 종래의 PDP의 구동파형은 하강 램프파형(Ramp-down)이 기저전위(GND)까지 하강하기 때문에 유지전극(Z)에 충분한 부극성의 벽전하들이 잔류되지 못한다.In the reset period of the conventional PDP driven as described above, the wall charge necessary for the address discharge must be uniformly retained. In addition, since the address discharge is easily generated when the negative wall charges remain in the sustain electrode Z experimentally, the negative wall charges must be left in the sustain electrode Z. However, in the driving waveform of the conventional PDP shown in FIG. 3, sufficient negative wall charges do not remain in the sustain electrode Z since the ramp ramp down to the ground potential GND.
이와 같은 문제를 해결하기 위해 도 4와 같이 하강 램프파형(Ramp-down)을 부극성의 전압(-Vr)까지 하강하는 방법이 제안되었다. 하강 램프파형(Ramp-down)을 부극성의 전압(-Vr)까지 하강시키면 방전셀에서 충분한 소거가 이루어져 어드레스 방전이 용이하게 발생될 수 있다. 즉, 유지전극(Z)에 충분한 부극성 벽전하들을 잔류시킬 수 있다.In order to solve this problem, a method of lowering the ramp ramp down to the negative voltage (-Vr) as shown in FIG. 4 has been proposed. When the ramp ramp down is lowered to the negative voltage (-Vr), sufficient erasing is performed in the discharge cell, thereby easily generating an address discharge. That is, sufficient negative wall charges can remain in the sustain electrode Z.
하지만, 이와 같은 종래의 구동파형의 공급방법에서는 상승 램프파형(Ramp-up) 공급시 다수의 미세 방전이 발생되고, 이 미세방전에 의하여 암실 콘트라스트비(dark-room contrast ratio) 가 저하되는 문제점이 있다. 이를 상세히 설명하면, 상승 램프파형(Ramp-up) 공급시 방전셀들에서는 주사전극(Y) 및 유지전극(Z) 간에 면방전, 주사전극(Y)과 어드레스전극(X) 간에 대향방전이 발생된다. 이중, 주사전극(Y) 및 유지전극(Z) 간의 면방전에서 발생되는 빛의 대부분은 화면 전면부에 위치한 관찰자 쪽으로 방출되기 때문에 암실 콘트라스트비가 저하되는 문제점이 있다.However, in the conventional method of supplying the driving waveform, a large number of fine discharges are generated when the ramp-up supply is applied, and the dark-room contrast ratio is reduced by the fine discharge. have. In detail, when the rising ramp waveform Ramp-up is supplied, surface discharge occurs between the scan electrode Y and the sustain electrode Z, and a counter discharge occurs between the scan electrode Y and the address electrode X in the discharge cells. do. Among them, most of the light generated in the surface discharge between the scan electrode Y and the sustain electrode Z is emitted toward the observer located in the front of the screen, thereby reducing the darkroom contrast ratio.
또한, 어드레스 방전을 용이하게 일으키기 위해서는 주사전극(Y)과 어드레스전극(X) 간에 강한 대향방전을 일으켜야 한다. 다시 말하여, 리셋기간동안 스캔펄스 및 데이터펄스를 공급받는 주사전극(Y) 및 어드레스전극(X)에 많은 벽전하를 형성하여 용이한 어드레스 방전을 일으킬 수 있다.(즉, 어드레스 기간을 단축시킬 수있다) 하지만, 강한 대향방전을 일으키기 위하여 높은 전압을 인가하며 암실 콘트라스트비가 더욱 저하되는 문제점이 있다.In addition, in order to easily generate an address discharge, a strong opposite discharge must be generated between the scan electrode Y and the address electrode X. FIG. In other words, a large number of wall charges can be formed on the scan electrode Y and the address electrode X to which scan pulses and data pulses are supplied during the reset period, thereby facilitating easy address discharge. However, there is a problem in that a high voltage is applied to cause a strong opposite discharge and the darkroom contrast ratio is further lowered.
따라서, 본 발명의 목적은 암실콘트라스트를 향상시킴과 아울러 어드레스 기간을 단축시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method of driving a plasma display panel which can improve darkroom contrast and shorten an address period.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 다수의 서브필드로 나뉘는 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.2 illustrates a frame of a plasma display panel divided into a plurality of subfields.
도 3은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.3 is a waveform diagram showing a driving method of a conventional plasma display panel.
도 4는 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.4 is a waveform diagram illustrating a method of driving a plasma display panel according to another conventional embodiment.
도 5는 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.5 is a waveform diagram illustrating a method of driving a plasma display panel according to an embodiment of the present invention.
도 6은 본 발명의 초기화기간에 흐르는 방전전류를 나타내는 그래프.6 is a graph showing a discharge current flowing in an initialization period of the present invention.
도 7은 본 발명의 어드레스 기간에 흐르는 방전전류를 나타내는 그래프.Fig. 7 is a graph showing the discharge current flowing in the address period of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode
13Y,13Z : 버스전극14,22 : 유전체층13Y, 13Z: bus electrodes 14, 22: dielectric layer
16 : 보호막18 : 하부기판16: protective film 18: lower substrate
24 : 격벽26 : 형광체층24: partition 26: phosphor layer
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 초기화기간의 셋업기간 동안 제 1전극에 제 1전압이 인가되는 단계와, 제 1전극에 인가된 제 1전압이 제 1시간동안 유지되는 단계와, 제 1전극에 제 1전압과 제 2전압이 합쳐진 전압값이 인가되는 단계와, 제 1전압 및 제 2전압까지 합쳐진 전압값으로부터 기울기를 가지고 상승하는 상승 램프파형이 공급되는 단계를 포함한다.In order to achieve the above object, a method of driving a plasma display panel of the present invention includes applying a first voltage to a first electrode during a setup period of an initialization period, and maintaining the first voltage applied to the first electrode for a first time period. And applying a voltage value of the first voltage and the second voltage to the first electrode, and supplying a rising ramp waveform that rises with a slope from the voltage value of the first voltage and the second voltage. Include.
상기 제 1전극에 제 1전압과 제 2전압이 합쳐진 전압값이 인가될 때 제 2전극에 제 2전압이 인가되는 단계를 포함한다.And applying a second voltage to the second electrode when a voltage value obtained by combining the first voltage and the second voltage is applied to the first electrode.
상기 제 1시간은 1㎲ 내지 5㎲ 사이에서 결정된다.The first time is determined between 1 ms and 5 ms.
상기 제 2전압의 전압값은 30V 이상이다.The voltage value of the second voltage is 30 V or more.
상기 제 2전압의 전압값은 30V 내지 140V 사이에서 결정된다.The voltage value of the second voltage is determined between 30V and 140V.
상기 초기화기간의 셋다운기간동안 제 1전극에 기울기를 가지고 하강하는 하강램프파형이 공급되는 단계와, 초기화기간의 셋다운기간동안 제 2전극에 제 2전압보다 높은 전압값을 가지는 제 3전압이 인가된다.Supplying a falling ramp waveform with a slope to the first electrode during the setdown period of the initialization period, and applying a third voltage having a voltage value higher than the second voltage to the second electrode during the setdown period of the initialization period. .
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 7.
도 5는 본 발명의 실시예에 의한 구동파형을 나타내는 파형도이다. 이와 같은 본 발명의 실시예에 의한 구동파형은 종래의 구동파형과 동일한 셋다운 기간, 어드레스 기간 및 서스테인 기간을 갖는다.5 is a waveform diagram showing a driving waveform according to an embodiment of the present invention. The driving waveform according to the embodiment of the present invention has the same set down period, address period and sustain period as those of the conventional driving waveform.
도 5를 참조하면, 본 발명의 PDP의 구동파형은 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 5, the driving waveform of the PDP of the present invention is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 제 1전압(V1)이 공급된다. 여기서, 제 1전압(V1)은 주사전극들(Y)에 공급되는 초기전압이다. 이와 같은 제 1전압(V1)의 전압값은 서스테인 전압(Vs)과 동일하게 설정될 수 있다. 주사전극들(Y)에 제 1전압(V1)이 공급된 후 제 1시간(T1) 동안 주사전극들(Y)은 제 1전압(V1)의 전압값을 유지한다. 이후, 주사전극들(Y)들에는 제 1전압(V1)의 전압으로부터 제 2전압(V2)의 전압값이 더해진 전압이 인가된다. 즉, 주사전극들(Y)에는 제 1전압(V1) + 제 2전압(V2)의 전압값이 공급된다. 주사전극들(Y)에 제 1전압(V1) + 제 2전압(V2)이 공급된 후 주사전극들(Y)에는 낮은 기울기를 가지고피크전압(Vp)까지 상승하는 상승 램프파형(Ramp-up)이 공급된다. 여기서, 피크전압(Vp)은 종래와 동일하게 설정될 수 있다.In the initialization period, the first voltage V1 is supplied to all the scan electrodes Y in the setup period. Here, the first voltage V1 is an initial voltage supplied to the scan electrodes Y. The voltage value of the first voltage V1 may be set equal to the sustain voltage Vs. After the first voltage V1 is supplied to the scan electrodes Y, the scan electrodes Y maintain the voltage value of the first voltage V1 for the first time T1. Thereafter, the scan electrodes Y are applied with a voltage obtained by adding a voltage value of the second voltage V2 to the voltage of the first voltage V1. That is, the scan electrodes Y are supplied with a voltage value of the first voltage V1 + the second voltage V2. Ramp-up rising up to the peak voltage Vp with a low slope to the scan electrodes Y after the first voltage V1 + the second voltage V2 are supplied to the scan electrodes Y ) Is supplied. Here, the peak voltage Vp may be set as in the prior art.
한편, 셋업기간이 시작된 후 유지전극(Z)에는 제 1시간(T1) 이후에 제 2전압(V2)의 전압값이 공급된다. 여기서, 유지전극(Z)에 제 1시간(T1) 이후에 제 2전압(V2)을 공급하는 이유는 주사전극(Y)에 인가되는 제 1전압(V1)보다 제 2전압(V2)이 먼저 인가되는 것을 방지하기 위함이다. 따라서, 제 1시간(T1)은 짧은시간, 예를 들면 1 내지 5㎲ 사이에서 결정된다.On the other hand, after the setup period starts, the sustain electrode Z is supplied with the voltage value of the second voltage V2 after the first time T1. The reason for supplying the second voltage V2 to the sustain electrode Z after the first time T1 is that the second voltage V2 precedes the first voltage V1 applied to the scan electrode Y. This is to prevent the application. Thus, the first time T1 is determined between a short time, for example 1 to 5 ms.
한편, 유지전극(Z)에 제 2전압(V2)이 인가되고, 주사전극(Y)에 제 1전압(V1)+제 2전압(V2)의 전압값이 인가되면 주사전극(Y)과 유지전극(Z) 간에 약한 면방전이 발생된다. 다시 말하여, 유지전극(Z)에 정극성의 제 2전압(V2)이 인가되었기 때문에 주사전극(Y)과 유지전극(Z) 간에는 낮은 전압차가 발생되고, 이에 따라 주사전극(Y)과 유지전극(Z) 간에 약한 면방전을 일으킬 수 있다. 아울러, 상승 램프파형(Ramp-up)이 낮은 기울기를 가지고 상승되기 때문에 주사전극(Y)과 유지전극(Z) 간에 약한 면방전을 일으킬 수 있다. 실례로, 도 6과 같이 본원 발명의 PDP의 구동방법의 초기화기간동안 약한 전류가 흐르게 된다.(즉, 초기화기간동안 약한 면방전이 발생된다.)On the other hand, when the second voltage V2 is applied to the sustain electrode Z and the voltage value of the first voltage V1 + the second voltage V2 is applied to the scan electrode Y, the scan electrode Y and the sustain electrode are applied. Weak surface discharge occurs between the electrodes Z. In other words, since the positive second voltage V2 is applied to the sustain electrode Z, a low voltage difference is generated between the scan electrode Y and the sustain electrode Z. As a result, the scan electrode Y and the sustain electrode are different. It may cause weak surface discharge between (Z). In addition, since the rising ramp waveform Ramp-up rises with a low inclination, a weak surface discharge may occur between the scan electrode Y and the sustain electrode Z. FIG. For example, as shown in FIG. 6, a weak current flows during the initialization period of the driving method of the PDP of the present invention. (I.e., a weak surface discharge occurs during the initialization period.)
한편, 어드레스전극(X)과 주사전극(Y) 간에는 강한 대향방전이 발생된다. 이를 상세히 설명하면, 주사전극(Y)의 상승 램프파형(Ramp-up)은 제 1전압(V1) + 제 2전압(V2)의 전압값으로부터 상승되게 된다. 따라서, 기저전위(GND)를 유지하는 어드레스전극(X)과 주사전극(Y) 간에 높은 전압차가 발생되고, 이에 따라 강한대향방전을 일으킬 수 있다. 따라서, 어드레스 기간동안 빠른 시간안에 어드레스 방전을 일으킬 수 있다. 실례로, 도 7과 같이 어드레스 기간동안 종래의 PDP에 비하여 어드레스 방전 딜레이는 10% 정도 단축시킬 수 있다.On the other hand, a strong opposite discharge is generated between the address electrode X and the scan electrode Y. In detail, the rising ramp waveform Ramp-up of the scan electrode Y is increased from the voltage value of the first voltage V1 + the second voltage V2. Therefore, a high voltage difference is generated between the address electrode X and the scan electrode Y, which hold the ground potential GND, thereby causing a strong opposite discharge. Therefore, it is possible to cause an address discharge in a short time during the address period. For example, as shown in FIG. 7, the address discharge delay can be shortened by 10% compared to the conventional PDP during the address period.
한편, 제 2전압(V2)의 전압값을 너무 높게 설정하면 주사전극(Y)과 어드레스전극(X)간에 너무 많은 벽전하들이 형성되어 어드레스 기간동안 오방전이 발생될 염려가 있다. 따라서, 제 2전압(V2)의 전압값은 30V이상, 바람직하게는 30V 내지 140V 사이에서 결정된다. 아울러, 제 2전압(V2)의 전압값은 셋다운 기간 및 어드레스기간에 유지전극(Z)에 공급되는 제 3전압(V3)의 전압값보다 낮게 설정된다. 여기서, 제 3전압(V3)의 전압값은 서스테인 전압(Vs)의 전압값으로 설정될 수 있다.On the other hand, if the voltage value of the second voltage V2 is set too high, too many wall charges may be formed between the scan electrode Y and the address electrode X, which may cause erroneous discharge during the address period. Therefore, the voltage value of the second voltage V2 is determined to be 30V or more, preferably 30V to 140V. In addition, the voltage value of the second voltage V2 is set lower than the voltage value of the third voltage V3 supplied to the sustain electrode Z in the set-down period and the address period. The voltage value of the third voltage V3 may be set to the voltage value of the sustain voltage Vs.
셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압(Vp)보다 낮은 정극성 전압에서 부극성의 전압(-Vr)까지 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.During the set-down period, the rising ramp waveform Ramp-up is supplied, and then the falling ramp waveform (falling from the positive voltage lower than the peak voltage Vp of the rising ramp waveform Ramp to the negative voltage (-Vr) ( Ramp-down is applied to the scan electrodes Y simultaneously. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 초기화기간동안 유지전극에 정극성의 제 1전압을 인가함과 아울러 주사전극에 제 1전압보다 높은 제 2전압으로부터 상승하는 상승 램프파형을 공급함으로써 유지전극과 주사전극간에 약한 면방전을 일으킬 수 있다. 따라서, 초기화기간동안 발생되는 빛의 양을 최소화하여 암실 콘트라스트를 향상시킬 수 있다. 또한, 본 발명에서는 초기화기간동안 주사전극과 어드레스전극 간에 강한 대향방전을 일으켜 많은 벽전하를 주사전극과 어드레스전극에 쌓을 수 있다. 따라서, 어드레스 기간동안 주사전극과 어드레스전극간에 용이하게 어드레스 방전을 일으킬 수 있고, 이에 따라 어드레스 기간을 단축시킬 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, the rising ramp waveform which rises from the second voltage higher than the first voltage to the scan electrode while applying the first positive voltage to the sustain electrode during the initialization period. By supplying N, weak surface discharge can be caused between the sustain electrode and the scan electrode. Therefore, the darkroom contrast can be improved by minimizing the amount of light generated during the initialization period. Further, in the present invention, a strong counter discharge occurs between the scan electrode and the address electrode during the initialization period, so that many wall charges can be accumulated on the scan electrode and the address electrode. Therefore, the address discharge can be easily generated between the scan electrode and the address electrode during the address period, thereby shortening the address period.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020063110A KR20040033836A (en) | 2002-10-16 | 2002-10-16 | Method for driving plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020063110A KR20040033836A (en) | 2002-10-16 | 2002-10-16 | Method for driving plasma display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040033836A true KR20040033836A (en) | 2004-04-28 |
Family
ID=37333230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020063110A KR20040033836A (en) | 2002-10-16 | 2002-10-16 | Method for driving plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040033836A (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000063087A (en) * | 1999-03-31 | 2000-10-25 | 가네꼬 히사시 | Drive method and drive circuit for plasma display panel |
| JP2001093424A (en) * | 1999-09-22 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Ac type plasma display panel and drive method of the same |
| KR20020085026A (en) * | 2001-05-04 | 2002-11-16 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel and Driving Apparatus of Data Electrode in the Same |
| KR20030022948A (en) * | 2001-09-11 | 2003-03-19 | 삼성에스디아이 주식회사 | Driving method for plasma display panel using a rising ramp |
| KR20030056684A (en) * | 2001-12-28 | 2003-07-04 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
| KR20030064443A (en) * | 2002-01-28 | 2003-08-02 | 황기웅 | Method for driving plasma display panel |
| KR20030083199A (en) * | 2002-04-19 | 2003-10-30 | 엘지전자 주식회사 | Method for driving plasma display panel |
-
2002
- 2002-10-16 KR KR1020020063110A patent/KR20040033836A/en not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000063087A (en) * | 1999-03-31 | 2000-10-25 | 가네꼬 히사시 | Drive method and drive circuit for plasma display panel |
| JP2001093424A (en) * | 1999-09-22 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Ac type plasma display panel and drive method of the same |
| KR20020085026A (en) * | 2001-05-04 | 2002-11-16 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel and Driving Apparatus of Data Electrode in the Same |
| KR20030022948A (en) * | 2001-09-11 | 2003-03-19 | 삼성에스디아이 주식회사 | Driving method for plasma display panel using a rising ramp |
| KR20030056684A (en) * | 2001-12-28 | 2003-07-04 | 엘지전자 주식회사 | Method and apparatus for driving plasma display panel |
| KR20030064443A (en) * | 2002-01-28 | 2003-08-02 | 황기웅 | Method for driving plasma display panel |
| KR20030083199A (en) * | 2002-04-19 | 2003-10-30 | 엘지전자 주식회사 | Method for driving plasma display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100604275B1 (en) | Method of driving plasma display panel | |
| KR100508250B1 (en) | Driving method of plasma display panel | |
| KR100524309B1 (en) | Driving method of plasma display panel | |
| KR100489276B1 (en) | Driving method of plasma display panel | |
| KR20050034767A (en) | Method of driving plasma display panel | |
| KR100517472B1 (en) | Method of Driving Plasma Display Panel | |
| KR100551124B1 (en) | Driving method of plasma display panel | |
| KR100549669B1 (en) | Method of Driving Plasma Display Panel | |
| KR20040094493A (en) | Method and Apparatus of Driving Plasma Display Panel | |
| KR100482344B1 (en) | Method for driving plasma display panel | |
| KR100647776B1 (en) | Driving method of plasma display panel | |
| KR100493614B1 (en) | Driving method of plasma display panel | |
| KR100475158B1 (en) | Driving method of plasma display panel | |
| KR100508237B1 (en) | Method for driving plasma display panel | |
| KR100488457B1 (en) | Method for Driving Plasma Display Panel | |
| KR100555306B1 (en) | Plasma display panel | |
| KR100433231B1 (en) | Method of driving plasma display panel | |
| KR20060079025A (en) | Driving method of plasma display panel | |
| KR20030075337A (en) | Method And Apparatus Of Driving Plasma Display Panel | |
| KR100452701B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR100480158B1 (en) | Driving method of plasma display panel | |
| KR100525738B1 (en) | Method of Driving Plasma Display Panel | |
| KR100553931B1 (en) | Method for Driving Plasma Display panel | |
| KR20040033836A (en) | Method for driving plasma display panel | |
| KR20030054954A (en) | Method of driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |