KR0170286B1 - 반도체 메모리장치의 전압 승압회로 - Google Patents
반도체 메모리장치의 전압 승압회로 Download PDFInfo
- Publication number
- KR0170286B1 KR0170286B1 KR1019950054723A KR19950054723A KR0170286B1 KR 0170286 B1 KR0170286 B1 KR 0170286B1 KR 1019950054723 A KR1019950054723 A KR 1019950054723A KR 19950054723 A KR19950054723 A KR 19950054723A KR 0170286 B1 KR0170286 B1 KR 0170286B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- boosting circuit
- precharge means
- circuit
- supply voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Abstract
반도체 메모리장치의 전압 승압회로가 포함되어 있다. 본 발명은 외부에서 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로의 출력전압인 내부 공급전압(Vint)을 인가받아, 상기 내부 공급전압(Vint)보다 높은 전압을 출력하는 반도체 메모리장치의 전압 승압회로에 있어서, 상기 전압 승압회로의 출력단에 접속되며, 상기 내부 공급전압(Vint)이 인가되는 제1프리차지 수단과, 상기 전압 승압회로의 출력단에 접속되며, 상기 외부 공급전압(Vext)이 인가되는 제2프리차지 수단을 구비하는 것을 특징으로 한다.
따라서 본 발명은 전압 승압회로의 셋업(Set-up) 특성을 향상시키고, 또한 상기 제2프리차지 수단의 턴온 전압이 높기 때문에 종래기술에 비해 프리차지 레벨이 상대적으로 낮아짐으로써 상기 전압 승압회로가 동작할 때 상기 전압 승압회로의 출력인 승압전압(Vpp)이 지나치게 높아지지 않으며, 이에 따라 상기 승압전압이 인가되는 트랜지스터의 게이트 산화막의 신뢰도 특성저하를 방지할 수 있다.
Description
제1도는 종래기술에 따른 프리차지 구성도를 나타내는 도면이다.
제2도는 제1도의 승압전압(Vpp)프리차지 전압레벨을 나타내는 도면이다.
제3도는 또 다른 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.
제4도는 제3도의 승압전압(Vpp) 프리차지 전압레벨을 나타내는 도면이다.
제5도는 본 발명에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.
제6도는 제5도의 승압전압(Vpp) 프리차지 전압레벨을 나타내는 도면이다.
본 발명은 반도체 메모리장치의 전압 승압회로에 관한 것으로, 특히 전압 승압회로의 셋업(Set-up) 특성을 향상시키고, 지나치게 높은 승압전압이 트랜지스터의 게이트에 인가됨으로써 발생되는 게이트 산화막의 신뢰도 특성저하를 방지할 수 있는 새로운 프리차지 수단을 구비하는 반도체 메모리장치의 전압 승압회로에 관한 것이다.
반도체장치에서 신호가 NMOS 트랜지스터(Transistor)를 통과할 때, 상기 신호의 전압레벨(Level)(VCC/VSS 레벨)은 상기 NMOS 트잰지스터의 문턱전압(Threshold Voltage, 이하 Vth라 칭함) 만큼 전압강하되어 전달된다.
이는 NMOS 트랜지스터의 소오스(Source) 단자와 게이트(Gate) 단자 사이의 전압차이가 문턱전압 미만이 되면, 상기 NMOS 트랜지스터가 턴오프( Turn-off )되기 때문이다.
따라서 상기한 전압강하를 방지하기 위해, 상기 NMOS 트랜지스터의 게이트에 적어도 VCC+Vth 이상의 승압된 전압이 인가되도록 하여, 신호가 NMOS 트랜지스터를 통과할 때 Vth 만큼 전압강하 되더라도 VCC 전압레벨이 완전히 전달될 수 있게 하는 방법이 사용되고 있으며, 이에 따라 승압전압을 발생하기 위해 전압 승압회로가 사용되고 있다.
상기 전압 승압회로는 원하는 전압레벨로 셋업(Set-up)이 빨리되도록 하기 위해 출력단에 프리차지(Precharge) 수단을 사용하며, 상기 프리차지 수단에 의한 프리차지 전압이 높을 수록 상기 전압 승압회로가 동작할 때 원하는 승압전압 레벨에 빨리 도달하게 되고, 또한 전압 승압회로의 전류소모량도 감소하게 된다.
이하 첨부도면을 참조하여 종래기술에 대하여 상세히 설명한다.
제1도는 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.
제1도를 참조하면, 상기 전압 승압회로의 구성도는, 반도체 메모리장치에 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로(도시되지 않았음)의 출력전압인 내부 공급전압(Vint)을 인가받아 상기 내부 공급전압(Vint)보다 높은 승압전압(Vpp)을 출력하는 전압 승압회로(10)와, 상기 전압 승압회로(10)의 출력단과 상기 내부 공급전압(Vint) 사이에 접속되며 게이트와 소오스 또는 드레인이 서로 접속된 다이오드 구조의 트랜지스터(M1)로 구성되는 프리차지 수단(20)을 포함한다.
제2도는 제1도의 승압전압(Vpp) 프리차지 전압레벨을 나타내는 도면이다.
제1도에 보여진 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로의 동작을 제2도를 참조하여 설명하면, 내부 공급전압(Vint)이 상기 프리차지 수단(20)에 공급되면 프리차지 수단(20)이 턴온됨으로써, 상기 전압 승압회로(20)의 출력단이 Vint-Vth로 프리차지된다.
이후 상기 전압 승압회로(10)가 동작하면, 전압 승압회로(10)의 출력단은 승압전압(Vpp)을 출력시키게 된다.
따라서 상술한 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로는, 프리차지 레벨이 내부 공급전압(Vint)보다 낮은 Vint-Vth가 되므로 셋업 특성이 좋지 않다.
제3도는 또 다른 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.
제3도를 참조하면, 상기 전압 승압회로의 구성도는, 내부 공급전압(Vint)을 인가받아 상기 내부 공급전압(Vint)보다 높은 승압전압(Vpp)을 출력하는 전압 승압회로(10)와, 상기 전압 승압회로(10)의 출력단과 외부 공급전압(Vext) 사이에 접속되며 게이트와 소오스 또는 드레인이 서로 접속된 다이오드 구조의 트랜지스터(M1)로 구성되는 프리차지 수단(30)을 포함한다.
제4도는 제3도의 승압전압(Vpp) 프리차지 전압레벨을 나타내는 도면이다.
제3도에 보여진 또다른 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로의 동작을 제4도를 참조하여 설명하면, 외부 공급전압(Vext)이 상기 프리차지 수단(30)에 공급되면 프리차지 수단(30)이 턴온됨으로써, 상기 전압 승압회로(10)의 출력단이 상기 외부 공급전압(Vext)에 비례해서 프리차지된다.
이때 상기 프리차지 수단(30)에 다이오드를 1개 사용하는 경우에는 Vext-Vth로 프리차지되고, 2개의 다이오드를 직렬접속하여 사용하는 경우에는 Vext-2Vth로 프리차지된다.
이후 상기 전압 승압회로(10)가 동작하면, 전압 승압회로(10)의 출력단은 승압전압(Vpp)을 출력시키게 된다.
따라서 상술한 또다른 종래기술에 따른 프리차지 수단을 구비하는 전압 승압회로는, 프리차지 레벨이 내부 공급전압(Vint)보다 높은 Vext-Vth 또는 Vext-2Vth가 되므로 셋업 특성은 양호하지만, 상기 외부 공급전압(Vext)이 높은 영역에서는 상기 전압 승압회로의 출력전압인 승압전압(Vpp)이 지나치게 높아지므로, 상기 지나치게 높은 승압전압이 직접 게이트(Gate)에 인가되는 트랜지스터의 게이트 산화막의 신뢰도 특성을 저하시키는 문제점이 있다
따라서 본 발명의 목적은 전압 승압회로의 셋업 특성을 향상시키고, 또한 상기한 게이트 산화막의 신뢰도 특성저하를 방지할 수 있는 새로운 프리차지 수단을 구비하는 반도체 메모리장치의 전압 승압회로를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 메모리장치의 전압 승압회로는, 외부에서 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로의 출력전압인 내부 공급전압(Vint)을 인가받아, 상기 내부 공급전압(Vint)보다 높은 전압을 출력하는 반도체 메모리장치의 전압 승압회로에 있어서, 상기 전압 승압회로의 출력단에 접속되며, 상기 내부 공급전압(Vint)이 인가되는 제1프리차지 수단과;
상기 전압 승압회로의 출력단에 접속되며, 상기 외부 공급전압(Vext)이 인가되는 제2프리차지 수단을 구비하는 것을 특징으로 한다.
또한 상기 제1프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 내부 공급전압(Vint)과 상기 전압 승압회로의 출력단 사이에 적어도 1개 이상 직렬접속된다.
상기 제2프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 외부 공급전압(Vext)과 상기 전압 승압회로의 출력단 사이에 적어도 2개 이상 직렬접속되며, 상기 제1프리차지 수단의 트랜지스터의 갯수보다 적어도 1개 이상 많은 것을 특징으로 한다.
이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제5도는 본 발명에 따른 프리차지 수단을 구비하는 전압 승압회로의 구성도를 나타내는 도면이다.
제5도를 참조하면, 상기 전압 숭앙회로의 구성도는, 반도체 메모리장치에 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로(도시되지 않았음)의 출력전압인 내부 공급전압(Vint)을 인가받아 상기 내부 공급전압(Vint)보다 높은 승압전압(Vpp)을 출력하는 전압 승압회로(10)와, 상기 전압 승압회로(10)의 출력단과 상기 내부 공급전압(Vint) 사이에 접속되며 게이트와 소오스 또는 드레인이 서로 접속된 다이오드 구조의 트랜지스터(Ml)가 적어도 1개 이상 직렬접속되어 구성되는 제1프리차지 수단(20)과; 상기 전압 승압회로(10)의 출력단과 상기 외부 공급전압(Vext) 사이에 접속되며 게이트와 소오스 또는 드레인이 서로 접속된 다이오드 구조의 트랜지스터(M2 내지 Mn)가 적어도 2개 이상 직렬접속되어 구성되는 제2프리차지 수단(40)을 포함한다.
여기에서 상기 제2프리차지 수단의 트랜지스터의 갯수는 상기 제1프리차지 수단의 트랜지스터의 갯수보다 적어도 1개 이상 많고, 상기 제2프리차지 수단의 턴온(Turn on) 전압(tTtext)은 상기 제1프리차지 수단의 턴온 전압(Vint)보다 높은 것을 특징으로 한다.
제6도는 제5도의 승압전압(Vpp) 프리차지 전압레벨을 나타내는 도면이다.
제5도에 보여진 본 발명에 따른 프리차지 수단을 구비하는 전압 승압회로의 동작을 제6도를 참조하여 설명한다.
먼저 외부 공급전압(Vext)과 내부 공급전압(Vint)이 제1구간에서는 턴온됨으로써, 턴온전압이 낮은 상기 제1프리차지 수단(20)이 먼저 턴온됨으로써, 상기 제1프리차지 수단(20)에 의하여 상기 전압 승압회로(20)의 출력단이 Vint-Vth로 프리차지된다.
상기 외부 공급전압(Vext )은 계속 증가하지 만 내부발생회로(도시되지 않았음)에 의해 상기 내부 공급전압(Vint)이 일정한 제2구간에서는 초기에는 상기 제1프리차지 수단(20)에 의해 프리차지되다가, 턴온전압이 높은 상기 제2프리차지 수단(40)이 턴온됨으로써 상기 제2프리차지 수단(40)에 의해 외부 공급전압(Vext)에 비례하여 프리차지레벨이 상승된다.
상기 외부 공급전압(Vext)에 따라서 상기 내부 공급전압(Vint)이 다시 상승하는 제3구간에서는, 상기 제2프리차지 수단(40)에 의해서 계속 Vext-nVth(n은 제2프리차지 수단의 트랜지스터의 갯수)로 프리차지되어 상기 외부 공급전압(Vext)에 비례해서 역시 상승된다.
이후 전압 승압회로(10)가 동작하면, 상기 전압 승압회로(10)의 출력단은 승압전압(Vpp)을 출력시키게 된다.
상술한 본 발명에 따른 반도체 메모리장치의 전압 승압회로는,
외부 공급전압(Vext)과 내부 공급전압(Vint)이 동일한 제1구간에서는, 턴온전압이 낮은 제1프리차지 수단(20)에 의해서 프리차지가 빨리 이루어지므로 전압 승압회로의 셋업 특성이 양호하고,
외부 공급전압(Vext)은 계속 증가하지만 내부 공급전압(Vint)이 일정한 제2구간에서도, 상기 제2프리차지 수단(40)에 의해서 프리차지 레벨이 상승하므로 역시 상기 전압 승압회로의 셋업 특성이 우수해진다.
또한 외부 공급전압(Vext)에 따라서 상기 내부 공급전압(Vint)이 다시 상승하는 제3구간에서는, 상기 제2프리차지 수단(40)에 의해서 Vext-nVth(n은 제2프리차지 수단의 트랜지스터의 갯수)로 프리차지되어 상기 외부 공급전압(Vext)에 비례해서 역시 상승하게 되지만, 상기 제2프리차지 수단(40)의 턴온 전압이 높기 때문에 종래기술에 비해 프리차지 레벨이 상대적으로 낮아지게 된다.
이에 따라 상기 전압 승압회로(10)가 동작할 때 상기 전압 승압회로(10)의 출력인 승압전압(Vpp)이 지나치게 높아지지 않으며, 따라서 상기 승압전압이 인가되는 트랜지스터의 게이트 산화막의 신뢰도 특성저하를 방지할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.
Claims (4)
- 외부에서 인가되는 외부 공급전압(Vext)을 일정한 정전압으로 강하하는 내부전압 발생회로의 출력전압인 내부 공급전압(Vint)을 인가받아, 상기 내부 공급전압(Vint)보다 높은 전압을 출력하는 반도체 메모리장치의 전압 승압회로에 있어서, 상기 전압 승압회로의 출력단에 접속되며, 상기 내부 공급전압(Vint)이 인가되는 제1프리차지 수단과; 상기 전알 승압회로의 출력단에 접속되며, 상기 외부 공급전압(Vext)이 인가되는 제2프리차지 수단을 구비하는 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
- 제1항에 있어서, 상기 제1프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 내부 공급전압(Vint)과 상기 전압 승합회로의 출력단 사이에 적어도 1개 이상 직렬접속되어 있는 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
- 제1항에 있어서, 상기 제2프리차지 수단이 게이트와 소오스 또는 드레인이 서로 접속되어 있는 다이오드 구조의 트랜지스터로 구성되며, 상기 다이오드 구조의 트랜지스터가 상기 외부 공급전압(Vext)과 상기 전압 승압회로의 출력단 사이에 적어도 2개 이상 직렬접속되어 있으며, 상기 제1프리차지 수단의 트랜지스터의 갯수보다 적어도 1개 이상 많은 것을 특징으로 하는 반도체 메모리장치의 전압 승압회로.
- 제1항에 있어서, 상기 제2프리차지 수단의 턴온 전압이 상기 제1프리차지 수단의 턴온 전압보다 높은 것을 특징으로 하는 반도체 메모리장치의전압 승압회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054723A KR0170286B1 (ko) | 1995-12-22 | 1995-12-22 | 반도체 메모리장치의 전압 승압회로 |
JP32391396A JP3779403B2 (ja) | 1995-12-22 | 1996-12-04 | 半導体メモリ装置の電圧昇圧回路 |
US08/769,436 US5850363A (en) | 1995-12-22 | 1996-12-19 | Voltage boosting circuit having dual precharge circuits in semiconductor memory device |
TW085115786A TW350137B (en) | 1995-12-22 | 1996-12-20 | Voltage boosting circuit in semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054723A KR0170286B1 (ko) | 1995-12-22 | 1995-12-22 | 반도체 메모리장치의 전압 승압회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051075A KR970051075A (ko) | 1997-07-29 |
KR0170286B1 true KR0170286B1 (ko) | 1999-03-30 |
Family
ID=19443277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950054723A KR0170286B1 (ko) | 1995-12-22 | 1995-12-22 | 반도체 메모리장치의 전압 승압회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5850363A (ko) |
JP (1) | JP3779403B2 (ko) |
KR (1) | KR0170286B1 (ko) |
TW (1) | TW350137B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6075733A (en) * | 1998-11-23 | 2000-06-13 | Lsi Logic Corporation | Technique for reducing peak current in memory operation |
KR100596856B1 (ko) * | 1999-12-30 | 2006-07-04 | 주식회사 하이닉스반도체 | 전하 펌프 회로 |
KR102246878B1 (ko) * | 2014-05-29 | 2021-04-30 | 삼성전자 주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2533221B2 (ja) * | 1990-05-11 | 1996-09-11 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
GB9423035D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | Voltage boost circuit for a memory device |
-
1995
- 1995-12-22 KR KR1019950054723A patent/KR0170286B1/ko not_active IP Right Cessation
-
1996
- 1996-12-04 JP JP32391396A patent/JP3779403B2/ja not_active Expired - Fee Related
- 1996-12-19 US US08/769,436 patent/US5850363A/en not_active Expired - Lifetime
- 1996-12-20 TW TW085115786A patent/TW350137B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH09180459A (ja) | 1997-07-11 |
US5850363A (en) | 1998-12-15 |
TW350137B (en) | 1999-01-11 |
JP3779403B2 (ja) | 2006-05-31 |
KR970051075A (ko) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0382929A2 (en) | Voltage regulator circuit | |
KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
EP0653760B1 (en) | Voltage boosting circuit | |
KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
KR100336254B1 (ko) | 승압 회로 | |
US5901055A (en) | Internal boosted voltage generator of semiconductor memory device | |
US6266276B1 (en) | Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device | |
US6316985B1 (en) | Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same | |
KR970029753A (ko) | 승압 전원을 갖는 반도체 메모리 장치 | |
KR0183467B1 (ko) | 프로그램 전압이 상승하는 시간이 짧은 반도체 기억장치 | |
JPH04287418A (ja) | 半導体集積回路 | |
KR100342596B1 (ko) | 승압회로 | |
KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
KR0170286B1 (ko) | 반도체 메모리장치의 전압 승압회로 | |
KR100462863B1 (ko) | 고전압 발생회로 및 방법 | |
US4716303A (en) | MOS IC pull-up circuit | |
US5059816A (en) | High speed booster circuit | |
US5805519A (en) | Semiconductor memory device | |
US5467054A (en) | Output circuit for multibit-outputting memory circuit | |
KR970071824A (ko) | 워드 라인 드라이버 회로 | |
JP2003517694A (ja) | 改良されたワードラインブースト回路 | |
KR0132368B1 (ko) | 데이타 출력버퍼 | |
KR100223670B1 (ko) | 고전압 발생기 | |
KR100232893B1 (ko) | 반도체 메모리 장치용 로우 디코더 | |
KR100224789B1 (ko) | 고전위 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |