KR20030086112A - 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 - Google Patents
클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 Download PDFInfo
- Publication number
- KR20030086112A KR20030086112A KR1020020024485A KR20020024485A KR20030086112A KR 20030086112 A KR20030086112 A KR 20030086112A KR 1020020024485 A KR1020020024485 A KR 1020020024485A KR 20020024485 A KR20020024485 A KR 20020024485A KR 20030086112 A KR20030086112 A KR 20030086112A
- Authority
- KR
- South Korea
- Prior art keywords
- operational amplifier
- closed loop
- output signal
- voltage
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
클로즈드 루프 연산증폭기에서 입력신호의 DC 전압이 변하더라도 출력신호의 DC 오프셋을 빠르게 보정하여 출력신호의 셋틀링 시간을 짧게하는 DC 오프셋 보상회로 및 방법이 개시된다. 상기 클로즈드 루프 연산증폭기는 보상전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기 및 기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기를 구비한다. 상기 DC 오프셋 보상회로는 상기 최종 출력신호를 수신하여 상기 입력신호의 DC 전압의 변화에 따라 변화되는 상기 최종 출력신호의 DC 전압을 검출하고 검출된 DC 전압에 상응하는 상기 보상전압을 발생하여 상기 제1클로즈드 루프 연산증폭기로 제공한다. 상기 DC 오프셋 보상회로는, 상기 최종 출력신호를 버퍼링하는 버퍼, 상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터, 및 상기 DC 전압값을 상기 기준전압과 비교하여 그 비교결과에 따라 상기 보상전압을 발생하는 비교기를 구비한다.
Description
본 발명은 DC 오프셋 보상에 관한 것으로, 특히 클로즈드 루프 연산증폭기(Closed loop operational amplifier)의 DC 오프셋 보상회로 및 DC 오프셋 보상방법에 관한 것이다.
연산증폭기는 아날로그 회로의 기본소자이다. 연산증폭기의 특성중 입력 오프셋 전압(Offset voltage)은 출력전압을 0볼트로 만들기 위하여 입력단에 가해져야 하는 전압을 의미한다. 이 오프셋 전압은 제조공정 및 온도에 의존한다. 오프셋 전압은 그 생성요인의 성격상 시스티메틱 오프셋(Systematic offset)과 랜덤 오프셋(Random offset)의 두가지로 구분된다. 시스티메틱 오프셋은 설계변수에 의해 결정되는 것으로서 이는 DC 전류를 충분히 흘릴수 있도록 트랜지스터의 크기를 설정하면 줄어들 수 있다. 랜덤 오프셋은 제조공정 변수, 예컨대 트랜지스터의 크기에 대한 오차 및 문턱전압의 변동등에 의해 발생되는 것으로서 랜덤 오프셋 역시 소자의 크기를 늘리면 줄어들 수 있다.
그런데 일반적으로 연산증폭기에서 트랜지스터 매칭(Matching)에 의해 시스티메틱 오프셋이 없도록 설계하여도 제조공정이나 레이아웃 미스매칭(Mismatching) 등에 의해 랜덤 오프셋이 발생된다. 연산증폭기의 클로즈드 루프 이득(Closed loop gain)이 1보다 클 경우에는 출력 DC 오프셋은 상기 이득 만큼 더 커지게 된다. DC 오프셋을 제거하는 방법들중 도 1에 도시된 바와 같이 고역통과필터(High Pass Filter, HPF)를 이용하는 방법이 있으나 이 방법은 입력신호의 DC 전압이 변함에 따라 셋틀링 시간(Settling time)이 길어진다는 단점이 있다.
도 1은 HPF를 이용한 종래의 DC 오프셋 보상회로를 구비하는 클로즈드 루프 연산증폭기를 나타내는 블록도이다. 도 1을 참조하면, 저항(R1)이 입력신호(Vin)가 입력되는 입력단과 제1연산증폭기(11)의 네거티브 입력단 사이에 연결되고 저항(R2)가 제1연산증폭기(11)의 네거티브 입력단과 제1연산증폭기(11)의 출력단사이에 연결된다. 저항(R3)는 제1연산증폭기(11)의 출력단과 제2연산증폭기(13)의 네거티브 입력단 사이에 연결되고 저항(R4)는 제2연산증폭기(13)의 네거티브 입력단과 제2연산증폭기(13)의 출력단 사이에 연결된다. 제1연산증폭기(11)의 포지티브 입력단과 제2연산증폭기(13)의 포지티브 입력단에는 기준전압(Vref)이 입력된다. 제2연산증폭기(13)의 출력단에 HPF를 이용한 DC 오프셋 보상회로(15)가 연결된다.
상기 클로즈드 루프 연산증폭기의 이득은 (R2/R1)*(R4/R3)로 주어진다. 따라서 입력 DC 오프셋이 10mV 정도 틀어지면 출력 DC 오프셋은 10mV*(R2/R1)*(R4/R3) 만큼 틀어지게 된다. 이러한 DC 오프셋의 변화를 막기 위해 종래기술에서는 HPF를 이용한 DC 오프셋 보상회로(15)가 제2연산증폭기(13)의 출력단에 연결된다.
도 2는 도 1의 회로에 대한 시뮬레이션 결과를 나타내는 도면이다. 도 2에서 볼 수 있듯이 입력신호(Vin)의 DC 전압이 2.3볼트로부터 2.7볼트로 변했을 때 출력신호(Vout)가 원하는 DC 전압레벨, 즉 2.5볼트를 갖기 위해서는 상당한 시간이 걸린다. 결국 상술한 바와 같이 입력신호(Vin)의 DC 전압이 연속적으로 변하는 경우 출력신호(Vout)는 그에 따라 빠르게 변하지 못하는 단점이 있다. 즉 출력신호(Vout)의 셋틀링 시간(Settling time)이 길어진다는 단점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 클로즈드 루프 연산증폭기에서 입력신호의 DC 전압이 변하더라도 출력신호의 DC 오프셋을 빠르게 보정하여 출력신호의 셋틀링 시간을 짧게하는 DC 오프셋 보상회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 DC 오프셋 보상회로를 구비하는 크로즈드 루프 연산증폭기를 제공하는 데 있다.
본 발명이 이루고자하는 또 다른 기술적 과제는, 클로즈드 루프 연산증폭기에서 입력신호의 DC 전압이 변하더라도 출력신호의 DC 오프셋을 빠르게 보정하여 출력신호의 셋틀링 시간을 짧게하는 DC 오프셋 보상방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 고역통과필터(HPF)를 이용한 종래의 DC 오프셋 보상회로를 구비하는 클로즈드 루프 연산증폭기를 나타내는 블록도이다.
도 2는 도 1의 회로에 대한 시뮬레이션 결과를 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 DC 오프셋 보상회로를 구비하는 클로즈드 루프 연산증폭기를 나타내는 블록도이다.
도 4는 도 3의 회로에 대한 시뮬레이션 결과를 나타내는 도면이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 DC 오프셋 보상회로는, 제1기준전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기(Closed loop operational amplifier) 및 제2기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기를 구비하는 클로즈드 루프 연산증폭기에 대한 DC 오프셋 보상회로에 있어서, 상기 제2클로즈드 루프 연산증폭기의 출력신호를 버퍼링하는 버퍼, 상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터, 및 상기 DC 전압값을 상기 제2기준전압과 비교하여 그 비교결과에 따라 보상전압을 발생하여 상기 보상전압을 상기 제1기준전압으로서 상기 제1클로즈드 루프 연산증폭기에 제공하는 비교기를 구비하는 것을 특징으로 한다.
상기 저역통과필터의 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변된다. 바람직 실시예에 따르면 상기 비교기는, 상기 검출된 DC 전압값을 포지티브 입력단을 통해 수신하는 연산증폭기, 상기 연산증폭기의 네거티브 입력단과 상기 제2기준전압 사이에 연결되는 제1저항, 및 상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 크로즈드 루프 연산증폭기는, 보상전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기, 기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기, 및 상기 최종 출력신호를 수신하여 상기 입력신호의 DC 전압의 변화에 따라 변화되는 상기 최종 출력신호의 DC 전압을 검출하여 그에 상응하는 상기 보상전압을 상기 제1클로즈드 루프 연산증폭기로 제공하는 DC 오프셋 보상회로를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면 상기 DC 오프셋 보상회로는, 상기 최종 출력신호를 버퍼링하는 버퍼, 상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터, 및 상기 DC 전압값을 상기 기준전압과 비교하여 그 비교결과에 따라 상기 보상전압을 발생하는 비교기를 구비한다. 상기 저역통과필터의 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변된다. 바람직한 실시예에 따르면 상기 비교기는, 상기 검출된 DC 전압값을 포지티브 입력단을 통해 수신하는 연산증폭기, 상기 연산증폭기의 네거티브 입력단과 상기 기준전압 사이에 연결되는 제1저항, 및 상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명에 따른 DC 오프셋 보상방법은, 제1기준전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기 및 제2기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기를 구비하는 클로즈드 루프 연산증폭기에 대한 DC 오프셋 보상방법에 있어서, 상기 제2클로즈드 루프 연산증폭기의 출력신호를 버퍼링하는 단계, 상기 버퍼링된 출력신호를 저역통과 필터링하여 상기 버퍼링된 출력신호의 DC 전압값을 검출하는 단계, 및 상기 검출된 DC 전압값을 상기 제2기준전압과 비교하여 그 비교결과에 따라 보상전압을 발생하는 단계, 및 상기 보상전압을 상기 제1기준전압으로서 상기 제1클로즈드 루프 연산증폭기에 제공하는 단계를 구비하는 것을 특징으로 한다.
상기 DC 전압값을 검출하는 단계에서 상기 저역통과 필터링시 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 DC 오프셋 보상회로를 구비하는 클로즈드 루프 연산증폭기를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 클로즈드 루프 연산증폭기는, 제1클로즈드 루프 연산증폭기(31), 제2클로즈드 루프 연산증폭기(33), 및 DC 오프셋 보상회로(35)를 구비한다.
제1클로즈드 루프 연산증폭기(31)는 제1기준전압, 즉 보상전압(Vx)을 기준으로 하여 입력신호(Vin)를 증폭한다. 제1클로즈드 루프 연산증폭기(31)는, 제1기준전압, 즉 보상전압(Vx)을 포지티브 입력단을 통해 수신하는 연산증폭기(311), 연산증폭기(311)의 네거티브 입력단과 입력신호(Vin) 사이에 연결되는 저항(R1), 및 연산증폭기(311)의 네거티브 입력단과 연산증폭기(311)의 출력단 사이에 연결되는 저항(R2)을 포함하여 구성된다.
제2클로즈드 루프 연산증폭기(33)는 제2기준전압(Vref)을 기준으로 하여 제1클로즈드 루프 연산증폭기(31)의 출력신호를 증폭하여 최종 출력신호(Vout)를 발생한다. 제2클로즈드 루프 연산증폭기(33)는, 제2기준전압(Vref)을 포지티브 입력단을 통해 수신하는 연산증폭기(331), 연산증폭기(331)의 네거티브 입력단과 제1클로즈드 루프 연산증폭기(31)의 출력단 사이에 연결되는 저항(R3), 및 연산증폭기(331)의 네거티브 입력단과 연산증폭기(331)의 출력단 사이에 연결되는 저항(R4)을 포함하여 구성된다.
DC 오프셋 보상회로(35)는 본 발명에 따른 DC 오프셋 보상회로로서 본 발명에 따른 DC 오프셋 보상방법에 따라 동작한다. 즉 DC 오프셋 보상회로(35)는 최종 출력신호(Vout)를 수신하여 입력신호(Vin)의 DC 전압의 변화에 따라 변화되는 최종 출력신호(Vout)의 DC 전압을 검출하여 그에 상응하는 보상전압(Vx)을 발생한다.
DC 오프셋 보상회로(35)는 버퍼(351), 저역통과필터(LPF)(352), 및 비교기(353)를 포함하여 구성된다. 버퍼(351)는 최종 출력신호(Vout)를 버퍼링한다. 저역통과필터(LPF)(352)는 버퍼(351)의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값(Vy)을 검출한다. 저역통과필터(LPF)(352)는 컷오프(Cut-off) 주파수가 입력신호(Vin)의 주파수에 따라 가변되도록 구성된다.
비교기(353)는 이 DC 전압값(Vy)을 제2기준전압(Vref)과 비교하여 그 비교결과에 따라 보상전압(Vx)을 발생한다. DC 전압값(Vy)이 제2기준전압(Vref)에 ??추어 지면 그 상태가 유지된다. 비교기(353)는, 검출된 DC 전압값(Vy)을 포지티브 입력단을 통해 수신하는 연산증폭기(353a), 연산증폭기(353a)의 네거티브 입력단과 제2기준전압(Vref) 사이에 연결되는 저항(R5), 연산증폭기(353a)의 네거티브 입력단과 연산증폭기(353a)의 출력단 사이에 연결되는 저항(R6)을 포함하여 구성된다.
상술한 본 발명에 따른 클로즈드 루프 연산증폭기에서는 DC 오프셋 보상회로(35) 내의 저역통과필터(LPF)(352)의 컷오프(Cut-off) 주파수가 입력신호(Vin)의 주파수에 따라 가변됨으로써 출력신호(Vout)의 셋틀링 시간이 조절될 수 있다. 또한 DC 오프셋 보상회로(35)에서 피드백 이득(R6/R5)을 변화시킴으로써 출력신호(Vout)의 셋틀링 시간이 조절될 수 있다. 예컨대 피드백 이득(R6/R5)을 키울수록 출력신호(Vout)의 셋틀링 시간이 더 짧아지게 된다.
도 4는 도 3의 회로에 대한 시뮬레이션 결과를 나타내는 도면이다. 도 4를 참조하면 입력신호(Vin)의 DC 전압이 2.3볼트로부터 2.7볼트로 변했을 때 출력신호(Vout)는 빠르게 원하는 DC 전압레벨, 즉 2.5볼트가 된다. 즉 출력신호(Vout)의 셋틀링 시간(Settling time)이 짧다. 도 2에서 볼 수 있듯이 도 1에 도시된 종래기술에서는 출력신호(Vout)의 셋틀링 시간이 약 500us 이상인 반면에 도 4에서 볼 수 있듯이 본 발명에서는 출력신호(Vout)의 셋틀링 시간이 약 7us 정도가 된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 DC 오프셋 보상회로 및 방법은 클로즈드 루프 연산증폭기에서 입력신호의 DC 전압이 변하더라도 출력신호의 DC 오프셋을 빠르게 보정하여 출력신호의 셋틀링 시간을 짧게하는 장점이 있다.
Claims (16)
- 제1기준전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기(Closed loop operational amplifier) 및 제2기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기를 구비하는 클로즈드 루프 연산증폭기에 대한 DC 오프셋 보상회로에 있어서,상기 제2클로즈드 루프 연산증폭기의 출력신호를 버퍼링하는 버퍼;상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터; 및상기 DC 전압값을 상기 제2기준전압과 비교하여 그 비교결과에 따라 보상전압을 발생하여 상기 보상전압을 상기 제1기준전압으로서 상기 제1클로즈드 루프 연산증폭기에 제공하는 비교기를 구비하는 것을 특징으로 하는 DC 오프셋 보상회로.
- 제1항에 있어서, 상기 저역통과필터의 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변되는 것을 특징으로 하는 DC 오프셋 보상회로.
- 제1항에 있어서, 상기 비교기는,상기 검출된 DC 전압값을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 제2기준전압 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 DC 오프셋 보상회로.
- 보상전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기;기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기; 및상기 최종 출력신호를 수신하여 상기 입력신호의 DC 전압의 변화에 따라 변화되는 상기 최종 출력신호의 DC 전압을 검출하여 그에 상응하는 상기 보상전압을 상기 제1클로즈드 루프 연산증폭기로 제공하는 DC 오프셋 보상회로를 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제4항에 있어서, 상기 DC 오프셋 보상회로는,상기 최종 출력신호를 버퍼링하는 버퍼;상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터; 및상기 DC 전압값을 상기 기준전압과 비교하여 그 비교결과에 따라 상기 보상전압을 발생하는 비교기를 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제5항에 있어서, 상기 저역통과필터의 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변되는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제5항에 있어서, 상기 비교기는,상기 검출된 DC 전압값을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 기준전압 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제4항에 있어서, 상기 제1클로즈드 루프 연산증폭기는,상기 보상전압을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 입력신호 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제4항에 있어서, 상기 제2클로즈드 루프 연산증폭기는,상기 기준전압을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 제1클로즈드 루프 연산증폭기의 출력단 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 보상전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기;기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기; 및상기 최종 출력신호를 수신하여 상기 입력신호의 DC 전압의 변화에 따라 변화되는 상기 최종 출력신호의 DC 전압을 검출하여 그에 상응하는 상기 보상전압을 발생하는 DC 오프셋 보상회로를 구비하고,상기 DC 오프셋 보상회로는,상기 최종 출력신호를 버퍼링하는 버퍼;상기 버퍼의 출력신호를 저역통과 필터링하여 이 출력신호의 DC 전압값을 검출하는 저역통과필터; 및상기 DC 전압값을 상기 기준전압과 비교하여 그 비교결과에 따라 상기 보상전압을 발생하는 비교기를 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제10항에 있어서, 상기 저역통과필터의 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변되는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제10항에 있어서, 상기 비교기는,상기 검출된 DC 전압값을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 기준전압 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제10항에 있어서, 상기 제1클로즈드 루프 연산증폭기는,상기 보상전압을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 입력신호 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제10항에 있어서, 상기 제2클로즈드 루프 연산증폭기는,상기 기준전압을 포지티브 입력단을 통해 수신하는 연산증폭기;상기 연산증폭기의 네거티브 입력단과 상기 제1클로즈드 루프 연산증폭기의 출력단 사이에 연결되는 제1저항; 및상기 연산증폭기의 네거티브 입력단과 상기 연산증폭기의 출력단 사이에 연결되는 제2저항을 구비하는 것을 특징으로 하는 클로즈드 루프 연산증폭기.
- 제1기준전압을 기준으로 하여 입력신호를 증폭하는 제1클로즈드 루프 연산증폭기 및 제2기준전압을 기준으로 하여 상기 제1클로즈드 루프 연산증폭기의 출력신호를 증폭하여 최종 출력신호를 발생하는 제2클로즈드 루프 연산증폭기를 구비하는클로즈드 루프 연산증폭기에 대한 DC 오프셋 보상방법에 있어서,상기 제2클로즈드 루프 연산증폭기의 출력신호를 버퍼링하는 단계;상기 버퍼링된 출력신호를 저역통과 필터링하여 상기 버퍼링된 출력신호의 DC 전압값을 검출하는 단계; 및상기 검출된 DC 전압값을 상기 제2기준전압과 비교하여 그 비교결과에 따라 보상전압을 발생하는 단계; 및상기 보상전압을 상기 제1기준전압으로서 상기 제1클로즈드 루프 연산증폭기에 제공하는 단계를 구비하는 것을 특징으로 하는 DC 오프셋 보상방법.
- 제15항에 있어서, 상기 DC 전압값을 검출하는 단계에서 상기 저역통과 필터링시 컷오프(Cut-off) 주파수는 상기 입력신호의 주파수에 따라 가변되는 것을 특징으로 하는 DC 오프셋 보상방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0024485A KR100459714B1 (ko) | 2002-05-03 | 2002-05-03 | 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 |
TW092104765A TWI224419B (en) | 2002-05-03 | 2003-03-06 | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset |
US10/394,889 US6771122B2 (en) | 2002-05-03 | 2003-03-21 | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset |
JP2003117332A JP4159398B2 (ja) | 2002-05-03 | 2003-04-22 | 閉ループ演算増幅器のdcオフセット補償回路及びdcオフセット補償方法並びに閉ループ演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0024485A KR100459714B1 (ko) | 2002-05-03 | 2002-05-03 | 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030086112A true KR20030086112A (ko) | 2003-11-07 |
KR100459714B1 KR100459714B1 (ko) | 2004-12-03 |
Family
ID=29267925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0024485A KR100459714B1 (ko) | 2002-05-03 | 2002-05-03 | 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6771122B2 (ko) |
JP (1) | JP4159398B2 (ko) |
KR (1) | KR100459714B1 (ko) |
TW (1) | TWI224419B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968667A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种直流失调消除电路及方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1683267A1 (en) * | 2003-10-14 | 2006-07-26 | Audioasics A/S | Microphone preamplifier |
JP2007512793A (ja) * | 2003-12-01 | 2007-05-17 | オーディオアシクス エー/エス | 電圧ポンプを有するマイクロホン |
US7212070B2 (en) * | 2003-12-22 | 2007-05-01 | Silicon Laboratories Inc. | Circuit and method of reducing noise in an RF power amplifier |
US7113045B2 (en) * | 2003-12-22 | 2006-09-26 | Silicon Laboratories Inc. | Power amplifier input structure having a differential output |
US7064605B2 (en) * | 2003-12-22 | 2006-06-20 | Silicon Laboratories Inc. | Circuit and method of establishing DC bias levels in an RF power amplifier |
US7161427B2 (en) * | 2003-12-22 | 2007-01-09 | Silicon Laboratories Inc. | Input structure for a power amplifier and associated methods |
KR101128451B1 (ko) | 2004-09-17 | 2012-03-26 | 매그나칩 반도체 유한회사 | 입력신호 증폭 장치 |
US7215200B1 (en) * | 2005-04-28 | 2007-05-08 | Linear Technology Corporation | High-linearity differential amplifier with flexible common-mode range |
GB2435734A (en) * | 2006-03-03 | 2007-09-05 | Toumaz Technology Ltd | Reducing d.c. offset by comparing two variable signals |
US7385448B2 (en) * | 2006-05-17 | 2008-06-10 | Intelleflex Corporation | Circuitry for adaptively generating and using a reference voltage |
TWI336164B (en) * | 2007-01-03 | 2011-01-11 | Realtek Semiconductor Corp | Dc offset calibration apparatus and method for differential signal |
US20100254711A1 (en) * | 2009-04-03 | 2010-10-07 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method and apparatus for performing direct current (dc) offset cancellation in an optical communications device |
US8086111B2 (en) * | 2009-04-06 | 2011-12-27 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Apparatus and method for controlling the optical output power of a laser in an optical transmitter (TX) |
US8525710B1 (en) * | 2010-03-31 | 2013-09-03 | Cirrus Logic, Inc. | Audio amplifier offset reduction using digital input/output comparisons |
US8829991B2 (en) | 2011-01-14 | 2014-09-09 | Fairchild Semiconductor Corporation | DC offset tracking circuit |
US8390374B2 (en) | 2011-01-25 | 2013-03-05 | Analog Devices, Inc. | Apparatus and method for amplification with high front-end gain in the presence of large DC offsets |
US8891686B2 (en) * | 2011-10-26 | 2014-11-18 | Source Photonics, Inc. | Data signal detection in optical and/or optoelectronic receivers and/or transceivers |
US9966909B2 (en) * | 2015-01-29 | 2018-05-08 | Semiconductor Components Industries, Llc | Preamplifier and method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60224017A (ja) * | 1984-04-23 | 1985-11-08 | Canon Inc | 距離測定装置の演算処理回路 |
JPH06152281A (ja) | 1992-11-09 | 1994-05-31 | Nec Corp | 複合差動増幅器 |
JP2734368B2 (ja) | 1994-02-16 | 1998-03-30 | 日本電気株式会社 | 広帯域増幅回路 |
JPH07240640A (ja) | 1994-02-28 | 1995-09-12 | Sumitomo Electric Ind Ltd | 半導体差動増幅器 |
JPH08250939A (ja) * | 1995-03-09 | 1996-09-27 | Tokai Rika Co Ltd | 出力自動補正回路 |
JP3457101B2 (ja) | 1995-07-14 | 2003-10-14 | 富士通株式会社 | 可変利得増幅器 |
US5699012A (en) | 1996-02-28 | 1997-12-16 | General Electric Company | High gain, low offset input amplifier |
JPH09238034A (ja) | 1996-02-29 | 1997-09-09 | Sony Corp | オーディオ出力回路 |
US5898912A (en) | 1996-07-01 | 1999-04-27 | Motorola, Inc. | Direct current (DC) offset compensation method and apparatus |
KR100251955B1 (ko) | 1997-11-10 | 2000-04-15 | 윤종용 | 다단 연산 증폭기의 출력 오프셋 조정회로 |
DE69732487D1 (de) | 1997-12-16 | 2005-03-17 | St Microelectronics Nv | Operationsverstärkeranordnung |
KR100261315B1 (ko) | 1998-02-04 | 2000-08-01 | 김춘호 | 압력 센서용 신호 처리 회로 |
DE69917822T2 (de) | 1998-02-23 | 2005-06-16 | Canon K.K. | Operationsverstärker |
US6329876B1 (en) * | 1999-01-04 | 2001-12-11 | Tripath Technology, Inc. | Noise reduction scheme for operational amplifiers |
US6198350B1 (en) * | 1999-04-13 | 2001-03-06 | Delphi Technologies, Inc. | Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability |
JP3583316B2 (ja) | 1999-06-22 | 2004-11-04 | 不動技研株式会社 | バスケット |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
JP3967065B2 (ja) * | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
-
2002
- 2002-05-03 KR KR10-2002-0024485A patent/KR100459714B1/ko not_active IP Right Cessation
-
2003
- 2003-03-06 TW TW092104765A patent/TWI224419B/zh not_active IP Right Cessation
- 2003-03-21 US US10/394,889 patent/US6771122B2/en not_active Expired - Fee Related
- 2003-04-22 JP JP2003117332A patent/JP4159398B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107968667A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种直流失调消除电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US6771122B2 (en) | 2004-08-03 |
JP4159398B2 (ja) | 2008-10-01 |
US20030206054A1 (en) | 2003-11-06 |
KR100459714B1 (ko) | 2004-12-03 |
TW200306698A (en) | 2003-11-16 |
TWI224419B (en) | 2004-11-21 |
JP2003332860A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100459714B1 (ko) | 클로즈드 루프 연산증폭기의 dc 오프셋 보상회로 및dc 오프셋 보상방법 | |
KR101127891B1 (ko) | 출력증폭회로 및 그것을 사용한 센서 장치 | |
US6437643B1 (en) | Variable gain amplifier | |
JP2000068945A (ja) | 光受信装置 | |
EP0320471B1 (en) | Common mode sensing and control in balanced amplifier chains | |
US20170111735A1 (en) | Audio circuit | |
KR20150095060A (ko) | 공통 모드 궤환 회로를 포함하는 완전 차동 신호 시스템 | |
EP0939484B1 (en) | Operational amplifier | |
US7106238B2 (en) | Input data slicer | |
JP2009033638A (ja) | 増幅回路 | |
US6670846B2 (en) | Semiconductor integrated circuit including a filter with adjustable cut-off frequency | |
US20030228024A1 (en) | Shock sound prevention circuit | |
JP3551642B2 (ja) | 増幅回路 | |
US6741131B2 (en) | DC-compensation loop for variable gain amplifier | |
CN110692196A (zh) | 基于反相器的差分放大器 | |
EP3477863B1 (en) | Dynamic amplifying circuit | |
JP2004222018A (ja) | スイッチトキャパシタ増幅回路 | |
JP3976149B2 (ja) | ビデオ信号出力回路及びそれを用いた電子機器 | |
CN210693873U (zh) | D类功放电路输出失调电压自动校正电路 | |
KR101667305B1 (ko) | 버스트 모드에서 고속으로 외란 광을 제거할 수 있는 tia | |
CN113727266B (zh) | Mems麦克风控制电路及电子设备 | |
US6744286B1 (en) | System and method for comparator threshold adjustment | |
JP2007225515A (ja) | センサ出力検出回路 | |
CN110855257A (zh) | D类功放电路输出失调电压自动校正电路 | |
KR0183939B1 (ko) | 제로 크로스 감지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091113 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |