JPH11204636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11204636A JPH11204636A JP10020464A JP2046498A JPH11204636A JP H11204636 A JPH11204636 A JP H11204636A JP 10020464 A JP10020464 A JP 10020464A JP 2046498 A JP2046498 A JP 2046498A JP H11204636 A JPH11204636 A JP H11204636A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- film
- connection hole
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 106
- 239000010410 layer Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000012495 reaction gas Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 23
- 229910016570 AlCu Inorganic materials 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
グ(C4F8:18sccm)でのベース膜48のエッチ
レートはフローフィル膜50のエッチレートの1/5以
下なので、TiN膜44a,44bを露出させることな
くキャップ膜52及びフローフィル膜50を除去するこ
とができる。第2のエッチング(C4F8:9sccm)
ではベース膜48は場所によらずほぼ同時に除去される
ので、Ti膜42a,42bやAlCu膜40a,40
bを露出させることなくベース膜48を底部まで除去
し、第1の配線層46a,46b上に接続孔58a,5
8bを形成することができる。
Description
する半導体装置の製造工程に関し、特に、酸化膜などの
絶縁膜を被エッチング膜として深さが異なる接続孔を形
成する工程を含む半導体装置の製造方法に関するもので
ある。
来例を表す断面図である。素子分離領域4やゲート電極
6を含む半導体基板2上に層間絶縁膜8が形成されてい
る。層間絶縁膜8上には、AlCu膜10(10a,1
0b)、Ti膜12(12a,12b)及びTiN膜1
4(14a,14b)が積層された配線層16(16
a,16b)が所定の位置に形成されている。配線層1
6a,16bを含む層間絶縁膜8上には、既存の平坦化
技術を用いて平坦化された層間絶縁膜18が形成されて
おり、配線層16a,16b上には深さが浅い接続孔2
0a、深さが深い接続孔20bがそれぞれ形成されてい
る。
ライエッチングで形成しようとすると、深さが浅い接続
孔下に位置する下地パターンへのダメージが、深い接続
孔に位置する下地パターンのダメージに比べて大きくな
る。その結果、接続抵抗値が大きくなったり、接続抵抗
値のバラツキが大きくなり、半導体装置の信頼性に問題
が生じる。
のドライエッチングによる接続孔形成方法では、接続孔
の下地パターン配線層16の構造がAlCu膜10/T
i膜12/TiN膜14から形成されているとき、平坦
化された層間絶縁膜18は接続孔の深さによって、下地
パターン配線層16のTiN膜14aが底部まで除去さ
れた接続孔20aとTiN膜14bが残存する接続孔2
0bが共存する。特に、TiN膜14aが除去された接
続孔20aでは、下地パターン配線層16のAlCu膜
10aのAlとエッチング種であるCF系のガスとが反
応し、揮発性の低い弗化物22が形成され、これが接続
孔20a内壁に堆積する。この弗化物22は、接続孔の
接触抵抗を増加させ、低抗値のバラツキを増大させる。
また、上層配線を形成する前に行なう500℃程度の脱
ガス処理でTiN膜14aがエッチングされた接続孔2
0a底部で露出したAlCu膜10aのAlが吹き出
し、配線間の短絡を招くことがある。
る接続孔を従来のエッチング方法で形成した場合、接続
孔が位置する下地パターンへのダメージが接続孔の深さ
により異なり、特に浅い接続孔の信頼性を著しく低下さ
せるという問題があった。そこで、このような不具合を
解決するために、例えば以下のような方法が提案されて
いる。
タル配線間の断差に起因する各接続孔のエッチング時間
の差異を解消するために、所定のエッチングガスに対し
てエッチレートが、小さい膜/大きい膜/小さい膜から
なる層間絶縁膜を、小さい膜は均一の厚みに、大きい膜
はその表面が平坦になるように形成する方法が提案され
ている(特開平7−122634号(従来例1)、公報
参照)。この方法では、エッチレートが大きい膜として
CF基を含有する有機シリコン化合物を用いている。各
メタル配線上に形成された層間絶縁膜では、エッチレー
トが小さい膜の膜厚は同じであるが、エッチレートが大
きい膜の膜厚は異なっているものがある。しかし、エッ
チレートが大きい膜のエッチング時間は、その膜厚にか
かわらずほぼ同じであるので、各接続孔のエッチング時
間をほぼ均一にすることができる。
構造に起因する酸化膜などの被エッチング膜の膜厚の違
いに対して、膜厚が薄い領域に形成する開孔と膜厚が厚
い領域に形成する開孔のエッチング後のアスペクト比
(開孔の深さ/開孔の直径)が近似するように、エッチ
ングマスクを形成する方法が提案されている(特開平9
−148270号(従来例2)、公報参照)。各開孔の
アスペクト比を近似させることにより、エッチング終了
時間をほぼ等しくして下地パターンへの悪影響を抑制し
ている。
膜にし、基板側から順にエッチレートが順に大きくなる
ように、すなわち、エッチレートが他の絶縁膜に比べて
極めて小さい絶縁膜を最も基板側に形成する方法が提案
されている(特開平8−236619号(従来例3)、
公報参照)。このような層間絶縁膜を用いることによ
り、層間絶縁膜が薄くなる箇所のエッチングマージンを
確保し、そのオーバーエッチングを防止している。
る配線上の領域で、平坦化された層間絶縁膜の薄い領域
の配線上に、エッチレートの小さい材料層を予め形成し
ておく方法が提案されている(特開平9−17862号
(従来例4)、公報参照)。エッチレートが小さい材料
層を特定の位置に形成することにより、層間絶縁膜が薄
くなる箇所のエッチングマージンを確保し、そのオーバ
ーエッチングを防止している。
では、以下のような問題点がある。従来例1では、エッ
チレートが大きい膜としてCF基を含有する有機シリコ
ン化合物を用いており、エッチング後に行なうO2によ
るフォトレジスト除去時にこの膜が接続孔側壁で露出し
ていると化学反応を起こしてダメージを受けるので、接
続孔内でこの膜が露出しないようにエッチバック工程を
加える必要があり、その結果、工程数が多くなる。ま
た、層間絶縁膜の膜厚のバラツキも大きくなる。従来例
2は、深さが異なる開孔のエッチング時間を揃えるため
に、開孔の径をその深さによって変化させる必要があ
り、実用的でない。従来例3は、エッチレートが異なる
複数の膜を同時にエッチングするため、接続孔の形状の
制御が難しい。従来例4は、層間絶縁膜の最下層に予め
エッチレートが小さい材料膜を形成する工程が増える。
また、層間絶縁膜をエッチング後に、上記材料膜を除去
する工程も必要であり、工程数が増え、工程が複雑にな
る。
ドライエッチングで形成する場合において、接続孔の深
さの差による接続孔底部の下地パターンへのダメージを
抑制し、かつ均一化し、接続孔及び配線の信頼性を向上
させることを目的とするものである。
の製造方法は、断差を有する下地上に表面が平坦化され
た層間絶縁膜が形成され、その層間絶縁膜に設けられた
接続孔を介して下層の配線と上層の配線とが電気的に接
続された多層配線を有する半導体装置の製造方法におい
て、以下の工程を含んで多層配線を形成するものであ
る。 (A)所定のエッチング反応ガスの流量変化に対してエ
ッチレートが変化する最下層絶縁膜を下地上に形成する
工程、(B)エッチング反応ガスの流量変化に対するエ
ッチレートの変化のしかたが最下層絶縁膜とは異なる1
層又は複数層の上層絶縁膜を最下層絶縁膜上に形成し、
その表面を平坦化する工程、(C)接続孔領域に開口を
もつフォトレジストを上層絶縁膜上に形成する工程、
(D)エッチング反応ガスの流量を最下層絶縁膜のエッ
チレートが小さくなる条件にして接続孔領域の上層絶縁
膜を除去する第1のエッチング工程、(E)エッチング
反応ガスの流量を最下層絶縁膜のエッチレートが大きく
なる条件にして接続孔領域の最下層絶縁膜を除去し、接
続孔を形成する第2のエッチング工程、(F)フォトレ
ジストを除去し、接続孔上及び上層絶縁膜上に配線を形
成する工程。
さが異なる上層絶縁膜を除去するとき、上層絶縁膜の厚
さが薄い接続孔領域の最下層絶縁膜は、上層絶縁膜の厚
さが厚い接続孔領域の上層絶縁膜が底部まで除去される
までの間に除去されるが、最下層絶縁膜のエッチレート
は小さいので除去される厚みはわずかである。上層絶縁
膜の厚さが厚い接続孔領域の最下層絶縁膜が露出するま
でエッチングした後、第2のエッチングにより、各接続
孔領域の最下層絶縁膜を除去する。その結果、各接続孔
領域の下地パターンのエッチング量をオーバーエッチン
グ率に対して十分小さく抑えることができる。
膜のエッチレートが上層絶縁膜のエッチレートの1/5
以下であることが好ましい。その場合には、第1のエッ
チングで除去される最下層絶縁膜の量を十分に抑えるこ
とができ、第2のエッチングによる下地パターンのエッ
チング量をより効果的に軽減することができる。最下層
絶縁膜としてシリコン酸化膜を用い、エッチング反応ガ
スにC4F8を含むガスを用いることが好ましい。その場
合には、C4F8を含むガスの流量のみを調節することに
より、最下層絶縁膜のエッチングレートを十分に変化さ
せることができる。
程を図2及び図3を用いて説明する。 (A)単結晶シリコン基板26上で素子分離領域28で
分離された活性領域に、ゲート酸化膜を介してゲート電
極32を形成し、イオン注入工程などによりソース・ド
レイン拡散層30を形成後、シリコン基板26上に層間
絶縁膜34を形成する。次に、ゲート電極32上及びソ
ース・ドレイン拡散層上にそれぞれ接続孔36a,36
bを形成する。シリコン基板26全面にバリア層を堆積
後、下から順に例えばAlCu膜を500nm、Ti膜
を20nm、TiN膜を50nm堆積させ、パターニン
グする。その結果、接続孔36a,36b上には、それ
ぞれバリア層38a,38bを介して、AlCu膜40
a,40b、Ti膜42a,42b、TiN膜44a,
44bからなる下層配線層46a,46bが形成され
る。
ばガス流量をSiH4:150sccm,N2:1500
sccm,N2O:3500sccm、圧力を1.4T
orr、RF パワーを100Wの条件でCVDによ
り、屈折率が約1.57のベース膜(シリコン酸化膜)
48を100nm堆積する。次に、素子分離領域28や
第1の配線層46a,46bからなる下地パターンの断
差を埋めてシリコン基板26上を平坦化するために、例
えばガス流量をSiH4:120sccm,N2:300
sccm,H2O2:0.65g/分の条件で常圧CVD
によりフローフィル膜(シリコン酸化膜)50を550
nm堆積する。フローフィル膜50の吸湿を防ぐため
に、例えばガス流量をSiH4:100sccm,N2:
1000sccm,N2O:2000sccm、圧力を
0.75Torr、RF パワーを500Wの条件でキ
ャップ膜(シリコン酸化膜)52を250nm堆積した
後、例えば450℃,30分,N2ガス雰囲気の条件で
アニール処理を行なってフローフィル膜50及びキャッ
プ膜52の水分を除去する。
フローフィル膜50及びキャップ膜52の3層から形成
されており、フローフィル膜50は断差を平坦化してい
るので領域によっては最大550nmの膜厚差をもって
いる。次に、第1の配線層46a,46bと第2の配線
層を接続するための接続孔を形成するために、キャップ
膜52上にフォトレジスト54によりパターン56a,
56bを形成する。パターン56aと56bの下の層間
絶縁膜には、最大で550nm、最小で50nm程度の
膜厚差が生じている。
ングガスに例えばC4F8ガスを使用しマグネトロンRI
Eを用いて2ステップエッチングを行なう。第1のエッ
チングでは各パターン下の少なくともフローフィル膜5
0を除去し、第2のエッチングではその下のベース膜4
8を除去する。層間絶縁膜を構成するベース膜48、フ
ローフィル膜50及びキャップ膜52のC4F8ガス流量
(sccm)に対するエッチレート(nm/分)を図4
に示す。図4から、C4F8ガスの流量を変化させること
により、層間絶縁膜の最下層を構成するベース膜48の
エッチレートを大きく変化させることができることがわ
かる。この実施例ではこれを利用し、深さが浅い接続孔
底部の下地パターンへのダメージを最小限に抑える。
チング条件は、ガス流量をC4F8:18sccm,CH
F3:10sccm,CO:300sccm,Ar:4
00sccm,O2:2sccm、圧力を40mTor
r、RF パワーを1700W(電極の直径が8イン
チ)、温度を下部電極:20℃,上部電極:60℃,側
壁60℃とした。この条件におけるベース膜48、フロ
ーフィル膜50、キャップ膜52のエッチレートは、そ
れぞれ80nm/分、500nm/分、500nm/分
である(図4の領域46)。
ターン56a,56b下のキャップ膜52がほぼ同時に
除去される。さらに、その下のフローフィル膜50が除
去される。パターン56a下のフローフィル膜50が底
部まで除去され、その下のベース膜48の除去が開始さ
れるとき、パターン56b下のフローフィル膜50はま
だ残っている。しかし、第1のエッチング条件では、ベ
ース膜48のエッチレートはフローフィル膜50のエッ
チレートの1/5以下なので、パターン56b下のフロ
ーフィル膜50が底部まで除去されるまでの間に除去さ
れるパターン56a下のベース膜48の膜厚はわずかで
ある。その結果、パターン56a,56b下のTiN膜
44a,44bを露出させることなくキャップ膜52及
びフローフィル膜50を除去することができる。
をC4F8:9sccmとした以外は第1のエッチング条
件と同じにした。この条件におけるベース膜48、フロ
ーフィル膜50、キャップ膜52のエッチレートは、そ
れぞれ360nm/分、420nm/分、420nm/
分である(図4の領域48)。また、この条件でのTi
N膜44a,44bのエッチレートは30nm/分であ
る。
8はパターン56a下でも56b下でも同じ程度の膜厚
が残っているので、パターン56a下とパターン56b
下のベース膜48は大きな時間差なしに除去される。厳
密には、パターン56a下のベース膜48の方がパター
ン56b下のベース膜48よりも先に底部まで除去さ
れ、パターン56a下のTiN膜44aが除去され始め
る。しかし、第2のエッチング条件では、TiN膜44
aのエッチレートはベース膜48のエッチレートの約1
/12なので、パターン56b下のベース膜48が底部
まで除去されるまでの間に除去されるTiN膜44aの
膜厚はわずかである。その結果、パターン56a,56
b下のTiN膜44a,44bを貫通してその下のTi
膜42a,42bやAlCu膜40a,40bを露出さ
せることなくベース膜48を底部まで除去し、第1の配
線層46a,46b上に第2の接続孔58a,58bを
形成することができる。その後、フォトレジスト54を
除去する。
エッチングでの接続孔下のTiN膜エッチング量(n
m)のオーバーエッチング率(%)依存性を表す図であ
る。参考として(B)に、従来行なわれてきた1ステッ
プエッチングでの同様の図を示す。1ステップエッチン
グの対象は図2(B)に示すものと同じであり、エッチ
ング条件は、同実施例の第2のエッチングと同じであ
る。すなわち、ベース膜48、フローフィル膜50、キ
ャップ膜52のエッチレートは、360nm/分、42
0nm/分、420nm/分であり、TiN膜44a,
44bのエッチレートは30nm/分である。また、図
5中のオーバーエッチング率は、最も深い接続孔、すな
わち接続孔58bにおける値である。
ハ面内でのエッチレートのバラツキを考慮して、30%
程度のオーバーエッチングを行なう。1ステップエッチ
ングの場合、30%のオーバーエッチングを行なうとT
iN膜のエッチング量が約55nmになる。TiN膜4
4aの膜厚は50nmであるので、TiN膜44aはそ
の底面までエッチングされてしまう。一方、同実施例に
よる2ステップエッチングの場合、TiN膜のエッチン
グ量は、TiN膜44aが約25nm、TiN膜44b
が約20nmになり、接続孔の深さに関わらずTiN膜
を25nm程度残すことができる。したがって、1ステ
ップエッチングに比べて接続孔底部の状態を均一化で
き、信頼性の高い接続孔が形成できる。
所定のエッチング反応ガスの流量変化に対してエッチレ
ートが変化する最下層絶縁膜、及び最下層絶縁膜のエッ
チレートが小さくなるエッチング反応ガスの第1の流量
でのエッチレートが、第1の流量での最下層絶縁膜のエ
ッチレートよりも大きい1層又は複数層の上層絶縁膜か
らなる層間絶縁膜を用い、第1の流量で行なう第1のエ
ッチングと、最下層絶縁膜のエッチレートが大きくなる
エッチング反応ガスの第2の流量で接続孔領域の最下層
絶縁膜を除去し、接続孔を形成する第2のエッチングに
より接続孔を形成する。第1のエッチングにより、所定
のエッチング反応ガスの第1の流量で接続孔領域の厚さ
が異なる上層絶縁膜を除去するとき、上層絶縁膜の厚さ
が薄い接続孔領域の最下層絶縁膜は、上層絶縁膜の厚さ
が厚い接続孔領域の上層絶縁膜が底部まで除去されるま
での間に一部除去されるが、第1のエッチング条件では
最下層絶縁膜のエッチレートは小さいので、除去される
厚みはわずかである。上層絶縁膜の厚さが厚い接続孔領
域の上層絶縁膜を底部まで除去した後、第2のエッチン
グにより、各接続孔領域の最下層絶縁膜を除去する。そ
の結果、各接続孔領域の下地パターンのエッチング量を
オーバーエッチング率に対して十分小さく抑えて接続孔
底部の状態を均一化でき、信頼性の高い接続孔及び配線
が形成できる。第1のエッチングで、最下層絶縁膜のエ
ッチレートが上層絶縁膜のエッチレートの1/5以下で
あると、第1のエッチングで除去される最下層絶縁膜の
量を十分に抑えることができ、第2のエッチングによる
下地パターンのエッチング量をより効果的に軽減するこ
とができる。最下層絶縁膜としてシリコン酸化膜を用
い、エッチング反応ガスにC4F8を含むガスを用いる
と、C4F8を含むガスの流量のみを調節することによ
り、最下層絶縁膜のエッチングレートを十分に変化させ
ることができる。
面図である。
ル膜及びキャップ膜のC4F8ガス流量に対するエッチレ
ートを表す図である。
グでの接続孔下のTiN膜エッチング量のオーバーエッ
チング率依存性を表す図であり、(B)は従来行なわれ
てきた1ステップエッチングでの同様の図である。
Claims (3)
- 【請求項1】 断差を有する下地上に表面が平坦化され
た層間絶縁膜が形成され、その層間絶縁膜に設けられた
接続孔を介して下層の配線と上層の配線とが電気的に接
続された多層配線を有する半導体装置の製造方法におい
て、以下の工程を含んで多層配線を形成することを特徴
とする半導体装置の製造方法、(A)所定のエッチング
反応ガスの流量変化に対してエッチレートが変化する最
下層絶縁膜を前記下地上に形成する工程、(B)前記エ
ッチング反応ガスの流量変化に対するエッチレートの変
化のしかたが前記最下層絶縁膜とは異なる1層又は複数
層の上層絶縁膜を前記最下層絶縁膜上に形成し、その表
面を平坦化する工程、(C)接続孔領域に開口をもつフ
ォトレジストを前記上層絶縁膜上に形成する工程、
(D)前記エッチング反応ガスの流量を前記最下層絶縁
膜のエッチレートが小さくなる条件にして接続孔領域の
前記上層絶縁膜を除去する第1のエッチング工程、
(E)前記エッチング反応ガスの流量を前記最下層絶縁
膜のエッチレートが大きくなる条件にして前記接続孔領
域の前記最下層絶縁膜を除去し、接続孔を形成する第2
のエッチング工程、(F)前記フォトレジストを除去
し、前記接続孔上及び前記上層絶縁膜上に配線を形成す
る工程。 - 【請求項2】 前記最下層絶縁膜のエッチレートが小さ
くなる条件では、前記最下層絶縁膜のエッチレートが前
記上層絶縁膜のエッチレートの1/5以下である請求項
1に記載の半導体装置の製造方法。 - 【請求項3】 前記最下層絶縁膜としてシリコン酸化膜
を用い、前記エッチング反応ガスにC4F8を含むガスを
用いた請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02046498A JP3722610B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
US09/225,557 US6593230B1 (en) | 1998-01-14 | 1999-01-05 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02046498A JP3722610B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11204636A true JPH11204636A (ja) | 1999-07-30 |
JP3722610B2 JP3722610B2 (ja) | 2005-11-30 |
Family
ID=12027821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02046498A Expired - Fee Related JP3722610B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6593230B1 (ja) |
JP (1) | JP3722610B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431741B1 (ko) * | 2001-12-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
US7646096B2 (en) | 2004-09-29 | 2010-01-12 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8252423B2 (en) | 2000-06-21 | 2012-08-28 | Dai Nippon Printing Co., Ltd. | Laminate and use thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3677644B2 (ja) * | 1998-09-01 | 2005-08-03 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
JP3886413B2 (ja) * | 2002-05-17 | 2007-02-28 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2004140198A (ja) * | 2002-10-18 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2897248B2 (ja) * | 1989-04-18 | 1999-05-31 | 富士通株式会社 | 半導体装置の製造方法 |
US5269879A (en) * | 1991-10-16 | 1993-12-14 | Lam Research Corporation | Method of etching vias without sputtering of underlying electrically conductive layer |
JPH07122634A (ja) | 1993-10-20 | 1995-05-12 | Sanyo Electric Co Ltd | 半導体装置 |
JPH08236619A (ja) | 1995-02-27 | 1996-09-13 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP3351177B2 (ja) | 1995-06-28 | 2002-11-25 | ソニー株式会社 | 接続孔を形成する工程を有する配線構造の形成方法 |
JPH09148270A (ja) | 1995-11-21 | 1997-06-06 | Sony Corp | エッチング方法及び半導体装置の製造方法 |
KR100244793B1 (ko) * | 1996-05-01 | 2000-03-02 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
US5795820A (en) * | 1996-07-01 | 1998-08-18 | Advanced Micro Devices | Method for simplifying the manufacture of an interlayer dielectric stack |
JPH10135191A (ja) * | 1996-10-31 | 1998-05-22 | Ricoh Co Ltd | 半導体装置の製造方法 |
JPH10154752A (ja) * | 1996-11-21 | 1998-06-09 | Ricoh Co Ltd | 半導体装置の製造方法 |
US5920796A (en) * | 1997-09-05 | 1999-07-06 | Advanced Micro Devices, Inc. | In-situ etch of BARC layer during formation of local interconnects |
US6025255A (en) * | 1998-06-25 | 2000-02-15 | Vanguard International Semiconductor Corporation | Two-step etching process for forming self-aligned contacts |
-
1998
- 1998-01-14 JP JP02046498A patent/JP3722610B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-05 US US09/225,557 patent/US6593230B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8252423B2 (en) | 2000-06-21 | 2012-08-28 | Dai Nippon Printing Co., Ltd. | Laminate and use thereof |
KR100431741B1 (ko) * | 2001-12-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
US7646096B2 (en) | 2004-09-29 | 2010-01-12 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3722610B2 (ja) | 2005-11-30 |
US6593230B1 (en) | 2003-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673884B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
US5834369A (en) | Method of preventing diffusion between interconnect and plug | |
JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
US6232663B1 (en) | Semiconductor device having interlayer insulator and method for fabricating thereof | |
JP2003273326A (ja) | 半導体装置及びその製造方法 | |
JP2000307001A (ja) | 半導体装置の製造方法 | |
JP3312604B2 (ja) | 半導体装置の製造方法 | |
KR100480469B1 (ko) | 반도체 소자내 커패시터 제조방법 | |
JP3722610B2 (ja) | 半導体装置の製造方法 | |
KR20050049243A (ko) | 반도체소자 제조 방법 | |
US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
US8216484B2 (en) | Method for fabricating capacitor | |
KR100507872B1 (ko) | 반도체 장치 제조 방법 | |
US7268085B2 (en) | Method for fabricating semiconductor device | |
KR100571674B1 (ko) | 반도체 소자의 층간 절연막을 형성하는 방법 | |
KR100487644B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
KR100587056B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
KR100325601B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
KR100695417B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
US20030045099A1 (en) | Method of forming a self-aligned contact hole | |
JP2003023066A (ja) | 半導体装置の製造方法 | |
KR100451989B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |