KR20030044447A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20030044447A
KR20030044447A KR1020010075189A KR20010075189A KR20030044447A KR 20030044447 A KR20030044447 A KR 20030044447A KR 1020010075189 A KR1020010075189 A KR 1020010075189A KR 20010075189 A KR20010075189 A KR 20010075189A KR 20030044447 A KR20030044447 A KR 20030044447A
Authority
KR
South Korea
Prior art keywords
insulating layer
insulating
layer
semiconductor device
film
Prior art date
Application number
KR1020010075189A
Other languages
English (en)
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010075189A priority Critical patent/KR20030044447A/ko
Publication of KR20030044447A publication Critical patent/KR20030044447A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로 특히, 다층 구조의 반도체 소자에서의 오버랩 마진을 향상시킬 수 있는 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 전도층 상에 제1절연막을 형성하는 단게; 상기 제1절연막 상에 상기 제1절연막과 식각선택비를 갖는 제2절연막을 형성하는 단계; 상기 제2절연막 상에 상기 제1절연막과 실질적으로 동일한 식각선택비를 갖는 제3절연막을 형성하는 단계; 상기 제1절연막의 식각되는 폭이 상기 제3절연막의 식각되는 폭보다 작도록 상기 제3 내지 제1절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 오픈부를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다층 구조의 전도층 형성시 오버랩 마진을 향상시키기 위한 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 서브 마이크론(Sub-micron) 이하의 소자를 이용한 IC(Integrated Circuit) 칩 크기의 결정은 제조 공정이 가능한 설계규칙에 의해 결정되는 바, 이중에서 소자간 배선을 위한 금속의 피치(Pitch)에 의해 결정되는 것이 대부분이다.
이를 해결하기 위한 방법이 바로 다층 금속배선 방법으로서, 설계의 유연성(Flexibility)을 찾고 칩의 면적을 줄이는 집적도 증대를 꾀함으로써 다기능 및 고성능을 기할 수 있는 것이다.
또한, 금속배선을 이외의 다른 전도층 예컨대, 비트라인과 워드라인 및 스토리지노드 등도 모두 수직 구조로 다층 구조로 배열된다.
도 1은 종래기술에 따른 스토리지노드 콘택홀이 형성된 반도체 소자 단면도로서, 이를 참조하여 상세하게 살펴본다.
기판(10) 상에 소자분리막(11)이 국부적으로 형성되어 있으며, 불순물 이온주입 등의 공정에 의한 불순물 확산영역(14)과 기판(10)과 접하는 계면에 절연막(12)을 갖는 게이트전극(13)이 형성되어 있으며, 그 측벽에는 스페이서(15)가 형성되어 있다. 제1층간절연막(16)을 관통하여 불순물 확산영역(14)에 콘택되어 비트라인(17)이 형성되어 있으며, 제2층간절연막(18) 상에는 스토리지노드 콘택을 위한 포토레지스트 패턴(19)이 형성되어 있으며, 포토레지스트 패턴(19)을 마스크로 한 선택적 식각 공정에 의해 불순물 확산영역(14)을 노출시키는 스토리지노드콘택홀(20)이 형성되어 있다.
전술한 도 1에서 스토리지노드 콘택홀 형성시 두 층간절연막(16, 18)을 식각하여야 하므로 종횡비가 증가하게 되며, 그 하부에는 비트라인(16) 또는 다른 배선 등 다수의 전기적 전도성을 갖는 패턴들이 형성되어 있다.
따라서, 상기한 스토리지노드 콘택홀 형성 뿐만이 아니라 다층 금속배선 구조간의 전기적 연결을 위한 비아홀 형성 등의 공정에서도 하지 전도층과의 통전을 위한 콘택 사진 작업시 설계상에 충분한 오버랩 마진을 확보하기 어려움에 따라 전도층들 간의 단락에 의한 소자의 불량 등 많은 문제점이 발생한다.
한편, 상기한 오버랩 마진을 향상시키기 위해 콘택 작업시 그 임계치수(Critical Dimension; 이하 CD라 함)를 작게 제어하는 방안도 고려할 수 있지만, 이 경우에는 사진식각(Lithography) 공정시 해상도 한계에 부딪히게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다층 구조의 반도체 소자에서의 오버랩 마진을 향상시킬 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 스토리지노드 콘택홀이 형성된 반도체 소자 단면도,
도 2a 내지 도 2b는 본 발명의 일실시예에 따른 다층 구조의 반도체 소자 제조 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명
30 : 기판 31 : 소자분리막
32 : 게이트절연막33 : 게이트전극
34 : 불순물 확산영역35 : 스페이서
36 : 제1절연막 37 : 비트라인
38 : 제2절연막39 : 제3절연막
40 : 플러그
상기의 목적을 달성하기 위한 본 발명은, 전도층 상에 제1절연막을 형성하는 단게; 상기 제1절연막 상에 상기 제1절연막과 식각선택비를 갖는 제2절연막을 형성하는 단계; 상기 제2절연막 상에 상기 제1절연막과 실질적으로 동일한 식각선택비를 갖는 제3절연막을 형성하는 단계; 상기 제1절연막의 식각되는 폭이 상기 제3절연막의 식각되는 폭보다 작도록 상기 제3 내지 제1절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 오픈부를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
바람직하게, 본 발명의 상기 제1 및 제3절연막은 산화막을 포함하며, 상기 제2절연막은 질화막 또는 산화질화막을 포함하는 것을 특징으로 하며, 상기 제2절연막을 500Å 내지 2000Å의 두께로 형성하는 것을 특징으로 하며, 상기 제3 내지 제1절연막을 식각하는 단계에서 CHF3, SF6, C4F8, C3F6, C2F6, C2F4및 NF3로 이루어진 그룹으로부터 선택된 어느 하나의 가스를 이용하는 것을 특징으로 한다.
본 발명은, 다층 구조의 전도층 형성시 통상적으로 층간절연을 위해 사용되는 산화막계열의 절연막들 사이에 질화막계열의 절연막을 얇은 두께로 형성하여, 상부층 형성을 위한 식각 공정에서 질화막과 산화막의 식각선택비을 이용하며, 식각 조건을 적절히 조절함으로써, 식각되는 프로파일을 상부에 비해 하부가 더 좁도록 하여 다층 구조의 전도층을 집적하는 반도체 소자 제조시 상부의 전도층 형성시 오버랩 마진을 확보할 수 있도록 하는 것을 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2b는 본 발명의 일실시예에 따른 다층 구조의 반도체 소자 제조 공정을 도시한 단면도로서, 이를 참조하여 상세하게 살펴본다.
먼저, 도 2a에 도시된 바와 같이 기판(30) 상에 국부적으로 소자간 분리를 위한 소자분리막(31)을 형성한 다음, 게이트절연막(32)과 게이트전극(33)으로 이루어진 게이트전극 패턴을 형성한 다음, 그 측벽에 스페이서(35)를 형성한다. 이 때, 통상의 이온주입 공정을 실시하는 바, 이로인해 인(P)이나 비소(As) 등이 도핑된 n+영역 또는 붕소(B)가 도핑된 P+영역 즉, 불순물 확산영역(34)이 형성된다.
이어서, 전체 구조 상부에 통상의 층간절연을 목적으로 하는 절연막(36)을 형성하고, 통상적인 리소그라피(Lithography) 공정에 의해 절연막(36) 중 비트라인이 형성될 부분을 식각하여 불순물 확산영역(34) 상부를 노출시킨다.
계속해서, 노출된 불순물 확산영역(34)에 콘택되도록 비트라인(37)을 형성하는 바, 비트라인(37)은 Al, W, Cu, Ti, TiN, W, WN, TiW 및 TaW로 이루어지는 그룹으로 부터 선택된 적어도 하나를 포함하며, 그 하부에는 Ti/TiN, TiW 또는 TiSi2등을 이용한 장벽층을
이어서, 비트라인(37)을 포함한 전체 구조 상부에 질화막 또는 산화질화막을 포함하는 절연막(38)과 산화막 계열의 절연막(39)을 차례로 형성한다.
여기서, 절연막(38)은 절연막(36, 39)와 식각선택비를 갖기 위해 전술한 질화막 계열을 사용하는 것이 바람직하며, 그 두께를 500Å ∼ 2000Å으로 한다.
다음으로, 도 2b에 도시된 바와 같이 스토리지노드 콘택 형성을 위한 포토레지스트 패턴(도시하지 않음)을 형성한 다음, 포토레지스트 패턴을 식각마스크로 하여 절연막(39)과 절연막(38) 및 절연막(36)을 차례로 식각하여 불순물 확산영역(34) 상부를 노츨시키는 오픈부를 형성한다.
여기서, 절연막(36, 39)은 BPSG(BoroPhosphorSilicate Glass), HDP(High Density Plasma) 산화막 또는 APL(Advanced Planarization Layer) 산화막 등을 이용하는 것이 바람직하다.
이 때, CHF3, SF6, C4F8, C3F6, C2F6, C2F4및 NF3로 이루어진 그룹으로부터 선택된 어느 하나의 가스 즉, 불소계 가스를 이용하며, 그 유량을 적절히 제어함으로써 절연막(39)이 식각되는 폭인 'd1'에 비해 절연막(36)이 식각되는 폭인 'd2'가 더 좁도록 한다.
질화막 계열의 절연막(38)은 산화막 계열의 절연막(36, 29)에 비해 그 식각속도가 느리며 통상적인 자기정렬식각 공정에서와 같이 그 하부의 폭이 더 좁아지는 식각 프로파일을 제공함과 동시에 하부의 절연막(36) 식각에 따라 그 프로파일이 무너지는 것을 방지하는 일종의 식각방지의 역할도 수행한다.
따라서, 상부에서 하부층으로의 콘택 형성시 그 오버랩 마진이 충분하지 않더라도 하부에서의 콘택 면적을 더 좁게 가져가도록 함으로써, 전체적인 오버랩 마진이 증가하게 되며, 이에 따라 오정렬에 따른 전도층간의 단락 문제를 줄일 수 있으며, 공정의 안정성도 확보할 수 있다.
한편, 그 콘택 면적이 감소하여 콘택 저항이 증가하는 문제점이 발생할 수도 있으나, 이는 상부의 전도층 예컨대, 스토리지노드 콘택 플러그(40)를 Cu Al, Ti, TiN 또는 W 등의 비저항이 낮은 고전도성의 재료를 사용함으로써 이러한 문제점을 해결할 수 있다.
계속해서, 전체 구조 상부에 전술한 고전도성 재료를 증착하여 오픈부를 충분히 매립하도록 한 다음, 평탄화 공정을 실시함으로써, 스토리지노드 콘택 플러그(40) 형성이 완료된다.
전술한 바와 같이 본 발명에서는 다층 구조의 전도층 형성시 상부에 비해 하부의 폭이 작은 프로파일을 갖도록 오픈부를 형성함으로써, 하부 전도층과의 오버랩 마진을 증가시켜 전도층간의 단락에 의한 소자의 불량 확률을 최소화할 수 있으며, 공정의 재현성을 증대시킬 수 있음을 실시예를 통해 알아 보았다.
한편, 전술한 본 발명에서는 비트라인과의 오버랩 마진을 고려하여 스토리지노드 콘택 플러그 형성 공정을 그 일예로 하였으나, 본 발명은 금속배선 형성 공정 및 다층 구조의 금속배선 형성 공정 등 다양한 형태로 이용이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 다층 구조의 반도체 소자 제조시 그 오버랩 마진을 향상시켜 소자의 불량을 최소화하며, 공정의 재현성을 향상시킬 수 있어 궁극적으로, 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (4)

  1. 전도층 상에 제1절연막을 형성하는 단게;
    상기 제1절연막 상에 상기 제1절연막과 식각선택비를 갖는 제2절연막을 형성하는 단계;
    상기 제2절연막 상에 상기 제1절연막과 실질적으로 동일한 식각선택비를 갖는 제3절연막을 형성하는 단계;
    상기 제1절연막의 식각되는 폭이 상기 제3절연막의 식각되는 폭보다 작도록 상기 제3 내지 제1절연막을 선택적으로 식각하여 상기 전도층 표면을 노출시키는 오픈부를 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제3절연막은 산화막을 포함하며, 상기 제2절연막은 질화막 또는 산화질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 제2절연막을 500Å 내지 2000Å의 두께로 형성하는 것을 특징으로 하는반도체 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 제3 내지 제1절연막을 식각하는 단계에서 CHF3, SF6, C4F8, C3F6, C2F6, C2F4및 NF3로 이루어진 그룹으로부터 선택된 어느 하나의 가스를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020010075189A 2001-11-30 2001-11-30 반도체 소자 제조 방법 KR20030044447A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010075189A KR20030044447A (ko) 2001-11-30 2001-11-30 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010075189A KR20030044447A (ko) 2001-11-30 2001-11-30 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20030044447A true KR20030044447A (ko) 2003-06-09

Family

ID=29572223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075189A KR20030044447A (ko) 2001-11-30 2001-11-30 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20030044447A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032238B1 (ko) * 2008-11-24 2011-05-02 신정훈 브레이크 기능을 갖는 비상 탈출장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032238B1 (ko) * 2008-11-24 2011-05-02 신정훈 브레이크 기능을 갖는 비상 탈출장치

Similar Documents

Publication Publication Date Title
JP4064005B2 (ja) 半導体メモリ装置の製造方法及びその構造
US20040232558A1 (en) Semiconductor device and method of manufacturing the same
JPH11233627A (ja) 半導体装置の製造方法
US20070212831A1 (en) Method for manufacturing semiconductor device having plural electroconductive plugs
US6074952A (en) Method for forming multi-level contacts
JP4498568B2 (ja) 自己整列コンタクトをもつ半導体素子の製造方法
KR20050007639A (ko) 반도체 소자의 금속배선 형성방법
KR20030044447A (ko) 반도체 소자 제조 방법
KR100460772B1 (ko) 반도체 소자 제조 방법
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040048039A (ko) 반도체 소자의 제조 방법
KR100469883B1 (ko) 반도체장치제조방법
KR100252914B1 (ko) 반도체 소자의 구조 및 제조 방법
JP3196847B2 (ja) 配線構造及びその製造方法
KR100390996B1 (ko) 금속 배선 형성 방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH11274099A (ja) 半導体装置およびその製造方法
KR940011731B1 (ko) 개구부의 형성방법
KR20010008447A (ko) 반도체소자의 금속배선 형성방법
KR100364811B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100315457B1 (ko) 반도체 소자의 제조 방법
KR101035644B1 (ko) 반도체 소자의 제조방법
JP2755226B2 (ja) 半導体装置の製造方法
KR20030044449A (ko) 다층 금속배선 형성 방법
KR20020037499A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination