KR20030043255A - 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로 - Google Patents

출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로 Download PDF

Info

Publication number
KR20030043255A
KR20030043255A KR1020010074333A KR20010074333A KR20030043255A KR 20030043255 A KR20030043255 A KR 20030043255A KR 1020010074333 A KR1020010074333 A KR 1020010074333A KR 20010074333 A KR20010074333 A KR 20010074333A KR 20030043255 A KR20030043255 A KR 20030043255A
Authority
KR
South Korea
Prior art keywords
signal
voltage
buffer
output signal
buffer output
Prior art date
Application number
KR1020010074333A
Other languages
English (en)
Other versions
KR100427493B1 (ko
Inventor
홍순원
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR10-2001-0074333A priority Critical patent/KR100427493B1/ko
Publication of KR20030043255A publication Critical patent/KR20030043255A/ko
Application granted granted Critical
Publication of KR100427493B1 publication Critical patent/KR100427493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

출력 신호의 전압이 제어되는 입력 버퍼 회로가 개시된다. 본 발명의 입력 버퍼 회로는 제1, 제2 직류 전압 제어부 및 제1, 제2 구동 회로를 구비한다. 제1 직류 전압 제어부는 버퍼 입력 신호의 교류 전압 성분을 반영하여 제1 교류 신호를 생성하며, 제1 로드 및 제1 로드의 전류량을 제어하는 제1 전류원을 포함한다. 제2 직류 전압 제어부는 버퍼 입력 신호의 교류 전압 성분을 반영하여 제2 교류 신호를 생성하며, 제2 로드 및 제2 로드의 전류량을 제어하는 제2 전류원을 포함한다. 제1 구동 회로는 제1 교류 신호에 응답하여, 버퍼 출력 신호의 전압 레벨을 전원 전압인 제1 전압 레벨쪽으로 구동한다. 제2 구동 회로는 제2 교류 신호에 응답하여, 버퍼 출력 신호의 전압 레벨을 접지 전압인 제2 전압 레벨쪽으로 구동한다. 그리고, 제1 전류원 및 제2 전류원 중 적어도 어느 하나는 버퍼 출력 신호를 소정의 설정 전압으로 제어하기 위하여 전류량이 가변되는 가변 전류원이다. 본 발명의 입력 버퍼 회로에 의하면, 공정 조건 등의 변화에 따른 버퍼 출력 신호의 직류 전압의 변화를 최소화할 수 있다.

Description

출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로{Input buffer capable of controlling the out voltage as a predetermined voltage}
본 발명은 전자 회로에 관한 것으로서, 특히 입력 신호의 스윙폭을 증폭하는 입력 버퍼 회로에 관한 것이다.
입력 버퍼 회로는 외부로부터 수신되는 입력 신호를 내부 회로에서의 동작에 적절한 내부 신호로 변환해 주는 인터페이스 회로이다. 예를 들어, 메모리 장치로입력되는 외부의 신호가 티티엘(TTL) 레벨의 신호이면, 이를 메모리 장치 내부에서 사용되는 씨모스(CMOS) 레벨의 신호로 변환하는 인터페이스 회로가 요구되는데, 이러한 인터페이스 회로 중의 하나가 입력 버퍼 회로이다.
도 1은 종래 기술에 의한 입력 버퍼 회로를 나타내는 도면이다. 도 1에 도시된 입력 버퍼 회로는 본 출원인이 특허 출원한 발명으로서, 출원 번호10-1999-0042219호에 개시된 발명이다. 그리고, 상기 출원번호 10-1999-0042219호는 본 명세서의 일부로서 통합된다.
도 1을 참조하면, 종래 기술에 의한 입력 버퍼 회로(100)는 제1, 제2 직류 전압 제어부(110, 120) 및 제1, 제2 구동 회로(130, 140)를 구비한다. 제1 및 제2 직류 전압 제어부(110, 120)는 버퍼 입력 신호(IN)의 교류 전압 성분을 반영하여, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 제1 구동 회로(130)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 전원 전압(VDD) 레벨쪽으로 구동한다. 제2 구동 회로(140)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 접지 전압(GND) 레벨쪽으로 구동한다.
제1 직류 전압 제어부(110)는 버퍼 입력 신호(IN)와 제1 교류 신호(AC1) 사이에 형성되는 캐패시터(C1), 제1 교류 신호(AC1)와 전원 전압(VDD) 사이에 형성되는 제1 제어 트랜지스터(P1) 및 제1 교류 신호(AC1)와 접지 전압(GND) 사이에 형성되는 제1 전류원(IS1)을 포함한다. 마찬가지로, 제2 직류 전압 제어부(120)는 버퍼 입력 신호(IN)와 제2 교류 신호(AC2) 사이에 형성되는 캐패시터(C2), 제2 교류 신호(AC2)와 접지 전압(GND) 사이에 형성되는 제2 제어 트랜지스터(N1) 및 제2 교류신호(AC2)와 전원 전압(VDD) 사이에 형성되는 제2 전류원(IS2)을 포함한다.
제1 전류원(IS1)은 제1 제어 트랜지스터(P1)에 흐르는 전류량을 조절하여 제1 제어 트랜지스터(P1)와 함께 제1 노드(11a)의 직류 전압을 결정하고, 제2 전류원(IS2)은 제2 제어 트랜지스터(N1)에 흐르는 전류량을 조절하여 제2 제어 트랜지스터(N1)와 함께 제2 노드(11b)의 직류 전압을 결정한다. 제1 및 제2 노드(11a, 11b)의 직류전압은 버퍼 출력 신호(OUT)의 직류 전압을 결정하는데 중요한 역할을 한다.
따라서, 원하는 직류 전압 레벨을 가지는 버퍼 출력 신호(OUT)를 얻기 위해서는 제1 및 제2 직류 전압 제어부(110, 120)를 적절하게 설계하는 것이 중요하다. 그러나, 입력 버퍼 회로(100)를 적절하게 설계하더라도 공정상의 여러 변수들로 인하여, 제1 및 제2 전류원(IS1, IS2)에 흐르는 전류량은 설계시에 예상된 값에서 벗어날 수 있다. 이로 인하여 입력 버퍼 회로(100)의 버퍼 출력 신호(OUT)의 직류 전압의 레벨도 설계시 기대하던 전압 레벨과 달라질 수 있다.
도 1에 도시된 종래의 입력 버퍼 회로(100)는 동작 속도와 증폭율이 뛰어난 장점이 있다. 그러나, 실제 제작 과정에서 발생하는 공정 변수로 인하여 버퍼 출력 신호(OUT)의 직류 전압 레벨이 설정된 직류 전압 레벨에서 벗어나는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 공정 조건의 변화에 대해서도, 버퍼 출력 신호의 직류 전압 레벨이 설정된 전압 레벨로 될 수 있는 입력 버퍼회로를 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 의한 입력 버퍼 회로를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 입력 버퍼 회로를 나타내는 도면이다.
도 3은 도 2에 도시된 제어 신호 발생부의 구성을 상세하게 나타내는 도면이다.
상기 기술적 과제를 이루기 위한 본 발명의 일면은 소정의 버퍼 입력 신호를 증폭하여, 버퍼 출력 신호를 발생하는 입력 버퍼 회로에 관한 것이다. 본 발명의 입력 버퍼 회로는 상기 버퍼 입력 신호의 교류 전압 성분을 반영하여 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 교류 신호와 전원 전압 사이에 형성되는 제1 로드 및 상기 제1 교류 신호와 접지 전압 사이에 형성되어 상기 제1 로드의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부; 상기 버퍼 입력 신호의 교류 전압 성분을 반영하여 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 교류 신호와 상기 접지 전압 사이에 형성되는 제2 로드 및 상기 제2 교류 신호와 상기 전원 전압 사이에 형성되어 상기 제2 로드의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부; 상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동 회로; 및 상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동 회로를 구비한다. 그리고, 상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는 상기 버퍼 출력 신호를 소정의 설정 전압으로 제어하기 위하여 전류량이 가변되는 가변 전류원이다.
바람직하기로는, 상기 가변 전류원은 소정의 바이어스 신호에 의하여 게이팅되는 제1 모스 트랜지스터; 및 상기 제1 모스 트랜지스터에 병렬로 연결되는 제2 모스 트랜지스터로서, 소정의 제어 신호에 의하여 게이팅되어 상기 버퍼 출력 신호가 상기 설정 전압이 되도록 제어되는 상기 제2 모스 트랜지스터를 포함한다.
또한 바람직하기로는, 상기 입력 버퍼 회로는 상기 버퍼 출력 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 제어 신호를 출력하는 제어 신호 발생부를 더 구비한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 본 명세서에서는, 설명의 편의상, 각 도면을 통하여 동일한 역할을 수행하는 신호와 구성 요소는 동일한 참조 부호 및 참조 번호로 나타낸다.
도 2는 본 발명의 일 실시예에 따른 입력 버퍼 회로(200)를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 입력 버퍼 회로(200)는 제1, 제2 직류 전압 제어부(210, 220) 및 제1, 제2 구동 회로(230, 240)를 구비한다.
바람직하기로는, 본 발명의 일 실시예에 따른 입력 버퍼 회로(200)는 제어 신호 발생부(300)를 더 구비한다.
제1 및 제2 직류 전압 제어부(210, 220)는 버퍼 입력 신호(IN)의 교류 전압 성분을 반영하여, 제1 및 제2 교류 신호(AC1, AC2)를 각각 생성한다. 제1 구동 회로(230)는 제1 교류 신호(AC1)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 전원 전압(VDD)인 제1 전압 레벨쪽으로 구동한다. 제2 구동 회로(240)는 제2 교류 신호(AC2)에 응답하여, 버퍼 출력 신호(OUT)의 전압 레벨을 접지 전압(GND)인 제2 전압 레벨쪽으로 구동한다.
바람직하기로는, 제1 직류 전압 제어부(210)는 버퍼 입력 신호(IN)와 제1 교류 신호(AC1) 사이에 형성되는 제1 캐패시터(CP1), 제1 교류 신호(AC1)와 전원 전압(VDD) 사이에 형성되는 제1 로드(PM1) 및 제1 교류 신호(AC1)와 접지 전압(GND) 사이에 형성되어 제1 로드(PM1)의 전류량을 제어하는 제1 전류원(NM1)을 구비한다.
그리고, 제2 직류 전압 제어부(220)는 버퍼 입력 신호(IN)와 제2 교류 신호(AC2) 사이에 형성되는 제2 캐패시터(CP2), 제2 교류 신호(AC2)와 접지 전압(GND) 사이에 형성되는 제2 로드(NM3) 및 제2 교류 신호(AC2)와 전원 전압(VDD) 사이에 형성되어 제2 로드(NM3)의 전류량을 제어하는 제2 전류원(222)을 구비한다.
그리고, 제1 전류원(NM1) 및 제2 전류원(222) 중 적어도 어느 하나는 버퍼 출력 신호(OUT)를 소정의 설정 전압(VHALF)으로 제어하기 위하여 전류량이 가변되는 가변 전류원이다. 여기서는, 제1 전류원(NM1)은 전류량이 가변되지 않는 전류원이고, 제2 전류원(222)이 가변 전류원이다.
각 구성 요소들의 구성을 좀 더 상세히 살펴보면 다음과 같다.
먼저, 제1 직류 전압 제어부(210)의 구성을 좀 더 구체적으로 살펴보면, 제1 로드(PM1)는 피모스(PMOS) 트랜지스터인 것이 바람직하다. 제1 로드(PM1)의 소스 단자는 전원 전압(VDD)에 접속되고, 게이트 단자와 드레인 단자는 제1 노드(21a)에 공통 접속된다.
제1 전류원(NM1)은 엔모스(NMOS) 트랜지스터인 것이 바람직하다. 제1전류원(NM1)의 드레인 단자와 제1 캐패시터(CP1)의 일측 단자는 제1 노드(21a)에 공통 접속된다. 제1 전류원(NM1)의 소오스 단자는 접지 전압(GND)에, 그리고, 그 게이트로는 제1 바이어스 신호(REFN)가 인가된다. 제1 바이어스 신호(REFN)는 일정한 전압 레벨을 가지는 신호로서, 다른 요소들과 함께 제1 전류원(PM1)에 흐르는 전류량을 결정하는 역할을 한다.
제1 로드(PM1)와 제1 전류원(NM1)은 제1 노드(21a)의 직류 전압이 일정하게 유지되도록 제어한다.
제2 직류 전압 제어부(220)의 구성은 제1 직류 전압 제어부(210)의 구성과 유사하다. 이를 구체적으로 살펴보면, 제2 로드(NM3)는 엔모스 트랜지스터인 것이 바람직하다. 제2 로드(NM3)의 소스 단자는 접지 전압(GND)에 접속되고, 게이트 단자와 드레인 단자는 제2 노드(21b)에 공통 접속된다.
제2 전류원(222)은 가변 전류원으로서, 바람직하기로는, 제2 바이어스 신호(REFP)에 의하여 게이팅되는 피모스 트랜지스터(PM3)와 제어 신호(RB)에 의하여 게이팅되는 피모스 트랜지스터(PM4)가 병렬로 연결된다. 상기 피모스 트랜지스터(PM4)는 제어 신호(RB)에 의해 버퍼 출력 신호(OUT)가 설정 전압(VHALF)이 되도록 제어된다. 제2 바이어스 신호(REFP)는 일정한 전압 레벨을 가지는 신호로서, 다른 요소들과 함께 제2 전류원(222)에 흐르는 전류량을 결정하는 역할을 한다.
상기 피모스 트랜지스터들(PM3, PM4)의 소오스 단자들은 전원 전압(VDD)에 공통 접속되고, 드레인 단자들은 제2 캐패시터(CP2)의 일측 단자와 함께 제2 노드(21b)에 공통 접속된다.
제2 로드(NM3)와 제2 전류원(222)은 제2 노드(21b)의 직류 전압을 결정한다.
제1 구동 회로(230)는 피모스 트랜지스터인 제1 구동 트랜지스터(PM2)를 구비하고, 제2 구동 회로(240)는 엔모스 트랜지스터인 제2 구동 트랜지스터(NM2)를 구비하는 것이 바람직하다. 제1 구동 트랜지스터(PM2)의 게이트 단자는 제1 노드(21a)에 접속되고, 소스 단자는 전원 전압(VDD)에 접속되며, 드레인 단자는 버퍼 출력 신호(OUT) 단자에 접속된다. 제1 구동 트랜지스터(P2)의 게이트 단자로 제1 교류 신호(AC1)가 입력된다.
제2 구동 트랜지스터(NM2)의 게이트 단자는 제2 노드(21b)에 접속되고, 소스 단자는 접지 전압(GND)에 접속되며, 드레인 단자는 버퍼 출력 신호(OUT) 단자에 접속된다. 제2 구동 회로(28)의 엔모스 트랜지스터(NM2)의 게이트 단자로 제2 교류 신호(AC2)가 입력된다.
버퍼 입력 신호(IN)가 입력되는 경우에 버퍼 입력 신호(IN)의 변화량은 제1 캐패시터(C1)를 통하여 제1 교류 신호(AC1)에 반영된다. 그러므로, 제1 교류 신호(AC1)는 제1 로드(PM1) 및 제1 전류원(NM1)에 의해 결정되는 제1 노드(21a)의 직류 전압에 버퍼 입력 신호(IN)의 변화량이 더해진 신호이다. 마찬가지로, 제2 교류 신호(AC2)는 제2 로드(NM3) 및 제2 전류원(222)에 의해 결정되는 제2 노드(21b)의 직류 전압에 버퍼 입력 신호(IN)의 변화량이 더해진 신호이다.
제1 및 제2 교류 신호(AC1, AC2)가 각각 제1 및 제2 구동 트랜지스터(PM2, NM2)를 게이팅함으로써 버퍼 출력 신호(OUT)가 생성된다. 따라서, 버퍼 출력 신호(OUT)의 특성은 제1 및 제2 교류 신호(AC1, AC2)에 의해 결정되는데, 특히 버퍼 출력 신호(OUT)의 직류 전압 레벨 또는 스윙 중심값은 제1 및 제2 노드(21a, 21b)의 직류 전압에 의해 결정된다.
그러므로, 제1 및 제2 노드(21a, 21b)의 직류 전압이 적절한 전압 레벨이 되도록 제1 및 제2 직류 전압 제어부(110, 120)를 설계하는 것이 중요하다. 그러나, 공정상의 여러 변수들로 인하여, 제1 및 제2 노드(21a, 21b)의 직류 전압이 설계시의 전압 레벨과 달라질 수 있으므로, 이를 조정하기 위하여 본 발명의 일 실시예에 따른 입력 버퍼 회로(200)에서는 제어 신호 발생부(300)에서 발생되는 제어 신호(RB)를 이용하여 제2 전류원(222)을 제어한다.
제어 신호 발생부(300)의 상세한 구성은 도 3에 도시된다. 이를 참조하면, 제어 신호 발생부(300)는 제1 및 제2 부하 버퍼링단(310, 340), 저역 통과 필터(320), 비교기(330) 및 설정 전압 생성기(350)를 구비한다.
제1 부하 버퍼링단(310)은 버퍼 출력 신호(OUT)에 걸리는 부하를 줄이기 위해 필요한 회로이다. 즉, 버퍼 출력 신호(OUT)가 직접 뒷단에 접속되면 두 신호 라인에 걸리는 부하가 커지므로, 동작 속도가 현저히 저하되는데, 상기 제1 부하 버퍼링단(310)은 이러한 동작 속도의 저하를 방지하는 역할을 수행한다. 그리고, 상기 제1 부하 버퍼링단(310)으로부터 출력되는 신호(FIN)는 상기 버퍼 출력 신호의 전압 변화에 연동된다. 한편, 제2 부하 버퍼링단(340)은 제1 부하 버퍼링단(310)을 반영하여, 설정 전압(VHALF)과 기준 전압(COM2) 사이에 배치된다.
제1 및 제2 부하 버퍼링단(310, 340)은 각각 두 개의 피모스 트랜지스터들(PM5,PM6 & PM7,PM8)로 구성된다.
버퍼 출력 신호(OUT)는 제1 부하 버퍼링단(310)을 거쳐, 저역 통과 필터(320)로 입력된다.
저역 통과 필터(320)는 입력되는 신호(FIN)의 고주파수 성분을 제거하여 직류의 비교 신호(COM1)를 출력한다. 저역 통과 필터(320)는 세 개의 피모스 트랜지스터들인 제1 내지 제3 필터 트랜지스터들(PM9, PM10, PM11)로 구성된다. 각 필터 트랜지스터(PM9, PM10, PM11)는 접지 전압(GND)에 의하여 게이팅되므로, 항상 턴온 상태이다. 제1 필터 트랜지스터 및 제2 필터 트랜지스터(PM9, PM10)의 출력 단자와 접지 전압(GND) 사이에 각각 제3 및 제4 커패시터(CP3, CP4)가 형성된다. 따라서, 제3 및 제4 커패시터(CP3, CP4)에 의하여 저역 통과 필터(320)로 입력되는 신호(FIN)의 고주파 성분은 제거되어 비교 신호(COM1)로 출력된다.
비교 신호(COM1)는 비교기(330)의 하나의 입력 단자로 입력된다.
한편, 설정 전압(VHALF)은 설정 전압 생성기(350)에서 생성된다. 설정 전압 생성기(350)는 제1 및 제2 저항(R1, R2)으로 구성된다. 제1 및 제2 저항(R1, R2)은 전원 전압(VDD)과 접지 전압(GND) 사이에 형성되어, 전원 전압(VDD)에서 분배된 설정 전압(VHALF)을 생성한다. 따라서, 제1 및 제2 저항(R1, R2)을 적절히 선택함으로써, 원하는 설정 전압(VHALF)을 얻을 수 있다.
설정 전압(VHALF)은 제2 부하 버퍼링단(340)을 거쳐, 기준 전압(COM2)으로서 비교기(330)의 나머지 입력 단자로 입력된다.
비교기(330)는 차동 증폭기(differential amplifier) 형태로서, 제1 및 제2 입력 트랜지스터(NM4, NM5), 제1 및 제2 출력 트랜지스터(PM12, PM13), 전류원 트랜지스터(NM6) 및 전류 바이어스단(R3, NM7)을 포함한다.
제1 및 제2 입력 트랜지스터(NM4, NM5)의 게이트로 각각 비교 신호(COM1) 및 기준 전압(COM2)이 입력된다. 그리고, 제1 출력 트랜지스터(PM12)의 드레인 단자로 제어 신호(RB)가 출력된다. 전류 바이어스단(R3, NM7)은 전류원 트랜지스터(NM6)를 제어하여 흐르는 전류를 조절한다.
비교기(330)로 입력되는 비교 신호(COM1)가 기준 전압(COM2)보다 높으면, 제2 입력 트랜지스터(NM5)에 비하여 제1 입력 트랜지스터(NM4)가 상대적으로 더 턴온되어, 제어 신호(RB)의 전압 레벨이 낮아진다. 반대로, 비교 신호(COM1)가 기준 전압(COM2)보다 낮으면, 제2 입력 트랜지스터(NM5)에 비하여 제1 입력 트랜지스터(NM4)가 상대적으로 덜 턴온되어 제어 신호(RB)의 전압 레벨이 높아진다.
이와 같은 비교기(330)의 동작과 연계하여, 본 발명의 일 실시예에 따른 입력 버퍼 회로(200)의 동작을 전체적으로 설명하면 다음과 같다.
먼저, 버퍼 출력 신호(OUT)의 직류 전압 레벨이 원하는 전압 레벨인 설정 전압(VHALF) 보다 낮은 경우이다. 이 경우에, 버퍼 출력 신호(OUT)는 제1 부하 버퍼링단(310)을 거치고, 저역 통과 필터(320)에서 고주파수 성분이 제거되어 비교 신호(COM1)로서 비교기(330)의 일 단자로 입력된다.
이 때, 버퍼 출력 신호(OUT)를 반영하는 비교 신호(COM1)는 설정 전압(VHALF)을 반영하는 기준 전압(COM2)에 비하여 전압 레벨이 낮다. 따라서, 비교기(330)에서 출력되어 가변 전류원인 제2 전류원(222)으로 입력되는 제어신호(RB)의 전압 레벨이 높아진다. 그러면, 제어 신호(RB)에 의해 게이팅되는 제2 피모스 트랜지스터(PM4)가 덜 턴온되어 제2 전류원(222)이 공급하는 전류량이 감소한다. 이에 의해 제2 노드(21b)의 직류 전압 레벨이 낮아지므로, 버퍼 출력 신호(OUT)의 전압 레벨이 높아진다.
버퍼 출력 신호(OUT)의 직류 전압 레벨이 원하는 전압 레벨인 설정 전압(VHALF) 보다 높은 경우를 살펴본다. 이 경우에도, 버퍼 출력 신호(OUT)는 제1 부하 버퍼링단(310)을 거치고, 저역 통과 필터(320)에서 고주파수 성분이 제거되어 비교 신호(COM1)로서 비교기(330)의 일 단자로 입력된다.
이 때, 버퍼 출력 신호(OUT)를 반영하는 비교 신호(COM1)는 설정 전압(VHALF)을 반영하는 기준 전압(COM2)에 비하여 전압 레벨이 높다. 따라서, 출력되는 제어 신호(RB)의 전압 레벨이 낮아진다. 그러면, 제어 신호(RB)에 의해 게이팅되는 제2 피모스 트랜지스터(PM4)가 더 턴온되어 제2 전류원(222)이 공급하는 전류량이 증가한다. 이에 의해 제2 노드(21b)의 직류 전압 레벨이 높아지므로, 버퍼 출력 신호(OUT)의 전압 레벨이 낮아진다.
상기와 같이 버퍼 출력 신호(OUT)의 전압 레벨이 설정 전압(VHALF)보다 높을 때는 낮아지고 버퍼 출력 신호(OUT)의 전압 레벨이 설정 전압(VHALF)보다 낮을 때는 높아지는 제어 신호(RB)가 가변 전류원으로 피드백된다. 이를 네거티브(negative) 피드백이라 한다.
네거티브 피드백되는 제어 신호(RB)를 이용하여 제2 전류원(222)의 전류량을 가변시킴으로써, 버퍼 출력 신호(OUT)의 전압을 설정 전압(VHALF)이 되도록 조정할수 있으며, 이로 인하여 원하는 출력 특성을 가지는 버퍼 출력 신호(OUT)를 얻을 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는 제2 전류원(222)이 가변 전류원이지만 제1 전류원 또는 양쪽 모두를 가변 전류원으로 할 수 있다. 또한 본 명세서 및 도면에 기술된 제어 신호 발생부(300)의 구성은 하나의 예로서, 저역 통과 필터(320), 비교기(330) 등의 구성이 본 명세서에서 제시된 형태와 다른 형태로 구현될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 입력 버퍼 회로에 의하면, 공정 조건 등의 변화에 따른 버퍼 출력 신호의 직류 전압의 변화를 최소화할 수 있다.

Claims (8)

  1. 소정의 버퍼 입력 신호를 증폭하여, 버퍼 출력 신호를 발생하는 입력 버퍼 회로에 있어서,
    상기 버퍼 입력 신호의 교류 전압 성분을 반영하여 제1 교류 신호를 생성하는 제1 직류 전압 제어부로서, 상기 제1 교류 신호와 전원 전압 사이에 형성되는 제1 로드 및 상기 제1 교류 신호와 접지 전압 사이에 형성되어 상기 제1 로드의 전류량을 제어하는 제1 전류원을 포함하는 상기 제1 직류 전압 제어부;
    상기 버퍼 입력 신호의 교류 전압 성분을 반영하여 제2 교류 신호를 생성하는 제2 직류 전압 제어부로서, 상기 제2 교류 신호와 상기 접지 전압 사이에 형성되는 제2 로드 및 상기 제2 교류 신호와 상기 전원 전압 사이에 형성되어 상기 제2 로드의 전류량을 제어하는 제2 전류원을 포함하는 상기 제2 직류 전압 제어부;
    상기 제1 교류 신호에 응답하여, 전압 레벨이 제1 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제1 구동 회로; 및
    상기 제2 교류 신호에 응답하여, 전압 레벨이 제2 전압 레벨쪽으로 구동되는 상기 버퍼 출력 신호를 발생하는 제2 구동 회로를 구비하며,
    상기 제1 전류원 및 상기 제2 전류원 중 적어도 어느 하나는
    상기 버퍼 출력 신호를 소정의 설정 전압으로 제어하기 위하여 전류량이 가변되는 가변 전류원인 것을 특징으로 하는 입력 버퍼 회로.
  2. 제1 항에 있어서, 상기 가변 전류원은
    소정의 제어 신호에 의하여 게이팅되어 상기 버퍼 출력 신호가 상기 설정 전압이 되도록 제어되는 제1 모스 트랜지스터를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  3. 제2 항에 있어서, 상기 가변 전류원은
    상기 제1 모스 트랜지스터에 병렬로 연결되며, 소정의 바이어스 신호에 의하여 게이팅되는 제2 모스 트랜지스터를 더 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  4. 제2 항 또는 제3 항에 있어서, 상기 입력 버퍼 회로는
    상기 버퍼 출력 신호를 상기 설정 전압과 비교하여, 네거티브 피드백되는 상기 제어 신호를 출력하는 제어 신호 발생부를 더 구비하는 것을 특징으로 하는 입력 버퍼 회로.
  5. 제4 항에 있어서, 상기 제어 신호 발생부는
    상기 버퍼 출력 신호를 반영하는 비교 신호를 상기 설정 전압을 반영하는 기준 전압과 비교하여 상기 제어 신호를 발생하는 비교기를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  6. 제5 항에 있어서, 상기 제어 신호 발생부는
    상기 버퍼 출력 신호를 저역 통과 필터링하여 상기 비교 신호를 출력하는 저역 통과 필터를 더 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  7. 제6 항에 있어서, 상기 제어 신호 발생부는
    상기 버퍼 출력 신호에 부과되는 부하를 감소시키기 위한 부하 버퍼링단으로서, 상기 버퍼 출력 신호의 전압 변화에 연동되는 신호를 상기 저역 통과 필터에 제공하는 상기 부하 버퍼링단을 더 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  8. 제5 항에 있어서, 상기 제어 신호 발생부는
    상기 버퍼 출력 신호에 부과되는 부하를 감소시키기 위한 부하 버퍼링단으로서, 상기 버퍼 출력 신호의 전압 변화에 연동되는 신호를 상기 비교 신호로 제공하는 상기 부하 버퍼링단을 더 포함하는 것을 특징으로 하는 입력 버퍼 회로.
KR10-2001-0074333A 2001-11-27 2001-11-27 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로 KR100427493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074333A KR100427493B1 (ko) 2001-11-27 2001-11-27 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074333A KR100427493B1 (ko) 2001-11-27 2001-11-27 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로

Publications (2)

Publication Number Publication Date
KR20030043255A true KR20030043255A (ko) 2003-06-02
KR100427493B1 KR100427493B1 (ko) 2004-04-28

Family

ID=29571658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074333A KR100427493B1 (ko) 2001-11-27 2001-11-27 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로

Country Status (1)

Country Link
KR (1) KR100427493B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422011B1 (ko) * 2001-11-05 2004-03-11 주식회사 티엘아이 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼
KR100715483B1 (ko) * 2006-01-06 2007-05-07 (주)에이디테크놀로지 전압 제어 발진기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996042050A1 (de) * 1995-06-09 1996-12-27 Siemens Aktiengesellschaft Schaltungsanordnung zum vergleich zweier elektrischer grössen, die von einem ersten neuron-mos-feldeffekttransistor und einer referenzquelle zur verfügung gestellt werden
JPH1174777A (ja) * 1997-06-16 1999-03-16 Mitsubishi Electric Corp 半導体装置の入力バッファ
KR100297707B1 (ko) * 1997-10-13 2001-08-07 윤종용 반도체메모리장치의입력버퍼
KR19990076162A (ko) * 1998-03-28 1999-10-15 김영환 입력 버퍼 회로
JP2002033653A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 信号レベル変換回路およびそれを備える半導体装置
KR100422011B1 (ko) * 2001-11-05 2004-03-11 주식회사 티엘아이 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422011B1 (ko) * 2001-11-05 2004-03-11 주식회사 티엘아이 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼
KR100715483B1 (ko) * 2006-01-06 2007-05-07 (주)에이디테크놀로지 전압 제어 발진기

Also Published As

Publication number Publication date
KR100427493B1 (ko) 2004-04-28

Similar Documents

Publication Publication Date Title
JP3144700B2 (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
JP2007281876A (ja) 比較回路及びその増幅回路
WO2002097975A2 (en) High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
USRE40053E1 (en) Delay circuit having delay time adjustable by current
KR20050050566A (ko) 발진 회로
KR100400317B1 (ko) 클럭 동기 장치의 지연 회로
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
KR100427493B1 (ko) 출력 신호의 전압이 설정 전압으로 제어되는 입력 버퍼 회로
KR102572587B1 (ko) 콤퍼레이터 및 발진 회로
US6373297B1 (en) Input buffer capable of achieving quick response
TW202238305A (zh) 並聯穩壓器
KR100695510B1 (ko) 차동증폭기
KR100422011B1 (ko) 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼
US7285998B2 (en) Duty ratio adjusting circuit
KR100332209B1 (ko) 고속 응답하는 입력 버퍼 회로
US6798802B2 (en) High-speed laser driver including wave-shaping circuits
KR20050077992A (ko) 내부전압 발생회로
KR100327440B1 (ko) 제로-크로싱 감지회로
KR100645926B1 (ko) 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
US7622964B2 (en) Analog buffer circuit
KR100280408B1 (ko) 풀스케일입력버퍼
JP4031373B2 (ja) 小振幅出力バッファ
KR100609485B1 (ko) 히스테리시스 특성을 갖는 비교장치
JP2005184793A (ja) 発振回路
KR100370168B1 (ko) 비트라인 프리차지 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090403

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee