KR100645926B1 - 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로 - Google Patents

공통모드 궤환 회로를 이용한 완전 차동 증폭 회로 Download PDF

Info

Publication number
KR100645926B1
KR100645926B1 KR1020040077025A KR20040077025A KR100645926B1 KR 100645926 B1 KR100645926 B1 KR 100645926B1 KR 1020040077025 A KR1020040077025 A KR 1020040077025A KR 20040077025 A KR20040077025 A KR 20040077025A KR 100645926 B1 KR100645926 B1 KR 100645926B1
Authority
KR
South Korea
Prior art keywords
voltage
common mode
mode feedback
output
differential amplifier
Prior art date
Application number
KR1020040077025A
Other languages
English (en)
Other versions
KR20060028036A (ko
Inventor
김상민
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040077025A priority Critical patent/KR100645926B1/ko
Publication of KR20060028036A publication Critical patent/KR20060028036A/ko
Application granted granted Critical
Publication of KR100645926B1 publication Critical patent/KR100645926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
    • H03F3/45672—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로에 관한 것으로서, 보다 상세하게는 게이트가 접지전압에 접속된 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자를 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 유지하는 공통모드 궤환회로를 이용하여 완전 차동 증폭 회로를 제어하는 기술을 개시한다.
이를 위해, 본 발명은 소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및 기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되, 상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며, 상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고, 상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 한다.

Description

공통모드 궤환 회로를 이용한 완전 차동 증폭 회로{Fully differential amplifier circuit using common mode feedback}
도 1은 종래의 저항을 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.
도 2a 및 도 2b는 도 1의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.
도 3은 종래의 NMOS 트랜지스터를 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.
도 4a 및 도 4b는 도 3의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.
도 5는 본 발명의 실시예에 따른 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도.
도 6a 및 도 6b는 도 3의 공통모드 궤환회로의 출력전압범위를 나타내는 시물레이션도.
도 7은 도 5의 완전 차동 증폭 회로의 전압이득 효과를 설명하기 위한 그래프.
본 발명은 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로에 관한 것으로서, 보다 상세하게는 게이트가 접지전압에 접속된 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자를 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 유지하는 공통모드 궤환회로를 이용하여 완전 차동 증폭 회로를 제어하는 기술이다.
일반적으로, 연산증폭기는 단일 출력(Single - Ended) 구조와 완전 차동 구조의 두가지 형태로 나눌 수 있다.
단일 출력 연산증폭기는 차동 증폭기와 레벨 천이부 등을 한단으로 하고 이득단을 공통 - 소스 구조로 병렬연결시킨 2 스테이지 구조로 주로 사용되고 있으며, 대안으로 단일 스테이지에서 공동 -게이트 트랜지스터를 캐스코드하는 구조가 있다.
그러나, 단일 출력 연산증폭기 구조는 주파수 안정도의 측면에서 보상 커패시터를 필요로 하며, DC 이득의 향상을 위해 트랜지스터의 크기를 크게 하는 이유로 인해 기생적인 커패시터의 값이 커져 주파수 특성이 좋지 않다.
한편, 완전 차동 구조를 갖는 연산증폭기는 주파수 안정도의 보상이 부하 커패시터에 의해 이루어지므로, 상기한 단일 출력 구조의 연산증폭기에 비해 신호의 스윙(Swing) 및 동상신호 제거특성에서 6db의 잇점을 가지고 있다.
도 1은 종래의 저항을 구비한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.
도 1의 완전 차동 증폭 회로는 완전 차동 증폭부(10) 및 공통모드 궤환부(20)를 구비한다.
완전 차동 증폭부(10)는 공통모드 궤환부(20)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 두 입력전압신호 INN, INP를 비교 및 증폭하여 두 차동 출력전압신호 OUTN_R, OUTP_R를 출력한다.
이를 위해, 완전 차동 증폭부(10)는 피모스 트랜지스터 PM1, PM2와 엔모스 트랜지스터 NM1~ NM4를 구비한다.
피모스 트랜지스터 PM1, PM2는 공통모드 궤환부(20)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 전원전압 VDD 레벨을 그 드레인에 인가한다.
엔모스 트랜지스터 NM1, NM2는 드레인이 피모스 트랜지스터 PM1, PM2의 드레인에 각각 연결되고 게이트에 각각 입력되는 입력전압신호 INP, INN을 비교한다.
엔모스 트랜지스터 NM3, NM4는 게이트에 제어신호 VB_R가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 엔모스 트랜지스터 NM4의 드레인과 게이트가 공통연결되고 그 드레인이 엔모스 트랜지스터 NM1, NM2의 소스에 연결되어, 전류미러(Current mirror) 형태를 구성한다.
공통모드 궤환부(20)는 두 차동출력전압신호 OUTP_R, OUTN_R의 평균값을 구하여 그 평균값 VCMP과 기준전압 VREF을 비교 및 증폭하여 완전 차동 증폭부(10)를 제어하는 전압제어신호 VCTRL를 출력한다.
이를 위해, 공통모드궤환부(20)는 비교부(21) 및 평균값 출력부(22)를 구비 한다.
비교부(21)는 피모스 트랜지스터 PM3, PM4와 엔모스 트랜지스터 NM5~ NM7을 구비하고 기준전압 VREF과 평균값 출력부(22)의 출력전압 VCMP을 비교하여 전압제어신호 VCTRL를 출력한다.
피모스 트랜지스터 PM3, PM4는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다. 엔모스 트랜지스터 NM5, NM6는 그 드레인이 피모스 트랜지스터 PM3, PM4의 드레인에 연결되고, 그 게이트에 기준전압 VREF과 평균값 출력부(22)의 출력전압 VCMP을 각각 수신하여, 기준전압 VREF과 출력전압 VCMP 레벨을 비교한다.
엔모스 트랜지스터 NM7는 그 게이트가 엔모스 트랜지스터 NM3, NM4의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.
엔모스 트랜지스터 NM7는 게이트에 제어신호 VB_R가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM5, NM6의 소스에 각각 연결된다.
평균값 출력부(22)는 완전 차동 증폭부(10)로부터 출력된 두 차동출력 OUTP_R, OUTN_R 사이에 2개의 저항 R1, R2을 직렬연결하여, 두 차동출력 OUTP_R, OUTN_R의 평균값을 구하여 출력전압 VCMP을 출력한다.
상기와 같은 구성을 갖는 완전 차동 증폭 회로의 DC 시물레이션이 도 2a 및 도 2b와 같다. 도 2a는 완전 차동 증폭부(10)의 출력전압 OUTN_R의 출력전압 범위 A, 출력전압 OUTP_R의 출력전압범위 B의 출력전압 범위를 나타내는 출력파형도이 고, 도 2b는 두 차동출력전압 OUTP_R, OUTN_R을 합산하여 이등분한 평균값의 출력전압 범위를 나타내는 그래프이다.
이와같이, 종래의 저항을 구비한 공통모드 궤환부를 이용한 완전 차동 증폭 회로는, 저항을 사용한 공통모드 궤환부(20)의 두 저항R1, R2이 완전 차동 증폭부(10)의 출력저항(미도시)에 병렬로 연결되어 도 7의 A와 같이, 전압이득을 감소시키는 문제점이 있다. 전압이득의 감소를 다소 방지하기 위해 두 저항 R1, R2의 저항값을 크게 설계하기도 하나, 저항값이 커지면 레이아웃 면적 소모가 커지는 문제점이 있다.
이러한 문제점을 해결하기 위해 도 3와 같이, 공통모드 궤환부(40)를 구현하였다.
도 3은 종래의 NMOS 트랜지스터를 이용한 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.
NMOS 트랜지스터를 구비한 완전 차동 증폭 회로는 완전 차동 증폭부(30)와 공통모드 궤환부(40)를 구비한다. 여기서, 완전 차동 증폭부(30)는 도 1의 구성과 동일하므로 구체적인 설명은 생략하기로 한다.
공통모드 궤환부(40)는 피모스 트랜지스터 PM3, PM4 및 엔모스 트랜지스터 NM5 ~ NM10를 구비한다.
피모스 트랜지스터 PM3, PM4는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다.
엔모스 트랜지스터 NM5, NM8이 직렬연결되어 버퍼회로를 구성하고 그 게이트 에 기준전압 VREF가 인가되며, 엔모스 트랜지스터 NM6, NM9가 직렬연결되어 버퍼회로를 구성하고 그 게이트에 두 차동출력전압신호 OUTP_T, OUTN_T를 각각 인가된다.
그에 따라, 공통모드 궤환부(40)는 엔모스 트랜지스터 NM6, NM9로 이루어진 버퍼회로의 두 차동출력전압신호 OUTP_T, OUTN_T의 평균값과 엔모스 트랜지스터 NM5, NM8에 인가되는 기준전압 VREF의 평균값을 비교하여 전압제어신호 VCTRL을 출력한다.
엔모스 트랜지스터 NM7, NM10는 그 게이트가 엔모스 트랜지스터 NM3, NM4의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.
엔모스 트랜지스터 NM7, NM10는 게이트에 제어신호 VB_T가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM5, NM6의 소스에 각각 연결된다.
상기와 같은 구성을 갖는 완전 차동 증폭 회로의 DC 시물레이션이 도 4a 및 도 4b와 같다. 도 4a는 완전 차동 증폭부(30)의 두 출력전압 OUTN_T의 출력전압범위 A, 출력전압 OUTP_T의 출력전압범위 B의 출력전압 범위를 나타내는 출력파형도이고, 도 4b는 두 출력전압 OUTP_T, OUTN_T을 합산하여 이등분한 평균값의 출력전압 범위를 나타내는 그래프이다.
도 4b에 도시한 바와같이, 종래의 NMOS 트랜지스터를 구비한 공통모드 궤환회로를 이용한 완전 차동 증폭 회로는, 저항을 구비하는 공통모두 궤환회로를 이용한 완전 차동 증폭 회로에 비하여 면적소모는 감소시킬 수 있으나, 도 2a 및 도 2b의 그래프에 비하여, 완전 차동 증폭부(30)의 출력전압 범위를 감소시키는 문제 점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 게이트가 접지전압에 접속되어 항상 턴오프되는 엔모스 트랜지스터를 턴오프(turn-off) 저항값을 갖는 저항소자로서 사용하여 레이아웃 면적을 최소화하는 동시에 차동증폭부의 전압이득과 출력전압범위를 일정하게 유지하도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 공통모드 궤환 회로를 이용한 완전차동증폭회는, 소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및 기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되, 상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며, 상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고, 상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 공통모드 궤환회로를 사용한 완전 차동 증폭 회로의 구성도이다.
완전 차동 증폭 회로는 완전 차동 증폭부(100) 및 공통모드궤환부(200)를 구 비한다.
완전 차동 증폭부(100)는 공통모드 궤환부(200)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 두 입력전압신호 INN, INP를 비교 및 증폭하여 두 차동 출력전압신호 OUTN_OFF, OUTP_OFF를 출력한다.
이를 위해, 완전 차동 증폭부(100)는 피모스 트랜지스터 PM5, PM6와 엔모스 트랜지스터 NM11~ NM14를 구비한다.
피모스 트랜지스터 PM5, PM6는 공통모드 궤환부(200)로부터 출력되는 전압제어신호 VCTRL에 의해 제어되어 전원전압 VDD 레벨을 그 드레인에 인가한다.
엔모스 트랜지스터 NM11, NM12는 드레인이 피모스 트랜지스터 PM5, PM6의 드레인에 각각 연결되고 게이트에 각각 입력되는 입력전압신호 INP, INN을 비교한다.
엔모스 트랜지스터 NM13, NM14는 게이트에 제어신호 VB_OFF가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 엔모스 트랜지스터 NM14의 드레인과 게이트가 공통연결되고 엔모스 트랜지스터 NM13는 그 드레인이 엔모스 트랜지스터 NM11, NM12의 소스에 연결되어 전류미러(Current mirror) 형태를 구성한다.
상기와 같은 구성을 갖는 완전 차동 증폭부(100)는 입력전압신호 INP, INN를 비교하여 차동출력전압신호 OUTN_OFF, OUTP_OFF를 출력한다.
공통모드 궤환부(200)는 두 차동출력전압신호 OUTP_OFF, OUTN_OFF의 평균값을 구하여 그 평균값 VCMP과 기준전압 VREF을 비교 및 증폭하여 완전 차동 증폭부(100)를 제어하는 전압제어신호 VCTRL를 출력한다.
공통모드궤환부(200)는 비교부(201) 및 평균값 출력부(202)를 구비한다.
비교부(201)는 피모스 트랜지스터 PM7, PM8와 엔모스 트랜지스터 NM15~ NM17을 구비하고 기준전압 VREF과 평균값 출력부(202)의 출력전압 VCMP을 비교하여 전압제어신호 VCTRL를 출력한다.
피모스 트랜지스터 PM7, PM8는 그 소스가 전원전압단 VDD에 연결되고 게이트와 드레인이 공통연결된다. 엔모스 트랜지스터 NM15, NM16는 그 드레인이 피모스 트랜지스터 PM7, PM8의 드레인에 연결되고, 그 게이트에 기준전압 VREF과 평균값 출력부(202)의 출력전압 VCMP을 각각 수신하여, 기준전압 VREF과 출력전압 VCMP 레벨을 비교한다.
엔모스 트랜지스터 NM17는 그 게이트가 엔모스 트랜지스터 NM13, NM14의 게이트와 공통연결되어 전류미러(Current mirror) 형태를 구성한다.
엔모스 트랜지스터 NM17는 게이트에 제어신호 VB_OFF가 공통으로 인가되고 소스는 접지전압 GND에 연결되며 그 드레인은 엔모스 트랜지스터 NM15, NM16의 소스에 각각 연결된다.
평균값 출력부(202)는 완전 차동 증폭부(100)로부터 출력된 두 차동출력전압신호 OUTP_OFF, OUTN_OFF 사이에 엔모스 트랜지스터 NM18, NM19를 구비하여, 두 차동출력전압신호 OUTP_OFF, OUTN_OFF의 평균값을 구하여 출력전압 VCMP을 출력한다.
엔모스 트랜지스터 NM18, NM19는 그 게이트가 접지전압단에 연결되어 게이트 소스 전압 VGS가 네거티브값을 갖게되어 항상 턴오프되어 턴오프(turn-off) 저항소자로서 구동된다. 즉, 도 7의 C에 도시한 바와 같이, 엔모스 트랜지스터 NM18, NM19가 큰 저항값을 갖는 저항으로서 구동되어 면적소모를 최소화하면서 전압이득을 유지할 수 있다.
또한, 도 3의 NMOS를 구비한 공통모드 궤환회로의 출력전압 범위를 나타내는 도 도 4a 및 도 4b의 그래프에 비하여, 도 6a 및 도 6b에 도시한 바와 같이, 본 발명의 공통모드 궤환회로의 출력전압범위가 일정함을 알 수 있다. 여기서, 도 6a는 완전 차동 증폭부(100)의 두 출력전압 OUTN_OFF의 출력전압범위 A, 출력전압 OUTP_OFF의 출력전압범위 B의 출력파형도이고, 도 6b는 두 차동출력전압 OUTP_OFF, OUTN_OFF을 합산하여 이등분한 평균값 즉, 출력전압 VCMP의 그래프이다.
[표 1] 종래의 기술과 본 발명의 특성을 비교한 표
Figure 112004043842290-pat00001
상기 표 1에 도시한 바와 같이, 전압이득, 면적, 출력전압범위, 및 전류소모량 등에 있어서, 본원 발명의 턴오프저항을 구비한 공통모드 궤환회로를 사용하는 완전 차동 증폭 회로의 특성이 가장 좋음을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명은 턴오프(turn-off) 저항값을 갖는 저항소자를 이용한 공통모드 궤환회로를 설계하여, 레이아웃 면적을 최소화하는 동시 에 차동증폭부의 전압이득과 출력전압범위를 일정하게 유지시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 소정의 전압제어신호에 의해 제어되고 복수개의 입력전압을 비교 및 증폭하여 복수개의 차동출력전압신호를 출력하는 완전 차동 증폭부; 및
    기준전압과 비교전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 공통모드궤환부;를 포함하되,
    상기 비교전압은 턴오프 저항값을 갖는 저항소자를 이용하여 출력된 상기 복수개의 차동출력전압신호의 평균값이며,
    상기 공통모드 궤환부는, 상기 턴오프 저항값을 갖는 저항소자를 구비하고, 상기 복수개의 차동출력전압신호의 평균값을 구하여 상기 비교전압을 출력하는 평균값 출력부를 구비하고,
    상기 평균값 출력부는, 상기 복수개의 차동출력전압신호가 인가되는 양단에 각각 직렬로 연결되고, 게이트가 접지전압단에 접속되어 항상 턴오프되어 상기 턴오프 저항값을 갖는 제 1 및 제 2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.
  2. 제 1항에 있어서, 상기 공통모드 궤환부는,
    상기 비교전압과 상기 기준전압을 비교 및 증폭하여 상기 전압제어신호를 출력하는 비교부를 더 구비하는 것을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.
  3. 삭제
  4. 제 2 항에 있어서, 상기 비교부는,
    상기 기준전압과 상기 비교전압이 그 게이트에 인가되는 제 3 및 제 4 엔모스 트랜지스터; 및
    상기 제 3 및 제 4 엔모스 트랜지스터의 드레인에 그 소스가 접속되고 드레인에 전원전압단이 접속되며 상기 드레인과 그 게이트가 공통연결되는 제 1 및 제 2 피모스 트랜지스터;
    를 구비함을 특징으로 하는 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로.
KR1020040077025A 2004-09-24 2004-09-24 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로 KR100645926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077025A KR100645926B1 (ko) 2004-09-24 2004-09-24 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077025A KR100645926B1 (ko) 2004-09-24 2004-09-24 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로

Publications (2)

Publication Number Publication Date
KR20060028036A KR20060028036A (ko) 2006-03-29
KR100645926B1 true KR100645926B1 (ko) 2006-11-15

Family

ID=37138892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077025A KR100645926B1 (ko) 2004-09-24 2004-09-24 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로

Country Status (1)

Country Link
KR (1) KR100645926B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291186B2 (en) 2016-11-24 2019-05-14 SK Hynix Inc. Amplifier for contorlling output range and multi-stage amplification device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111030624B (zh) * 2019-12-31 2024-05-10 江苏润石科技有限公司 共模抑制比可配置的仪表放大器及其配置方法
CN111130475B (zh) * 2019-12-31 2024-05-10 江苏润石科技有限公司 增益误差可配置的仪表放大器及其配置方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153747A (ja) * 1995-11-29 1997-06-10 Nec Corp 差動増幅器の同相電圧帰還回路
KR20020066839A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 반도체 메모리장치의 입출력 회로 및 전류제어 회로
US6590980B1 (en) 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
KR20030094463A (ko) * 2002-06-04 2003-12-12 주식회사 티엘아이 클락신호에 의하여 제어되는 공통 모드 궤환 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153747A (ja) * 1995-11-29 1997-06-10 Nec Corp 差動増幅器の同相電圧帰還回路
KR20020066839A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 반도체 메모리장치의 입출력 회로 및 전류제어 회로
US6590980B1 (en) 2001-09-24 2003-07-08 Micrel, Incorporated Low voltage, low power operational amplifier with rail to rail output
KR20030094463A (ko) * 2002-06-04 2003-12-12 주식회사 티엘아이 클락신호에 의하여 제어되는 공통 모드 궤환 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291186B2 (en) 2016-11-24 2019-05-14 SK Hynix Inc. Amplifier for contorlling output range and multi-stage amplification device using the same

Also Published As

Publication number Publication date
KR20060028036A (ko) 2006-03-29

Similar Documents

Publication Publication Date Title
US6281753B1 (en) MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability
US8149055B2 (en) Semiconductor integrated circuit device
US7173490B2 (en) Apparatus and method for increasing a slew rate of an operational amplifier
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
KR100542685B1 (ko) 출력버퍼용 연산 트랜스컨덕턴스 증폭기
WO2007043122A1 (ja) 可変利得増幅器及びその制御方法
KR101419806B1 (ko) 고정 대역폭을 갖는 가변 이득 증폭기
KR100499855B1 (ko) 가변 이득 증폭기
WO2007052389A1 (ja) パワーアンプおよびそのアイドリング電流設定回路
EP1686686A1 (en) Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof
US8149056B2 (en) Amplifying circuit
US10461707B2 (en) Amplifier class AB output stage
KR100313504B1 (ko) 알티알 입력단의 트랜스컨덕턴스 제어회로
KR100645926B1 (ko) 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
US11095258B2 (en) Class AB amplifier and operational amplifier
KR100499859B1 (ko) 가변 이득 증폭기
KR100499856B1 (ko) 가변 이득 증폭기
US20050013029A1 (en) Voice coil motor power amplifier
KR101620683B1 (ko) 전력 변환이 가능한 캐스코드 증폭기
KR100695510B1 (ko) 차동증폭기
KR20150088025A (ko) 셀프-캐스코드 구조를 이용한 ２단 연산 증폭기 회로
KR100327440B1 (ko) 제로-크로싱 감지회로
KR100609485B1 (ko) 히스테리시스 특성을 갖는 비교장치
Yu et al. A low voltage high unity-gain bandwidth CMOS op-amp
JPH11122055A (ja) 演算増幅器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 14