KR20030012227A

KR20030012227A - 급속광가열화학증착장치를 이용한 박막소자 제조방법

Info

Publication number: KR20030012227A
Application number: KR1020010046177A
Authority: KR
Inventors: 전영권; 이동욱
Original assignee: (주) 헤세드테크놀러지
Priority date: 2001-07-31
Filing date: 2001-07-31
Publication date: 2003-02-12

Abstract

Al₂O₃단결정·다결정, Y₂O₃단결정, M₂O단결정, Mullite, AlN 단결정·다결정, glass-ceramic과 같이 소결이나 결정 성장을 통하여 만들어지는 투명한 세라믹 물질을 기판으로 사용하여 Si과 같은 반도체 물질을 단결정, 다결정 형태로 증착한 고품질의 SOI(Silicon on Insulator)기판을 제조하기 위하여 급속광가열화학증착장치를 사용하여 증착온도가 낮은 저온 증착 공정을 하며, 증착된 박막의 품질을 향상시키기 위하여 수소화와 산화열처리를 하는 것을 특징으로 하는 박막소자 제조방법.

Description

급속광가열화학증착장치를 이용한 박막소자 제조방법{A manufacturing method of thin film using a rapid photothermal chemical vapor deposition}

본 발명은 급속광가열화학증착장치를 이용한 박막소자 제조 방법에 관한 것으로서, 세라믹 기판을 기판으로 사용하여 Si과 같은 반도체 물질을 단결정, 다결정 형태로 증착한 고품질의 SOI(Silicon on Insulator)기판을 제조하기 위하여 RTCVD를 사용하여 증착온도가 낮은 저온 증착 공정을 하며, 증착된 박막의 품질을 향상시키기 위하여 수소화와 산화열처리를 하는 것을 특징으로 한다.

근래에 들어 많이 사용되고 있는 전자부품으로 MOSFET(Metal-Oxide Semiconductor Field Emission Transistor)이 있다. MOSFET은 금속전극을 산화막으로 절연시킨 형태의 전계효과트랜지스터(FET ; Field Emission Transistor)로서 크기를 아주 작게 만들 수 있고, 구동전압 및 구동전류가 낮다는 장점이 있어서 중앙처리장치(CPU)를 비롯한 logic회로나 메모리용 Dram과 같이 신호제어장치나 신호저장용 부품으로 사용된다. MOSFET에도 여러 종류가 있지만, 그 중에서 CMOS(Complementary metal-oxide semiconductor)가 가장 많이 쓰이고 있다.

소자의 크기를 아주 작게 하여 가능한 많은 소자를 포함하도록 부품을 제조하는 집적기술이 발전함에 따라 소자의 길이와 크기 그리고 배선의 폭은 아주 작아지고 정밀해지고 있다. 그러나 CMOS는 전극간의 절연이 완벽하게 이루어지지 않아서, 소자와 소자에 의해 기대하지 않았던 새로운 기생트랜지스터가 생기게 되었다. 기생트랜지스터는 신호의 제어와 신호의 저장에 영향을 주게 되었고, 집적화로 말미암아 생성된 수많은 기생트랜지스터는 구동전류를 증가시키고, 과도한 열을 발생시킴으로써 전자부품의 수명을 줄이고 많은 신호처리상의 오류와 저장신호의 소멸을 초래했다.

집적도를 높이기 위해 소자와 소자를 연결해주는 배선의 길이와 폭을 줄이기시작했지만, 배선의 폭을 배선재료가 가진 고유한 임계값이하로 줄이면 오히려 신호처리과정에서 지체(delay)가 발생해서 신호처리가 늦어지게 된다. 더군다나 고집적기술은 빠른 응답속도와 저전력, 그리고 저전압 소모와 같은 여러 가지 조건이 필요하다.

현재의 집적 기술은 그 한계에 부딪혀서 더 이상 CMOS의 크기를 줄여서 집적시키는 것은 힘든 상황이다. 더구나, 현재와 같이 박막기술이 발전하는 시점에서 CMOS기술로 박막수준의 작은 소자를 생산할 경우, 집적화된 엄청난 수의 소자에서 발생하는 열은 이전의 집적화되기 이전의 소자에서 발생하는 열보다 훨씬 많은 열량을 발생시킴으로써, 전자부품의 성능을 떨어뜨리게 되고, 구동전압을 박막소자에 필요한 전압 수준으로 낮출 수 없으며, 트랜지스터 전극 사이를 완벽하게 절연시킬 수 없으므로 신호처리과정에서 많은 오류가 발생하게 된다.

따라서 CMOS를 대체할 새로운 고집적기술을 개발하기 위한 새로운 방법이 강구되었고, 그 결과 개발된 방법이 SOI(silicon on insulator)이다. SOI는 기본적으로 절연층위에 Si 박막을 증착하고 그 위에 회로를 만드는 방법으로서, 기저층에 필요한 n-type층과 p-type층이 제거되어 회로는 보다 간단하게 되었고, 기저층에 필요한 n-type층과 p-type층을 제작할 때 필요한 사진석판식각(photolithographic etch) 공정이 필요하지 않아 제작과정도 비교적 간단하게 되었다.

SOI는 절연기판 위에 Si을 증착한 형태이며, 전극과 전극 사이가 완벽하게 절연되어 고속 신호처리가 가능하고 기생트랜지스터가 생기지 않으므로 열 발생량이 아주 적다. SOI의 품질은 절연기판위에 증착된 Si의 결정형태로 평가된다. 보통 박막으로 증착된 Si은 비정질 형태이다. 비정질 Si 막은 신호처리가 빠르지 않기 때문에 증착된 Si을 단결정 형태의 에피택시(epitaxy) 층으로 만들려는 시도가 진행되고 있다.

SOI를 제작하는 방법에는 BESOI(Bond and Etchback SOI)와 ELTRAN(Epitaxial Layer TRANsfer), 그리고 Smart Cut과 SOS(silicon on sapphire) 등 여러 가지 방법이 있으며, 최근에는 SOS의 일종으로서 RTCVD를 사용하여 다단계 공정을 거치면서 증착된 Si의 품질을 좋게 하는 방법도 사용하고 있다.

RTCVD를 사용하여 다단계공정을 거치면서 SOS를 제작하기 위해 먼저 Si을 증착할 기판을 준비한다. SOS에 사용하는 기판은 사파이어이다. 사파이어는 알루미나 단결정으로서, 증착되는 Si의 면지수를[001]으로 하기 위해서는 사파이어의 면지수는 [102]이어야 하며, 증착에 앞서 폴리싱을(polishing)을 하여 기판표면을 매끄럽게하여 증착에 알맞은 형태로 만든 다음, 화학적 식각(etching)을 하여 사파이어 표면의 이물질을 제거해준 뒤, 다시 사파이어의 표면을 깨끗이 하여 증착에 알맞게 되었으면, 소스가스를 사용하여 Si을 증착한다.

소스가스로는 일반적으로 사일렌(SiH₄)을 사용한다. 반응로의 온도를 1000℃로 높이고, 0.1torr의 압력하에서 SiH₄를 2sccm(standard cubic centimeter per minute)의 속도로, H₂는 80sccm속도로 60분동안 반응로에 주입시키면 아래의 반응이 일어나면서 사파이어 위에 Si 증착하게 된다.

SiH₄+ 열(heat) -> Si + 2H₂

위의 방법을 사용하여 증착한 Si의 [110]면을 TEM으로 촬영한 사진이 도 1이다. 그림에서 볼 수 있듯이 아래의 사파이어 기판과 Si의 증착면에서 많은 전위(dislocation)가 발생하여 Si 막의 중간부분까지 이어진 것을 볼 수 있다. 이러한 결함은 전기적 특성을 저하시키는 역할을 하므로, 추가적으로 결함을 줄이는 공정을 해주어야 한다.

본 발명은 저온 증착공정을 통해 SOI기판을 제조하는 방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 SOI기판의 Si 층에 존재하는 결함을 줄이는 것이다.

본 발명의 또 다른 목적은 Si 박막의 품질을 향상시키는 방법을 제공하는 것이다.

이러한 목적들을 달성하기 위한 본 발명에 따른 박막소자 제조방법의 특징은 급속광가열화학증착(Rapid photothermal Chemical Vapor Deposition)장치를 이용한 박막소자 제조방법에 있어서; 반응로에 산소를 주입하여 박막소자의 표면을 산화시키면서 열처리하는 급속가열어닐링(RTA: rapid thermal annealing)공정과, 상기 급속가열어닐링으로 인하여 박막소자가 산화되어 생성된 SiO₂층을 제거하는 공정이 부가되는 것을 특징으로 한다.

본 발명의 세부적 특징은 기판 위에 박막소자를 증착한 이후에, 반응로 내부로 수소기체(H₂)를 주입하면서 반응로의 압력을 0.1 내지 1 torr, 온도를 200 내지 500℃ 범위로 하여 마이크로파 발생장치를 작동시켜 주입되는 수소를 플라즈마 상태로 여기시켜 10분 내지 4시간 동안 반응시켜 박막소자의 결함을 제거하는 수소화(hydrogenation) 공정이 상기 급속가열어닐링(RTA: rapid thermal annealing)공정 이전에 수행되는 점이다.

도 1a는 RTCVD의 구조도,

도 1b는 RTCVD의 내부구조,

도 2는 기판 부근의 모습을 나타낸 예시도,

도 3a는 일반적인 SOI의 TEM 사진,

도 3b는 산화열처리를 한 시료의 TEM 사진,

도 3c는 수소화 이후 산화열처리를 한 시료의 TEM 사진,

도 4는 라만분석결과 그래프,

도 5는 DLTS 측정 결과 그래프,

도 6a는 V-C 측정결과 그래프,

도 6b는 V-I 측정결과 그래프이다.

본 발명에서는 RTCVD의 일종인 RPCVD(rapid photothermal chemical vapor deposition)를 사용하여 Si을 증착한다. RTCVD는 가열부(heating part), 진공부(vacuum part) 그리고 제어부(control part)로 구성되어 있다. RTCVD는 램프에서 발생한 광선으로 반응로를 가열시켜 공정을 하는 CVD방법이다. RTCVD는 열에 의한 온도 상승률이 300℃/s 에 달할 정도로 급속하게 반응로(furnace) 내부를 가열시킨다. RPCVD와 RTCVD는 거의 같은 방법이며, 단지 RPCVD가 보다 개선된 RTCVD 방법이라는 점이다. 그래서 차이점도 RPCVD는 광선으로 반응로 내부의 온도를 올릴 뿐만 아니라, 반응가스의 원자나 분자를 여기(excited)시켜서 반응이 쉽게 일어날 수 있도록 활성화에너지(activation energy)를 낮춰준다는 점으로서, 바로 이 점이 기존 기술보다 좀 더 진보된 특징이다.

도 1a는 본 발명에 따른 RPCVD의 기본 구조를 나타낸 구성도이다. 반응로(furnace)로 유입되는 반응가스(N₂, O₂, H₂, SiH₄)의 양과 속도를 제어하는 제어부(10)와, 마이크로파(microwave)를 사용하여 반응로에 유입되는 반응가스를 플라즈마 상태로 여기시키는 마이크로파 발생장치(20)와, 반응로(furnace)를 가열하는 가열부(40)를 포함하여 이루어진다.

도시되지 않았으나 상기 반응로는 진공부에 의해 진공상태로 유지된다. 본 발명에 따른 RPCVD에서는 램프(44)에서 발생한 빛이 손실없이 투과할 수 있도록 반응로 내부에 램프와 투명한 형태인 석영튜브(quartz tube)(30)가 포함되어있다. 석영튜브(30)는 투명하기 때문에 빛이 그대로 투과할 수 있을 뿐만 아니라, 녹는점이 약 1450℃로 아주 높기 때문에 고온공정에서 사용할 수 있다는 장점이 있다.

상기 마이크로파 발생장치(20)는 13.56MHz의 진동수를 가진 마이크로파를 사용하여 반응로에 유입되는 수소가스를 플라즈마 상태로 여기시킨다.

박막을 증착하거나 열처리하기 위해 유입된 가스는 석영튜브(30)안에 놓인 기판(1)위로 전달된다. 이때, 램프(44)는 근적외선(near infrared)영역에 속하는 빛(파장이 대략 1.0㎛)을 발생시키는 할로겐 램프를 사용하며, 발생된 빛은 석영튜브(30)를 통과하여 기판(1)부근을 급속히 가열시킨다. 반응로의 끝에는 펌프(도시되지 않음)가 붙어 있어서 반응로(furnace) 내의 가스를 반응로(furnace) 밖으로 보냄으로써, 반응로 내의 압력을 일정한 압력으로 유지시켜주며, 증착조건에 따라 반응로 내의 압력을 변화시켜야 할 경우, 반응로 내의 압력을 변화시켜준다. 할로겐램프(44)의 동작을 제어하는 램프조절부(43)는 타이머(41)와 반응로 내부 온도를 감지하는 고온온도계(pyrometer)(42)의 감지결과에 따라 할로겐램프(44)가 작동하는 시간을 제어해줌으로써 반응로 내부 온도를 조절해준다.

도 1b는 RPCVD의 반응로(furnace) 내부를 보여주고 있다. 할로겐램프(44) 하단에는 석영 분리층(45)이 위치한다. 이는 반응로 내부 윗 부분에 위치한 램프를 받쳐주는 역할을 수행하며, 램프에서 발생한 빛을 투과시켜주어야 하기 때문에 투명해야 할 뿐만 아니라, 고온에서 견뎌야 하므로, 강도가 높고 투명한 석영으로 만든다. 석영튜브의 화살표 앞부분으로부터 반응가스가 유입되어 기판(1)에서 증착이 이루어진 뒤, 다시 화살표방향으로 배기된다. 또한, 기판에는 고온온도계(42)가 연결되어있어서 온도조절을 정확하게 할 수 있다. 도 2는 RPCVD 내부의 기판 부근의 모습을 나타낸 것이다. 기판 부근으로 전달된 가스는 빛에 여기(excited)되어 기판위에 증착된다.

Si을 증착하여 SOI를 제작할 때 사용하는 기판에는 여러 가지가 있다. 알루미나의 단결정인 사파이어를 사용하기도 하지만, 세라믹 기판으로서 M₂O단결정, Mullite, AlN 단결정·다결정, glass-ceramic과 같은 물질을 기판으로 사용하기도 한다. 그러나 증착된 Si 박막의 품질이 우수한 사파이어 기판을 사용하여 본 발명에서는 Si을 증착했다.

사파이어 기판 위에 Si를 증착하려면 소스가스(source gas)가 필요하다. 소스가스로는 보통 사일렌(SiH₄)을 사용한다. 소스가스를 반응로(furnace) 안에 넣고 열을 가하면 사일렌은 수소와 Si으로 분리되며, 이때 반응식은 다음과 같다.

SiH₄+ 열(heat) -> Si + 2H₂

사일렌이 열과 반응하여 생성된 Si은 원자상태이지만, 아직 사파이어 기판위에 증착되지 않았고, 반응가스와 반응결과 생성된 Si 원자는 스스로 사파이어 기판 위로 이동할 수 없기 때문에 기판까지 반응가스와 Si을 운반해줄 운반기체가 필요하다. 운반기체로 사용하는 가스로는 두 종류가 있다. Si을 증착하는 온도가 750℃ ∼ 1000℃ 사이거나 그 이상의 고온일 경우 수소(H₂)를 사용하고, Si을 증착하는 온도가 600℃ ∼ 700℃ 사이일 경우 질소(N₂)를 사용한다.

Si을 증착할 때, 증착조건을 한가지로 하는 방법도 사용할 수 있지만, Si의 품질을 최적화시키기 위해 증착조건을 두 가지 또는 세 가지로 할 수도 있다. 즉, 증착을 할 때 온도와 가스의 유입속도 그리고 압력을 두 가지로 나누거나, 또는 세 가지로 나누어 증착을 할 수 있고, 온도와 압력, 그리고 가스유입속도를 고정시키지 않고 범위를 설정하여 그 범위 내에서 Si을 증착하는 방법을 사용할 수도 있다.

지금 현재, SOI를 제작하기 위하여 기판에 Si을 증착하는 일반적인 방법은 1000℃의 온도 0.1torr의 압력 하에서 SiH₄를 2sccm(standard cubic centimeter per minute)의 속도로, H₂는 80sccm속도로 60분동안 반응로에 주입시키면서 Si 박막을 성장시킨다는 하나의 증착조건을 사용한다.

본 발명은 약 800℃ ∼ 900℃의 온도와 0.5 ∼ 3 torr의 압력에서, SiH₄와 H₂의 비율을 25 ∼ 40 으로 하여 주입하면서 Si을 성장시키고, Si 막의 품질을 향상시키기 위해 RTA(rapid thermal annealing)와 수소화(hydrogenation)공정을 첨가하였다. 수소화 공정과 RTA 공정은 각각 독립적으로 수행되거나 수소화 공정 후에RTA 공정이 수행될 수 있다.

수소화를 하기 위해 수소기체를 반응로 안으로 주입하면서 마이크로파 발생장치(20)의 출력을 30 - 90W하고, 압력을 0.1 - 1torr, 온도를 200 - 500℃ 범위로 한 뒤, 10분 내지 4 시간동안 반응시킨다. 본 발명은 수소화를 하는 바람직한 방법으로 수소기체를 주입하여 반응로의 압력을 약 0.2torr로 만든 뒤, 내부온도를 300℃로 만들고 마이크로파 발생장치(20)를 작동시켜서 13.56MHz의 마이크로파를 발생시켜서 주입되는 수소를 플라즈마 상태로 여기시키고 약 3시간동안 유지시킨다. 그리고 RTA를 통해 반응로의 온도를 급속하게 600℃로 상승시키고, 약 1시간동안 유지시키면서 반응로 내부에 산소를 주입하여 Si 막의 표면을 산화시키면서 열처리해준다. 이후, RTA로 인하여 Si 막이 산화되어 생성된 SiO₂층을 제거함으로써 공정을 끝마친다.

본 발명에서는 사용한 수소화(hydrogenation)는 Si의 증착이 끝난 뒤, 수소를 주입하고 가열하여 수소를 통해 Si 막의 결함을 줄이는 방법으로서, 수소화는 Si 막의 표면근처에 있는 결함뿐만 아니라, Si 막의 안쪽에 있는 결함도 제거해주며, Si 막에 내재되어있는 잠재응력(residual stress)을 줄여주는 특징이 있다.

본 발명에서 사용한 RTA는 산화열처리로 불려지기도 한다. RTA는 급속하게 가열시켜서 열처리해주는 방법으로서, 산소를 주입하여 산화열처리로도 사용할 수 있으며, 열처리를 통해 Si 막에 작용하고 있는 잠재응력(residual stress)을 줄여주고 결함을 제거하는 효과가 있다. 그리고 산소를 주입한 상황에서 열처리를 하면 산소에 의해 표면의 Si은 SiO₂로 산화되므로 에칭을 하여 SiO₂층을 제거해주어야 한다.

본 발명에서 증착한 박막층의 품질이 기존의 방법으로 증착했을 때와의 차이 및 향상된 Si 막의 특성을 분석하기 위하여, 아무런 추가공정을 하지 않고 Si을 증착한 시료와 추가공정으로서 RTA만을 사용하여 Si을 증착한 시료들과 상호분석하여 Si 막의 품질을 비교한다. Si 막의 품질을 비교하기 위해, 먼저 광학적으로 Si 막에 존재하는 결함을 분석하고, 이어서 Si 막의 기계적 특성과 Si 막에 존재하는 결함의 농도, 그리고 Si 막의 전기적인 특징을 상호 비교하기로 한다.

먼저 광학적인 방법으로서 TEM(transmission electron microscopy)으로 [110] 단면을 촬영했다. 오직 Si만 증착한 시료(as grown)를 촬영한 단면은 도 3a이고, RTA만 사용한 시료는 도 3b, 수소화 이후 RTA를 한 시료를 촬영한 단면은 도 3c이다. 사진을 비교하면, 도 3a의 Si 막과 사파이어 기판사이의 계면(interface)에 많은 결함이 있음을 볼 수 있고, 도 3a에 비해 도 3b에서 결함이 많이 감소했음을 알 수 있다. 도 3b와 도 3c를 비교하면, 도 3c의 계면에 결함이 거의 없음을 알 수 있다.

Si 막의 기계적 특성과 결정성, 즉, 잠재응력의 크기와 결정성을 측정하기 위해 라만분석(raman analysis)을 한다. 라만분석은 격자의 산란정도(scattering)를 측정하는 분석방법으로서, 피크의 절반에 해당하는 부분의 폭(FWHM : FullWidth at Half Maximum)은 Si 입자(grain)의 크기와 반비례관계에 있어서, 보통 비정질(amorphous)에 해당할수록 아주 넓게 퍼진 형태로 나타나며, 단결정(single crystal)에 가까울수록 폭이 작아진다.

박막에 잠재응력이 있을 때에는 라만분석을 하여 측정된 피크의 위치를 비교하여 잠재응력의 크기를 측정할 수 있다. 잠재응력이 나타나는 이유는 서로 다른 물질과 물질 사이의 계면에서 격자상수의 차이로 인해 발생한다. 그래서 박막과 같이 기판과 박막 증착물질이 다를 경우, 박막 증착물질의 라만분석시 발생하는 피크는 순수한 박막물질로 이루어진 물체를 라만분석할 때 발생하는 피크로부터 어느 정도 이동하여 나타난다. 그래서 피크가 이동한 정도를 측정하여, 피크가 많이 이동하였으면 잠재응력이 많고, 피크의 이동한 정도가 적으면 잠재응력이 적게 발생하였음을 알게 된다.

도 4는 아무런 추가 공정 없이 Si을 증착한 시료(as grown)와 추가공정으로서 RTA만 한 시료, 그리고 수소화 이후 RTA를 한 시료의 라만분석결과이다. 아무런 추가 공정을 수행하지 않은 as grown의 피크 중간에 해당하는 폭(FWHM)은 약8.5cm^-1이고, RTA만 했을 경우는 5.08cm^-1이며, 수소화와 RTA를 모두 한 경우 4.0cm^-1이다. 따라서 아무런 추가 공정을 수행하지 않았을 때보다는 RTA를 했을 경우, Si의 품질이 향상되었고, RTA만 했을 때보다는 수소화를 한 뒤 RTA를 했을 때가 Si의 품질이 더욱 향상되었음을 알 수 있다.

그리고 피크의 위치를 확인하면, bulk Si의 피크위치는 520.9cm^-1이고, RTA를했을 때와 수소화 이후 RTA를 했을 때의 피크 위치는 약523.2cm^-1로서, Si 만 증착한 as grown의 피크 위치 523.7cm^-1보다 잠재응력이 적음을 알 수 있고, bulk Si의 피크위치와는 약 0.44%정도 이동하였음을 알 수 있으며, 보통의 SOS에서 라만분석시 피크이동이 약 2%정도로 나타나는 것을 감안할 때, 잠재응력이 상당히 적음을 알 수 있다.

Si 박막의 기계적 특성의 분석이 마무리되었으므로, 이제 Si 막에 존재하는 결함의 농도를 분석한다.

Si 막에 존재하는 결함의 농도를 측정하는 방법으로 DLTS(Deep Level Transient Spectroscopy)가 있다. DLTS는 박막 내부에 있는 결함의 농도를 측정하는 장치로서, 깊이에 따른 결함 농도를 측정할 수 있다.

Si 막에 존재하는 결함은 주로 전자를 가두는 트랩(trap)이다. 그 중에서도 Si 막에 존재하는 트랩은 일단 붙잡혀 있다가 활성화에너지가 공급되면 전자가 탈출할 수 있는 트랩으로서, 이 때 탈출하는데 필요한 활성화에너지의 크기에 따라 활성화에너지가 E_C-0.307eV 인 트랩 D1과, 활성화에너지가 E_C-0.522eV인 트랩 D2로 구분되며, 여기서 E_C는 Si의 컨덕션에너지(conduction energy)를 나타낸다.

도 5는 아무런 추가공정없이 증착한 시료(as grown)와 수소화 이후 RTA를 한 시료를 DLTS로 분석한 결과이다. 아무런 추가 공정없이 증착한 시료(as grown)는 표면에서부터 아랫부분으로 갈수록 D2결함은 증가하고 D1결함은 감소함을 알 수 있지만, D2결함이 상당히 증가함을 알 수 있다. 그러나 수소화 이후 RTA를 한 시료에서는 D1결함과 D2결함이 표면으로부터 아랫부분으로 갈수록 현저하게 감소하는 것을 알 수 있다.

Si 막의 결함 농도 분석이 끝났으므로, 이제 Si 막의 전기적 특성을 분석한다. Si 막의 전기적 특성을 측정하는 방법으로서, 박막에 소자를 제조한 뒤, 전압(voltage)과 컨덕턴스(conductance)와의 특성을 측정하거나, 전압과 전류와의 특성을 측정할 수 있다.

Si 막의 V-C특성과 V-I특성을 측정한 도표가 도 6a와 도 6b이다. 도 6a에서 RTA만 한 시료보다 수소화 이후 RTA를 한 시료가 역전압(reverse voltage)이 걸렸을 때, 컨덕턴스가 더 낮다는 것을 알 수 있다. 이것은 소자의 크기를 더 작게 만들 수 있다는 것을 의미하며 적은 컨덕턴스일수록 집적화 시키는데 유리하다. 왜냐하면, 컨덕턴스는 C=(ε·d)/A 이므로, 컨덕턴스를 작게 하려면 면적(A)을 크게 하거나, 두께(d)를 작게 해야 하며, 이 외의 방법으로서 유전율(ε)이 작은 물질을 사용해야 한다. 그러나 면적을 크게 하면 소자가 커지므로, 유전율이 작은 물질을 사용하여 두께를 줄임으로써 소자의 크기를 아주 작게 할 수 있다.

도 6b에서, V=0일 때 누설전류가 약 10^-10A로 아주 현저하게 작아짐을 알 수 있으며, 이로 인하여 전력소모가 작아질 뿐만 아니라, 잡음이 줄어들어 집적화를 시켜도 신호처리시 오류가 적게 발생함을 알 수 있다.

위의 Si 막에 존재하는 결함의 광학적 특성, 기계적 특성, 결함의 농도 그리고 전기적인 특성을 분석한 결과 단지 Si 만을 증착한 시료(as grown)보다는 RTA나 수소화와 같은 추가공정을 했을 때, Si 막의 품질이 좋아지는 것을 알 수 있었고, RTA만을 했을 때보다는 수소화를 하고나서 RTA를 했을 때 Si 막의 품질이 아주 향상되었음을 알 수 있었다. 따라서 Si을 증착한 뒤, 수소화를 하고 RTA를 하면 Si 내부에 존재하는 결함의 대부분이 소멸되고 결정성도 좋아지므로, 이 방법을 통해 좋은 품질의 SOI를 제조할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 RTCVD를 사용하여 Si 박막의 증착온도를 줄였고, 증착된 Si 박막의 품질을 향상시키기 위해 수소화와 RTA를 사용하였다. 수소화와 RTA 모두 증착된 Si 박막에서 결함을 줄여주고 잠재응력을 제거하는 효과가 있으며, 개별적으로 어느 한 공정을 수행했을 때보다 두 개의 공정을 함께 사용했을 때 더 효과가 좋은 것을 알 수 있었다. 본 발명을 통해, 지금까지 SOI기판을 생산할 때 발생하는 Si 박막의 결함과 잠재응력으로 인하여 일반적으로 사용하지 않던 SOI기판을 폭넓게 사용할 수 있게 되었고, SOI를 이용한 보다 집적된 회로와 소자에 응용하여 사용함으로써 전자산업과 소자산업의 발달을 기할 수 있게 되었으며, 박막소자공학에 있어서 보다 저온공정 및 정밀한 공정에 응용하여 사용할 수 있으므로 박막소자기술의 발달을 꾀할 수 있게 되었다.

Claims

박막소자를 제조하는 방법에 있어서;

박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위한 수소화 공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 1 항에 있어서; 상기 수소화공정은,

반응로 내부로 수소기체(H₂)를 주입하면서 반응로의 압력을 0.1 내지 1 torr, 온도를 200 내지 500℃ 범위로 하여 마이크로파 발생장치를 작동시켜 주입되는 수소를 플라즈마 상태로 여기시켜 10분 내지 4시간 동안 반응시킴으로써 박막소자의 결함을 제거하는 것을 특징으로 하는 박막소자 제조방법.
박막소자의 제조방법에 있어서;

박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위한 산화열처리공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 3 항에 있어서; 상기 산화열처리공정은,

반응로의 온도를 급속하게 상승시키고, 약 1시간동안 유지시키면서 반응로 내부에 산소를 주입하여 박막 소자 표면을 산화시키면서 열처리함으로써 박막소자의 결함을 제거하는 것을 특징으로 하는 박막소자 제조방법.
박막소자를 제조하는 방법에 있어서;

박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위해 반응로에 수소가스를 주입하여 가열하는 수소화 공정과, 수소화 공정 후 반응로에 산소를 주입하여 박막의 표면을 산화시키면서 열처리하는 산화열처리공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서;

상기 박막소자는 SOI인 것을 특징으로 하는 박막소자 제조방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서;

상기 박막소자는 Si 이나 Si이 포함된 반도체 물질인 것을 특징으로 하는 박막소자 제조방법.
제 1 항 내지 제 5 항 중 `어느 한 항에 있어서;

상기 박막소자는 Ge이나 Ge이 포함된 반도체 물질인 것을 특징으로 하는 박막소자 제조방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서;

상기 박막소자는 SOI인 것을 특징으로 하는 박막소자 제조방법.
반응로(furnace)로 유입되는 반응가스의 양과 속도를 제어하는 제어부와, 빛이 피증착기판에 충분히 전달될 수 있도록 그 내부에 할로겐램프를 구비하고 상기 램프의 빛이 투과될 수 있도록 투명한 석영튜브(quartz tube)를 구비한 반응로와, 마이크로파를 발생시켜 상기 반응로(furnace)를 가열하는 마이크로파발생장치와, 상기 반응로를 진공상태로 유지시키는 진공부를 포함하여 이루어지는 급속광가열화학증착(Rapid photothermal Chemical Vapor Deposition)장치를 이용한 박막소자 제조방법에 있어서; 박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위한 수소화 공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 10 항에 있어서; 상기 수소화공정은,

반응로 내부로 수소기체(H₂)를 주입하면서 반응로의 압력을 0.1 내지 1 torr, 온도를 200 내지 500℃ 범위로 하여 마이크로파 발생장치를 작동시켜 주입되는 수소를 플라즈마 상태로 여기시켜 10분 내지 4시간 동안 반응시킴으로써 박막소자의 결함을 제거하는 것을 특징으로 하는 박막소자 제조방법.
반응로(furnace)로 유입되는 반응가스의 양과 속도를 제어하는 제어부와, 빛이 피증착기판에 충분히 전달될 수 있도록 그 내부에 할로겐 램프를 구비하고 상기 램프의 빛이 투과될 수 있도록 투명한 석영튜브(quartz tube)를 구비한 반응로와, 마이크로파를 발생시켜 상기 반응로(furnace)를 가열하는 마이크로파발생장치와, 상기 반응로를 진공상태로 유지시키는 진공부를 포함하여 이루어지는 급속광가열화학증착(Rapid photothermal Chemical Vapor Deposition)장치를 이용한 박막소자 제조방법에 있어서; 박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위한 산화열처리공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 12 항에 있어서; 상기 산화열처리공정은,

반응로의 온도를 급속하게 상승시키고, 약 1시간동안 유지시키면서 반응로 내부에 산소를 주입하여 박막 소자 표면을 산화시키면서 열처리함으로써 박막소자의 결함을 제거하는 것을 특징으로 하는 박막소자 제조방법.
반응로(furnace)로 유입되는 반응가스의 양과 속도를 제어하는 제어부와, 빛이 피증착기판에 충분히 전달될 수 있도록 그 내부에 할로겐 램프를 구비하고 상기 램프의 빛이 투과될 수 있도록 투명한 석영튜브(quartz tube)를 구비한 반응로와, 마이크로파를 발생시켜 상기 반응로(furnace)를 가열하는 마이크로파발생장치와, 상기 반응로를 진공상태로 유지시키는 진공부를 포함하여 이루어지는 급속광가열화학증착(Rapid photothermal Chemical Vapor Deposition)장치를 이용한 박막소자 제조방법에 있어서; 박막의 증착 후에, 증착된 박막 층에 존재하는 결함과 잠재응력을 줄이기 위해 반응로에 수소가스를 주입하여 가열하는 수소화 공정과, 수소화 공정 후 반응로에 산소를 주입하여 박막의 표면을 산화시키면서 열처리하는 산화열처리공정이 부가되는 것을 특징으로 하는 박막소자 제조방법.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서;

상기 피증착기판으로 단결정 사파이어를 사용하는 것을 특징으로 하는 박막소자 제조방법.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서;

상기 피증착기판으로 Al₂O₃단결정·다결정, Y₂O₃단결정, M₂O 단결정, Mullite, AlN 단결정·다결정, glass-ceramic 중 어느 하나의 투명 세라믹 물질을 사용하는 것을 특징으로 하는 박막소자 제조방법.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서;

상기 박막소자는 실리콘 또는 실리콘이 포함된 반도체 물질인 것을 특징으로 하는 박막소자 제조방법.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서;

상기 박막소자는 Ge 또는 Ge이 포함된 반도체 물질인 것을 특징으로 하는 박막소자 제조방법.