JPH11233760A - 金属、酸化膜及び炭化珪素半導体からなる積層構造体 - Google Patents
金属、酸化膜及び炭化珪素半導体からなる積層構造体Info
- Publication number
- JPH11233760A JPH11233760A JP2797998A JP2797998A JPH11233760A JP H11233760 A JPH11233760 A JP H11233760A JP 2797998 A JP2797998 A JP 2797998A JP 2797998 A JP2797998 A JP 2797998A JP H11233760 A JPH11233760 A JP H11233760A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon carbide
- laminated structure
- thermal oxidation
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 炭化珪素単結晶表面を熱酸化して作製したＭ
ＯＳ構造を持つ素子の熱酸化膜内部に発生する正及び負
電荷を低減させてＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特
性の横方向シフトを低減させることに関するものであ
る。 【構成】 金属、熱酸化膜及び炭化珪素半導体から構成
される積層構造体において、その熱酸化膜を５ｎｍ以下
の熱酸化膜で形成したことからなる積層構造体であり、
又、その熱酸化膜の上に、更に熱酸化以外の方法で酸化
膜を作製することにより２層以上の酸化膜を堆積させた
積層構造体であり、更に又、その熱酸化以外の方法で作
製した酸化膜が窒化膜である積層構造体である。
ＯＳ構造を持つ素子の熱酸化膜内部に発生する正及び負
電荷を低減させてＭＯＳ構造のＣ−Ｖ特性及びＩ−Ｖ特
性の横方向シフトを低減させることに関するものであ
る。 【構成】 金属、熱酸化膜及び炭化珪素半導体から構成
される積層構造体において、その熱酸化膜を５ｎｍ以下
の熱酸化膜で形成したことからなる積層構造体であり、
又、その熱酸化膜の上に、更に熱酸化以外の方法で酸化
膜を作製することにより２層以上の酸化膜を堆積させた
積層構造体であり、更に又、その熱酸化以外の方法で作
製した酸化膜が窒化膜である積層構造体である。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素（Ｓｉ
Ｃ）単結晶表面を熱酸化して作製したＭＯＳ構造を持つ
積層構造体の熱酸化膜内部に発生する正電荷及び負電荷
を低減させてＭＯＳ構造におけるＣ−Ｖ（容量−電圧）
特性及びＩ−Ｖ（電流−電圧）特性の横方向シフトを低
減させることに関するものである。
Ｃ）単結晶表面を熱酸化して作製したＭＯＳ構造を持つ
積層構造体の熱酸化膜内部に発生する正電荷及び負電荷
を低減させてＭＯＳ構造におけるＣ−Ｖ（容量−電圧）
特性及びＩ−Ｖ（電流−電圧）特性の横方向シフトを低
減させることに関するものである。
【０００２】
【従来の技術】従来の炭化珪素におけるＭＯＳ構造は、
単に炭化珪素単結晶表面に熱酸化膜を作製し、その表面
にＭＯＳ構造を形成しただけのものであるので、これら
ＭＯＳ構造の酸化膜中には、炭化珪素単結晶と熱酸化膜
との界面近傍に負の電荷が存在し、又その界面から４０
ｎｍ程度離れた酸化膜中には正の多量の電荷が存在して
いた。
単に炭化珪素単結晶表面に熱酸化膜を作製し、その表面
にＭＯＳ構造を形成しただけのものであるので、これら
ＭＯＳ構造の酸化膜中には、炭化珪素単結晶と熱酸化膜
との界面近傍に負の電荷が存在し、又その界面から４０
ｎｍ程度離れた酸化膜中には正の多量の電荷が存在して
いた。
【０００３】このＭＯＳ構造とは、半導体トランジスタ
を作製する上で基本となる、金属（Ｍｅｔａｌ）ー酸化
膜（Ｏｘｉｄｅ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）の積層構造を意味している。この積層構造の酸化膜
は、正確にはＳｉＯ2から構成されるが、電気的には絶
縁体である。即ち、半導体表面の酸化を行うだけで、半
導体表面に酸化膜からなる絶縁体が形成されるが、これ
は工業的利用価値が極めて高いので、現在トランジスタ
等を作製するための基本的な技術となっている。そこ
で、現在、シリコン（Ｓｉ）半導体が使用されるのは、
この表面を酸化すると酸化膜の絶縁体が形成されるため
である。
を作製する上で基本となる、金属（Ｍｅｔａｌ）ー酸化
膜（Ｏｘｉｄｅ）−半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）の積層構造を意味している。この積層構造の酸化膜
は、正確にはＳｉＯ2から構成されるが、電気的には絶
縁体である。即ち、半導体表面の酸化を行うだけで、半
導体表面に酸化膜からなる絶縁体が形成されるが、これ
は工業的利用価値が極めて高いので、現在トランジスタ
等を作製するための基本的な技術となっている。そこ
で、現在、シリコン（Ｓｉ）半導体が使用されるのは、
この表面を酸化すると酸化膜の絶縁体が形成されるため
である。
【０００４】炭化珪素（ＳｉＣ）半導体も、シリコン
（Ｓｉ）半導体と同様に、その表面を酸化するとＳｉＯ
2酸化膜が形成される。この炭化珪素（ＳｉＣ）半導体
は、シリコン（Ｓｉ）半導体の作製技術と同様な方法に
よりＭＯＳ構造が作製できるので、半導体素子の集積化
等の可能性が他の半導体に比べて高く、現在注目されて
いる。
（Ｓｉ）半導体と同様に、その表面を酸化するとＳｉＯ
2酸化膜が形成される。この炭化珪素（ＳｉＣ）半導体
は、シリコン（Ｓｉ）半導体の作製技術と同様な方法に
よりＭＯＳ構造が作製できるので、半導体素子の集積化
等の可能性が他の半導体に比べて高く、現在注目されて
いる。
【０００５】
【発明が解決しようとする課題】炭化珪素単結晶表面を
熱酸化し、その表面に熱酸化膜を作製した炭化珪素ＭＯ
Ｓ構造を持つ積層構造体は、その作製条件により、ＭＯ
Ｓ構造のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトの量
が異なったり、放射線照射時のＣ−Ｖ特性及びＩ−Ｖ特
性の横方向シフトが酸化膜の吸収線量により増減するな
どの複雑で不安定な挙動を示した。
熱酸化し、その表面に熱酸化膜を作製した炭化珪素ＭＯ
Ｓ構造を持つ積層構造体は、その作製条件により、ＭＯ
Ｓ構造のＣ−Ｖ特性及びＩ−Ｖ特性の横方向シフトの量
が異なったり、放射線照射時のＣ−Ｖ特性及びＩ−Ｖ特
性の横方向シフトが酸化膜の吸収線量により増減するな
どの複雑で不安定な挙動を示した。
【０００６】即ち、ＳｉＣのＭＯＳ構造を作製するため
にＳｉＣ表面を酸化すると、その時の酸化法によって、
酸化膜の中に電子や正孔（電子の抜けた穴）が形成され
る。トランジスタを、炭化珪素単結晶のＭＯＳ構造を利
用して作製する場合には、この電子や正孔がトランジス
タ特性を劣化させるので、大きな問題となっていた。
にＳｉＣ表面を酸化すると、その時の酸化法によって、
酸化膜の中に電子や正孔（電子の抜けた穴）が形成され
る。トランジスタを、炭化珪素単結晶のＭＯＳ構造を利
用して作製する場合には、この電子や正孔がトランジス
タ特性を劣化させるので、大きな問題となっていた。
【０００７】又、Ｃ−Ｖ特性とは、ＭＯＳ構造を形成す
る酸化膜に電圧（Ｖｏｌｔａｇｅ）を印加したときの、
酸化膜内部、又は酸化膜と炭化珪素との界面近傍に蓄積
する電子や正孔の量を反映する電気容量（Ｃａｐａｃｉ
ｔａｎｃｅ）の変化を調べる測定のことで、ＭＯＳ構造
のＣ−Ｖ特性を調べることにより、トランジスタ特性の
劣化の主原因となる電子や正孔の量を評価することがで
きる。したがって、種々の酸化方法で半導体表面を酸化
してＭＯＳ構造を形成し、そのＣ−Ｖ特性を測定するこ
とにより酸化方法の最適化を行うことが可能になる。
る酸化膜に電圧（Ｖｏｌｔａｇｅ）を印加したときの、
酸化膜内部、又は酸化膜と炭化珪素との界面近傍に蓄積
する電子や正孔の量を反映する電気容量（Ｃａｐａｃｉ
ｔａｎｃｅ）の変化を調べる測定のことで、ＭＯＳ構造
のＣ−Ｖ特性を調べることにより、トランジスタ特性の
劣化の主原因となる電子や正孔の量を評価することがで
きる。したがって、種々の酸化方法で半導体表面を酸化
してＭＯＳ構造を形成し、そのＣ−Ｖ特性を測定するこ
とにより酸化方法の最適化を行うことが可能になる。
【０００８】更に又、Ｉ−Ｖ特性とは、ＭＯＳ構造を有
する半導体素子を図４のように作製したときに、ＭＯＳ
構造電極に印加する電圧（Ｖ）に対し、ＭＯＳ構造を挟
むようにして配置した電極間に流れる電流（Ｉ）の強さ
を表す特性のことであり、これは、ＭＯＳ構造の電極に
電圧を印加すると、電極直下の酸化膜と炭化珪素半導体
界面、あるいは炭化珪素半導体中の抵抗を大きく変化す
ることを利用している。
する半導体素子を図４のように作製したときに、ＭＯＳ
構造電極に印加する電圧（Ｖ）に対し、ＭＯＳ構造を挟
むようにして配置した電極間に流れる電流（Ｉ）の強さ
を表す特性のことであり、これは、ＭＯＳ構造の電極に
電圧を印加すると、電極直下の酸化膜と炭化珪素半導体
界面、あるいは炭化珪素半導体中の抵抗を大きく変化す
ることを利用している。
【０００９】したがって、酸化膜中に図３に示されるよ
うな電荷が蓄積しているときには、酸化膜を介して電圧
を炭化珪素半導体に印加すると、酸化膜内の電荷の影響
により印加電圧（Ｖ）の強さが変化する。これにより、
ＭＯＳ構造電極に電圧（Ｖ）を印加したときには、ＭＯ
Ｓ構造を挟むようにして配置した電極間に流れる電流
（Ｉ）の流れ具合が変化してしまい、本来のＩ−Ｖ特性
が得られなくなる。そこで、本発明による５ｎｍ以下の
酸化膜を有するＭＯＳ構造を作製すると、酸化膜中の電
荷が大きく低減されるので、Ｉ−Ｖ特性の大きな改善が
なされることになる。
うな電荷が蓄積しているときには、酸化膜を介して電圧
を炭化珪素半導体に印加すると、酸化膜内の電荷の影響
により印加電圧（Ｖ）の強さが変化する。これにより、
ＭＯＳ構造電極に電圧（Ｖ）を印加したときには、ＭＯ
Ｓ構造を挟むようにして配置した電極間に流れる電流
（Ｉ）の流れ具合が変化してしまい、本来のＩ−Ｖ特性
が得られなくなる。そこで、本発明による５ｎｍ以下の
酸化膜を有するＭＯＳ構造を作製すると、酸化膜中の電
荷が大きく低減されるので、Ｉ−Ｖ特性の大きな改善が
なされることになる。
【００１０】
【課題を解決するための手段】本発明は、炭化珪素単結
晶表面に形成された熱酸化膜の厚さを５ｎｍ以下に保つ
ことにより、熱酸化によって酸化膜内部に発生する、炭
化珪素と酸化膜との界面から５ｎｍ以上離れ且つ約２０
ｎｍ以内までの範囲に分布する負電荷、及び界面から４
０ｎｍの位置近傍に生ずる正電荷を除去できるので、酸
化膜中の電荷量が減少してＭＯＳ構造のＣ−Ｖ特性の挙
動を安定させることができるものである。
晶表面に形成された熱酸化膜の厚さを５ｎｍ以下に保つ
ことにより、熱酸化によって酸化膜内部に発生する、炭
化珪素と酸化膜との界面から５ｎｍ以上離れ且つ約２０
ｎｍ以内までの範囲に分布する負電荷、及び界面から４
０ｎｍの位置近傍に生ずる正電荷を除去できるので、酸
化膜中の電荷量が減少してＭＯＳ構造のＣ−Ｖ特性の挙
動を安定させることができるものである。
【００１１】即ち、本発明は、金属、酸化膜及び炭化珪
素半導体からなるＭＯＳ構造を有する積層構造体におい
て、この酸化膜が５ｎｍ以下の熱酸化膜で形成された積
層構造体であり、又この熱酸化膜の上に熱酸化以外の方
法で酸化膜を堆積させて２層以上の酸化膜を持つことが
でき、更に又熱酸化膜の上に窒化膜を堆積させることも
できるものである。
素半導体からなるＭＯＳ構造を有する積層構造体におい
て、この酸化膜が５ｎｍ以下の熱酸化膜で形成された積
層構造体であり、又この熱酸化膜の上に熱酸化以外の方
法で酸化膜を堆積させて２層以上の酸化膜を持つことが
でき、更に又熱酸化膜の上に窒化膜を堆積させることも
できるものである。
【００１２】本発明において、炭化珪素単結晶半導体表
面に酸化膜を形成してＭＯＳ構造を作製した場合には、
図１に示されるように、炭化珪素半導体３の上に熱酸化
膜２が作製され、その上に金属１が形成される。又図２
に示されるように、炭化珪素半導体３の上に熱酸化膜２
が作製され、更にその上に熱酸化以外の方法で作製され
た酸化膜４又は窒化膜４が形成され、更にその上に金属
１が形成される。
面に酸化膜を形成してＭＯＳ構造を作製した場合には、
図１に示されるように、炭化珪素半導体３の上に熱酸化
膜２が作製され、その上に金属１が形成される。又図２
に示されるように、炭化珪素半導体３の上に熱酸化膜２
が作製され、更にその上に熱酸化以外の方法で作製され
た酸化膜４又は窒化膜４が形成され、更にその上に金属
１が形成される。
【００１３】又、炭化珪素単結晶半導体表面に酸化膜を
形成してＭＯＳ構造を有する半導体素子を作製した場合
には、図４に示されるように、ＭＯＳ構造を挟むような
形で半導体に直接触れる金属電極を配置した構造とな
り、そのＭＯＳ構造部分に電圧を印加すると、挟み込む
ように配置した電極間の抵抗が減少して電流が流れるよ
うになるので、この素子構造の動作をつかさどる中心部
はＭＯＳ構造である。
形成してＭＯＳ構造を有する半導体素子を作製した場合
には、図４に示されるように、ＭＯＳ構造を挟むような
形で半導体に直接触れる金属電極を配置した構造とな
り、そのＭＯＳ構造部分に電圧を印加すると、挟み込む
ように配置した電極間の抵抗が減少して電流が流れるよ
うになるので、この素子構造の動作をつかさどる中心部
はＭＯＳ構造である。
【００１４】
【発明の実施の形態】本発明のＭＯＳ構造の作製におい
ては、熱酸化膜の厚さが５ｎｍ以下になるように熱酸化
する。また、耐電圧が必要なＭＯＳ構造の半導体素子を
作製するには、熱酸化により５ｎｍ以下の熱酸化膜を作
製後、ＣＶＤ法等の熱酸化以外の方法により、その熱酸
化膜の上に酸化膜又は窒化膜などの絶縁膜を堆積成長さ
せて増加した膜厚を得る。
ては、熱酸化膜の厚さが５ｎｍ以下になるように熱酸化
する。また、耐電圧が必要なＭＯＳ構造の半導体素子を
作製するには、熱酸化により５ｎｍ以下の熱酸化膜を作
製後、ＣＶＤ法等の熱酸化以外の方法により、その熱酸
化膜の上に酸化膜又は窒化膜などの絶縁膜を堆積成長さ
せて増加した膜厚を得る。
【００１５】本発明の金属、酸化膜及び炭化珪素半導体
からなるＭＯＳ構造を有する積層構造体における金属と
しては、アルミニウム、金、白金、モロブデン等の導電
性金属が使用されるが、この金属のに代えて導電性が金
属に匹敵する燐を多量に含むポリシリコン（多結晶シリ
コン）等の導電性物質も使用され得る。
からなるＭＯＳ構造を有する積層構造体における金属と
しては、アルミニウム、金、白金、モロブデン等の導電
性金属が使用されるが、この金属のに代えて導電性が金
属に匹敵する燐を多量に含むポリシリコン（多結晶シリ
コン）等の導電性物質も使用され得る。
【００１６】熱酸化方法には、１０００−１２００℃の
乾燥酸素中でＳｉＣを酸化する方法と同程度の温度の水
蒸気中でＳｉＣを酸化する方法とが知られているが、水
蒸気による酸化法が電気的に良い酸化膜を得ることがで
きるので、本発明においてもこの方法を使用する。
乾燥酸素中でＳｉＣを酸化する方法と同程度の温度の水
蒸気中でＳｉＣを酸化する方法とが知られているが、水
蒸気による酸化法が電気的に良い酸化膜を得ることがで
きるので、本発明においてもこの方法を使用する。
【００１７】なお、熱酸化方法以外の酸化方法として
は、ＳｉＣに対して室温でオゾンを用いてＳｉＣ表面を
酸化して酸化膜を作製する方法、Ｓｉ原子を含むガスと
酸素を含むガスとを１０００℃程度に加熱したＳｉＣに
吹き付けて、その表面にＳｉＯ2膜を化学的に堆積させ
る化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ法）等の方法が使用される。
は、ＳｉＣに対して室温でオゾンを用いてＳｉＣ表面を
酸化して酸化膜を作製する方法、Ｓｉ原子を含むガスと
酸素を含むガスとを１０００℃程度に加熱したＳｉＣに
吹き付けて、その表面にＳｉＯ2膜を化学的に堆積させ
る化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ法）等の方法が使用される。
【００１８】図３に、炭化珪素単結晶表面に１００ｎｍ
の熱酸化膜を作製してＭＯＳ構造を形成したときの熱酸
化膜内部の電荷分布を示している。負電荷は、結晶界面
から５ｎｍまでの範囲と、５ｎｍから２０ｎｍまでの範
囲とに分布する２種類の負電荷からなり、前者が極めて
応答時間の長いイオン化した界面準位を示し、後者が熱
酸化膜中に捕らえられた負電荷である。また正電荷は４
０ｎｍ近傍の位置に局在している。したがって、熱酸化
膜を５ｎｍ以下にすることにより、上述の負電荷の一部
と正電荷の全て（５ｎｍから２０ｎｍまでの負電荷、及
び４０ｎｍ近傍の位置の正電荷）を除去する事ができ
る。
の熱酸化膜を作製してＭＯＳ構造を形成したときの熱酸
化膜内部の電荷分布を示している。負電荷は、結晶界面
から５ｎｍまでの範囲と、５ｎｍから２０ｎｍまでの範
囲とに分布する２種類の負電荷からなり、前者が極めて
応答時間の長いイオン化した界面準位を示し、後者が熱
酸化膜中に捕らえられた負電荷である。また正電荷は４
０ｎｍ近傍の位置に局在している。したがって、熱酸化
膜を５ｎｍ以下にすることにより、上述の負電荷の一部
と正電荷の全て（５ｎｍから２０ｎｍまでの負電荷、及
び４０ｎｍ近傍の位置の正電荷）を除去する事ができ
る。
【００１９】ＳｉＣの酸化膜中には、図３に示すよう
に、通常の酸化方法で酸化膜を作製すると深さ方向に向
かって負電荷や正電荷が局在することが知られている
が、界面準位とは、酸化膜と炭化珪素（ＳｉＣ）半導体
の界面近傍に発生する酸化膜の欠陥のことであり、ＭＯ
Ｓ構造に印加される電圧の強さによって酸化膜中の電子
や正孔を捕獲したり放出したりするので、この捕獲や放
出のタイミングがトランジスタ特性に悪影響を与えるた
めに、通常はこれを無くすことが技術的に重要である。
しかし、ＳｉＣの界面準位（ＳｉＣ半導体の界面から５
ｎｍの範囲の酸化膜）の場合は、この捕獲又は放出のタ
イミングが、室温では極めて遅い性質があり、電圧を加
えても捕らえた電子をなかなか放出しないので、あたか
も捕獲や放出を行わない酸化膜内部に蓄積した負電荷の
ように行動する。
に、通常の酸化方法で酸化膜を作製すると深さ方向に向
かって負電荷や正電荷が局在することが知られている
が、界面準位とは、酸化膜と炭化珪素（ＳｉＣ）半導体
の界面近傍に発生する酸化膜の欠陥のことであり、ＭＯ
Ｓ構造に印加される電圧の強さによって酸化膜中の電子
や正孔を捕獲したり放出したりするので、この捕獲や放
出のタイミングがトランジスタ特性に悪影響を与えるた
めに、通常はこれを無くすことが技術的に重要である。
しかし、ＳｉＣの界面準位（ＳｉＣ半導体の界面から５
ｎｍの範囲の酸化膜）の場合は、この捕獲又は放出のタ
イミングが、室温では極めて遅い性質があり、電圧を加
えても捕らえた電子をなかなか放出しないので、あたか
も捕獲や放出を行わない酸化膜内部に蓄積した負電荷の
ように行動する。
【００２０】
【実施例】ＳｉＣ半導体の表面処理を行い、その清浄表
面を露出させた。次に、酸化炉を立ち上げて酸化炉内を
１０００−１２００℃の高温の水蒸気雰囲気（水素燃焼
酸化が行われる雰囲気）に保持した。この炉内に表面浄
化された半導体を挿入し、その浄化表面に酸化膜を作製
した。酸化が終了した段階で得られた半導体を炉外に引
き出して室温まで急速に冷却した。その結果、酸化時間
を調整することにより５ｎｍの酸化膜を半導体表面に作
製できた。
面を露出させた。次に、酸化炉を立ち上げて酸化炉内を
１０００−１２００℃の高温の水蒸気雰囲気（水素燃焼
酸化が行われる雰囲気）に保持した。この炉内に表面浄
化された半導体を挿入し、その浄化表面に酸化膜を作製
した。酸化が終了した段階で得られた半導体を炉外に引
き出して室温まで急速に冷却した。その結果、酸化時間
を調整することにより５ｎｍの酸化膜を半導体表面に作
製できた。
【００２１】次に、必要に応じて、この半導体をＣＶＤ
装置の炉内に入れ、その表面に酸化膜又は窒化膜を堆積
させた。
装置の炉内に入れ、その表面に酸化膜又は窒化膜を堆積
させた。
【００２２】なお、酸化時間は、ＳｉＣ半導体の面方位
と呼ばれている結晶軸の方向や結晶の形態により異な
り、比較的よく使用されている６Ｈ−ＳｉＣ（六方晶Ｓ
ｉＣ）と呼ばれる単結晶のシリコン面（０００１面）で
は、１１００℃の温度で、その表面を酸化すると一分間
に０．４ｎｍ酸化されるので、５ｎｍの酸化膜を作製す
るためには、約１３分の酸化時間を要した。
と呼ばれている結晶軸の方向や結晶の形態により異な
り、比較的よく使用されている６Ｈ−ＳｉＣ（六方晶Ｓ
ｉＣ）と呼ばれる単結晶のシリコン面（０００１面）で
は、１１００℃の温度で、その表面を酸化すると一分間
に０．４ｎｍ酸化されるので、５ｎｍの酸化膜を作製す
るためには、約１３分の酸化時間を要した。
【００２３】
【発明の効果】本発明の方法によれば、ＳｉＣのＭＯＳ
構造体の熱酸化膜中に発生する電荷量を低く押さえるこ
とができるため、炭化珪素ＭＯＳ構造のＣ−Ｖ特性及び
Ｉ−Ｖ特性、あるいは炭化珪素ＭＯＳ構造を有する炭化
珪素半導体素子などの電気特性を安定させる事ができ
る。
構造体の熱酸化膜中に発生する電荷量を低く押さえるこ
とができるため、炭化珪素ＭＯＳ構造のＣ−Ｖ特性及び
Ｉ−Ｖ特性、あるいは炭化珪素ＭＯＳ構造を有する炭化
珪素半導体素子などの電気特性を安定させる事ができ
る。
【図１】 ＭＯＳ構造の基本断面図である。
【図２】 酸化膜とＣＶＤ法で堆積させた２層の酸化膜
又は窒化膜を持つＭＯＳ構造の基本断面図である。
又は窒化膜を持つＭＯＳ構造の基本断面図である。
【図３】 炭化珪素単結晶表面に１００ｎｍの熱酸化膜
を作製し、その表面にＭＯＳ構造を形成したときの、熱
酸化膜内部の電荷分布を示す図である。
を作製し、その表面にＭＯＳ構造を形成したときの、熱
酸化膜内部の電荷分布を示す図である。
【図４】 ＭＯＳ構造及びＭＯＳ構造を有する炭化珪素
半導体素子構造を示す図である。
半導体素子構造を示す図である。
１：電極、２：熱酸化膜、３：炭化珪素半導体、４：Ｃ
ＶＤ法で堆積させた酸化膜又は窒化膜、５：電極。
ＶＤ法で堆積させた酸化膜又は窒化膜、５：電極。
Claims (5)
- 【請求項１】 金属、酸化膜及び炭化珪素（ＳｉＣ）半
導体からなるＭＯＳ構造を有する積層構造体において、
この酸化膜が５ｎｍ以下の熱酸化膜で形成されたことを
特徴とする積層構造体。 - 【請求項２】 熱酸化膜の上に熱酸化以外の方法で酸化
膜を堆積させて作製した２層以上の酸化膜を持つ請求項
１記載の積層構造体。 - 【請求項３】 熱酸化膜の上に窒化膜を堆積させて作製
した請求項２記載の積層構造体。 - 【請求項４】 金属、酸化膜及び炭化珪素（ＳｉＣ）半
導体からなるＭＯＳ構造を有する積層構造体において、
金属が導電性の物質で置き換えられた請求項１に記載の
積層構造体。 - 【請求項５】 導電性の物質が多結晶シリコンである請
求項４に記載の積層構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02797998A JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02797998A JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233760A true JPH11233760A (ja) | 1999-08-27 |
| JP3855019B2 JP3855019B2 (ja) | 2006-12-06 |
Family
ID=12235987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02797998A Expired - Lifetime JP3855019B2 (ja) | 1998-02-10 | 1998-02-10 | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855019B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222950A (ja) * | 2001-01-25 | 2002-08-09 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2003069012A (ja) * | 2001-08-27 | 2003-03-07 | National Institute Of Advanced Industrial & Technology | 半導体装置の製造方法 |
| WO2003047000A1 (fr) * | 2001-11-30 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Dispositif à semi-conducteur et procédé de fabrication |
| JP2009049099A (ja) * | 2007-08-16 | 2009-03-05 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2013008894A (ja) * | 2011-06-27 | 2013-01-10 | Saitama Univ | 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法 |
| JP2017216306A (ja) * | 2016-05-30 | 2017-12-07 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110169015A1 (en) | 2008-08-26 | 2011-07-14 | Honda Motor Co., Ltd. | Bipolar semiconductor device and method for manufacturing same |
-
1998
- 1998-02-10 JP JP02797998A patent/JP3855019B2/ja not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222950A (ja) * | 2001-01-25 | 2002-08-09 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2003069012A (ja) * | 2001-08-27 | 2003-03-07 | National Institute Of Advanced Industrial & Technology | 半導体装置の製造方法 |
| JP4525958B2 (ja) * | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| JP4647211B2 (ja) * | 2001-11-30 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| WO2003047000A1 (fr) * | 2001-11-30 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Dispositif à semi-conducteur et procédé de fabrication |
| JPWO2003047000A1 (ja) * | 2001-11-30 | 2005-04-14 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US7816688B2 (en) | 2001-11-30 | 2010-10-19 | Panasonic Corporation | Semiconductor device and production method therefor |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| JP2009049099A (ja) * | 2007-08-16 | 2009-03-05 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2013008894A (ja) * | 2011-06-27 | 2013-01-10 | Saitama Univ | 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法 |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| JP2017216306A (ja) * | 2016-05-30 | 2017-12-07 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3855019B2 (ja) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US7510977B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2003069012A (ja) | 半導体装置の製造方法 | |
| KR19980032402A (ko) | 초박층 유전체와 양립할 수 있는 중간 갭 금속 게이트의 제작 | |
| US6815299B2 (en) | Method for manufacturing silicon carbide device using water rich anneal | |
| JP3855019B2 (ja) | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 | |
| US7994035B2 (en) | Semiconductor device fabricating method including thermal oxidation of a substrate, forming a second oxide, and thermal processing a gate electrode | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPWO2003019643A1 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| JP2007012684A (ja) | 半導体装置とゲート酸化膜の製造方法 | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JP3952978B2 (ja) | 炭化珪素半導体素子 | |
| JP2000150792A (ja) | 半導体装置及びその製造方法 | |
| JPH1070273A (ja) | 炭化珪素上のｍｉｓ構造体の製造法 | |
| JP2002016017A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH0529622A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| JPH06120206A (ja) | 半導体装置 | |
| CN116666440B (zh) | 一种底栅极mos管及制作方法 | |
| JP2011054901A (ja) | 半導体装置及びその製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0462974A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060110 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
| A711 | Notification of change in applicant |
Effective date: 20060223 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090922 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |