KR20030007214A - 반도체장치 및 이의 와이어본딩방법 - Google Patents

반도체장치 및 이의 와이어본딩방법 Download PDF

Info

Publication number
KR20030007214A
KR20030007214A KR1020020041679A KR20020041679A KR20030007214A KR 20030007214 A KR20030007214 A KR 20030007214A KR 1020020041679 A KR1020020041679 A KR 1020020041679A KR 20020041679 A KR20020041679 A KR 20020041679A KR 20030007214 A KR20030007214 A KR 20030007214A
Authority
KR
South Korea
Prior art keywords
bonding
wires
semiconductor chip
pads
wire group
Prior art date
Application number
KR1020020041679A
Other languages
English (en)
Other versions
KR100479190B1 (ko
Inventor
기다쓰요시
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20030007214A publication Critical patent/KR20030007214A/ko
Application granted granted Critical
Publication of KR100479190B1 publication Critical patent/KR100479190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본딩와이어들과 모세관경로간의 방해를 감소시키는 와이어본딩구조를 가지는 반도체장치(10)가 개시된다. 반도체장치(10)는 반도체칩(14)의 가장자리를 따라 선에 배열된 본딩패드들(12)과 기판(18)상에 배열된 도전핑거들(16)을 구비한다. 본딩패드들(12)은 본딩와이어들(20)에 의해 도전핑거들(16)과 전기적으로 접속된다. 본딩와이어들(20)은 상대적으로 짧은 길이를 가진 제1그룹과 상대적으로 긴 길이를 가진 제2그룹으로 분류될 수 있다. 제1그룹의 본딩와이어들(20)은 제2그룹의 본딩와이어들(20)의 접합점들보다 반도체칩(14)의 가장자리에 더 가까운 접합점들을 본딩패드(12)상에 가진다. 이 방법으로, 이미 형성된 본딩와이어들(20)과 인접한 본딩와이어를 형성하는 모세관간의 간격은 증가된다.

Description

반도체장치 및 이의 와이어본딩방법{Semiconductor device and wire bonding method therefor}
본 발명은 일반적으로 반도체장치의 와이어본딩방법에 관한 것이고, 더욱 상세하게는, 모세관을 이용한 기판의 리드핑거에 와이어본딩되는 본딩패드들을 구비한 반도체장치에 관한 것이다.
장치들이 작아지고 입/출력들이 증가하면서, 와이어본딩이 사용되었다. 와이어본딩에서, 본딩와이어은 칩상의 본딩패드들과 도전핑거들을 전기적으로 접속시킨다. 도전 핑거들은 패키지의 외부와 전기적으로 접속하게 한다.
도 7은 도전 핑거들에 접속된 본딩와이어을 가진 종래의 반도체장치의 일부의 평면도이다.
도 8은 도 7의 종래의 반도체장치에서의 본딩와이어과 본딩와이어을 설정하기 위해 이용된 모세관의 측면도이다.
지금부터 도 7 및 8을 참조하여, 반도체칩(64), 기판(68) 및 본딩와이어들(70)을 구비한 종래의 반도체장치를 설명한다. 반도체칩(64)은 본딩패드들(62)을 구비한다. 기판(68)은 도전핑거들(66)을 구비한다. 각 본딩패드(62)는 본딩와이어(70)로 각 도전핑거(66)에 접속된다.
반도체칩(64)이 종래의 반도체장치(60)를 제조하기 위한 접속단계가 행해지기 전, 전형적으로 프로브단계가 행해진다. 프로브단계는 반도체칩(64) 기능을 테스트하기 위해 행해진다. 프로브단계에서, 프로브니들(미도시)은 각 본딩패드(62)의 중심면에 접속하게 된다. 일반적으로, 프로브는 흔적을 남기어 본딩패드(62)의 표면평면성에 영향을 미친다. 그 후, 접속단계에서, 본딩와이어(70)은 모세관(72)을 이용하여 본딩패드(62)의 중심에 접속된다. 이 경우, 본딩패드(62)는 도전핑거(66)에 접속된다.
본딩패드(62)는 반도체칩(64)의 가장자리 가까이의 직선으로 배열된다. 또한, 본딩패드들(62)은 반도체칩(64)의 가장자리 가까이에 지그재그형태로 배열될 수 있다. 비슷하게, 도전핑거들(66)은 기판(68)의 가장자리를 따라 직선으로 배열되거나 지그재그형태로 복수의 라인을 형성하도록 배열될 수 있다. 도 7에 도시한 예에서와 같이, 본딩패드들은 반도체칩(64)의 가장자리 가까이의 직선으로 배열되고, 도전핑거들(66)은 지그재그형태로 복수의 라인을 형성하도록 배열된다.
지그재그형태로 복수의 라인을 형성하도록 도전핑거(66)를 배열함으로서, 본딩와이어들(70)은 짧은 본딩와이어들과 긴 본딩와이어들을 포함할 수 있다. 특히, 짧은 본딩와이어들이 본딩패드(62)와 도전핑거(66)에 먼저 접속된다. 긴 선들이 먼저 접속되면, 짧은 선들이 도전핑거(66)에 접속할 때 모세관은, 이미 접속된 긴 선들에 접촉할 수 있다. 전형적으로, 모세관의 최대 지름은 본딩패드(62)의 너비(피치)보다 크다. 그래서, 본딩패드(62)에 접속하는 동안에는 접촉이 없지만, 도전핑거들(66)에서 스위치본딩이 이루어지는 경우에는, 본딩와이어(70)과 모세관이 접촉된다. 이 문제로 인해, 짧은 본딩와이어들(70)은 본딩패드들(62)을 도전핑거들(66)에 접속시키기 위해 먼저 접속된다.
그러나, 종래의 접속방법은 다음의 문제를 가질 수 있다.
제1문제는, 일반적으로, 본딩와이어이 접속되는 위치와 동일한 위치에서 본딩패드의 표면상의 프로브흔적에 의해 야기된다. 프로브흔적이 생기는 본딩패드의 표면은 거칠어질 수 있다. 와이어본딩이 프로브상에서 행해지면, 접속은 불안정해질 수 있다. 상술한 종래예는 본딩패드들(62)이 단선에 배열된 경우이다. 그러나, 본딩패드들(62)이 지그재그형태로 복수의 선에 배열된 경우에도 동일한 문제가 발생한다.
제2문제는, 짧은 선들이 본딩패드들과 도전핑거들을 접속시키기 위해 먼저 접속될지라도, 긴 선들이 접속될 때, 모세관은 여전히 짧은 선들을 방해하고 접촉할 수 있다.
접속처리 동안에, 볼(크림프볼)은 토치로 금선을 녹임으로써 형성된다. 그 후, 모세관은 본딩패드에 볼을 압착한다. 이 처리 동안에, 짧은 선들이 먼저 형성될지라도, 모세관은 선들과 접촉할 수 있다. 통상, 도전핑거들의 측면상에는 충분한 공간이 있어, 모세관은 이 측면상에 거의 접촉하지 않는다. 그러나, 본딩패드들은 영역의 제약으로 인해 반도체칩의 외부 가장자리를 따라 집중적으로 배열된다. 본딩패드들이 집중적으로 배열되는 경우, 모세관이 짧은 선들을 방해하여 접촉할 가능성이 높다.
많은 경우, 본딩와이어들은 반도체칩 주위로 방사형태로 배열된다. 이는 도전핑거들이 본딩패드들의 피치보다 넓은 피치를 가질 수 있기 때문이다. 그러나, 도 7에 도시된 바와 같이, 경사각이 증가하면, 본딩와이어은 모세관의 동작경로를 방해한다. 본딩와이어들의 길이차이가 없는 경우에도, 본딩와이어들이 방사형태로배열되면(본딩와이어들의 경사각에 종속), 모세관은 이미 형성된 본딩와이어들을 방해하여 접촉한다.
일본특허공보 제3,046,630호(도 1)는 지그재그형태로 배열된 외측선과 내측선을 구비한 본딩패드들이 있는 반도체장치를 개시한다. 이 배열은 본딩패드들의 조밀성을 증가시키는 관점에서는 유리할 수 있지만, 상술한 제1문제에 대해서는 언급하지 않았다. 즉, 프로브흔적는 여전히 불안정하거나 결점이 있는 접속을 야기시킨다.
또한, 본딩패드들의 외측선이 먼저 접속될지라도, 상술한 제2문제는 완전히 해결되지 않을 수 있다는 것을 알아야 한다. 반면에, 외측선의 본딩패드들과 내측선의 본딩패드들이 서로에 대해서 지그재그형태로 배열된다면, 본딩와이어와 인접한 본딩패드들간에 접속처리시에 어떠한 방해도 없도록 충분한 공간이 구비되어야 한다. 그 결과, 반도체칩의 범용성이 감소된다.
그러나, 본딩패드들이 지그재그형태로 복수의 선들을 형성하기 위해 배열될 지라도, 본딩패드들이 조밀하게 배열된다면, 모세관은 이미 형성되었던 본딩와이어들을 방해한다.
상술한 논의를 토대로, 반도체장치와 와이어본딩방법을 제공하는 것이 바람직하다. 와이어본딩방법에 있어, 본딩패드들과 본딩와이어들은 모세관을 이용함으로써 본딩와이어를 제공하기 위해 서로 순차적으로 접속된다. 본딩패드들과 도전핑거들은 모세관과 이미 위치한 본딩와이어들간에 방해와 접촉을 하지 않고 서로 접속될 수 있다.
또한, 본딩와이어들의 속성에 상응하는 와이어본딩의 순서를 자동적으로 계산할 수 있는 와이어본딩방법이 바람직하다. 이 경우, 방해와 접촉의 발생은 방지된다.
또한, 본딩와이어이 프로브흔적를 포함하지 않는 영역에서 본딩패드에 접속될 수 있는 접속단계를 포함하는 와이어본딩방법을 제공하는 것이 바람직하다.
본 실시예들에 따르면, 본딩와이어들과 모세관경로간에 방해를 감소시키는 와이어본딩구조를 가질 수 있는 장치가 개시된다. 반도체장치는 반도체칩의 가장자리를 따라 일렬로 배열된 본딩패드들과 기판상에 배열된 도전핑거들을 포함한다. 본딩패드들은 본딩와이어에 의해 도전핑거들에 전기적으로 접속된다. 본딩와이어들은 상대적으로 짧은 길이를 가진 제1그룹과 상대적으로 긴 길이를 가진 제2그룹으로 분류될 수 있다. 제1그룹의 본딩와이어들은 본딩패드상에 제2그룹의 본딩와이어들의 접합점보다 반도체칩의 가장자리에 더 가까운 접합점을 가질 수 있다. 이 경우, 이미 형성된 본딩와이어들과 인접한 본딩와이어을 형성하는 모세관간의 간격은 증가된다.
도 1은 제1실시예에 따른 반도체장치의 상면평면도,
도 2는 실시예에 따른 연산공정을 보여주는 플로우챠트,
도 3은 실시예에 따른 연산공정을 보여주는 플로우챠트,
도 4는 제2실시예에 따른 반도체장치의 상면평면도,
도 5는 제3실시예에 따른 반도체장치의 상면평면도,
도 6는 제4실시예에 따른 반도체장치의 상면평면도,
도 7은 도전핑거들에 접속된 본딩와이어들을 가지는 종래의 반도체장치부의 평면도, 및
도 8은, 도 7의 종래의 반도체장치에서, 본딩와이어과 본딩와이어을 설정하기 위해 이용된 모세관의 측면도.
<도면의 주요부분에 대한 부호의 설명>
10,30,40:반도체장치12,32,42:본딩패드
14:반도체칩16,34,44a,44b:도전핑거
18:기판20,36,46:본딩와이어
22:모세관24:프로브흔적
본 실시예의 관점에 따르면, 반도체장치는 반도체칩상에 복수의 본딩패드들을 구비한다. 복수의 본딩패드들은 기판상에서 본딩와이어들에 의해 복수의 도전핑거들과 전기적으로 접속된다. 복수의 본딩패드들 각각은 복수의 본딩와이어들 중의 하나에 의해 복수의 도전핑거들 중의 하나에 전기적으로 접속된다. 복수의 본딩패드들 중의 적어도 몇 개는 본래 반도체칩의 외부가장자리에 평행하게 일렬로 배열된다. 본딩패드들 중의 적어도 하나 위의 본딩와이어의 접합점은, 인접한 본딩패드상의 인접한 본딩와이어의 접합점을 참조하여 반도체칩의 외부가장자리로 향하는 방향으로 배치된다.
본 실시예의 다른 관점에 따르면, 본딩패드들은 반도체칩의 외부가장자리를 따라서 복수의 선들을 형성하도록 배열된다. 각 선의 본딩패드들 중의 적어도 하나 위의 본딩와이어의 접합점은, 인접한 본딩패드상의 인접한 본딩와이어의 접합점을 참조하여 반도체칩을 향하는 방향으로 배치된다.
실시예의 다른 관점에 따르면, 복수의 도전핑거들 중의 적어도 하나 위의 본딩와이어의 접합점은 반도체칩의 방향으로 인접한 본딩와이어의 접합점을 참조하여 인접한 도전핑거상에서 배치된다.
실시예의 다른 관점에 따르면, 본딩패드들중의 적어도 하나 위에 반도체칩의 외부가장자리방향으로 배치된 접합점을 가진 본딩와이어도 도전핑거들 중의 적어도 하나 위에 반도체칩방향으로 배치된 접합점을 가진다.
실시예의 다른 관점에 따르면, 복수의 본딩와이어들은 제1본딩와이어그룹과 제2본딩와이어그룹으로 분류될 수 있다. 짧은 선들인 제1본딩와이어그룹은, 제2본딩와이어그룹의 본딩와이어들과 달리, 각 본딩패드상에 반도체장치의 가장자리방향으로 배치된 접합점들을 가지는 본딩와이어들을 포함한다.
실시예의 다른 관점에 따르면, 제1본딩와이어그룹의 본딩와이어들은 제2본딩와이어그룹의 본딩와이어들보다 높이가 낮다.
실시예의 다른 관점에 따르면, 반도체장치는 복수의 제1본딩패드들과 복수의 제1도전트레이스들을 포함한다. 복수의 제1본딩패드들은 반도체칩의 제1가장자리를 따라서 제1직선으로 배열된다. 복수의 제1도전트레이스들은 기판상에 형성된다. 각 제1본딩패드는 제1본딩와이어 각각에 의해 제1도전트레이스들 중의 하나에 전기적으로 접속된다. 제1본딩와이어들은 제1본딩와이어그룹과 제2본딩와이어그룹으로 분류될 수 있다. 제1본딩와이어그룹은, 각 제1본딩패드들 위에서 제2본딩와이어그룹에서의 제1본딩와이어들에 전기적으로 접속된 접합점들과 달리, 각 제1본딩패드들 위에서 반도체칩의 제1가장자리방향으로 오프셋되는 접합점들을 가지는 제1본딩와이어들을 가진다.
실시예의 다른 관점에 따르면, 제2본딩와이어그룹의 제1본딩와이어들은, 각 제1본딩패드의 중심과 달리, 각 제1본딩패드들 위에 반도체칩의 제1가장자리으로부터 멀어져 오프셋되는 접합점들을 가진다. 제1본딩와이어그룹의 제1본딩와이어들은, 각 제1본딩패드의 중심과 달리, 각 본드패드들 위에 반도체칩의 제1가장자리로 오프셋되는 접합점들을 가질 수 있다.
실시예의 다른 관점에 따르면, 각 제1본딩패드는 제1본딩패드상의 접합점으로부터 먼 영역에 프로브흔적를 포함한다.
실시예의 다른 관점에 따르면, 제1본딩와이어그룹과 제2본딩와이어그룹의 제1본딩와이어들은 임의적인 순서로 배열된다.
실시예의 다른 관점에 따르면, 반도체장치는 복수의 제2본딩패드들과 복수의 제2도전트레이스를 포함한다. 복수의 제2본딩패드들은 반도체칩의 제1가장자리를따라 제2선에 배열된다. 복수의 제2본딩패드들은 복수의 제1본딩패드들보다 반도체칩의 제1가장자리로부터 멀리 떨어진다. 복수의 제2도전트레이스는 기판상에 형성된다. 각 제2본딩패드는 각 제2본딩와이어에 의해 제2도전트레이스 중의 하나에 전기적으로 접속된다. 제2본딩와이어들은 제3본딩와이어그룹과 제4본딩와이어그룹으로 분류될 수 있다. 제3본딩와이어그룹은, 각 제2본딩패드들 위에 제4본딩와이어그룹에서의 제2본딩와이어들에 전기적으로 접속된 접합점들과 달리, 각 본딩패드들 위에 반도체칩의 제1가장자리로 오프셋되는 접합점들을 가지는 제2본딩와이어들을 포함한다.
실시예의 다른 관점을 따르면, 제4본딩와이어그룹의 제2본딩와이어들은, 각 제2본딩패드의 중심과 달리, 각 제2본딩패드들 위에 반도체칩의 제1가장자리로부터 멀어져 오프셋되는 접합점들을 가진다. 제3본딩와이어그룹의 제2본딩와이어들은, 각 제2본딩패드의 중심과 달리, 각 본딩패드들 위에 반도체칩의 제1가장자리로 오프셋되는 접합점들을 가진다.
실시예의 다른 관점을 따르면, 제1본딩패드들은 본래 직사각형이어서 반도체칩의 제1가장자리에 평행한 방향보다 반도체칩의 제1가장자리에 직각 방향에서 더 넓다.
실시예의 다른 관점을 따르면, 제1본딩와이어그룹의 제1본딩와이어들은, 제2본딩와이어그룹에서의 제1본딩와이어들의 접합점들이 각 도전트레이스상에서 반도체칩의 제1가장자리에 가까운 것보다 각 도전트레이스상에서 반도체칩의 제1가장자리에 더 가까운 접합점들을 가진다.
실시예의 다른 관점에 다르면, 제1본딩와이어그룹에서의 제1본딩와이어들은 제2본딩와이어그룹에서의 제1본딩와이어들보다 길이가 짧고 높이가 낮다.
실시예의 다른 관점에 따르면, 반도체장치는 반도체상에 복수의 본딩패드들을 포함한다. 복수의 본딩패드들 각각은 기판상에서 모세관장치로부터 제공된 복수의 본딩와이어들 각각에 의해 복수의 도전핑거들 각각에 전기적으로 접속된다. 반도체장치의 와이어본딩방법은, 본딩와이어가 접속된 각 본딩패드와 도전핑거간의 간격에 따라서 상대적으로 짧은 제1와이어그룹과 상대적으로 긴 제2와이어그룹으로 본딩와이어를 그룹핑하는 단계와, 각 본딩패드와 각 도전핑거간의 반도체장치의 가장자리방향으로, 각 본딩와이어에 전기적으로 접속되도록, 각 본딩패드의 중심으로부터 오프셋된 접합점에서 제1와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함한다.
실시예의 다른 관점에 따르면, 각 본딩패드와 각 도전핑거간의 반도체장치의 가장자리로부터 먼 방향으로, 각 본딩와이어에 전기적으로 접속되도록, 각 본딩패드의 중심으로부터 오프셋된 접합점에서 제1와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함한다.
실시예의 다른 관점에 따르면, 본딩와이어들은 제1와이어그룹의 본딩와이어와 제2와이어그룹의 본딩와이어간에 임의적으로 배열된다.
실시예의 다른 관점에 따르면, 와이어본딩방법은, 본딩와이어이 접속된 각 본딩패드와 도전핑거간의 거리에 따라서 중간의 제3와이어그룹으로 본딩와이어들을 그룹핑하는 단계와 본래 각 본딩패드의 중간에 있는 제3와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함한다.
실시예의 다른 관점에 따르면, 제1와이어그룹의 제1본딩와이어가 제2와이어그룹의 제2본딩와이어에 인접하는 경우에는, 제1본딩와이어의 접속은 제2본딩와이어의 접속 전에 행해진다.
[실시예]
이하, 도면을 참조하여 본 발명에 의한 반도체장치 및 이의 와이어본딩방법의 실시예들을 설명한다.
도 1을 참조하면, 제1실시예에 따른 반도체장치의 상면평면도가 도시되고 일반적인 참조기호 10으로 주어진다.
반도체장치(10)는 반도체칩(14), 기판(18) 및 본딩와이어들(20)을 포함한다.
반도체칩(14)은 직각형태이며 본딩패드들(12)을 포함한다. 기판(18)은 그 위에 배열된 도전핑거들(16)을 가진다. 본딩패드(12)는 본딩와이어(20)에 의해 각 도전핑거(16)에 전기적으로 접속된다.
본딩패드들(12)은 반도체칩(14)의 네 면들 모두의 외부가장자리를 따라 배열된다. 각 면 위의 본딩패드들(12)은 반도체칩(14)의 가장자리에 일렬로 대략 평행하게 배열된다. 각 본딩패드(12)는 직각형태이다. 직각형태는 실질적으로 평행한 반도체칩(14)의 가장자리에 평행한 방향보다 실질적으로 평행한 반도체칩(14)의 가장자리에 직각 방향으로 더 길다. 그러나, 직각형태는 예일 뿐이며 본딩패드들(12)은 다양한 형태를 가질 수 있다.
도전핑거들(16)은 공지의 형태를 갖는다. 도전핑거들(16)의 수는본딩패드들(12)의 수와 일치한다. 그러나, 어떤 경우에는, 몇 개의 본딩패드들(12)은 접속되지 않을 수 있다. 이 경우, 도전핑거들(16)의 수는 본딩패드들(12)의 수보다 작을 수 있다. 도전핑거들(16)은 기판(18)상에 복수의 도전선들을 형성한다. 기판(18)은 반도체칩(14)을 실질적으로 둘러싸고 도전핑거들(16)은 반도체장치(10)를 외부와 전기적으로 접속하게 한다. 기판(18)의 길이/너비는 반도체칩(14)의 길이/너비보다 크다.
본딩와이어들(20)은 각 본딩패드들(12)과 도전핑거들(16)간을 전기적으로 접속하게 한다. 기판(18)은 반도체칩(14)을 둘러쌀 정도로 커서, 각 본딩와이어들(20)은 반도체칩(14)에 대해서 실질적으로 방사형태로 형성된다. 본딩와이어들(20)의 경사각들(반도체칩(14)의 가장자리에 대한)은 반도체칩의 코너 및/또는 기판(18)의 코너 근방과 일치하게 증가한다. 본딩와이어들(20)이 경사각을 가지도록 도전핑거들(16)을 방사형태로 구비하면, 인접한 본딩와이어들(20)간의 간격은 본딩패드(12)로부터 도전핑거(16)의 방향으로 점점 증가한다.
도전핑거들(16)은 반도체칩(14)에 가까운 도전핑거들(16b)과 반도체칩(14)에 먼 도전핑거들(16a)로 분류될 수 있다. 본딩와이어들(20)은 상대적으로 짧은 제1그룹(도전핑거들(16b)에 접속된 본딩와이어들(20))과 상대적으로 긴 제2그룹(도전핑거들(16a)에 접속된 본딩와이어들(20))로 분류될 수 있다. 본딩와이어(20)는 본딩와이어(20)가 제1그룹인지 제2그룹인지에 따라서 각 본딩패드(12)상의 다른 위치(영역)에 접속된다. 제1그룹(상대적으로 짧은)의 본딩와이어(20)는 각 본딩패드(12)상에서 반도체칩(14)의 가장자리에서 가까운 위치에 접속된다. 제2그룹(상대적으로긴)의 본딩와이어(20)는 각 본딩패드(12)상에서 반도체칩(14)의 가장자리에서 먼 위치에 접속된다. 즉, 제1그룹의 본딩와이어(20)는 제2그룹의 본딩와이어(20)가 접속된 각 본딩패드(12)상의 위치와 도전핑거들(16)간의 거리보다 도전핑거들(16)에 더 가까운 위치에서 각 본딩패드(12)에 접속된다.
도 1에 도시된 바와 같이, 제1그룹의 본딩와이어(20)의 접합위치는 반도체칩(14)의 가장 가까운 가장자리방향으로 본딩패드(12)의 중심으로부터 오프셋된 영역에 위치된다. 또한, 제2그룹의 본딩와이어(20)의 접합위치는 반도체칩(14)의 가장 가까운 가장자리에서 먼 방향으로 본딩패드(12)의 중심으로부터 오프셋된 영역에 위치된다. 그러나, 일례에서와 같이, 제1그룹에서거나 제2그룹에서의 본딩와이어(20)의 접합위치는 본딩패드(12)의 중심에 위치된다.
도 4를 참조하면, 제2실시예에 따른 반도체장치의 상면평면도가 도시되고 일반적인 참조기호 30으로 주어진다.
반도체장치(30)는 본딩패드들(32)을 가진 반도체칩을 구비한다. 본딩패드들(32)은 좁은 직사각형이다. 각 본딩패드(32)는 실질적으로 동일한 형태를 가진다. 또한, 반도체장치(30)는 도전핑거들(34)을 가진 기판을 구비한다. 도전핑거들(34)은 좁은 직사각형이다. 본딩패드(32)는 본딩와이어(36)에 의해서 각 도전핑거(34)에 전기적으로 접속된다.
본딩패드들(32)은 반도체칩의 네 면들 모두의 외부가장자리를 따라서 배열된다. 각 면의 본딩패드들(32)은 반도체칩의 가장자리에, 일렬로 대략 평행하게 배치된다. 직사각형은 실질적으로 평행한 반도체칩의 가장자리에 평행한 방향보다 실질적으로 평행한 반도체칩의 가장자리에 직각 방향이 더 길다.
도전핑거들(34)은 기판상에 반도체칩에 대해서 실질적으로 방사형태로 배열된다. 기판은 본래 반도체칩을 싸고 도전핑거들(34)은 반도체장치(30)를 외부와 전기적으로 접속하게 한다. 본딩와이어들(34)은 각 본딩패드들(32)과 도전핑거들(34)간의 전기적 접속을 가능하게 한다. 이 경우, 본딩와이어들(36)도 반도체칩에 대해서 방사형태로 배치될 수 있다.
본딩와이어들(36)은 본딩와이어들(36a)의 제1그룹과 본딩와이어들(36b)의 제2그룹으로 분류될 수 있다. 본딩와이어들(36a)은 본딩와이어들(36b)과 비교해 상대적으로 짧다. 본딩와이어들(36a)은 각 본딩패드(32)상에서 반도체칩의 가장자리에서 가까운 위치에 접속되고, 본딩와이어들(36b)은 각 본딩패드(32)상에서 반도체칩의 가장자리에서 먼 위치에 접속된다. 비슷하게, 본딩와이어들(36a)은 각 도전핑거들(34)상에서 기판(혹은 반도체칩의 외부가장자리)의 가장자리에 가까운 위치에 접속될 수 있고, 본딩와이어들(36b)은 각 도전핑거들(34)상에서 기판(혹은 반도체칩의 외부가장자리)의 가장자리로부터 먼 위치에 접속된다. 도시하지 않았지만, 예컨대, 본래 본딩패드(32)와 도전핑거(34)의 중심에 접속된 제3본딩와이어그룹이 있을 수 있다.
상대적으로 짧은 길이를 가진 제1그룹의 본딩와이어들(36a)과 상대적으로 긴 길이를 가진 제2그룹의 본딩와이어들(36b)을 배열함으로써, 본딩와이어(36)은 본딩와이어(36)이 구비된 그룹(제1 혹은 제2)에 따라서 수직 배치(높이)가 다르다. 제1그룹의 본딩와이어(36a)는 제2그룹의 본딩와이어(36b)보다 높이가 낮다. 이 경우,인접한 본딩와이어들(36)간의 간격이 증가되어 단락회로들이 감소된다.
도 5를 참조하면, 제3실시예에 따른 반도체장치의 상면평면도가 도시되고 일반적인 참조기호 40으로 주어진다.
반도체장치(40)는 본딩패드들(42)을 가진 반도체칩을 구비한다. 본딩패드들(42)은 좁은 직사각형이다. 각 본딩패드(42)는 실질적으로 동일한 형태이다. 또한, 반도체장치(40)는 도전핑거들(44a 및 44b)을 가진 기판을 구비한다. 도전핑거(44a)는 환형이고 도전핑거들(44b)은 실질적으로 직사각형이다. 도전핑거(44a)는 도전핑거들(44b)보다 본딩패드들(42)에 더 가까이 배열된다. 즉, 도전핑거(44a)는 도전핑거들(44b)과 본딩패드들(42)간에 있을 수 있다. 그러나, 예컨대, 이 관계는 반대일 수 있다. 본딩패드(42)는 본딩와이어(46)에 의해서 각 도전핑거(44a 및 44b)에 전기적으로 접속된다.
본딩패드들(42)은 반도체칩의 네 면들 모두의 외부가장자리를 따라 배열된다. 각 면의 본딩패드들(42)은 반도체칩의 가장자리에, 일렬로 대략 평행하게 배치된다. 직사각형은 실질적으로 평행한 반도체칩의 가장자리에 평행한 방향보다 실질적으로 평행한 반도체칩의 가장자리에 수직방향으로 더 길다.
도 5의 실시예에 따르면, 환형을 가진 도전핑거(44a)와 직사각형인 도전핑거들(44b)을 구비함으로써, 본딩와이어들(46)은 제1그룹의 본딩와이어들(46a)과 제2그룹의 본딩와이어들(46b)로 분류될 수 있다. 본딩와이어들(46a)은 본딩와이어들(46b)과 비교해 상대적으로 짧다. 본딩와이어들(46a)은 각 본딩패드(42)상에서 반도체칩의 가장자리에 가까운 위치에 접속되고,본딩와이어들(46b)은 각 본딩패드(42)상에서 반도체칩의 가장자리으로부터 먼 위치에서 접속된다. 또한, 본딩와이어(46a)의 다른 가장자리는 도전핑거(44a)에 접속된다. 반면에, 각 본딩와이어(46b)의 다른 가장자리는 도전핑거(44a)보다 기판(혹은 반도체칩의 외부가장자리)에서 더 먼 도전핑거(44b)에 접속된다.
상대적으로 짧은 길이를 가진 제1그룹의 본딩와이어들(46a)과 상대적으로 긴 길이를 가진 제2그룹의 본딩와이어들(46b)을 배열함으로써, 본딩와이어(46)는 본딩와이어(46)가 구비된 그룹(제1 혹은 제2)에 따라서 수직 배치(높이)가 다르다. 제1그룹의 본딩와이어(46a)는 제2그룹의 본딩와이어(46b)보다 높이가 낮다. 이 경우, 인접한 본딩와이어들(36)간의 간격이 증가되어 단락회로들이 감소된다.
화환형태인 도전핑거(44a)는 예컨대 VDD나 VSS와 같은 전원에너지를 반도체칩에 제공하는 데 이용된다.
실시예에서의 배열은 일례로서 BGA(ball grid array)를 가진 반도체장치에 유용하다.
도 6을 참조하면, 제4실시예에 따른 반도체장치의 상면평면도가 도시되고 일반적인 참조기호 40으로 주어진다.
반도체장치(50)는 본딩패드들(52)을 가진 반도체칩을 구비한다. 본딩패드들(52)은 좁은 직사각형이다. 각 본딩패드(52)는 실질적으로 동일한 형태이다. 또한, 반도체장치(50)는 도전핑거들(미도시)을 가진 기판을 구비한다. 본딩패드(52)는 본딩와이어(미도시)에 의해 각 도전핑거에 전기적으로 접속된다.
본딩패드들(52)은 반도체칩의 네 면들 모두의 외부가장자리를 따라 배열된다. 각 면상의 본딩패드들(52)은 반도체칩의 가장자리에 실질적으로 평행하게 배치된 복수의 선들에 배열된다. 본딩패드들(52)은, 외측선에 형성된 본딩패드들(52a)과 반도체칩의 가장자리에 가장 가까운 외측선을 가진 내측선에 형성된 본딩패드들(52b)로 분류될 수 있다. 외측선의 본딩패드들(52a)과 내측선의 본딩패드들(52b)은 서로에 대해 지그재그형형 패턴으로 형성된다. 즉, 외측선의 본딩패드들(52a)은 내측선의 본딩패드들(52b)에 대해서 오프셋이나 위치변화방식으로 형성된다. 이 방법으로, 본딩와이어들의 방해 및/또는 접촉은 감소된다. 그러나, 본딩패드들(52a 및 52b)은 예컨대 동일한 형태로 배열될 수 있다.
본딩패드들(52a 및 52b)의 각 선에서, 제1그룹의 본딩와이어들과 제2그룹의 본딩와이어들의 도전핑거들을 전기적으로 접속하게 한다. 본딩패드들(52a 및 52b)의 각 선에서의 제1그룹의 본딩와이어들은 제2그룹의 본딩와이어들보다 길이가 짧다. 제1그룹의 본딩와이어들의 각 본딩와이어는, 제2그룹의 본딩와이어들의 각 본딩와이어가 접속된 본딩패드(52a 및 52b)의 위치와 비교해서, 반도체칩의 가장자리에 더 가까운 본딩패드(52a 및 52b)의 위치에 접속된다.
인접한 본딩와이어들간의 간격을 증가시키기 위해서, 본딩패드들(52a)의 외측선에 접속된 제1그룹의 본딩와이어는 반도체칩(기판의 내부가장자리)의 가장자리에 가장 가까운 도전핑거에 접속된 반대가장자리를 가진다. 본딩패드들(52a)의 외측선에 접속된 제2그룹의 본딩와이어는 반도체칩(기판의 내부가장자리)의 가장자리에 두 번째로 가까운 도전핑거에 접속된 반대가장자리를 가진다. 본딩패드들(52b)의 내측선에 접속된 제1그룹의 본딩와이어는 반도체칩(기판의 내부가장자리)의 가장자리에 두 번째로 가까운 도전핑거에 접속된 반대가장자리를 가진다. 본딩패드들(52b)의 내측선에 접속된 제2그룹의 본딩와이어는 반도체칩(기판의 내부가장자리)의 가장자리로부터 가장 먼 도전핑거에 접속된 반대가장자리를 가진다. 이 방법으로, 본딩패드들(52a)의 외측선에 접속된 제1그룹의 본딩와이어는 가장 짧은 길이(및 높이)를 가질 수 있다. 본딩패드들(52a)의 외측선에 접속된 제2그룹의 본딩와이어는 두 번째로 짧은 길이(및 높이)를 가질 수 있다. 본딩패드들(52b)의 내측선에 접속된 제1그룹의 본딩와이어는 세 번째로 짧은 길이(및 높이)를 가질 수 있다. 본딩패드들(52b)의 내측선에 접속된 제2그룹의 본딩와이어는 가장 긴 길이(및 높이)를 가질 수 있다. 이 방법으로, 인접한 본딩와이어들(52)간의 간격은 증가된다.
도시하지 않았지만, 본딩패드들(52)은, 본딩패드(52)의 중심에 실질적으로 접속된 본딩와이어에 존재한다.
다음으로, 와이어본딩방법을 설명한다. 본 실시예에 따른 방법은 연산단계(선을 그룹핑하는 단계), 프로빙 단계 및 와이어본딩단계를 포함한다.
이하, 도 2(플로우챠트)를 참조하여 실시예에 따른 연산단계를 설명한다.
최초로, 반도체칩과 기판이 주어지고 제조장치들이 결정된다. 다른 상수특성들, 예컨대 패드크기, 본딩와이어의 지름 및 모세관의 크기는 주어진 값들이다. 이로부터, 단계S1에서, 본딩패드들의 접합점들에 대응하는 최초의 접합좌표가 결정된다. 최초의 접합점들은 본딩패드의 중심으로 설정된다. 이 단계에서, 최초의 루프속성들이 결정된다. 루프속성들은 각 본딩와이어의 길이와 높이를 포함할 수 있다.루프속성들은 본딩패드상의 접합점과 각 도전핑거상의 접합점간의 간격에 의해서 결정된다.
본딩패드상의 접합점과 루프속성들이 각 선에 대해 결정되는 경우, 선트랙이 결정된다. 동시에, 모세관의 동작경로가 결정된다. 도 1에서, 빗금친영역(22)은 접속처리 동안에 본딩패드의 접합점에서 모세관에 의해 취해진 영역을 나타낸다.
단계S2에서, 인접한 본딩와이어들과 모세관간의 간격의 한계값이 계산된다. 그 후, 위치변화는 계산된 한계값과 적어도 동일한 간격을 얻도록 계산된다. 배치량은 본딩패드상의 접합점이 중심으로부터 오프셋되는 양에 대응한다. 이 방법으로, 모세관과 인접한 본딩와이어(도 7에 도시)간의 접촉이 제거된다.
단계S3에서, 인접한 선들은 임의적으로 선택되어 인접한 본딩와이어들이 단계S4에서의 루프속성들과 동일한지 결정된다. 예컨대, 도전핑거들(16)이 단선에 배열되고 본딩와이어들이 그것들의 각 본딩패드(16)에 대해서 실질적으로 동일한 트랙을 따르는 경우에는 루프속성들이 동일하다. 이는 반도체칩(14)의 각면의 중심 근처에도 발생한다. 이것은 선트랙이 모세관경로를 방해하지 않는 경우이다. 이 경우, 최초의 본딩패드측의 접합점들은 변하지 않고 원래대로 유지된다.
선택된 본딩와이어들이 다른 루프속성들을 가지면, 단계S5가 행해진다. 단계S5에서, 선택된 본딩와이어들의 선트랙들이 모세관경로를 방해하고 접촉하는지 결정하기 위해서 간격계산이 행해진다. 선택된 본딩와이어들의 선트랙들과 모세관경로간에 적당한 클리어런스가 존재하면, 선택된 본딩패드들 위의 최초의 접합점들은 변하지 않고 원래대로 유지된다.
클리어런스가 충분히 존재하도록 결정되지 않았다면, 단계S6이 행해진다. 단계S6에서, 도전핑거들이 단선에 배열되는 경우, 선택된 본딩패드들의 접합점(Bd position)은 세 점 중에 어느 하나에 위치된다. 선택된 본딩패드들의 접합점은 중심에서 유지되어, 배치량에 의해 반도체칩의 외부영역으로 배치되거나 배치량에 의해 반도체칩의 내부영역으로 배치된다. 배치량은, 예컨대, 단계S2에서 결정된다. 이 방법으로, 본딩와이어은 짧은 루프, 중간 루프 혹은 긴 루프일 수 있다. 동시에, 본딩와이어의 높이 속성이 설정된다. 짧은 루프는 낮은 높이를 가지고(단계S7), 중간 루프는 중간 높이로 유지되고(최초의 속성이 유지) 그리고 긴 루프는 높은 높이를 가진다(단계S8).
각각이 낮은, 중간 혹은 높은 높이를 가지는 짧은, 중간 혹은 긴 길이로 그룹핑된 본딩와이어을 구비함으로써, 본딩와이어트랙들과 모세관경로간의 방해는 방지된다. 도 1에서, 상대적으로 짧은 길이와 낮은 높이를 가진 제1본딩와이어그룹과 상대적으로 긴 길이와 높은 높이를 가진 제2본딩와이어그룹은 설명되었다. 그러나, 도 2의 플로우챠트에서 설명한 바와 같이, 3개의 다른 본딩와이어그룹들도 구비할 수 있다.
이하, 도 3(플로우챠트)을 참조하여 실시예에 따른 연산단계를 설명한다. 도 3의 플로우챠트에 설명된 연산단계는 도 2의 플로우챠트에 설명된 연산단계보다 완성하기가 쉽다.
단계S11에서, 본딩패드들상의 접합점들에 대응하는 최초의 접속좌표들이 결정된다. 최초의 접합점들은 본딩패드의 중심에 설정된다. 이 단계에서, 최초의 루프속성들이 결정된다. 루프속성들은 각 본딩와이어의 길이와 높이를 포함한다. 루프속성들은 본딩패드상의 접합점과 각 도전핑거상의 접합점간의 각 간격에 의해서 결정된다.
단계S12에서, 최초의 접합점들에 기초해서, 각 본딩와이어가 높은 루프선, 중간 루프선 혹은 낮은 루프선인지 결정하는 것은 루프속성들에 기초해서 이루어진다.
그 후, 본딩패드상의 접합위치는 단계S12에서 만들어진 결정에 기초해서 움직여진다.
본딩와이어가 낮은 루프선(짧은 루프)인지 결정됐다면, 단계S13이 행해진다. 단계S13에서, 본딩패드상의 접합위치는 배치량에 의해서 반도체칩의 외부가장자리쪽으로 움직여진다.
본딩와이어가 중간 루프선(중간 루프)인지 결정됐다면, 본딩패드상의 접합위치는 최초의 접합점(본딩패드의 중심)에서 유지된다.
본딩와이어가 높은 루프선(긴 루프)인지 결정됐다면, 본딩패드상의 접합위치는 배치량에 의해서 반도체칩의 외부가장자리로부터 먼 곳으로 움직여진다.
상술한 흐름에 따라면, 일반적으로, 본딩와이어들은 길이에 따라 3종류로 그룹핑된다. 이 방법으로, 인접한 본딩와이어들과 모세관경로간의 방해는 방지된다.
각 본딩패드의 접합위치들에 기초해서, 각 프로브카드상의 니들들을 위한 브로브니들위치 등이 결정된다. 프로빙단계에서, 프로브니들은 본딩패드(12)에 맞서 압축된다. 도 1에 도시된 바와 같이, 프로브흔적들(24)은 프로브티들에 의해 발생한다. 본딩패드(12)는 프로브니들이 발생한 영역에서 손상을 입는다. 이는 나중의 와이어본딩단계에 영향을 미칠 수 있다. 그래서, 본딩패드상에서 프로브니들이 접촉한 위치들은 선접합점들과 다른 위치에 설정된다. 그래서, 프로브카드는 이들의 결정된 좌표들에 따라서 설계된다. 이 방법으로, 프로빙단계는 나중의 접속단계에서 와이어본딩이 형성되는 영역에서 본딩패드의 손상없이 행해져 결함이 감소된다.
도 1을 참조하면, 예를 들면, 프로빙단계가 완료되고 반도체칩의 특성테스트가 통과된 경우, 접속이 행해진다. 반도체장치(10)에 있어서, 접속순서는 제1그룹(짧은 선들)의 본딩와이어들이 먼저 접속되도록 결정된다. 그 후, 제2그룹(긴 선들)의 본딩와이어들이 접속된다. 이 방법으로, 제1그룹의 본딩와이어들을 형성하는 모세관이 제2그룹으로부터의 본딩와이어를 방해하는 경우는 없어진다.
본딩와이어그룹들이 최초값들(본래의 본딩패드중심)로 유지된 접합점을 가지는 그룹을 포함하는 경우, 짧은 와이어그룹은 먼저 본딩패드들(12)과 도전핑거들(16)에 접속된다. 다음으로, 최초값들로 유지된 접합점들을 가진 중간 와이어그룹은 본딩패드들(12)과 도전핑거들(16)에 접속된다. 마지막으로, 긴 와이어그룹이 본딩패드들(12)과 도전핑거들(16)에 접속된다.
실시예에 따르면, 본딩와이어들과 모세관경로간의 방해가 감소되는 와이어본딩구조가 이루어진다. 이는 각 본딩패드들상에 와이어본딩이 형성된 다양한 위치를 구비함으로써 완성된다. 그 결과, 반도체장치가 각 가장자리를 따라 단선에 늘어선 본딩패드들을 가지는 반도체칩이 제조된 경우에도, 이미 형성된 각 본딩와이어의트랙과 이어지는 각 본딩와이어의 형성을 위해 이용된 모세관경로간의 클리어런스는 충분히 유지될 수 있다. 그 결과, 접속과정 동안에 본딩와이어들의 손상 및/또는 변형을 감소시킴으로써 반도체장치의 제조량을 증가시킬 수 있다.
상술한 실시예들은 본보기이며 본 발명은 이러한 실시예들에 한정되지 않는다. 상술한 실시예들은 특정 구조들에 한정되지 않는다.
실시예들은, 짧은 본딩와이어과 긴 본딩와이어가 본딩와이어들을 구비하도록 임의적으로 배열되는 것으로 설명되었지만, 일례와 같이, 일반적으로 짧은 본딩와이어들과 긴 본딩와이어들의 배열은 임의적이다.
제1 내지 제4실시예들(도 1, 4, 5 및 6)에 있어서, 각 본딩패드는 프로빙단계에서 반도체칩의 기능을 검증하기 위해 형성된 프로브흔적를 포함한다. 프로브흔적는 본딩패드에서 접합점으로부터 오프셋된다. 이 방법으로, 본딩와이어와 본딩패드간의 전기적 접속은 향상된다.
그러므로, 다양한 특정 실시예들을 통해 상세하게 설명하였지만, 본 발명은 발명의 정신과 관점으로부터 멀어지지 않고 다양한 변화, 배치 및 변경이 가능하다. 따라서, 본 발명은 부가된 청구항에 의해서 한정하는 경우에만 제한되도록 했다.

Claims (20)

  1. 본딩패드들 각각은 기판상에 복수의 본딩와이어들 중의 하나에 의해 복수의 도전핑거들 중의 하나에 전기적으로 접속되는 복수의 본드패드들을 포함하고,
    여기서, 상기 복수의 본딩패드들 중의 적어도 몇 개는 반도체칩의 외부가장자리에 실질적으로 평행하게 일렬로 배열되며, 그리고 상기 본딩패드들 중의 적어도 하나 위의 상기 본딩와이어의 접합점은 상기 반도체칩의 외부가장자리방향으로 인접한 본딩패드상에 인접한 본딩와이어의 접합점을 참조하여 배치되는 반도체장치.
  2. 제1항에 있어서, 상기 본딩패드들은 반도체칩의 외부가장자리를 따라서 복수의 선들을 형성하기 위해 배열되고, 각 선의 상기 본딩패드들 중의 적어도 하나 위의 상기 본딩와이어의 접합점은, 인접한 본딩패드상에 인접한 본딩와이어의 접합점을 참조하여 반도체칩의 외부가장자리 방향으로 배치되는 반도체장치.
  3. 제1항에 있어서, 상기 복수의 도전핑거들 중의 적어도 하나 위의 본딩와이어의 접합점은, 인접한 도전핑거상의 인접한 본딩와이어의 접합점을 참조하여 반도체칩의 방향으로 배치되는 반도체장치.
  4. 제3항에 있어서, 상기 반도체칩의 외부가장자리방향으로 배치된 상기 본딩패드들중의 적어도 하나 위에 접합점을 가진 본딩와이어는 도전핑거들 중의 적어도 하나 위에 반도체칩방향으로 배치된 접합점을 가지는 반도체장치.
  5. 제1항에 있어서, 상기 복수의 본딩와이어들은 제1본딩와이어그룹과 제2본딩와이어그룹으로 분류되고,
    짧은 와이어들인 상기 제1본딩와이어그룹은, 상기 제2본딩와이어그룹의 본딩와이어들과 비교해서, 반도체장치의 가장자리방향으로 배치된 각 본딩패드상에 접합점들을 가지는 본딩와이어들을 구비하는 반도체장치.
  6. 제5항에 있어서, 상기 제1본딩와이어그룹의 본딩와이어들은 상기 제2본딩와이어그룹의 본딩와이어들보다 높이가 낮은 반도체장치.
  7. 반도체칩의 제1가장자리를 따라서 제1선으로 배열된 복수의 제1본딩패드들; 및
    기판상에 형성된 복수의 제1도전트레이스들을 포함하고,
    여기서, 각 제1본딩패드는 각 제1본딩와이어에 의해 제1도전트레이스들 중의 하나에 전기적으로 접속되고, 상기 제1본딩와이어들은 제1본딩와이어그룹과 제2본딩와이어그룹으로 분류되고, 제1본딩와이어그룹은, 각 제1본딩패드들 위에서 제2본딩와이어그룹에서의 제1본딩와이어들에 전기적으로 접속된 접합점들과 달리, 각 제1본딩패드들 위에서 반도체칩의 제1가장자리방향으로 오프셋되는 접합점들을 가지는 제1본딩와이어들을 가지는 반도체장치.
  8. 제7항에 있어서, 상기 제2본딩와이어그룹의 상기 제1본딩와이어들은, 상기 각 제1본딩패드의 중심과 달리, 각 제1본딩패드들 위에 반도체칩의 상기 제1가장자리로부터 멀어져 오프셋되는 접합점들을 가지고, 상기 제1본딩와이어그룹의 상기 제1본딩와이어들은, 상기 각 제1본딩패드의 중심과 달리, 상기 각 제1본드패드들 위에 반도체칩의 제1가장자리로 오프셋되는 접합점들을 가지는 반도체장치.
  9. 제8항에 있어서, 각 제1본딩패드는 상기 제1본딩패드상의 접합점으로부터 먼 영역에 프로브흔적를 구비하는 반도체장치.
  10. 제8항에 있어서, 상기 제1본딩와이어그룹의 상기 제1본딩와이어들과 상기 제2본딩와이어그룹의 상기 본딩와이어들은 임의적인 순서로 배열되는 반도체장치.
  11. 제8항에 있어서,
    상기 반도체칩의 상기 제1가장자리를 따라 제2선에 배열되고, 상기 복수의 제1본딩패드들보다 상기 반도체칩의 제1가장자리로부터 멀리 떨어진 복수의 제2본딩패드들; 및
    기판상에 형성된 복수의 제2도전트레이스를 더 포함하고,
    각 제2본딩패드는 각 제2본딩와이어에 의해 제2도전트레이스 중의 하나에 전기적으로 접속되고, 상기 제2본딩와이어들은 제3본딩와이어그룹과 제4본딩와이어그룹으로 분류되고, 상기 제3본딩와이어그룹은, 각 제2본딩패드들 위에 제4본딩와이어그룹에서의 제2본딩와이어들에 전기적으로 접속된 접합점들과 달리, 각 본딩패드들 위에 상기 반도체칩의 상기 제1가장자리로 오프셋되는 접합점들을 가지는 제2본딩와이어들을 구비하는 반도체장치.
  12. 제11항에 있어서, 상기 제4본딩와이어그룹의 상기 제2본딩와이어들은, 상기 각 제2본딩패드 중심과 달리, 각 제2본딩패드들 위에 상기 반도체칩의 상기 제1가장자리로부터 멀어져 오프셋되는 접합점들을 가지며, 제3본딩와이어그룹의 제2본딩와이어들은, 상기 각 제2본딩패드의 중심과 달리, 각 본딩패드들 위에 상기 반도체칩의 상기 제1가장자리로 오프셋되는 접합점들을 가지는 반도체장치.
  13. 제8항에 있어서, 상기 제1본딩패드들은 실질적으로 직사각형이고 반도체칩의 제1가장자리에 평행한 방향보다 반도체칩의 제1가장자리에 직각 방향으로 더 넓은 반도체장치.
  14. 제8항에 있어서, 상기 제1본딩와이어그룹의 제1본딩와이어들은, 상기 제2본딩와이어그룹에서의 제1본딩와이어들의 접합점들이 각 도전트레이스상에서 상기 반도체칩의 상기 제1가장자리에 가까운 것보다 각 도전트레이스상에서 상기 반도체칩의 상기 제1가장자리에 더 가까운 접합점들을 가지는 반도체장치.
  15. 제8항에 있어서, 상기 제1본딩와이어그룹에서의 제1본딩와이어들은 상기 제2본딩와이어그룹에서의 상기 제1본딩와이어들보다 길이가 짧고 높이가 낮은 반도체장치.
  16. 복수의 본딩패드들 각각은, 모세관장치로부터 제공된 복수의 본딩와이어들 각각에 의해, 기판상에서 복수의 도전핑거들 각각에 전기적으로 접속되고,
    여기서, 본딩와이어가 접속될 각 본딩패드와 도전핑거간의 간격에 따라서 상대적으로 짧은 제1와이어그룹과 상대적으로 긴 제2와이어그룹으로 본딩와이어를 그룹핑하는 단계; 및
    각 본딩와이어에 전기적으로 접속될 각 본딩패드와 각 도전핑거간의 반도체장치의 가장자리방향으로, 각 본딩패드의 중심으로부터 오프셋된 접합점에서 제1와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함하는 와이어본딩방법.
  17. 제16항에 있어서, 상기 각 본딩와이어에 전기적으로 접속될 상기 각 본딩패드와 상기 각 도전핑거간에서 상기 반도체장치의 가장자리으로부터 먼 방향으로, 상기 각 본딩패드의 중심으로부터 오프셋된 접합점에서 제1와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함하는 와이어본딩방법.
  18. 제17항에 있어서, 상기 본딩와이어들은 제1와이어그룹의 본딩와이어와 제2와이어그룹의 본딩와이어간에 임의적으로 배열되는 와이어본딩방법.
  19. 제17항에 있어서, 상기 본딩와이어가 접속될 상기 각 본딩패드와 상기 도전핑거간의 간격에 일치하게 중간의 제3와이어그룹으로 본딩와이어들을 그룹핑하는 단계; 및
    본래 상기 각 본딩패드의 중간에 있는 상기 제3와이어그룹에서의 본딩와이어들 중의 적어도 하나를 접속하는 단계를 포함하는 와이어본딩방법.
  20. 제16항에 있어서, 상기 제1와이어그룹의 제1본딩와이어는 제2와이어그룹의 제2본딩와이어에 인접하는 경우에는, 제1본딩와이어의 접속은 제2본딩와이어의 접속 전에 행해지는 와이어본딩방법.
KR10-2002-0041679A 2001-07-16 2002-07-16 반도체장치 및 이의 와이어본딩방법 KR100479190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001214954A JP2003031610A (ja) 2001-07-16 2001-07-16 半導体装置及びそのワイヤーボンディング方法
JPJP-P-2001-00214954 2001-07-16

Publications (2)

Publication Number Publication Date
KR20030007214A true KR20030007214A (ko) 2003-01-23
KR100479190B1 KR100479190B1 (ko) 2005-03-28

Family

ID=19049684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0041679A KR100479190B1 (ko) 2001-07-16 2002-07-16 반도체장치 및 이의 와이어본딩방법

Country Status (4)

Country Link
US (1) US7514800B2 (ko)
JP (1) JP2003031610A (ko)
KR (1) KR100479190B1 (ko)
TW (1) TWI287843B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649740B1 (ko) * 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100418770C (zh) * 2004-09-24 2008-09-17 精工爱普生株式会社 接合结构、致动器设备和液体喷头
JP2006121045A (ja) 2004-09-24 2006-05-11 Seiko Epson Corp ボンディング構造、アクチュエータ装置及び液体噴射ヘッド
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
JP2007103423A (ja) 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US7653519B1 (en) * 2006-04-13 2010-01-26 Cadence Design Systems, Inc. Method and mechanism for modeling interconnect structures for integrated circuits
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
JP4951555B2 (ja) * 2008-03-05 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2010070824A1 (ja) * 2008-12-19 2010-06-24 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
WO2011163441A2 (en) * 2010-06-24 2011-12-29 Kulicke And Soffa Industries, Inc. Methods of operating of a wire bonding machine
JP5546473B2 (ja) * 2011-02-07 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012195459A (ja) * 2011-03-16 2012-10-11 Sharp Corp ワイヤーボンディング方法、及び、半導体装置
CN112271168A (zh) * 2020-10-28 2021-01-26 广州立景创新科技有限公司 线路结构
WO2023158625A1 (en) * 2022-02-15 2023-08-24 Kulicke And Soffa Industries, Inc. Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139660A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置
JPS61159758A (ja) 1984-12-29 1986-07-19 Toshiba Corp 半導体モジユ−ル
JPH0289835A (ja) * 1988-09-27 1990-03-29 Naoyuki Akamaru 無段変速機用チェーン式スチールベルト
JPH02246126A (ja) * 1989-03-20 1990-10-01 Seiko Epson Corp 半導体装置
JP3046630B2 (ja) 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JP3329623B2 (ja) * 1995-06-27 2002-09-30 株式会社東芝 ワイヤボンディング装置およびワイヤボンディング方法
KR100210711B1 (ko) * 1996-10-01 1999-07-15 윤종용 반도체 칩 구조
JP3342353B2 (ja) * 1997-07-14 2002-11-05 三洋電機株式会社 素子のワイヤボンド用パッド配列構造、素子間のワイヤボンド配線構造、及びｌｅｄプリントヘッド
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649740B1 (ko) * 2005-10-18 2006-11-27 삼성전기주식회사 삼각형 핑거를 갖는 반도체 칩 패키지

Also Published As

Publication number Publication date
KR100479190B1 (ko) 2005-03-28
JP2003031610A (ja) 2003-01-31
US7514800B2 (en) 2009-04-07
US20030011038A1 (en) 2003-01-16
TWI287843B (en) 2007-10-01

Similar Documents

Publication Publication Date Title
KR100479190B1 (ko) 반도체장치 및 이의 와이어본딩방법
KR100259457B1 (ko) 반도체 장치
JP3516608B2 (ja) 半導体装置
JP4951276B2 (ja) 半導体チップおよび半導体装置
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
US20020117729A1 (en) Semiconductor integrated circuit device
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
TWI412094B (zh) 捲帶載體封裝型半導體裝置及其測試方法
KR100380515B1 (ko) 멀티 테스트 회로를 구비하는 반도체 웨이퍼
JP4175343B2 (ja) 半導体ペレット及び半導体装置
JP2009130217A (ja) 半導体装置および当該半導体装置の製造方法
JPH09172143A (ja) 半導体集積回路装置及びそのテスト方法
KR100388295B1 (ko) 와이어 본딩 구조 및 그 방법
JP2842430B2 (ja) Ｔａｂテープ
JPH10107083A (ja) 電気回路素子及びその実装体構造
JP5546473B2 (ja) 半導体装置
JP2006148001A (ja) 半導体装置
KR100665843B1 (ko) 반도체 장치에서의 패드 배치 구조 및 방법
KR100460047B1 (ko) 반도체패키지의 본딩검사방법
JP3706379B2 (ja) 半導体ペレット
JPH10223705A (ja) プローブカード
JP2891908B2 (ja) 半導体集積回路の試験装置およびその試験方法
CN109243996A (zh) 一种测试盘结构和芯片测试装置
JPS62163336A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee