KR20030003351A - 반도체 소자의 커패시터 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 커패시터 형성중 폴리 하드 마스크를 이용하여 식각하는 공정 대신에, RuO2를 하드마스크로 이용함으로서, 커패시터의 높이의 손실은 없고, 공정은 단순화 시킬 수 있는 커패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 커패시터 제조 방법은 소정의 공정이 완료된 기판에 커패시터 옥사이드를 증착하는 단계; 상기 커패시터 옥사이드 상에 RuO2로 이루어진 하드 마스크 및 반사 방지막를 증착하는 단계; 상기 반사 방지막 상에 포토레지스터 마스크를 증착하여 패터닝하는 단계; 상기 패터닝 된 포토레지스터 마스크를 이용하여 반사방지막 및 RuO2 하드 마스크를 인시츄에서 식각하는 단계; 상기 커패시터 옥사이드를 식각하여 패터닝하는 단계; 및 상기 RuO2 하드 마스크를 제거하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 커패시터 형성 방법{Method for fabricating capacitor in semiconductor memory device}

본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 특히 하드 마스크를 사용하는 식각 공정에 관한 것이다.

반도체 기억 소자들의 집적도가 증가함에 따라 기억정보의 기본단위인 1비트를 기억시키는 메모리 셀의 면적은 작아지고 있다. 그런데 셀의 축소에 비례하여 커패시터의 면적을 감소 시킬 수는 없는 바, 이는 센싱(sensing) 신호 마진(signal margin), 센싱 속도, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성 등을 위해서는 단위 셀당 일정 이상의 충전용량이 필요하기 때문이다.

따라서 제한된 셀 면적내에 메모리 커패시터의 용량을 적정값 이상 유지시키기 위한 방법은 C=εAs/d (ε:유전률, As:표면적, d:유전체 두께) 와 같이, 첫째는 유전체의 두께를 감소시키는 방법, 둘째는 커패시터의 유효면적을 증가시키는 방법, 셋째는 비유전율이 높은 재료를 사용하는 방법이 고려되어 왔다.

이 가운데, 커패시터의 구조를 단순 스택 구조, 컨케이브 구조, 실린더 구조, 다층 핀 구조 등과 같이 3차원 구조로 하여 커패시터의 유효 표면적(As)을 증가시키는 방법이 개발 되어 왔으나, 소자의 다자인 룰 감소에 따라 커패시터의 내부 공간은 작아지고 높이는 계속 증가하고 있다.

따라서 제한된 셀 면적내에 메모리 커패시터의 용량을 적정값 이상 유지시키기 위해서 커패시터의 유효면적을 최대한 증가시켜야 안정적인 커패시터의 동작을 유지 할 수 있다.

반도체 소자의 집적도가 높아짐에 따라 0.15㎛ 이하의 기술에서는 커패시터 마스크(Mask) 공정시 포토레지스트(photo register)의 두께가 0.70㎛이하로 작아지고 있다. 포토레지스트 두께가 감소함에 따라 옥사이드 식각을 위해 폴리 하드 마스크(poly hard mask)를 사용하고 있다. 이 때 옥사이드 식각이 진행되면서 셀 지역의 폴리는 얇게 남아 있으나 주변 지역의 폴리는 두껍게 남게 된다.

이 때 사용한 폴리 하드 마스크는 MPS(Meta-stable poly silicon) 공정 전에 반드시 제거해 주어야만 한다. 그러나 폴리 하드마스크를 제거하기 위해 화학기계연마를 사용할 경우 과도하게 연마되어 실제 커패시터 옥사이드가 감소하는 문제가 있다.

또한, 화학기계연마 대신 건식식각으로 폴리를 제거할 경우에는 과도한 식각으로 커패시터 높이가 감소할 뿐만 아니라 플러그 폴리 손실에 의한 비트란인과 커패시터간의 전기적 단락이 발생할 우려가 있다.

도1a 내지 도1d는 종래 기술에 의한 커패시터를 형성하는 공정 단면의 일부를 나타낸 것이다.

먼저 도1a을 참조하여 살펴보면, 소정공정이 완료된 반도체 기판에 층간절연층(10)을 증착하고 패터닝하여 스토리지 노드 콘택 플러그(11)를 형성한다. 이어서 커패시터산화막(12), 폴리 하드 마스크(13) 및 유기(Organic) 저부 반사방지(Bottom Anti-Reflective Coating; 이하 BARC)막(14)을 증착하고, 포토레지스트 마스크(15)를 증착하고 패터닝한다.

이어서, 도1b에 도시된 바와 같이, BARC(14) 식각을 진행한다.

이어서, 도1c에 도시된 바와 같이, 폴리 하드 마스크(13)를 식각한다.

이어서 도1d에 도시된 바와 같이 커패시터 옥사이드(12) 식각을 진행하게 되면 포토레지스트(15)가 모두 손실되고 폴리 하드 마스크(13)도 상당히 침해를 받은 모양으로 남게 된다. 이때 주변 지역 보다는 셀 지역의 포토 레지스트 콘택 입구쪽 부터 빨리 어택(attack)을 받게 되고 이에 의해 최종적으로 주변 지역의 폴리가 두껍게 남게 된다.

주변 지역의 폴리는 메탈 콘택에서 브리지(bridge)를 유발하므로 반드시 제거해주어야 하는데, 이때 화학기계연마를 사용하여 폴리를 제거할 경우 화학기계연마의 공정 변화와 과도한 연마로 인해 커패시터 높이가 크게 감소(도1d의 A 부분)하게 되는 문제점이 있다.

본 발명은 반도체 소자의 커패시터 형성중 폴리 하드 마스크를 이용하여 식각하는 공정 대신에, RuO2를 하드마스크로 이용함으로서, 커패시터의 높이의 손실은 없고, 공정은 단순화 시킬 수 있는 커패시터 제조 방법을 제공함을 목적으로 한다.

도1a 내지 도1d는 종래 기술에 의한 커패시터를 형성하는 공정 단면의 일부.

도2a 내지 도2d는 본 발명의 바람직한 실시에에 따른 캐패시터를 형성하는 공정 단면의 일부.

* 도면의 주요 부분에 대한 부호의 설명

20 : 층간절연층21 : 스토리지 노드 콘택 플러그

22 : 커패시터 옥사이드23 : 폴리 하드 마스크

24 : 반사방지막25 : 포토레지스트 마스크

상기의 목적을 달성하기 위한, 본 발명의 반도체 커패시터 의 제작방법은 소정의 공정이 완료된 기판에 커패시터 옥사이드를 증착하는 단계; 상기 커패시터 옥사이드 상에 RuO2로 이루어진 하드 마스크 및 반사 방지막를 증착하는 단계; 상기 반사 방지막 상에 포토레지스터 마스크를 증착하여 패터닝하는 단계; 상기 패터닝 된 포토레지스터 마스크를 이용하여 반사방지막 및 RuO2 하드 마스크를 인시츄에서 식각하는 단계; 상기 커패시터 옥사이드를 식각하여 패터닝하는 단계; 및 상기RuO2 하드 마스크를 제거하는 단계를 포함하여 이루어진다.

본 발명은 반도체 소자의 커패시터 형성 공정중 식각에 관한 것으로 폴리 하드 마스크 대신 RuO2 하드마스크를 사용하여 공정을 단순화 시킬뿐만 아니라 커패시터 높이를 안정적으로 유지하여 수율을 개선시키는 기술에 관한 것이다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도2a 내지 도2j는 본 발명의 바람직한 실시에에 따른 캐패시터를 형성하는 공정 단면의 일부를 나타낸 것이다.

먼저 도2a를 참조하여 살펴보면, 소정공정이 완료된 반도체 기판에 층간절연층(20)을 증착하고 패터닝하여 스토리지 노드 콘택 플러그(21)를 형성한다. 이어서 커패시터산화막(22)를 RuO2로 이루어진 하드 마스크(23) 및 유기(Organic) 저부 반사방지막(Bottom Anti-Reflective Coating; 이하 BARC)(24)을 증착하고, 포토 레지스트 마스크(25)를 증착하고 패터닝한다.

이어서 도2b에 도시된 바와 같이, BARC(24) 및 RuO2 하드 마스크(23)를 식각한다. 이때 인시츄로 O2 개스를 사용하여 식각하므로 커패시터 높이의 손실이 생기지 않는다.

여기서 RuO2 식각장비로 RIE(REACTIVE ION ETCHING), ECR(ELECTRON CYCLOTRON RESONANCE), HELICO, HELICAL, TCP(Transformer Coupled Plasma),SWP(SURFACE WAVE PLASMA) 또는 MERIE(MAGNETIC ENHANCED REACTIVE ION ETCHING)를 사용하여 플라즈마 소스(source)로 식각을 진행한다.

즉, 화학식1과 같은 반응을 해서 RuO4라는 매우 휘발성 강한 부산물을 발생하므로 BARC 식각시 RuO2를 함께 패터닝을 할 수 있다.

RuO2+O2 → RuO4

이어서, 도2c에 도시된 바와 같이, 커패시터 옥사이드(22)를 식각하여 스토리지 콘택 플러그(21) 상단을 오픈 시켜, 하드 마스크 RuO2만 남게된다.

이어 도2d에 도시되 바와 같이, RuO2를 제거한다. 여기서, 커패시터가 형성될 홀 내부(하부의 폴리플러그포함)에 잔존하는 RuO2는 후속 포토레지스트 스트립(strip) 장비에서 O2의 가스 화학반응만으로 쉽게 제거할 수 있으므로, 커패시터 옥사이드에 형성된 홀의 손실이 없게 되고, 커피시터 높이를 그대로 유지할 수 있다. 또한 RuO2 제거를 보다 용이하게 하기 위해 BIAS POWER를 인가하여 진행할 수 있다.

여기서 포토스트리퍼(PR stripper)로 O2 개스를 사용한 플라즈마(plasma) 타입(type), 마이크로웨이브(microwave) 타입 또는 오존 에셔(ozone asher)를 사용한다. 플라즈마 활성화를 위해서 Ar, Cl2, CF4, N2 또는 H2를 사용한다.

또한 앞에서 설명한 내용은 O2 개스를 사용한 포토 스트리퍼에서 RuO2가 제거되고, CF4, Cl2 등에서는 식각이 잘 되지 않는 특성을 이용하여 포토레지스터 마진이 부족한 워드라인, 비트라인, 제1 메탈 콘택 등의 공정시 적용하여 이용할 수있다.

상기에서 사용한 산소는 CO, CO2등 산소가 포함된 가스를 대신 사용할 수 있고, RuO2를 사용하는 것 대신 IrO2를 사용할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명은 반도체 소자의 커패시터 식각 공정에서 폴리 하드 마스크 대신 RuO2를 하드 마스크로 사용함으로서 커패시터 높이가 낯아지는 문제를 해결하고, 공정 단순화를 통해 원가절감을 시킬 수 있다.

Claims (7)

1. 소정의 공정이 완료된 기판에 커패시터 옥사이드를 증착하는 단계;

   상기 커패시터 옥사이드 상에 RuO2로 이루어진 하드 마스크 및 반사 방지막를 증착하는 단계;

   상기 반사 방지막 상에 포토레지스터 마스크를 증착하여 패터닝하는 단계;

   상기 패터닝 된 포토레지스터 마스크를 이용하여 반사방지막 및 RuO2 하드 마스크를 인시츄에서 식각하는 단계;

   상기 커패시터 옥사이드를 식각하여 패터닝하는 단계; 및

   상기 RuO2 하드 마스크를 제거하는 단계

   를 포함하는 반도체 소자의 커패시터 제조 방법.
2. 제 1 항에 있어서,

   상기 RuO2 하드 마스크 제거는 후속 포토레지스트 스트립 장비로 산소 가스를 사용하여 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
3. 제 2 항에 있어서,

   상기 포토레지스트 스트립 장비로 플라즈마 타입, 마이크로웨이브 타입 또는오존에셔 중에서 선택된 하나를 이용하여 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
4. 제 3 항에 있어서,

   상기 포토레지시터 스트립 장비는 플라즈마 활성화를 위해 Ar, Cl2, CF4, N2 또는 He 중에서 선택된 하나를 사용하는 것을 반도체 소자의 커패시터 제조 방법.
5. 제 1 항에 있어서,

   상기 반사방지막 및 RuO2 하드 마스크를 인시츄에서 식각하는 것은 O2를 사용하거나 산소가 포함된 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
6. 제 1 항 또는 제 5 항에 있어서,

   상기 반사방지막 및 RuO2 하드 마스크를 인시츄에서 식각하는 장비로는 RIE(REACTIVE ION ETCHING), ECR(ELECTRON CYCLOTRON RESONANCE), HELICO, HELICAL, TCP(Transformer Coupled Plasma), SWP(SURFACE WAVE PLASMA) 또는 MERIE(MAGNETIC ENHANCED REACTIVE ION ETCHING)를 사용하여 플라즈마소스(source)로 식각을 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
7. 제 1 항에 있어서,

   상기 하드 마스크는 IrO2로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.