KR20030001952A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20030001952A
KR20030001952A KR1020010037825A KR20010037825A KR20030001952A KR 20030001952 A KR20030001952 A KR 20030001952A KR 1020010037825 A KR1020010037825 A KR 1020010037825A KR 20010037825 A KR20010037825 A KR 20010037825A KR 20030001952 A KR20030001952 A KR 20030001952A
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
film
plasma
insulating film
Prior art date
Application number
KR1020010037825A
Other languages
English (en)
Inventor
이승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037825A priority Critical patent/KR20030001952A/ko
Publication of KR20030001952A publication Critical patent/KR20030001952A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 다수개의 금속 라인을 형성하는 단계; 상기 금속 라인 및 반도체 기판 전면상에 층간 절연막을 형성한 후, 열처리 하는 단계; 상기 층간 절연막 표면을 플라즈마 처리하는 단계; 및 상기 플라즈마 처리된 층간 절연막 전면상에 제2산화막을 형성하는 단계를 포함하는 것이며, 층간 절연막인 SOG막을 형성한 후 그 표면을 플라즈마 처리를 해줌으로써 산화막과의 결합력을 강화시켜 절연막 리프팅 현상을 방지할 수 있는 것이며, 따라서, 반도체 소자의 파괴(FAIL)를 유발하는 원인을 제거함으로써 제조 수율을 향상시킬 수 있는 것이다.

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 층간 절연막으로서 SOG막을 형성한 후 플라즈마 처리 공정을 추가하여 메모리 소자의 절연막 리프팅 현상을 방지하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 층간 절연막이라 함은 금속 배선 공정, 특히, 다층 금속 배선 공정시 금속과 금속 사이에 개재되어 금속막들을 절연시키기 위한 막을 말한다.
이러한 층간 절연막을 이용한 종래 기술에 따른 반도체 소자의 제조 방법은, 도 1에 도시된 바와 같이, 먼저 반도체 기판(1)상에 금속층을 증착한 후, 이를 금속 배선 형성용 마스크(미도시)를 이용하여 선택적으로 패터닝하여 금속 배선(3)을 형성한 다음, 상기 금속 배선(3)을 포함한 상기 반도체 기판(1) 전면상에 산화막(5)을 형성한다.
그 다음, 도 2에 도시된 바와 같이, 상기 산화막(5)상에 SOG막(7)을 형성한 후 열처리를 진행한다. 이어서 후속 공정으로는, 도면에는 도시되지는 않았지만, 상기 SOG막(7)상에 또 다른 산화막을 포함한 반도체 소자의 제조 공정을 진행한다.
그러나, 종래 기술에 따른 반도체 소자의 제조 방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 따른 반도체 소자의 제조 방법에 있어서는 층간 절연막으로 SOG막이 사용되는데, 이러한 SOG막은 유기 SOG에서 유전율이 낮은 무기계열의 HSQ SOG로 전환되고 있는 실정이다. 특히, 이러한 HSQ SOG는, 도 3에 도시된 바와 같이, SOG막 자체의 소수성화로 인하여 SOG막과 산화막과의 접착력이 약해져 절연막이 들뜨는 리프팅 현상(A)이 발생하는 경향이 있다.
상기와 같은 절연막 리프팅 현상에 의하여 반도체 소자의 파괴 및 제조 수율이 감소되는 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 SOG막 형성후 그 표면을 플라즈마 처리를 하여 SOG막과 산화막의 결합력을 증가시켜 절연막 리프팅 현상을 제거할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
도 1a 및 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도.
도 2는 종래 기술에 따른 반도체 소자의 절연막 리프팅 현상을 나타내는 현미경 사진.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 반도체 기판30: 금속 라인
50: 제1산화막70: SOG막
80: 플라즈마 처리 가스90: 제2산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 다수개의 금속 라인을 형성하는 단계; 상기 금속 라인 및 반도체 기판 전면상에 층간 절연막을 형성한 후, 열처리 하는 단계; 상기 층간 절연막 표면을 플라즈마 처리를 하는 단계; 및 상기 플라즈마 처리된 층간 절연막 전면상에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 제조 방법을 나타내는 공정별 단면도이다.
본 발명에 따른 반도체 소자의 제조 방법은, 먼저, 도 3a에 도시된 바와 같이, 반도체 기판(10)을 준비한 다음, 금속층(미도시)을 증착하고 금속 라인 형성용 마스크(미도시)를 이용하여 상기 금속층을 선택적으로 패터닝하여 상기 반도체 기판(1)상에 다수개의 금속 라인(30)을 형성한다. 이어서, 상기 다수개의 금속 라인(30)의 상면 및 측면은 물론, 상기 다수개의 금속 라인(30) 사이에 노출된 반도체 기판(10) 표면에 제1산화막(50)을 형성한다. 이때, 상기 제1산화막(50)은 상기 금속 라인(30)과 후속 공정에서 형성될 다량의 수분을 함유하는 SOG막과의 접촉을 배제하기 위하여 형성되는 막이다.
그 다음, 도 3b에 도시된 바와 같이, 상기 금속 라인(30) 및 반도체 기판(10)상에 형성된 제1산화막(50) 상부에 이를 평탄화시키는 층간 절연막(70)을 형성한다. 이때, 상기 층간 절연막(70)으로는 유동성이 우수하여 매립 특성이 좋은 SOG막을 사용하는데, 유기 SOG나 무기 SOG을 사용하되, 무기 SOG중에서도 HSQ SOG를 사용한다.
이어서, 상기 제1산화막(50) 상부에 형성된 SOG로 이루어진 층간 절연막(70)의 고형화를 위하여 열처리(CURING)를 행한다.
그 다음, 도 3c에 도시된 바와 같이, 상기 층간 절연막(70)인 SOG막 표면을 특정의 가스, 예를 들면, N2가스, N2O 가스 또는 이의 조합인 N2가스 및 N2O 가스의 혼합가스에서 선택되는 가스(80)를 사용하여 플라즈마 처리를 행한다. 이때, 상기 플라즈마 처리 가스(80)는 0.1 내지 1.4 kw인 저주파 전력을 사용하거나, 0.1 내지 0.6 kw 고주파 전력을 사용하거나, 또는 상기 양 전력의 조합을 사용한다.
한편, 상기 플라즈마 처리는 2 내지 10초간 섭씨 400도 이상의 온도에서 진행한다. 이때, 상기 플라즈마 처리는 플라즈마 처리 가스(80)를 1 내지 5 slm의 양을 사용하여 증착속도가 분당 2,000 내지 4,000 Å되도록 진행한다.
그 다음, 도 3d에 도시된 바와 같이, 상기 플라즈마 처리된 층간 절연막(70)상에 제2산화막(90)을 형성한다.
상기와 같이, 층간 절연막인 SOG막 표면을 플라즈마 처리를 행하면 SOG막 표면의 소수성 결합인 Si-H 결합이 깨지고, 이를 대신하여 Si-OH 결합이 형성하게 된다. 이러한 Si-OH 결합은 친수성 결합으로서 SOG막과 산화막과의 결합력을 강화시켜 절연막 리프팅 현상을 방지한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
본 발명에 있어서는 SOG막을 형성한 후 그 표면을 플라즈마 처리를 해줌으로써 산화막과의 결합력을 강화시켜 절연막 리프팅 현상을 방지할 수 있다. 따라서, 반도체 소자의 파괴(FAIL)를 유발하는 원인을 제거함으로써 제조 수율을 향상시킬 수 있다.

Claims (10)

  1. 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 다수개의 금속 라인을 형성하는 단계;
    상기 금속 라인 및 반도체 기판 전면상에 층간 절연막을 형성한 후, 열처리 하는 단계;
    상기 층간 절연막 표면을 플라즈마 처리하는 단계; 및
    상기 플라즈마 처리된 층간 절연막 전면상에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 층간 절연막은 유기 SOG막 또는 무기 SOG막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 무기 SOG막은 HSQ SOG막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 플라즈마 처리는 N2, N2O 또는 이의 조합에서 선택되는 가스를 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 플라즈마 처리에 사용되는 가스는 1 내지 5 slm 유량을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 플라즈마 처리는 0.1 내지 1.4 kw 저주파 전력을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 플라즈마 처리는 0.1 내지 0.6 kw 고주파 전력을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 플라즈마 처리는 0.1 내지 1.4 kw 저주파 전력 및 0.1 내지 0.6 kw 고주파 전력을 조합하여 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 플라즈마 처리는 분당 2,000 내지 4,000 Å의 증착속도로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 플라즈마 처리는 섭씨 400도 이상에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010037825A 2001-06-28 2001-06-28 반도체 소자의 제조 방법 KR20030001952A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037825A KR20030001952A (ko) 2001-06-28 2001-06-28 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037825A KR20030001952A (ko) 2001-06-28 2001-06-28 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20030001952A true KR20030001952A (ko) 2003-01-08

Family

ID=27712031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037825A KR20030001952A (ko) 2001-06-28 2001-06-28 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20030001952A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587633B1 (ko) * 2005-02-11 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587633B1 (ko) * 2005-02-11 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법

Similar Documents

Publication Publication Date Title
KR970052338A (ko) 반도체 소자의 제조방법
KR20030001952A (ko) 반도체 소자의 제조 방법
US6350673B1 (en) Method for decreasing CHC degradation
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
JPH07245382A (ja) 複合素子および貼り合わせ基板の製造方法
KR100476371B1 (ko) 금속층간의평탄화절연막형성방법
JPH06216116A (ja) シリコーン樹脂による絶縁膜形成方法
JP2000100944A (ja) 半導体装置及びその製造方法
KR100702122B1 (ko) 반도체 기판 상에 금속 층간 절연층을 형성하는 방법
JPH08111458A (ja) 半導体装置およびその製造方法
KR950021149A (ko) 반도체 장치의 평탄화층 제조방법
KR100431988B1 (ko) Ｓｏｇ막의 미세 파티클 제거 방법
JPS63128730A (ja) 多層配線方法
KR0121562B1 (ko) 반도체 장치의 비아홀 형성방법
KR20030054906A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR0170356B1 (ko) 반도체 장치의 소자 분리 방법
JPH08162449A (ja) 絶縁膜の形成方法
KR100527578B1 (ko) 반도체소자의 제조방법
KR970052844A (ko) 반도체장치의 제조방법
KR970003622A (ko) 반도체 소자의 제조 방법
KR20000027773A (ko) 반도체 소자의 제조방법
KR20040002279A (ko) 반도체소자의 층간절연막 형성방법
KR20030090191A (ko) 반도체 장치에서 산화 실리콘막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination