KR20030001584A - 표면 촉매를 이용한 갭-필 특성 개선 방법 - Google Patents

표면 촉매를 이용한 갭-필 특성 개선 방법 Download PDF

Info

Publication number
KR20030001584A
KR20030001584A KR1020010036361A KR20010036361A KR20030001584A KR 20030001584 A KR20030001584 A KR 20030001584A KR 1020010036361 A KR1020010036361 A KR 1020010036361A KR 20010036361 A KR20010036361 A KR 20010036361A KR 20030001584 A KR20030001584 A KR 20030001584A
Authority
KR
South Korea
Prior art keywords
metal layer
surface catalyst
gap
catalyst
compound
Prior art date
Application number
KR1020010036361A
Other languages
English (en)
Inventor
황의성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036361A priority Critical patent/KR20030001584A/ko
Publication of KR20030001584A publication Critical patent/KR20030001584A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 금속화 공정 방법에 관한 것이다. 본 발명은 금속에서만 선택적으로 화학흡착 반응을 하는 특성을 갖고 있으며, 동시에 화학기상 증착 반응에 대한 촉매 역할을 하여 반응속도를 향상시키는 특성을 갖는 표면 촉매제를 선도입하여 금속 박막을 금속 표면에서만 낮은 온도에서 빠른 속도로 증착시킨 후, CVD 금속화 공정을 진행함으로써 홀의 바닥에서부터 금속이 성장하여 빈공간이나 주름살 모양의 균열없이 홀 내부를 완벽하게 채울 수 있는 표면 촉매를 이용한 갭-필 특성 개선 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 제1 금속층이 형성된 기판 상에 층간 절연막을 형성한 후, 상기 층간 절연막을 선택적으로 식각하여 상기 금속층 표면을 노출시키는 단계; 표면 촉매 화합물을 유입하여 상기 노출된 제1금속층 표면에 표면 촉매제를 선흡착시키는 단계; 상기 결과물 상에 제2 금속층을 형성하되, 상기 표면 촉매제와 자리 바꿈하여 상기 제1금속층에 콘택되도록 하는 단계를 포함하여 이루어지는 표면 촉매를 이용한 갭-필 특성 개선 방법을 제공한다.

Description

표면 촉매를 이용한 갭-필 특성 개선 방법{An improving method of gap-fill characteristic using surface catalysts}
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 갭-필 특성 개선 방법에 관한 것으로, 더욱 상세하게는 표면 촉매를 이용한 갭-필 특성 개선 방법에 관한 것이다.
반도체 소자 제조 공정은 빠른 속도로 고집적화됨에 따라 요구되는 최소 선폭은 더욱 초미세화 되고 있다.
이에 따라 금속화(Metallization) 등의 공정 개발에 대한 중요성이 증가하고 있다. 초기의 금속화 공정은 모두 물리기상 증착(Physical Vapor Deposition; 이하 PVD라 함)법을 이용하여 금속선을 형성하였으나, 서브 마이크론(Sub-micron) 이하의 선폭을 요구하는 제조 공정에서부터 화학기상 증착(Chemical Vapor Deposition; 이하 CVD라 함)법이 도입되어 사용되어 왔다. 즉, 콘택홀(Contact hole) 또는 비아홀(Via hole)의 종횡비(Aspect ratio)가 증가하면서 PVD보다 갭필, 즉 홀 채움 특성이 우수한 CVD의 특성 때문에 CVD에 의한 금속화 공정이 반도체 소자 제조 공정에 필수적으로 적용되고 있다.
그러나, 서브-0.1㎛ 이하의 최소 선폭이 요구되는 공정에서는 일반 CVD법도 한계를 갖게 된다. 즉, 기가 스케일(Giga scale) 이상으로 집적화되면서 필요한 콘택홀의 종횡비가 10 이상으로 증가하게 되어, CVD법에 의해 홀을 완전히 채우지 못하고 홀 내부에 빈 공간을 형성하거나 주름살 모양의 균열(Seam) 등을 형성하게 된다. 그 결과 집적도가 증가할 수록 금속 접촉 저항은 기하급수적으로 증가하게 되며, 이에 따라 종횡비가 큰 콘택홀을 완전히 채울 수 있는 새로운 방법들이 요구되고 있다.
한편, 이러한 요구 사항에 대한 대안으로 원자층 증착(Atomic Layer Deposition; 이하 ALD라 함)법이 사용되고 있으나, 단원자층 형성을 반복적으로 수행하는 특성 상 증착 속도가 매우 느리다는 단점이 있으며, 이 역시 홀 내부를 모두 채우는 데는 한계가 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 금속에서만 선택적으로 화학흡착 반응을 하는 특성을 갖고 있으며, 동시에 화학기상 증착 반응에 대한 촉매 역할을 하여 반응속도를 향상시키는 특성을 갖는 표면 촉매제를 선도입하여 금속 박막을 금속 표면에서만 낮은 온도에서 빠른 속도로 증착시킨 후, CVD 금속화 공정을 진행함으로써 홀의 바닥에서부터 금속이 성장하여 빈공간이나 주름살 모양의 균열없이 홀 내부를 완벽하게 채울 수 있는 표면 촉매를 이용한 갭-필 특성 개선 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 표면 촉매를 이용한 금속배선 공정을 도시한 단면도,
도 2는 금속 표면에서 할로겐 원소의 흡착 유무가 MOCVD-Cu의 증착속도에 미치는 영향을 기판 온도에 따라 도시한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판
2 : 제1금속층
3 : 층간절연막
4 : 콘택홀
5 : 표면 흡착제
6 : 제2금속층
상기와 같은 문제점을 해결하기 위해 본 발명은, 제1 금속층이 형성된 기판 상에 층간 절연막을 형성한 후, 상기 층간 절연막을 선택적으로 식각하여 상기 금속층 표면을 노출시키는 단계; 표면 촉매 화합물을 유입하여 상기 노출된 제1금속층 표면에 표면 촉매제를 선흡착시키는 단계; 상기 결과물 상에 제2 금속층을 형성하되, 상기 표면 촉매제와 자리 바꿈하여 상기 제1금속층에 콘택되도록 하는 단계를 포함하여 이루어지는 표면 촉매를 이용한 갭-필 특성 개선 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 표면 촉매를 이용한 금속배선 공정을 도시한 단면도이다.
먼저 도 1a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(1) 상에 소정의 금속층(2)을 형성한 다음, 그 상부에 층간절연막(3)을 형성한다. 이어서, 층간절연막(3)을 선택적으로 식각하여 금속층(2) 표면을 노출시킴으로써, 금속배선 등을 위한 콘택홀(4)을 형성한다. 여기서, 콘택홀(4)은 다중 금속 배선일 경우에는 비아홀로 적용 가능하며, 본 발명의 실시예에서는 콘택홀을 일예로 하였으며, 금속층(2)은, Cu, Al, W, Pt, Co, Ir, Ti, Ta, Zr, Hf 또는 이들의 산화물을 포함한다.
다음으로 도 1b에 도시된 바와 같이, 노출된 금속층(2) 표면에만 표면 촉매제(5)를 화학흡착시킨다.
구체적으로, 기판(1)을 금속 증착 반응기에 넣은 후, 반응기 내부에 표면 촉매 화합물을 유입하여 노출된 금속층(2) 표면에만 화학흡착시킨다.
다음으로 도 1c에 도시된 바와 같이, 화학흡착이 완료된 후, 반응기 내에 잔류하는 화합물을 제거하는 바, He, Ne, Ar 또는 Xe 등의 비활성 기체 또는 N2, H2기체를 이용하여 퍼지(Purge) 및 펌핑(Pimping)을 한 다음, 금속 화학 증착을 위한 전구체(Precursor)를 반응기 내에 유입하여 표면 촉매제(5)가 흡착된 영역에서만 금속층(6)이 성장하도록 반응시킨다. 이 때, 표면 촉매제(5)는 증착하는 금속 원자와 빠르게 자리바꿈하여 항상 표면에만 흡착되는 성질을 가져야 한다.
예컨대, 금속유기 화학기상 증착(Metal Organic Chemical Vapor Deposition; 이하 MOCVD라 함)법에 의한 Cu 금속층(6) 형성 시, F, Cl, Br 또는 I와 같은 할로겐 물질을 표면 촉매제(5)로 사용하는 바, 이러한 표면 촉매제(5)로 사용할 수 있는 화합물은 R-Ix와 R-Brx이다.
여기서, R은 수소, 알킬, 카르복실, 에테르 또는 수소 대신 불소나 염소가 탄소에 치환된 알킬화합물이며, x는 1 ∼ 3이다. 이러한 화합물은 일정 온도 이상에서 금속 표면과의 상호 반응에 의해 R 치환기는 기상으로 배출되고 할로겐 원소 만이 금속 표면에 흡착하게 된다.
도 2는 금속 표면에서 할로겐 원소의 흡착 유무가 MOCVD-Cu의 증착속도에 미치는 영향을 기판 온도에 따라 도시한 그래프이다.
도 2를 참조하면, 기판 온도가 100℃일 때 할로겐 원소가 없는 기판에서는 10Å/min 이하의 증착 속도를 보이지만, 할로겐 원소가 흡착된 기판에서는 1000Å/min 까지 증착 속도가 증가하여 100배 이상 빨라짐을 알 수 있다.
또한, 기판 온도가 50℃일 때는 할로게 원소가 없는 경우 Cu의 증착이 거의 이루어지지 않는 반면 할로겐 원소가 흡착된 표면에서는 250Å/min 까지 증착 속도가 나타남을 알 수 있다.
따라서, 상기한 바와 같은 본 발명은 콘택홀 또는 비아홀 등의 저면에만 할로겐 원소가 흡착되며, 이 후에 낮은 온도에서 Cu 등의 금속층을 성장시키면 홀의 저면에서 부터 Cu가 성장하여 빈 공간이나 주름살 모양의 균열 없이 거의 완벽하게 갭-필할 수 있으며, 표면 촉매제의 일부가 계면 활성제로서도 작용하는 특성을 갖고 있기 때문에 표면이 매끈한 박막을 형성할 수 있어 후속의 노광 및 식각 공정에 대한 마진을 높일 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 금속층 형성시 할로겐 원소를 포함하는 화합물을 표면 촉매제로 이용함으로써, 갭-필 특성을 향상시키며, 후속 공정 마진을 향상시킴으로써, 궁극적으로 소자 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (6)

  1. 반도체 소자 제조 방법에 있어서,
    제1 금속층이 형성된 기판 상에 층간 절연막을 형성한 후, 상기 층간 절연막을 선택적으로 식각하여 상기 금속층 표면을 노출시키는 단계;
    표면 촉매 화합물을 유입하여 상기 노출된 제1금속층 표면에 표면 촉매제를 선흡착시키는 단계;
    상기 결과물 상에 제2 금속층을 형성하되, 상기 표면 촉매제와 자리 바꿈하여 상기 제1금속층에 콘택되도록 하는 단계
    를 포함하여 이루어지는 표면 촉매를 이용한 갭-필 특성 개선 방법.
  2. 제 1 항에 있어서,
    상기 표면 촉매제는, Cl, Br 또는 I 중 어느 하나인 것을 특징으로 하는 표면 촉매를 이용한 갭-필 특성 개선 방법.
  3. 제 1 항에 있어서,
    상기 표면 촉매 화합물은, R-Ix(R은 수소, 알킬, 카르복실, 에테르 또는 수소 대신 불소나 염소가 탄소에 치환된 알킬화합물, x는 1 내지 3) 또는 R-Brx 중어느 하나인 것을 특징으로 하는 표면 촉매를 이용한 갭-필 특성 개선 방법.
  4. 제 1 항에 있어서,
    상기 표면 촉매제 선흡착 후, He, Ne, Ar, Xe, N2또는 H2중 어느 하나를 이용한 퍼지 및 펌핑을 실시하여 잔류하는 화합물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표면 촉매를 이용한 갭-필 특성 개선 방법.
  5. 제 1 항에 있어서,
    상기 제1, 2금속층은, Cu, Al, W, Pt, Co, Ir, Ti, Ta, Zr, Hf 또는 이들의 산화물 중 어느 하나인 것을 특징으로 하는 표면 촉매를 이용한 갭-필 특성 개선 방법.
  6. 제 1 항에 있어서,
    상기 제2 금속층의 형성은, 금속유기 화학기상 증착법 또는 화학기상 증착법 중 어느 하나를 이용하는 것을 특징으로 하는 표면 촉매를 이용한 갭-필 특성 개선 방법.
KR1020010036361A 2001-06-25 2001-06-25 표면 촉매를 이용한 갭-필 특성 개선 방법 KR20030001584A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036361A KR20030001584A (ko) 2001-06-25 2001-06-25 표면 촉매를 이용한 갭-필 특성 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036361A KR20030001584A (ko) 2001-06-25 2001-06-25 표면 촉매를 이용한 갭-필 특성 개선 방법

Publications (1)

Publication Number Publication Date
KR20030001584A true KR20030001584A (ko) 2003-01-08

Family

ID=27711007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036361A KR20030001584A (ko) 2001-06-25 2001-06-25 표면 촉매를 이용한 갭-필 특성 개선 방법

Country Status (1)

Country Link
KR (1) KR20030001584A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008002B1 (ko) * 2010-09-14 2011-01-14 시너스 테크놀리지, 인코포레이티드 기판 구조의 형성 방법 및 이를 포함하는 소자의 제조 방법
KR101060560B1 (ko) * 2003-12-10 2011-08-31 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8263502B2 (en) 2008-08-13 2012-09-11 Synos Technology, Inc. Forming substrate structure by filling recesses with deposition material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101060560B1 (ko) * 2003-12-10 2011-08-31 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US8263502B2 (en) 2008-08-13 2012-09-11 Synos Technology, Inc. Forming substrate structure by filling recesses with deposition material
KR101008002B1 (ko) * 2010-09-14 2011-01-14 시너스 테크놀리지, 인코포레이티드 기판 구조의 형성 방법 및 이를 포함하는 소자의 제조 방법

Similar Documents

Publication Publication Date Title
TWI819806B (zh) 基材上選擇性沉積金屬薄膜之方法
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
US11821085B2 (en) Methods of selective atomic layer deposition
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
JP4674061B2 (ja) 薄膜形成方法
US7476618B2 (en) Selective formation of metal layers in an integrated circuit
KR100274317B1 (ko) 화학증착에의한개구충전방법
KR20160125912A (ko) 하드마스크 막과 실리콘 산화물 막 사이의 접착을 개선하기 위한 플라즈마 처리
KR100602087B1 (ko) 반도체 소자 및 그 제조방법
US8344352B2 (en) Using unstable nitrides to form semiconductor structures
TW202204667A (zh) 過渡金屬二硫屬化合物薄膜之原子層沉積及蝕刻
KR20030001584A (ko) 표면 촉매를 이용한 갭-필 특성 개선 방법
US8119526B2 (en) Method of forming a metal layer and a method of fabricating a semiconductor device
KR20150101380A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR20150100994A (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
TW201708596A (zh) 藉由原子層沉積法之釕薄膜之形成方法
KR100639458B1 (ko) TaSIN막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR100487639B1 (ko) 반도체소자의 금속배선 형성방법
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US20230399738A1 (en) Method for fabricating semiconductor device with composite contact structure
US20230402388A1 (en) Semiconductor device with composite contact structure
CN110265354B (zh) 钨塞的制备方法
KR101429071B1 (ko) Ge-Sb-Te 화합물 박막 형성방법
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination