KR100274317B1 - 화학증착에의한개구충전방법 - Google Patents

화학증착에의한개구충전방법 Download PDF

Info

Publication number
KR100274317B1
KR100274317B1 KR1019970040890A KR19970040890A KR100274317B1 KR 100274317 B1 KR100274317 B1 KR 100274317B1 KR 1019970040890 A KR1019970040890 A KR 1019970040890A KR 19970040890 A KR19970040890 A KR 19970040890A KR 100274317 B1 KR100274317 B1 KR 100274317B1
Authority
KR
South Korea
Prior art keywords
opening
layer
substrate
insulating layer
adsorption
Prior art date
Application number
KR1019970040890A
Other languages
English (en)
Other versions
KR19990017830A (ko
Inventor
이시우
윤종호
Original Assignee
정명식
학교법인포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정명식, 학교법인포항공과대학교 filed Critical 정명식
Priority to KR1019970040890A priority Critical patent/KR100274317B1/ko
Priority to US09/139,701 priority patent/US6133147A/en
Priority to JP10240012A priority patent/JP3100575B2/ja
Publication of KR19990017830A publication Critical patent/KR19990017830A/ko
Application granted granted Critical
Publication of KR100274317B1 publication Critical patent/KR100274317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

반도체 소자의 집적도가 증가함에 따라 단위 선폭이 감소하며 또한 더욱 정밀한 미세 가공 기술이 요구되고 있다. 따라서, 금속 배선 공정 중 개구 충전 공정에 있어서 폭은 줄어들고 더욱 깊은 개구를 효율적으로 채울 수 있는 공정이 필요한 실정이다. 본 발명은 반도체 소자 제조 공정 중 폭이 좁고 깊은 개구를 효율적으로 채우는 방법에 관한 것으로, 기판의 종류에 상관없이 선택적으로 박막을 성장시켜 개구를 효율적으로 채우는 방법을 제공함에 그 목적이 있다. 효과적인 흡착 억제제의 적절한 노출 시간을 통하여 벌크 확산에 비해 약 1000∼10000배 느린 Knudsen 확산 속도를 이용하면 개구의 외부에는 흡착 억제층이 형성되어 반응물의 흡착을 방해하지만 개구 내부의 표면에는 흡착 억제층이 형성되지 않아 선택적으로 개구 내부에 박막을 채울 수 있다. 따라서, 효과적인 흡착 억제제의 선정과 적절한 노출 시간 조절을 통해 여러 가지 종류의 박막을 개구의 내부에만 효율적으로 충전할 수 있다.

Description

화학 증착에 의한 개구 충전 방법{FABRICATING METHOD OF FILLING UP HOLE OF CHEMICAL VAPOR DEPOSITION}
본 발명은 화학 증착에 의한 개구 충전 방법에 관한 것으로, 특히 반도체 집적회로를 제조하는 공정에서 기판의 종류와 무관하게 선택적으로 박막을 형성할 수 있는 화학 증착에 의한 개구 충전 방법에 관한 것이다.
금속을 비롯한 여러 가지 종류의 박막은 화학 기상 증착 방법(Chemical Vapor Deposition : CVD)에 의해 형성될 수 있다. 화학 기상 증착 방법은 여러 가지의 반응물을 자체의 증기압을 이용하거나 운반 기체에 실어서 기체 상태로 반응기 내부에 도입하여 기상에서의 확산, 표면 흡착, 표면 반응, 표면 확산, 핵 생성, 박막 성장 및 탈착 등의 복합적인 과정을 통하여 원하는 성분과 형태의 박막을 주어진 기판 위에 제조하는 공정을 말한다.
이와 같은, 화학 기상 증착 방법에 의한 박막 형성의 특징은 저온에서 형성이 가능하고, 조성의 제어가 가능하며, 신물질의 합성이 가능하고, 또한 선택적인 증착이 가능하다는 것이다. 이러한 장점들 중에서 선택적인 증착은 표면 화학 반응을 적절히 이용할 경우 기판 표면의 종류에 따라 원하는 부분에만 박막을 증착할 수 있는 것이다.
도 1a와 도 1b는 일반적인 전면 박막 형성 후 에치백(etch-back)을 통한 개구 충전 공정도이고, 도 2a와 도 2b는 일반적인 선택적 박막 형성 방법에 대한 공정도이다.
도 1a과 도 1b를 참조하여 일반적인 전면 박막 형성 후 에치백을 통한 개구 충전 방법을 설명하면 다음과 같다.
먼저, 실리콘 기판(10)의 상부에 절연성 물질, 예를 들어 산화 실리콘(SiO2)을 증착하여 절연층(20)을 형성하고, 이어서 절연층(20)의 소정 부분을 제거하여 후술하는 금속층(40)을 형성하기 위한 개구(30)를 형성한다. 다음에, 절연층(20)의 상부와 개구(30)의 내부에 전기 전도성이 있는 금속을 증착하여 금속층(40)을 형성한다. 이때, 금속층(40)은 이웃하는 금속층들과 전기적으로 연결되어 있으므로, 식각(etching)및 묘화(lithography) 공정으로 잉여 금속층(40)을 제거하여 금속층들을 전기적으로 분리시킨다.
상술한 바와 같이, 전면 박막 형성 방법은 금속층을 전기적으로 분리하기 위하여 식각 및 묘화 공정이 수반되므로 제조 공정이 복잡한 문제점이 있었다.
따라서, 전면 박막 형성 방법의 문제점을 개선하기 위하여 선택적 박막 형성 방법이 연구되었는데, 그 과정에 대해 도 2a와 도 2b를 참조하여 설명하면 다음과 같다.
먼저, 실리콘 기판(10)의 상부에 개구(30)를 포함하는 절연층(20)을 형성하고, 이 개구(30)의 내부에 선택적 박막 증착 기술을 이용하여 금속층(40)을 형성한다. 이와 같은, 선택적 박막 증착 기술은 서로 다른 기판의 종류에 따른 선택성, 예를 들면 기판(10)의 표면과 절연층(20)의 표면이 동시에 반응물에 노출될 경우 기판(10)의 표면에는 금속 박막이 잘 형성되지만 절연층(20)의 표면에는 금속 박막의 형성이 용이하지 않은 것을 이용하여 선택적으로 박막을 형성시키는 것이다. 즉, 선택적 박막 증착 기술은 반응물의 기판 선택성을 이용한 공정 기술로서 반응물과 기판의 종류에 따라 반응물의 기판 흡착이 용이한 경우도 있고 반응물 흡착이 불가능하여 표면반응 및 박막 형성이 안되는 경우도 있다.
그러나, 상술한 기판 선택성을 이용한 선택적 공정 기술은 동일한 표면에서는 적용이 불가능하며, 선택도 상실(selectivity loss) 현상에 대한 명확한 메카니즘 규명이 이루어지지 않아 정밀한 공정 제어가 어렵다.
따라서, 종래의 선택적 공정 기술은 공정의 재현성 및 신뢰성이 매우 낮기 때문에 반도체 소자 생산 공정에 적용하기가 어려운 문제점이 있었다.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 기판의 종류와 무관하게 적용 가능하며, 흡착 억제제를 이용하여 금속 배선용 박막 형성의 선택성을 고정밀하게 제어함으로써 높은 신뢰성 및 재현성을 실현할 수 있는 화학 증착에 의한 개구 충전 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 금속 배선 형성용 개구에 박막의 금속물질을 충전하는 방법에 있어서, 기판의 상부에 절연층을 형성하는 단계; 상기 절연층의 일부를 제거하여 상기 기판의 상부 일부를 노출시킴으로써 개구를 형성하는 단계; 상기 개구 내부와 상기 절연층 표면간의 확산 차이를 이용하여, 상기 개구를 제외한 상기 절연층의 상부에 흡착 억제층을 형성하는 단계; 상기 흡착 억제층을 증착 방지막으로 하는 증착 공정을 통해 상기 개구 내부에 금속물질을 충전함으로써 금속층을 형성하는 단계; 및 상기 절연층의 상부에 형성된 상기 흡착 억제층을 제거하는 단계를 포함하는 화학 증착에 의한 개구 충전 방법을 제공한다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
도 1a 내지 도 1b는 일반적인 전면 박막 형성 후 에치백(etch-back)을 통한 개구 충전 공정도,
도 2a 내지 도 2b는 일반적인 선택적 박막 형성 방법에 대한 공정도,
도 3은 Knudsen 확산 계수에 대한 변화 그래프,
도 4a 내지 도 4d는 본 발명에 따른 화학 증착에 의한 개구 충전 방법에 대한 제조 공정도,
도 5a 내지 도 5d는 각 세부 조건에 따라 형성된 박막의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 절연층
30 : 개구 40 : 금속층
50 : 흡착 억제층
이하, 첨부된 도면을 참조하여 본 발명에 따른 선택적 박막 형성 방법을 상세하게 설명한다.
일반적으로, 화학 기상 증착법은 원하는 공정에 따라 적절한 압력 범위에서 진행되지만 저압 공정이 선호되고 있는 추세이다. 저압 화학 기상 증착법(Low Pressure CVD:LPCVD)의 장점은 오염 성분의 감소에 의한 양질의 박막 증착, 높은 생산성, 확산 증가에 의한 균일도 및 층 덮힘(step coverage)의 향상에 있다.
그런데, 수 mTorr 내지 수 Torr 범위에서 저압 화학 기상 증착의 경우 기체 분자들의 평균 자유 행로(mean free path)는 약 수백 ㎛이 되기 때문에 1㎛ 이하의 폭이 좁고 긴 개구(hole)내에서는 기체 분자 상호간의 출동에 의한 벌크 확산(bulk diffusion)보다는 기체분자가 벽과 충돌하면서 진행하는 Knudsen 확산으로 진행된다.
이와 같은 Knudsen 확산 속도는 벽 표면에 의한 저항(wall resistance) 때문에 벌크 확산 속도에 비해 약 1000∼10000배 느리게 진행된다. 이러한 Knudsen 확산 계수는 아래의 수학식 1에 의해 구할 수 있다.
Figure pat00002
수학식 1에서 알 수 있듯이 Knudsen 확산 계수는 개구의 반경 크기가 작으며 분자량이 클수록 또한 기체 온도가 낮을수록 더욱 작아진다. 도 3은 개구의 반경과 분자량에 따른 Knudsen 확산 계수의 변화 그래프이다.
상술한 바와 같은 Knudsen 확산 속도를 이용하여 개구 내부의 표면에는 흡착 억제제(blocking reagent)를 흡착시키지 않고 편평한 기판 표면에만 흡착시켜 개구 내부의 표면에서만 박막이 성장하는 선택적 박막 형성이 가능하다.
본 발명에 따른 화학 증착을 이용하여 박막으로 개구를 충전하는 과정에 대하여 도 4a 내지 도 4d를 참조하여 설명하면 다음과 같다.
도 4a를 참조하면, 질화 티타늄(TiN)을 포함하여 여러 가지 금속물질로 구성된 기판(10)의 상부에 절연물질, 예를 들어 산화 실리콘을 도포하여 절연층(20)을 형성한다. 이어서, 전극으로 사용되는 금속층(40)을 형성하기 위하여 개구(30)를 형성하는 데, 개구(30)는 도 4b에 도시된 바와 같이 절연층(20)의 소정 부분을 제거하여 기판(10)을 노출시킴으로써 형성된다.
도 4c를 참조하면, 절연층(20)의 상부 표면에 리간드가 많고 분자량이 큰 흡착 억제제, 예를 들어 TDMAT(Tetrakis-Dimethyl-Amido-Titanium:Ti[N(CH3)2]4)를 포함하는 여러 가지 화합물을 도포하여 흡착 억제층(50)을 형성한다. 이 흡착 억제층(50)은 반응물의 흡착 및 박막 형성이 이루어지지 않도록 절연층(20)의 표면을 보호(passivation)하는 기능을 수행한다.
이때, 기판(10)과 절연층(20)이 흡착 억제제에 노출되는 시간(exposure time)을 조절하여, 즉 저속의 Knudsen 확산 속도를 이용하여 개구(30) 내부의 표면에는 흡착 억제층(50)이 형성되지 않고 절연층(20)의 상부 표면에만 흡착 억제층(50)이 형성되도록 한다.
다시, 도 4c를 참조하면, 흡착 억제층(50)이 형성된 절연층(20)의 상부와 개구(30)의 내부에 DMEAA(dimethylethylamine-alane:AlH3N[C2H5(CH3)2])의 전구체를 도포하여 개구(30) 내부에 알루미늄(Al) 등의 금속층(40)을 형성한다. 또한, 흡착 억제층(50)이 형성된 절연층(20)의 상부와 개구(30)의 내부에 전기 도전성 물질, 예를 들어 구리, 은, 백금 등을 도포하여 금속층(40)을 형성할 수 있다.
이때, 절연층(20)은 흡착 억제층(50)에 의해 패시베이션되기 때문에 알루미늄 등의 금속층(40)이 형성되지 않고 개구(30)의 내부에만 금속층(40)이 형성된다. 흡착 억제층(50)과 금속층(40)의 박막 형성 조건은 표 1과 같다.
흡착 억제층 금속층
기판 온도(℃)버블러 운반 가스 유속(sccm)버블러 온도(℃)반응 압력(Torr)시간(min) 25-250.10∼1 130∼2505(H2)250.25∼60
도 4d를 참조하면, 절연층(20)의 상부에 형성되어 있는 흡착 억제층(50)을 제거하여 선택적 박막 형성을 완료한다.
상술한 도 4a 내지 도 4d에서 상세하게 설명한 바와 같이, 절연층(20)의 상부에 TDMAT로 구성된 흡착 억제층(50)을 형성함으로써, 선택적으로 알루미늄 등의 금속 박막으로 구성된 금속층(40)을 개구(30)에 형성할 수 있었다.
한편, TDMAT의 흡착 억제제의 기판 노출 시간을 조절하면 TDMAT가 흡착되어 보호되는 표면이 달라지므로 개구(30)의 내부에 형성되는 금속층(40)을 다양하게 형성할 수 있다. 도 5a 내지 도 5d는 각 세부 조건에 따라 형성된 박막의 단면을 도시한 것이다. 여기에서, 흡착 억제제의 기판 노출시간은 버블러 출구 밸브를 연 후 다시 닫을 때까지 걸린 시간이다.
도 5a를 참조하면, 기판(10)을 흡착 억제제에 노출시키지 않아 절연층(20)의 표면에 흡착 억제층(50)이 형성되지 않은 상태에서, 175∼190℃에서 10∼15분간 금속층(40)을 형성하는 경우 층 덮힘이 매우 불량하여 개구(30) 내부에 박막이 충분히 형성되기 이전에 개구(30)의 입구가 막히는 것을 볼 수 있다.
도 5b를 참조하면, 기판(10)을 흡착 억제제에 30∼35초 동안 노출시킨 후, 175∼190℃에서 60∼65분 동안 금속층(40)을 형성하였으나 개구(30)의 내부 및 외부의 전 표면에 금속층(40)이 형성되지 않았다. 즉, 기판(10)이 흡착 억제제에 노출되는 시간이 길기 때문에 개구(30)의 내부 및 절연층(20)의 상부에 흡착 억제층(50)이 형성되어 개구(30)의 내부에 금속층(40)이 형성되지 못한 것이다.
도 5c를 참조하면, 기판(10)을 흡착 억제제에 10∼15초 동안 노출시킨 후, 175∼190℃에서 10∼15분간 금속층(40)을 형성한 경우로써 금속층(40)의 증착 시간이 길어질 경우 흡착 억제층(50)이 형성되어 있는 절연층(20)의 상부에도 금속층(40)이 형성되는 선택도 상실 현상이 나타나며, 층 덮힘이 매우 우수함을 보여주고 있다. 상술한 바와 같이, 금속층(40)의 증착 초기에는 선택적 박막 성장이 이루어지나 금속층(40)의 증착 시간이 길어지게 되면 선택도가 상실되는 것을 알 수 있다.
도 5d를 참조하면, 기판(10)을 흡착 억제제에 10∼15초 동안 노출시킨 후, 130∼140℃에서 5∼7분간 금속층(40)을 증착한 경우로써 금속층(40)이 개구(30) 내부에서 선택적으로 형성된 후 개구(30) 입구 부분에서 절연층(20)의 상부 표면에 형성된 흡착 억제층(50) 때문에 절연층(20)의 상부 표면에 금속층(40)이 형성되지 않은 것을 도시한 것이다.
이상으로, 도 5a 내지 도 5d에 도시된 바와 같이 흡착 억제제에 기판이 노출되는 시간을 조절하면 다양한 박막 성장을 획득할 수 있음을 알 수 있다.
이상에서 본 발명을 기판과 절연층으로 구성된 개구를 대상으로 설명하였으나 본 발명은 동일한 표면으로 구성된 개구에도 적용될 수 있다. 즉, 기판과 절연층이 얇은 확산 방지막(diffusion barrier)으로 도포된 경우에도 동일한 효과를 얻을 수 있다. 여기에서, 확산 방지막은 실리콘 기판과 금속 물질간의 여러 가지 상호 작용을 방지하기 위한 것으로 주로 질화 티타늄(TiN) 물질이 사용된다.
상술한 바와 같이 본 발명에 따른 선택적 박막 형성 방법은 반응물의 흡착을 억제할 수 있는 흡착 억제제(blocking reagent)를 사용하여 적절한 시간동안 기판의 표면을 노출시켜 표면상에 흡착 억제제를 선택적으로 형성한 후, 연속 공정으로 흡착 억제제가 형성되지 않은 표면에 원하는 박막을 선택적으로 형성함으로써, 높은 신뢰성과 재현성을 갖는 개구 충전을 실현할 수 있다.
상술한 바와 같이, 본 발명을 도면을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 금속 배선 형성용 개구에 박막의 금속물질을 충전하는 방법에 있어서,
    기판(10)의 상부에 절연층(20)을 형성하는 단계;
    상기 절연층(20)의 일부를 제거하여 상기 기판의 상부 일부를 노출시킴으로써 개구(30)를 형성하는 단계;
    상기 개구(30) 내부와 상기 절연층(20) 표면간의 확산 차이를 이용하여, 상기 개구(30)를 제외한 상기 절연층(20)의 상부에 흡착 억제층(50)을 형성하는 단계;
    상기 흡착 억제층(50)을 증착 방지막으로 하는 증착 공정을 통해 상기 개구 내부에 금속물질을 충전함으로써 금속층(40)을 형성하는 단계; 및
    상기 절연층(20)의 상부에 형성된 상기 흡착 억제층(50)을 제거하는 단계를 포함하는 화학 증착에 의한 개구 충전 방법.
  2. 제 1 항에 있어서, 상기 흡착 억제층(50)이 TDMAT(Ti[N(CH3)2]4)를 포함하는 여러 가지 화합물로 구성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  3. 제 2 항에 있어서, 상기 흡착 억제층(50)이 Knudsen 확산 속도를 이용하여 형성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  4. 제 1 항에 있어서, 상기 기판(10)이 흡착 억제제에 노출되는 시간과 상기 금속층(40)의 형성 시간을 포함한 여러 가지 공정 조건을 변화시킴으로써 여러 가지 종류의 박막을 선택적으로 형성시킬 수 있는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  5. 제 1 항에 있어서, 상기 기판(10)이 질화 티타늄(TiN)을 포함하여 여러 가지 금속 물질로 구성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  6. 제 1 항에 있어서, 상기 절연층(20)이 산화 실리콘(SiO2)을 포함하여 여러 가지 절연 물질로 구성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  7. 제 6 항에 있어서, 상기 절연층(20)을 포함하는 상기 기판(10)이 흡착 억제제에 10∼15초 동안 노출되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  8. 제 1 항에 있어서, 상기 금속층(40)이 DMEAA(AlH3N[C2H5(CH3)2])를 사용하여 알루미늄(Al)으로 형성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  9. 제 1 항에 있어서, 상기 금속층(40)이 구리, 은, 백금 등의 전기 도전성 물질로 형성되는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  10. 제 8 항에 있어서, 상기 기판(10)을 흡착 억제제에 10∼15초 동안 노출시킨 후, 상기 금속층(40)을 130∼140℃에서 5∼7분 동안 형성하는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  11. 제 8 항에 있어서, 상기 기판(10)을 흡착 억제제에 10∼15초 동안 노출시킨 후, 상기 금속층(40)을 175∼190℃에서 10∼15분 동안 형성하는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
  12. 제 1 항에 있어서, 상기 방법은, 상기 기판(10)과 절연층(20)의 상부에 확산 방지막을 형성하는 과정을 더 포함하는 것을 특징으로 하는 화학 증착에 의한 개구 충전 방법.
KR1019970040890A 1997-08-26 1997-08-26 화학증착에의한개구충전방법 KR100274317B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970040890A KR100274317B1 (ko) 1997-08-26 1997-08-26 화학증착에의한개구충전방법
US09/139,701 US6133147A (en) 1997-08-26 1998-08-25 Process for selective metal deposition in holes of semiconductor device
JP10240012A JP3100575B2 (ja) 1997-08-26 1998-08-26 半導体の開口に選択的に金属を蒸着する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040890A KR100274317B1 (ko) 1997-08-26 1997-08-26 화학증착에의한개구충전방법

Publications (2)

Publication Number Publication Date
KR19990017830A KR19990017830A (ko) 1999-03-15
KR100274317B1 true KR100274317B1 (ko) 2001-01-15

Family

ID=19518578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040890A KR100274317B1 (ko) 1997-08-26 1997-08-26 화학증착에의한개구충전방법

Country Status (3)

Country Link
US (1) US6133147A (ko)
JP (1) JP3100575B2 (ko)
KR (1) KR100274317B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
KR100396891B1 (ko) * 2001-03-21 2003-09-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
WO2003035279A1 (en) 2001-10-19 2003-05-01 Superior Micropowders Llc Tape compositions for the deposition of electronic features
US7553512B2 (en) 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7575621B2 (en) 2005-01-14 2009-08-18 Cabot Corporation Separation of metal nanoparticles
US7491962B2 (en) * 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US7879730B2 (en) * 2006-01-12 2011-02-01 Kla-Tencor Technologies Corporation Etch selectivity enhancement in electron beam activated chemical etch
US7945086B2 (en) * 2006-01-12 2011-05-17 Kla-Tencor Technologies Corporation Tungsten plug deposition quality evaluation method by EBACE technology
US8052885B2 (en) * 2006-01-12 2011-11-08 Kla-Tencor Corporation Structural modification using electron beam activated chemical etch
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch
US7783235B2 (en) 2006-10-13 2010-08-24 Ricoh Company, Ltd. Hopping toner development apparatus and image formation apparatus
JP2008286931A (ja) 2007-05-16 2008-11-27 Ricoh Co Ltd 現像装置・プロセスカートリッジ・画像形成装置
JP5051526B2 (ja) 2007-07-10 2012-10-17 株式会社リコー 現像装置、プロセスカートリッジ及び画像形成装置
JP5067849B2 (ja) 2007-07-31 2012-11-07 株式会社リコー 現像装置および画像形成装置
JP5114717B2 (ja) 2007-09-10 2013-01-09 株式会社リコー 画像形成装置
US8433211B2 (en) 2009-09-14 2013-04-30 Ricoh Company, Ltd. Developing device, process cartridge, and image forming apparatus
TWI739285B (zh) * 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021118A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 금속배선 형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135779A (en) * 1988-12-23 1992-08-04 International Business Machines Corporation Method for conditioning an organic polymeric material
US5844318A (en) * 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021118A (ko) * 1993-12-29 1995-07-26 김주용 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US6133147A (en) 2000-10-17
JP3100575B2 (ja) 2000-10-16
KR19990017830A (ko) 1999-03-15
JPH11135459A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
KR100274317B1 (ko) 화학증착에의한개구충전방법
KR100530805B1 (ko) 표면 커버리지를 개선하기 위한 원자층 증착 방법
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法
US20030203616A1 (en) Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
CN116546817A (zh) 3d-nand器件中用于字线分离的方法
EP0243723A2 (en) A method for bonding a layer containing a refractory metal to a substrate
EP1221177A1 (en) Conformal lining layers for damascene metallization
KR970052931A (ko) 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
JPH10284717A (ja) 半導体デバイスの製造方法
JPH06291084A (ja) 半導体装置及び半導体装置の中にタングステン接点を製造する方法
KR0139718B1 (ko) 금속막 선택영역 기상성장방법
KR100304694B1 (ko) 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법
US8003528B2 (en) Semiconductor structure and method for making the same
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP3149912B2 (ja) 半導体装置およびその製造方法
KR101621473B1 (ko) 텅스텐 함유 박막 형성 방법
KR20050061728A (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR100313935B1 (ko) 반도체소자의구리박막형성방법
US5595936A (en) Method for forming contacts in semiconductor device
KR20030001584A (ko) 표면 촉매를 이용한 갭-필 특성 개선 방법
KR19990055159A (ko) 반도체 장치의 텅스텐 금속배선 형성방법
KR100311501B1 (ko) 에이엘디를 이용한 알루미늄 박막 형성 방법
JP2701722B2 (ja) 半導体装置の製造方法
JP3058053B2 (ja) アルミニウム薄膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee