KR100487639B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100487639B1
KR100487639B1 KR10-2002-0078658A KR20020078658A KR100487639B1 KR 100487639 B1 KR100487639 B1 KR 100487639B1 KR 20020078658 A KR20020078658 A KR 20020078658A KR 100487639 B1 KR100487639 B1 KR 100487639B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
copper thin
tin
copper
Prior art date
Application number
KR10-2002-0078658A
Other languages
English (en)
Other versions
KR20040051700A (ko
Inventor
심규찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0078658A priority Critical patent/KR100487639B1/ko
Priority to US10/626,890 priority patent/US6812144B2/en
Priority to JP2003284473A priority patent/JP4416450B2/ja
Publication of KR20040051700A publication Critical patent/KR20040051700A/ko
Application granted granted Critical
Publication of KR100487639B1 publication Critical patent/KR100487639B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체 기판 상에 할로겐 원소를 포함하는 Ti 화합물과 NH3 반응물을 이용하여 TiN 박막을 형성함과 동시에 TiN 박막표면에 할로겐원자가 흡착되는 단계; 및 상기 흡착된 할로겐 원자를 촉매로 이용하여 상기 TiN 박막상에 구리박막을 형성하는 단계를 포함하며, 상기 TiN 박막과 구리박막의 형성은 하나의 챔버 내에서 이루어지는 것을 특징으로 한다.

Description

반도체소자의 금속배선 형성방법{Method for forming metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는 여러 반응물을 이용하여 확산방지막과 구리막을 인시튜(in-situ)로 형성하는 반도체소자의 금속배선 형성방법에 관한 것이다.
기존의 배선공정은 확산방지막 반응로내에서 TiN막을 형성시킨후 구리증착 반응로에서 구리를 증착시키는 형태로 진행되어 왔다.
또한, 요오드 등의 촉매를 이용할 경우 또다른 촉매 흡착반응로에서 촉매를 흠착시킨후 구리증착을 행하여 왔다.
이러한 기존의 배선공정은 TiN 위에 TiO2등의 산화막층이 발생되어 계면특성이 나쁘며, 촉매효과를 얻지 못하는 결과를 나타내었다. 또한, 반응로가 세 개나 필요하며 공정도 복잡해짐은 물론 배선 형성공정시간도 매우 길게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 하나의 챔버시스템에서 인시튜로 배선공정을 진행할 수 있어 우수한 계면특성과 짧은 공정시간의 공정특성을 얻을 수 있는 반도체소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 형성방법은, 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체 기판 상에 할로겐 원소를 포함하는 Ti 화합물과 NH3 반응물을 이용하여 TiN 박막을 형성함과 동시에 TiN 박막표면에 할로겐원자가 흡착되는 단계; 및 상기 흡착된 할로겐 원자를 촉매로 이용하여 상기 TiN 박막상에 구리박막을 형성하는 단계를 포함하며, 상기 TiN 박막과 구리박막의 형성은 하나의 챔버 내에서 이루어지는 것을 특징으로 한다.
삭제
(실시예)
이하, 본 발명에 따른 반도체소자의 금속배선 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 및 도 1b는 본 발명에 따른 반도체소자의 금속배선 형성방법에 있어서, TiI4반응물과 NH3을 이용한 TiN 증착과정을 나타낸 도면이다.
본 발명에 따른 반도체소자의 금속배선 형성방법은, 도 1a에 도시된 바와같이, 먼저 실리콘기판(11)상에 절연막(13)을 증착한후 이를 포토리소그라피 공정에 의한 포토마스크(미도시)를 이용하여 선택적으로 제거하여 콘택홀(15) (또는, 트렌치)를 형성한다.
그다음, 도 1b에 도시된 바와같이, 상기 콘택홀(15)을 포함한 절연막(13)상에 TiI4 반응물과 NH3를 이용하여 TiN 박막(17)을 증착한다. 이때, 공정온도는 약 150∼300℃에서, 공정압력은 0.1 ∼10 Torr이다. 한편, 상기 요오드 이외에 주기율표의 17족에 해당하는 할로겐원소인 플루오르(F), 염소(Cl), 브롬(Br), 아스타팀(At)를 함유한 화합물을 반응물로 이용할 수도 있다.
그리고, 상기 TiI4와 NH3 의 주입을 동시에 주입하는 형태와 ALD(atomic layer deposition)형태로 순차적으로 주입할 수 있다. 더욱이, TiN 확산방지막 형성시에 플라즈마를 이용한다.
또한, 기체 상태로 공급된 TiI4와 NH3 반응물은 반응로내에서 실리콘 또는 실리콘산화막 등의 기판위에서 분해되어 TiN 박막(17)을 만들고, 요오드화수소(HI)는 반응로밖으로 빠져 나가고 일부 요오드(iodine)(A)는 표면에 흡착하게 된다.
이러한 과정에 대해 반응식으로 나타내면 다음과 같다.
TiI4 + NH3 ⇒ TiN(s) + HI(g) + I(ad)
여기서, TiN 박막을 만들기 위한 TiI4와 NH3 반응물은 동시에 반응로내에 공급할 수도 있으며, ALD(atomic layer deposition) 형태로 순차적으로 주입(sequential injection)할 수도 있다.
도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 금속배선 형성방법에 있어서, 촉매에 의한 구리 기상화학 증착과정을 나타낸 도면이다.
요오드 원자가 흡착되어 있는 TiN 박막(17)위에서 구리박막을 증착하면, 기존의 화학기상증착법에서 보였던 유사한 증착(conformal deposition)을 보이지 않고, 바닥-상부 매립(bottom-up fill) 형태로 패턴내부가 채워짐을 볼 수 있다.
도 2a에 도시된 바와같이, 기판에 TiN박막(17)의 증착과 동시에 표면에 요오드 원자(A)가 흡착된다.
그다음, 도 2b에 도시된 바와같이, 이렇게 TiN 박막(17)의 증착과정이 끝나면 헥사플루오르에세틸 아세토네이트 Cu 비닐트리메틸실란 (hexafluoacethyl acetonate) Cu (vinyltri methyl -silane) 반응물을 이용하여 구리박막(19a)을 증착한다. 이때, 상기 구리박막(19a)의 구리전구체(copper precursor)로 상기 헥사플루오르에세틸 아세토네이트 Cu 비닐트리메틸실란 (hexafluoacethyl acetonate) Cu (vinyltri methyl -silane) 반응물이외에, Cu(hfac)2, (hfac)Cu(COD), (hfac)(Cu)(ATMS)중에서 선택하여 이용할 수 있다.
또한, 상기 구리박막의 증착조건은 150∼300℃온도, 공정압력은 0.1∼10 Torr이다. 그리고, 도 2b에서와 같이, 증착초기에 구리박막(19a)은 일반적인 화학기상증착공정에서 흔히 볼 수 있듯이 증착시간에 대해 일정한 증착속도를 가지고 패턴의 바닥과 벽면에서 모두 균일하게 증착된다.
또한, 상기 구리박막이외에 텅스텐, 알루미늄, 탄탈륨 박막중에서 선택하여 사용할 수도 있다.
그다음, 도 2c에 도시된 바와같이, 구리증착의 중간단계에서의 구리박막(19a)은 패턴의 바닥부분에서 다른 부분보다 더 빠른 속도로 성장한다. 이때, 상기 구리박막(19b)의 증착속도는 증착시간이 증가함에 따라 점점 가속되어 패턴은 빠른 시간내에 채워진다.
이어서, 도 2d에 도시된 바와같이, 구리증착의 마지막 단계에서 패턴이 완전히 채워진 후로서 박막 성장속도가 급격히 감소하여 구리증착 초기단계의 성장속도와 거의 같아진다. 그결과 패턴은 바닥-상부 매립(bottom-up fill)방식으로 완전히 채워지고 패턴이 있던 자리에는 언덕 모양의 흔적이 남는다.
증착초기에는 구리박막은 패턴표면에 균일하게 증착되므로 박막이 성장함에 따라 콘택홀내부의 측벽 및 바닥의 표면적은 점차 줄어 들게 된다. 그러나, 구리박막위에 흡착된 초기 요오드 양은 고정되어 있으므로 표면적이 감소함에 따라 요오드의 농도는 증가한다.
콘택홀(15)의 측벽 및 바닥의 표면적 감소율은 콘택홀(15)이 가진 기하학적 모양에 따라 결정된다.
따라서, 콘택홀 바닥의 표면적 감소율이 측벽에서의 표면적 감소율보다 크므로 콘택홀 바닥의 요오드 농도는 측벽보다 더 빠른 속도로 증가한다.
그러므로, 구리박막이 더욱 성장함에 따라 요오드 농도도 증가하므로 콘택홀 바갇에서의 박막의 성장속도는 점점 빨라져 임계성장속도에 도달하는데 이때가 유사한 증착(conformal deposition)에서 바닥-상부 매립(bottom-up fill) 형태로 바뀌는 시점이 된다.
여기서, 임계성장속도는 박막의 성장속도가 요오드의 농도차이에 의한 확산속도를 추월하기 시작하는 성장속도로 정의된다. 도 2c에서의 증착중간단계에서는 바닥에서의 박막 성장속도가 콘택홀내의 측벽에 있는 요오드의 확산속도보다 빠르므로 측벽에 흡착되어 있던 요오드(A)가 콘택홀의 바닥에서 성장하여 올라온 구리박막(19b)의 표면위에 그대로 축적된다.
도 2d에서와 같이, 계속해서 바닥에서부터 구리박막(19c)이 성장하면 표면에 축적되는 요오드의 양도 계속 증가하므로 박막의 성장속도는 더욱 증가한다.
이와같이, 바닥-상부 매립 방식으로 패턴의 내부가 거의 채워졌을 때 바닥에서부터의 구리박막 성장속도는 최대값을 가진다.
패턴의 내부가 전부 채워져 평평한 상태가 될 때 도 2c에서의 단계2에서 도 2d에서의 단계 3으로 전환된다. 단계 3에서는 앞의 단계(도 2c 참조)에서 바닥의 구리박막표면에 부분적으로 농축되어 있던 요오드가 주변으로 빠르게 확산되면서 농축되었던 양이 감소하기 시작한다.
시간이 지남에 따라 다른 박막표면에서의 성장속도와 같아지게 된다. 동시에 농축되었던 요오드도 주변박막의 표면으로 확산하여 고르게 재분포된다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 금속배선 형성방법에 의하면, 기존의 3개 챔버 시스템 (즉, 확산방지막 반응로, 촉매처리 반응로, 구리박막 반응로)을 하나의 챔버시스템으로 구현하기 위해 TiN 확산방지막을 형성하기 위한 반응물로 TiI4와 NH3을 사용하였으며, 반응시 발생되는 흡착 요오드(adsorbed iodine) 원자를 촉매로 이용하였으며, 동시에 인시튜로 헥사플루오르에세틸 아세토네이트 Cu 비닐트리메틸실란 (hexafluoacethyl acetonate) Cu (vinyltri methyl -silane) 반응물을 이용하여 구리박막을 증착하였다.
따라서, 하나의 챔버시스템에서 배선공정이 이루어지기 때문에 우수한 계면특성과 짧은 공정시간의 공정특성을 갖는다.
더욱이, 구리 시드(seed)층없이도 TiN 확산방지막위에서 곧바로 보이드없는 구리박막을 증착할 수 있는 장점이 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1a 및 도 1b는 본 발명에 따른 반도체소자의 금속배선 형성방법에 있어서, TiI4반응물과 NH3을 이용한 TiN 증착과정을 나타낸 도면,
도 2a 내지 도 2d는 본 발명에 따른 반도체소자의 금속배선 형성방법에 있어서, 촉매에 의한 구리 기상화학 증착과정을 나타낸 도면.
[도면부호의설명]
11 : 반도체기판 13 : 절연막
15 : 콘택홀 17 : TiN 박막
19a, 19b, 19c : 구리박막 A : 요오드원자

Claims (11)

  1. 반도체 기판 상에 할로겐원소를 포함하는 Ti 화합물과 NH3 반응물을 이용하여 TiN 박막을 형성함과 동시에 TiN 박막표면에 할로겐원자가 흡착되는 단계; 및
    상기 흡착된 할로겐 원자를 촉매로 이용하여 상기 TiN 박막상에 구리박막을 형성하는 단계를 포함하며,
    상기 TiN 박막과 구리박막의 형성은 하나의 챔버 내에서 이루어지는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 구리박막은 TiN 박막 형성후 인시튜로 헥사플루오르에세틸 아세토네이트 Cu 비닐트리메틸실란 (hexafluoacethyl acetonate) Cu (vinyltri methyl -silane) 반응물, Cu(hfac)2, (hfac)Cu(COD), (hfac)(Cu)(ATMS)중에서 선택하여 이용하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 구리박막 형성공정은 콘택홀패턴 또는 트렌치패턴에 적용하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 구리박막은 화학기상증착법을 이용하여 증착하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 구리박막이외에 텅스텐, 알루미늄, 탄탈륨 박막중에서 선택하여 사용하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 할로겐원소는 주기율표의 17족에 해당하며, 할로겐원소로는 요오드(I)이외에 플루오르(F), 염소(Cl), 브롬(Br), 아스타팀(At)을 포함하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  7. 제1항에 있어서, 상기 TiN박막과 구리박막 형성시의 공정온도는 100∼300 ℃이고, 공정압력은 0.1∼10 Torr인 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  8. 제1항에 있어서, 상기 Ti 화합물과 NH3 의 주입을 동시에 주입하는 형태와 ALD(atomic layer deposition)형태로 순차적으로 주입하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  9. 제1항에 있어서, 상기 TiN 박막 형성시에 플라즈마를 이용하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  10. 제1항에 있어서, 상기 Ti 화합물은 TiI4를 포함하며, 흡착된 할로겐원소는 요오드인 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  11. 삭제
KR10-2002-0078658A 2002-12-11 2002-12-11 반도체소자의 금속배선 형성방법 KR100487639B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0078658A KR100487639B1 (ko) 2002-12-11 2002-12-11 반도체소자의 금속배선 형성방법
US10/626,890 US6812144B2 (en) 2002-12-11 2003-07-24 Method for forming metal wiring in a semiconductor device
JP2003284473A JP4416450B2 (ja) 2002-12-11 2003-07-31 半導体素子の金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078658A KR100487639B1 (ko) 2002-12-11 2002-12-11 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040051700A KR20040051700A (ko) 2004-06-19
KR100487639B1 true KR100487639B1 (ko) 2005-05-03

Family

ID=32768463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078658A KR100487639B1 (ko) 2002-12-11 2002-12-11 반도체소자의 금속배선 형성방법

Country Status (3)

Country Link
US (1) US6812144B2 (ko)
JP (1) JP4416450B2 (ko)
KR (1) KR100487639B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047482A (ko) * 2005-09-23 2008-05-28 엔엑스피 비 브이 반도체 디바이스용 구조체 제조 방법
KR100769144B1 (ko) * 2006-07-24 2007-10-22 동부일렉트로닉스 주식회사 에스아이피 구조의 반도체 장치 및 그 제조방법
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
TWI784036B (zh) * 2017-08-30 2022-11-21 荷蘭商Ａｓｍ智慧財產控股公司 層形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022711A (ko) * 1993-03-23 1994-10-21 토자끼 시노부 금속배선 및 그의 형성방법
KR20020063165A (ko) * 1999-10-15 2002-08-01 에이에스엠 아메리카, 인코포레이티드 부식되기 쉬운 표면에 나노적층박막을 증착하는 방법
KR20020065574A (ko) * 1999-12-15 2002-08-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909637A (en) 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP3329696B2 (ja) 1997-07-08 2002-09-30 株式会社東芝 半導体装置の製造方法
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
KR100566905B1 (ko) * 1998-09-11 2006-07-03 에이에스엠지니텍코리아 주식회사 표면 촉매를 이용한 화학 증착방법_
JP3519632B2 (ja) 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
US6423201B1 (en) 2000-08-23 2002-07-23 Applied Materials, Inc. Method of improving the adhesion of copper
KR100738774B1 (ko) * 2000-08-28 2007-07-12 제이에스알 가부시끼가이샤 화학 기계 연마 스토퍼막, 그의 제조 방법 및 화학 기계연마 방법
KR100671610B1 (ko) 2000-10-26 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6472023B1 (en) * 2001-07-10 2002-10-29 Chang Chun Petrochemical Co., Ltd. Seed layer of copper interconnection via displacement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022711A (ko) * 1993-03-23 1994-10-21 토자끼 시노부 금속배선 및 그의 형성방법
KR20020063165A (ko) * 1999-10-15 2002-08-01 에이에스엠 아메리카, 인코포레이티드 부식되기 쉬운 표면에 나노적층박막을 증착하는 방법
KR20020065574A (ko) * 1999-12-15 2002-08-13 지니텍 주식회사 촉매와 화학적 기상 증착 방법을 이용하여 구리 배선과박막을 형성하는 방법

Also Published As

Publication number Publication date
US20040152300A1 (en) 2004-08-05
JP4416450B2 (ja) 2010-02-17
KR20040051700A (ko) 2004-06-19
US6812144B2 (en) 2004-11-02
JP2004193554A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US6727169B1 (en) Method of making conformal lining layers for damascene metallization
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
US7354849B2 (en) Catalytically enhanced atomic layer deposition process
US6936538B2 (en) Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US20060009034A1 (en) Methods for depositing tungsten layers employing atomic layer deposition techniques
US9275865B2 (en) Plasma treatment of film for impurity removal
KR100719177B1 (ko) 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법
US20190330736A1 (en) Low Temperature Atomic Layer Deposition Of Silicon Nitride
JP2019044266A (ja) 層形成方法
KR100487639B1 (ko) 반도체소자의 금속배선 형성방법
KR20140089646A (ko) 반도체 소자의 금속층 형성 방법
JP2022545217A (ja) 金属充填プロセス中のラインベンディングの低減
US20220084831A1 (en) Bottom-up metal nitride formation
KR100513810B1 (ko) 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
US20240071766A2 (en) Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100685590B1 (ko) 반도체 소자의 형성 방법
CN115732403A (zh) 使用抑制剂沉积到间隙的方法和***
JP2006173299A (ja) 半導体装置の製造方法
KR20010059541A (ko) 반도체 소자의 금속배선 형성방법
KR20050044115A (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR20070111709A (ko) 질화지르코늄막의 형성 방법 및 이를 이용하는 반도체장치의 형성 방법 및 이에 의해 형성된 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee